JP6323333B2 - 基板設計方法及び設計装置 - Google Patents

基板設計方法及び設計装置 Download PDF

Info

Publication number
JP6323333B2
JP6323333B2 JP2014538151A JP2014538151A JP6323333B2 JP 6323333 B2 JP6323333 B2 JP 6323333B2 JP 2014538151 A JP2014538151 A JP 2014538151A JP 2014538151 A JP2014538151 A JP 2014538151A JP 6323333 B2 JP6323333 B2 JP 6323333B2
Authority
JP
Japan
Prior art keywords
emi
change
characteristic
configuration
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014538151A
Other languages
English (en)
Other versions
JPWO2014050023A1 (ja
Inventor
雅寿 小川
雅寿 小川
学 楠本
学 楠本
石田 尚志
尚志 石田
健 森下
健 森下
雅士 川上
雅士 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2014050023A1 publication Critical patent/JPWO2014050023A1/ja
Application granted granted Critical
Publication of JP6323333B2 publication Critical patent/JP6323333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、基板設計方法及び設計装置に関する。
回路基板(以下、「PCB」とも記述する)には、ケーブルや半導体集積回路(以下、「LSI」とも記述)が実装されている。このような回路基板から放射される電磁界放射(以下、「EMI」又は「不要電磁界放射」とも記述する)が、低レベルで、かつ、安定に動作するように当該回路基板の設計を行うことが望まれる。このような要望に対して、回路基板から発生するEMI量が低レベルにするように、回路基板の構成やレイアウトを設計することが行われている。
なお、EMIの主要因は、回路基板の配線を流れる電流と、この回路基板に接続されたケーブルとが電磁界的な結合をすることが挙げられる。これらの電磁界的な結合により、ケーブルにはコモンモード電流が流れ、この結果ケーブルがアンテナとして作用して不要電磁波放射が起きる。従って、配線を流れる電流が大きくなり、また回路動作が高速化する等により電磁界的な結合が大きくなると、不要電磁波放射量も大きくなる。
不要電磁波放射を抑制するために、回路基板の層構造やレイアウト等の構成、配線を流れる電流特性、ケーブルの長さや接続位置、及び対策部品の追加等の処理が必要となる。しかし、回路基板の製造後にEMI抑制のための設計変更や対策部品の追加を行うことは困難であり、仮に行っても設計コスト等が大幅に増大する。
そこで、回路基板の設計段階で電気特性を見積もり、その結果から必要に応じて、EMIを抑制するための対策を行うことが重要となる。回路基板の設計段階において不要電磁波放射量を評価する方法として、基板構成や搭載部品の情報を元に、電気特性を解析する方法が挙げられる。
電気特性の解析方法としては、FDTD(Finite Difference Time Domain)法やモーメント(MOM)法、有限要素(FEM)法等の電磁界解析手法や、SPICE(Simulation Program with Integrated Circuit Emphasis)などの回路解析手法が挙げられる。
しかし、SPICEではコモンモード電流は直接評価できないため、コモンモード電流に見立てた電流を流す特別な回路モデルを作成する必要が生じる。また、その特別な回路モデルを作成するには、電気回路や電磁波の知識のあるものが特別な処理をする必要があり、深い知識を有していない者には行うことが困難である。また、そのような特殊なモデルを作成しても、解析精度の面で充分な保証が得られない危険性もある。そのため、SPICEでのコモンモード電流の見積は非常に困難である。
一方、電磁界解析手法では、対象となる系全体をモデル化するため、ケーブルを流れるコモンモード電流を基に電磁界放射を計算することが可能である。しかし、ケーブルを含めた回路基板全体をモデル化して放射電磁界を算出する場合には、膨大な計算コストが必要となる。一般的に、計算コストと解析精度はトレードオフの関係にあるため、単純に計算コストを下げようとした場合には解析精度が低下して、解析結果への充分な保証は得られなくなる。
このような理由から、回路基板の設計段階において、不要電磁波放射量を予測するために、ケーブルに流れるコモンモード電流を含めた特性を短時間で、かつ、必要な解析精度で予測できる手法が必要となる。
加えて、この手法は、電気回路や電磁波に関する深い知識を有していないものでも使用可能であることが要求される。
このような、ケーブルからの不要電磁波放射を改善するための技術として多くの提案が成されている。例えば、特開2001−318961号公報では、短時間でケーブルからのEMIを抑制する設計指針を得るために、回路基板のレイアウト情報から、電子デバイスと配線とグラウンドプレーンとを電磁界解析用のモデルに変換し、電子デバイスの動作に伴いグラウンドプレーン近傍に発生する電界強度の分布を算出している。そして、この電界強度が弱い部分にケーブルを接続することによってケーブルからのEMIを抑制している。
また、特開平11−161690号公報では、入力データを設定することにより電磁界強度算出のための電気回路機器のモデルを作成するモデル作成部を備えた電磁界強度算出装置が提案されている。そして、電気回路機器の外形寸法を入力させ、また電気回路機器をメッシュ化して解析するための解析周波数を入力させる手順を格納するナビゲーションファイルと、該ナビゲーションファイルに格納されている手順を順次表示する表示部とを備え、該表示部に表示される手順に従って利用者が会話的に入力データを設定する。
さらに、特開平7−302278号公報では、特開平11−161690号公報において行う電磁界強度を、入力データ作成者の熟練度に依存しない最適な解析入力データが得られるようにした提案が成されている。
特開2001−318961号公報 特開平11−161690号公報 特開平7−302278号公報
しかしながら、特開2001−318961号公報にかかる技術においては、回路基板上のケーブル接続箇所に対する定性的な設計変更の指針を得るためには有効ではあるものの、不要電磁波放射の具体的な放射量を定量的に計算することができない。このため、回路基板の設計初期段階において、不要電磁波放射が小さくなると考えられる箇所にケーブルを接続するように設計できても、その構成で規制値を満たすことができるか否かの判断ができない問題があった。このことは、不要電磁波放射を抑制するため対策を行うべきなのかどうかの判断ができないことを意味している。
また、特開平11−161690号公報にかかる技術と特開平7−302278号公報にかかる技術とを組み合わせた際には、確かに電気回路や電磁波に関する深い知識を有していない人でも、回路基板の構成から電磁界解析のモデルを作成してEMIの定量的な算出を行うことが可能になる。
しかし、その求められた定量値に基づき対策を行うべきか否かの判断基準が存在しないため、回路基板の設計に反映させることができない問題がある。
また、具体的な回路基板の設計変更手法や対策部品を装置の中に有することも可能であるが、具体的なEMIの定量値を算出した際、それらのEMI対策に効果がある手法をどのように用いればどう改善されるかの指針がないため、電気回路や電磁波に関する深い知識を有していない人では、この手法を用いて、回路基板の設計段階から低EMIのための対策が施された回路基板の設計を行うことは困難である。
そこで、本発明の主目的は、ケーブルが接続され、LSIが実装される回路基板の設計段階において、不要電磁波放射が低レベルとなるような構成を、電気回路や電磁波に関する深い知識を有していない人でも、短時間で精度良く設計するための基板設計方法及び設計装置を提供することである。
上記課題を解決するため、回路基板の設計に用いる基板設計装置に係る発明は、ケーブルが接続される回路基板の設計情報に基づき、ケーブルから放射されるEMI特性を導出するEMI特性導出ユニットと、EMI特性の許容条件であるEMI許容条件を格納する判定基準データベースと、EMI特性がEMI許容条件を満たすか否かを判定するEMI条件判定部と、EMI特性がEMI許容条件を満たさなかった場合、EMI許容条件を満たすために必要な回路基板の構成を変更するための変更指針と該変更指針に対応した改善効果とを格納する改善効果データベースと、基板の構成変更を行う際の制限事項を格納する制限事項データベースと、変更指針と制限事項に従い基板の構成変更を行う構成変更ユニットと、を備えることを特徴とする。
また、回路基板の設計に用いる基板設計方法に係る発明は、ケーブルが接続される回路基板の設計情報に基づき、ケーブルから放射されるEMI特性を導出するEMI特性導出手順と、判定基準データベースからEMI特性の許容条件であるEMI許容条件を取得して、EMI特性がEMI許容条件を満たすか否かを判定するEMI条件判定手順と、EMI特性がEMI許容条件を満たさなかった場合、改善効果データベースからEMI許容条件を満たすために必要な回路基板の構成を変更するための変更指針と該変更指針に対応した改善効果とを取得すると共に、制限事項データベースから回路基板の構成変更を行う際の制限事項を取得して、変更指針と制限事項に従い基板の構成変更を行う構成変更手順と、を含むことを特徴とする。
本発明によれば、不要電磁波放射量を定量的に評価して、許容値を満たすように構成変更するので、電気回路や電磁波に関する深い知識を有していない人でも、短時間で精度良く不要電磁放射の少ない回路基板が設計できるようになる。
本発明の第1実施形態にかかる基板設計装置のブロック図である。 本実施形態にかかる構成変更手順を示したフローチャートである。 構成変更手順の説明の適用される基板の上面図である。 図3における基板のA−A断面図である。 本発明の第2実施形態にかかる基板設計装置のブロック図である。 基板のモデル化の説明に適用される図で、基板の接地電位に対するケーブルの解析モデルを示した図である。 基板のモデル化の説明に適用される図で、基板の構成を示した図である。 基板のモデル化の説明に適用される図で、配線の等価回路を示した図である。 基板のモデル化の説明に適用される図で、ケーブルと基板との等価回路を示した図である。 基板設計装置の処理手順を示すフローチャートである。 基本EMI特性導出を演算により導出する手順を示したフローチャートである。 基板の等価回路を例示した図である。 本発明の第3実施形態にかかる基板設計装置のブロック図である。 基板設計装置の処理手順を示したフローチャートである。 モデル解析により基本EMI特性の導出手順を示すフローチャートである。 基本設計情報から作成された基板の3次元解析モデルの例である。 本発明の第4実施形態にかかる基板設計装置のブロック図である。 基板設計装置の処理手順を示したフローチャートである。 変更部における処理手順を示したフローチャートである。 追加変更部における処理手順を示すフローチャートである。 追加変更EMI特性の導出手順を示すフローチャートである。 EMI特性計算部が算出したEMI特性示す図である。 EMI改善量示す図である。 追加変更EMI特性を示す図である。 第4実施形態にかかる他の構成の基板設計装置のブロック図である。 図20に示す基板設計装置の処理手順を示したフローチャートである。 本発明の第5実施形態にかかる基板設計装置のブロック図である。 配線の内層化割合の変更例を示した図で、Aは基板の上面図ある。 配線の内層化割合の変更例を示した図で、図23AにおけるA−A断面図である。 改善効果をテーブル形式で例示した図で、配線のインピーダンス、長さ等の信号線構造特性に対して内層化割合を変化させたときの改善効果を示す図である。 改善効果をテーブル形式で例示した図で、信号線構造特性に対して周波数を変化させたときの改善効果を示す図である。 改善効果をグラフ形式で例示した図で、図24Aに示したデータをグラフ化した図である。 改善効果をグラフ形式で例示した図で、図24Bに示したデータをグラフ化した図である。 基板設計装置の処理手順を示すフローチャートである。 内層化処理手順を示したフローチャートである。 配線構造変更処理の具体的な処理手順を示したフローチャートである。 配線構造変更処理の具体例を示した図で、基板の断面図である。 配線構造変更処理の具体例を示した図で、配線とGND配線とを環流するように流れるコモンモード電流を模式的に示した図である。 信号特性変更処理の具体的手順を示すフローチャートである。 信号特性変更処理により信号電圧の立ち上がり時間を変えた場合の信号波形を示した図で、周期T、立ち上がり時間等で定義されるパルス信号の信号電圧を例示した図である。 信号特性変更処理により信号電圧の立ち上がり時間を変えた場合の信号波形を示した図で、図31Aの信号電圧の周波数に対する振舞を例示した図である。 対策部品追加処理手順を示したフローチャートである。 対策部品追加処理の具体例で、基板の部分上面図である。 対策部品追加処理の具体例で、等価回路モデルである。 対策部品追加処理の具体例で、配線を流れる信号の電圧特性を模式的に示した図である。 ケーブル構造変更処理を示すフローチャートである。 ケーブル構造変更処理の具体例を示した図で、ケーブル長を変更した場合における基板の部分上面図である。 ケーブル構造変更処理の具体例を示した図で、周波数に対する放射電界特性を示した図である。 追加変更EMI特性導出手順を示すフローチャートである。 第5実施形態にかかる他の基板設計装置のブロック図である。 第5実施形態にかかるさらに他の基板設計装置のブロック図である。 本発明の第6実施形態にかかる基板設計装置のブロック図である。 第6実施形態にかかる他の構成の基板設計装置のブロック図である。 第6実施形態にかかるさらに他の構成の基板設計装置のブロック図である。 第7実施形態の説明に適用される基板の構成図で、基板の平面図である。 図42AにおけるA−A断面図である。 電気特性及びEMI特性を例示した図で、配線を流れる電流の電気特性である。 EMI特性の最大値を示した図である。 配線の内層化を説明する基板の構成図で、基板の上面図である。 図44AにおけるA−A矢視断面図である。 配線内層化割合を変えたときの改善効果を示したグラフである。 配線内層化前のEMI特性の最大値を示した図である。 図42Aに対応する基板における配線を内層化した際の構成を示す図で、基板の平面図である。 図47AにおけるA−A断面図である。 配線内層化後のEMI特性の最大値を示した図である。
不要電磁波放射は、EMI(EMI)の主要因と目されており、基板の電源−GND間の電圧変動より発生する場合、LSI等の動作中の素子から発生する場合、LSI等に接続された配線を流れる電流から直接発生する場合、基板に接続されたケーブルと基板上の配線とが電気的に結合して発生する場合が例示できる。以下の説明では、ケーブルと配線との間で生じる不要電磁波放射を例に説明するが、かかる放射に限定するものではないことを予め付言する。
<第1実施形態>
本発明の第1実施形態を説明する。図1は、本発明の第1実施形態にかかる基板設計装置200Aのブロック図である。
この基板設計装置200Aは、入力部1、EMI特性導出ユニット2A、EMI条件判定部3、構成変更ユニット5A、出力部8を備えると共に、判定基準データベース4、改善効果データベース6、制限事項データベース7を備えている。
そして、入力部1からケーブルが接続された基板(回路基板)の構成情報及び、LSIを含む実装された部品情報を含む設計情報が入力される。
EMI特性導出ユニット2Aは、入力された設計情報に基づき基板から発生するEMI特性を導出する。なお、入力部1を経て入力された設計情報を基本設計情報、この基本設計情報に基づき導出されたEMI特性を基本EMI特性と記載して、後述する変更設計情報、変更EMI特性、追加変更設計情報、追加変更EMI特性と区別する。そして、これらを総称して、設計情報及びEMI特性と記載する。
EMI条件判定部3は、基本EMI特性に基づき、この基板が低EMI特性となるように、又は所定の条件を満たすように設計されているか否かを判断する。
具体的には、EMI条件判定部3は、判定基準データベース4からEMI許容条件を抽出する。このEMI許容条件は、基本EMI特性に対する許容範囲を示している。そこで、EMI条件判定部3は、基本EMI特性とEMI許容条件との比較を行い、EMI特性がEMI許容条件を満たしているか否かを判断する。
判定基準データベース4に格納されているEMI許容条件は、基本EMI特性の許容限界値等を示す条件であれば良い。例えば、規格によって定められたEMIの周波数特性が例示できる。判定基準データベース4に予め複数のEMI許容条件が格納されている場合には、基本EMI特性に応じたEMI許容条件が取得される。
基本EMI特性がEMI許容条件を満たさないと判断された場合は、構成変更ユニット5Aは、基本EMI特性を改善するように基板の構成変更(基板構成変更)を行う。
基板構成変更は、改善効果データベース6から変更指針と改善効果とを取得し、また制限事項データベース7から制限事項を取得して行われる。
変更指針は、EMI特性がEMI許容条件を満たさなかった場合に、基板構成を変更する際の指針を示している。また、改善効果は、当該変更指針に基づき基板構成が変更された場合におけるEMI特性の改善効果を示している。さらに、制限事項は、基板構成の変更を行う際の制限事項を示している。
そして、基板の構成変更を行う場合には、制限事項の下で変更指針に従って行う。無論、このときの構成変更により期待できる改善効果を加味しても、構成変更した基板のEMI特性がEMI許容条件を満たさない場合には、他の変更指針に従った構成変更を行う。即ち、EMI条件判定部3は、基本EMI特性に対して改善効果を勘案するとEMI許容条件を満たすような変更指針を選択して、基板構成変更を行う。
その後、構成変更ユニット5Aは、基板構成の変更結果を出力部8に出力する。このときの出力情報として、基本設計情報、基本EMI特性、変更設計情報、変更EMI特性及び、EMI許容条件が例示できる。なお、変更設計情報は、基本設計情報に対する変更分を示す差分情報であっても良い。
次に、基板設計装置200Aにおける構成変更手順を説明する。図2は、本実施形態にかかる構成変更手順を示したフローチャートである。
また、構成変更手順の説明に際しては、図3及び図4に示す基板の例を参照する。図3は、基板300の上面図であり、図4は図3におけるA−A断面図である。この基板300は、基板39を備え、この基板39に送信側LSI31、受信側LSI32、抵抗やコンデンサ等の実装部品34、コネクタ35が実装されている。また、コネクタ35にはケーブル36が接続されている。
基板39は、図4に示すように、誘電体層42と、GNDや電源等の内部導体層43を含む多層基板で、基板39の上面(表面)には例えば送信側LSI31と受信側LSI32とを接続する配線33が形成されている。そして、配線33に電流37が流れると、この配線33とケーブル36とが電気的に結合して、ケーブル36がアンテナとして作用する。この結果、ケーブル36からEMIが放射される。
ステップSA1: (基本設計情報入力処理)
先ず、入力部1から基本設計情報が入力される。この基本設計情報の入力はユーザが入力しても良く、また回路CAD等の電子データが入力されても良い。
ステップSA2: (EMI導出処理)
EMI導出ユニット2Aは、基本設計情報から基本EMI特性を導出する。
ステップSA3: (比較処理)
基本EMI特性は、EMI条件判定部3に送られる。EMI条件判定部3は、判定基準データベース4からEMI許容条件を取得して、基本EMI特性とEMI許容条件との比較を行う。
ステップSA4: (判断処理)
そして、基本EMI特性とEMI許容条件との比較した結果に基づき、EMI条件判定部3は、基本EMI特性がEMI許容条件を満たすか否かを判断する。
ステップSA5: (結果出力処理)
ステップSA4において基本EMI特性がEMI許容条件を満たすと判断された場合は、基本設計情報、基本EMI特性、EMI許容条件が、出力部8に出力される。
ステップSA6: (基板構成変更処理)
一方、基本EMI特性がEMI許容条件を満たさないと判断された場合は、基本設計情報、基本EMI特性、EMI許容条件が、構成変更ユニット5Aに出力される。そこで、構成変更ユニット5Aは、改善効果データベース6から変更指針及び改善効果を取得し、また制限事項データベース7から制限事項を取得する。
そして、制限事項の下で変更指針に従い改善効果が得られるように基板の構成を変更する。この基板構成の変更により得られた変更設計情報及び変更EMI特性は、基本設計情報、基本EMI特性、EMI許容条件と共に出力部8に出力される。
以上により、基本設計情報、変更設計情報、EMI特性、変更EMI特性、EMI許容条件等により設計状態や設計マージンが定量的に取得できるので、設計変更が容易になると共に、信頼性の高い設計が可能になる。
<第2実施形態>
次に、本発明の第2実施形態を説明する。なお、第1実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。図5は、本発明の第2実施形態にかかる基板設計装置200Bのブロック図である。
本実施形態は、第1実施形態におけるEMI特性導出ユニット2AをEMI特性導出ユニット2Bに変更した点が相違する。このEMI特性導出ユニット2Bは、パラメータ抽出部10及びEMI特性計算部11を含んで、基本設計情報から簡易的な解析演算により基本EMIの特性を導出する。
このため、パラメータ抽出部10は、基本設計情報の中から基本EMI特性の導出に必要な情報だけを抽出する。ここで抽出される情報としては、基板の外形サイズ、層構造、配線のサイズ、配線を流れる電流の特性、配線の入力インピーダンス、配線の終端条件、ケーブルの接続位置情報、ケーブルの長さ等が例示できる。
そして、EMI特性計算部11は、パラメータ抽出部10によって抽出されたパラメータを用いて基本EMI特性を導出する。
なお、EMI特性導出ユニット2Bにおける基本EMI特性を導出する方法としては、例えば非特許文献1〜非特許文献3に記載されている方法(以下、閉形式最大放射見積法と呼称する)が適用可能である。しかしながら、本発明は、閉形式最大放射見積法に限定するものではないことを予め付言する。
<非特許文献1>
"Model for Estimating Radiated EMIssions From a Printed Circuit Board With Attached Cables Due to Voltage−Driven Sources", IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY, VOL.47, No.4, NOVEMBER 2005, Hwan−Woo Shim and Todd H. Hubing
<非特許文献2>
"Estimating Maximum Radiated EMIssions From Printed Circuit Boards With an Attached Cable", IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY, VOL.50, No.1, FEBRUARY 2008,, Shaowei Deng, Todd Hubing, and Daryl Beetner
<非特許文献3>
"Derivation of a Closed−Form Approximate Expression for the Self−Capacitance of a Printed Circuit Board Trace" , IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY, VOL. 47, NO. 4, NOVEMBER 2005,Hwan W and Todd H. Hubing
この閉形式最大放射見積法では、基本EMI特性の算出に際して、図6に示すように基板のモデル化が行なわれる。なお、図6Aは基板102の接地電位に対するケーブルの解析モデルを示した図、図6Bは基板102の構成を示した図、図6Cは配線112、ケーブル111、基板110の電圧と容量の関係を示した図、図6Dは配線112、ケーブル111のコモンモード電圧と容量の関係を示した図である。
図6Aに示す解析モデルでは、基板102に長さLのケーブル111が接続され、このケーブル111の一端が接地されている。そして、ケーブル111からのEMIを考える。このモデルは、大地100に長さLのモノポールアンテナを接地し、このモノポールアンテナに電力供給したとするモデルに置換えて考えることができる。そこで、以下の説明においては、適宜ケーブル111をモノポールアンテナ101と記載する。
今、接地点P1から距離r、角度θの点P2におけるEMI量を|Eθ|、モノポールアンテナ101を流れるコモンモード電流をIとする。このとき、EMI量は、

Figure 0006323333


で与えられる。
関数Γ(θ,kL)は、

Figure 0006323333


である。
ここで、kは波数であり、想定する波長λとの間に

Figure 0006323333

の関係が成立つ。
また、周波数fと波長λとは、

Figure 0006323333

の関係を満たす。
ここで式2より、アンテナ長Lが1[m]のときの低周波(f≦500MHz)におけるEMI特性の最大値は、Γmax(θ,k)=2.76となる。
一方、モノポールアンテナ101を流れるコモンモード電流Iは、供給電圧Vとモノポールアンテナ101の入力抵抗Rinとの間で、

Figure 0006323333

の関係式が成り立つ。
ここで、アンテナ長Lがλ/4と等しくなる周波数のとき、EMIは最大値となる。
このときの入力抵抗Rinは、最小値Rmin=37[Ω]となる。
以上のことから、モノポールアンテナ101にコモンモード電圧VCMの電圧が供給されたとき、最大の|Eθ|を|E|maxとすると、式1、式2、式5より、|E|maxは、
Figure 0006323333
となる。
なお、式6は、1[m]の長さのモノポールアンテナ101からのEMIの最大値を示す式である。
実効長Lboardの基板(基板実効長は、一般には基板平面の対角長さを指す)に長さLcableのケーブルが接続されている場合のEMIの最大値|E|は、ケーブル長及び基板サイズによる補正係数を掛け合わせて、
Figure 0006323333
のように求められる。
ここで、krcはケーブル長が放射量に与える影響を示す係数であり、解析する波長λとケーブル長Lcableとに対して、
Figure 0006323333
の関係が成り立つ。
また、kbsは基板平面の大きさが放射量に与える影響を示す係数であり、基板の実効長Lboardと解析する波長λとに対して、
Figure 0006323333
の関係が成り立つ。
一方、図6C、図6Dに示すように、基板110とケーブル111との間に生じるコモンモード電圧VCMは、基板110に形成された配線112に印加されるディファレンシャルモード電圧VDMより変換され、配線112の寄生容量Ctrace及び基板110の寄生容量Cboardより、
Figure 0006323333
のように表される。
ここで、Cboardは、基板110の平面面積SBAを用いて、
Figure 0006323333
のように表せる。
なお、Ctraceは、静電界の解析エンジンを用いて導出しても良いが、以下に示すような閉形式近似式(closed−form approximation)で、配線112の形状から定義できる。
この場合、図6Bに示すように、配線112のリターンパスからの距離をh、配線長をL、基板110の長辺の長さをL、短辺の長さをWとして、それぞれのパラメータを用いると、Ctraceは、
Figure 0006323333
で与えることができる。
ここでCDMは、無限に広いリターンプレーンを有する配線の容量であり、配線の幅をWとすれば、
Figure 0006323333
で表される。
Fは、
Figure 0006323333
である。以上により、EMI特性の最大値が算出できる。
さて、このようにして基本EMI特性がパラメータ抽出処理を経て導出されると、この基本EMI特性がEMI許容条件を満たすか否かの判断が行われ、満たさない場合には、構成変更ユニット5Aで基板構成の変更が行われる。
図7は、基板設計装置200Bの処理手順を示すフローチャートである。処理手順は、図2に示した処理手順と概ね同じであるが、ステップSB2の具体的処理が異なる。
即ち、ステップSB1、ステップSB3〜ステップSB5は、ステップSA1、ステップSA3〜ステップSA5と同じ処理である。以下、同じ処理は適宜説明を省略する。そして、ステップSB2において、基本EMI特性が演算により導出される。
ステップSB1: (基本設計情報入力処理)
入力部1から基板の基本設計情報が入力される。
ステップSB2: (EMI特性導出処理)
EMI特性導出ユニット2Bは、パラメータ抽出処理及び演算処理を行って、基本EMI特性を導出する。図8は、この基本EMI特性導出を演算により導出する手順を示したフローチャートである。
ステップSB2_1: (パラメータ抽出処理)
まず、パラメータ抽出部10は、基本設計情報から基本EMI特性の演算に用いるパラメータを抽出する。図9は、図3及び図4に示した基板300の等価回路を示した図である。この場合、パラメータ抽出部10は、基本設計情報から送信側パラメータ51、受信側パラメータ52、配線パラメータ53、ケーブル接続パラメータ55、基板パラメータ54等を抽出する。
なお、送信側パラメータ51は、送信側LSI31からの送信電圧特性または送信電流特性、送信側インピーダンス等である。受信側パラメータ52は、受信側LSI32や実装部品34による配線の終端条件、受信側インピーダンス等である。配線パラメータ53は、電流37が流れる配線33の位置、長さ、幅、GND間距離等の情報である。ケーブル接続パラメータ55は、ケーブル36の長さやコネクタ35の位置、ケーブル36に接続される部品の有無等の情報である。基板パラメータ54は、基板の水平面サイズに関する情報である。
ステップSB2_2: (演算処理)
次に、EMI特性計算部11は抽出されたパラメータを上述した閉形式最大放射見積法における各式に適用して、基本EMI特性等を算出する。
ステップSB3〜ステップSB6:
図7に戻り説明を続ける。基本EMI特性が算出された後は、図2に示したステップSA3〜ステップSA6と同様の処理により、基本EMI特性とEMI許容条件との比較、基本EMI特性がEMI許容条件を満たすか否かの判断が行われる。そして、基本EMI特性がEMI許容条件を満たさない場合には、構成変更ユニット5Aで基板構成の変更が行われて、変更設計情報及び変更EMI特性が作成される。その後、基本設計情報、基本EMI特性、変更設計情報、変更EMI特性及びEMI許容条件が出力部8に出力される。
以上説明したように、基本設計情報から演算により基本EMI特性が取得できるようになる。そして、基本EMI特性や変更EMI特性が定量的に取得できる。従って、現在の基板の問題点が定量的に把握できるようになり、品質の高い基板の設計が容易に行えるようになる。
<第3実施形態>
次に、本発明の第3実施形態を説明する。なお、上述した各実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。図10は、本発明の第3実施形態にかかる基板設計装置200Cのブロック図である。
本実施形態は、第1実施形態におけるEMI特性導出ユニット2AをEMI特性導出ユニット2Cに変更した点が相違する。このEMI特性導出ユニット2Cは、モデル生成部13、モデル解析部14を含んでいる。そして、モデル生成部13により基本設計情報から簡易的にモデルを作成し、モデル解析部14により作成されたモデルを解析することにより基本EMI特性を導出する。
なお、解析モデルとしては、基板の外形や層構造、部品やケーブルの接続等の情報が再現でき、LSIの動作信号等からなるノイズ源の付加された、電磁界解析用のモデルが例示できる。
また、モデル解析部14は、モデル生成部13によって生成された解析モデルを、ツールの特徴や解析精度に応じて空間的にメッシュ分割する。そして、FDTD法やモーメント法、有限要素法等の電磁界解析手法を用いてモデル解析することで、基本EMI特性を求める。従って、ケーブルから発生する不要電磁波放射が、直接解析的に求めることができる。
一般に、モデル解析に要する時間は、解析精度の向上と共に増大する。従って、基板の設計段階に対応した解析精度を設定することで、解析時間の短縮及び計算コストの抑制を図ることが好ましい。かかる解析精度を実質的に規定する条件として、モデルの分割数が例示できる。そこで、モデル解析部14に基板の設計段階に対応した分割数を調整する機能又は設定するための指針を記憶することが好ましい。
図11は、基板設計装置200Cの処理手順を示したフローチャートである。なお、図2に示した処理手順と概ね同じ処理であるが、ステップSC2の具体的処理が異なる。即ち、ステップSC1、ステップSC3〜ステップSC6は、ステップSA1、ステップSA3〜ステップSA6と同じ処理である。以下、同じ処理は適宜説明を省略する。
ステップSC2においては、基本EMI特性をモデル解析により導出する。図12は、このモデル解析により基本EMI特性の導出手順を示すフローチャートである。なお、以下の説明においては、解析対象として図3及び図4に示した基板300とし、解析手法としてFDTD法を用いる場合を例に説明する。
ステップSC1: (基本設計情報入力処理)
図11において、入力部1に基本設計情報が入力される。
ステップSC2: (基本EMI特性導出処理)
EMI導出ユニット2Cは、図12に示すように、基本設計情報に基づき解析モデルを作成し(解析モデル作成処理)、この解析モデルを解析して(モデル解析処理)、基本EMI特性を導出する。
ステップSC2_1: (解析モデル作成処理)
即ち、モデル生成部13は、基本設計情報から電磁界解析を行うために必要な解析モデルを作成する。この解析モデルは、図3及び図4に示す基板の基本設計情報から、図13に示すような送信側パラメータ61、受信側パラメータ62、配線パラメータ63、ケーブル接続パラメータ65、基板パラメータ64等を抽出して形成された3次元解析モデルである。
なお、送信側パラメータ61は、送信側LSI31からの電流を流すための3次元解析に適応した送信信号源と、送信側LSI31の構成及び特性から解析に必要な部分とを抽出して作成される。受信側パラメータ62は、受信側LSI32及び実装部品34の構成及び特性から解析に必要な部分だけを抽出して作成される。配線パラメータ63は、配線33の3次元構成情報である。ケーブル接続パラメータ65は、ケーブル36の構成、ケーブル36が接続されたコネクタ35の位置や接続された部品の構成及び特性から抽出されて作成される。基板パラメータ64は、基板の3次元構成情報である。
ステップSC2_2: (モデル解析処理)
モデル解析部14は、作成された解析モデルを分割する。この分割は、適切なサイズになるようメッシュの数を調整する等の指針(予めモデル解析部14に設定されている)に基づき行われる。そして、メッシュ分割された解析モデルに対してFDTD法のメカニズムで電磁界解析を行うことにより基本EMI特性を導出する。
ステップSC3〜SC6:
図11に戻り説明を続ける。EMI条件判定部3は、基本EMI特性がEMI許容条件を満たすか否かの判断を行う。そして、満たさない場合には、構成変更ユニット5Aにより基板構成の変更が行われて変更設計情報及び変更EMI特性が導出される。
以上説明したように、基本設計情報から解析モデルを作成し、この解析モデルを解析することにより基本EMI特性が取得できるようになる。そして、基本EMI特性、変更EMI特性に基づき定量的に設計マージンを知ることが可能になる。従って、現在の基板の問題点が定量的な観点から把握できるようになり、品質の高い基板の設計が可能になる。
<第4実施形態>
次に、本発明の第4実施形態を説明する。なお、上述した各実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。図14は、本発明の第4実施形態にかかる基板設計装置200Dのブロック図である。
本実施形態は、図5に示す第2実施形態のシステム構成における構成変更ユニット5Aに代えて、構成変更ユニット5Bを用い、さらに追加対策データベース17が追加された構成となっている。この構成変更ユニット5Bは、変更部15A及び追加変更部16Aを含む。
そして、EMI条件判定部3において、基本EMI特性がEMI許容条件を満たさないと判断されたとき、変更部15Aは変更指針、改善効果、制限事項に従い、基板構成を変更する。
そして、構成変更が行われた基板のEMI特性が変更EMI特性として導出される。変更EMI特性は、EMI条件判定部3に戻される。このとき、変更EMIと共に、変更内容を示す変更設計情報がEMI条件判定部3に出力される。変更設計情報としては、構成変更後の基板設計情報、又は構成変更後の基板設計情報と基本設計情報との差分とする。
EMI条件判定部3は、変更EMI特性がEMI許容条件を満たすか否かを判断し、満たさないと判断した場合は、追加変更部16Aに変更EMI特性、変更設計情報、基本設計情報、基本EMI特性、EMI許容条件を出力する。
追加変更部16Aは、追加対策データベース17から追加して行う構成変更に関する追加変更指針及び、当該追加変更指針に従い基板構成した際に期待できる改善効果(追加改善効果)を取得する。さらに、制限事項データベース7から制限事項を取得する。そして、制限事項の下で基板構成の追加変更を行う。追加変更された基板構成は、追加変更設計情報としてEMI特性導出ユニット2Bに出力される。
EMI特性導出ユニット2Bは、追加変更設計情報に基づきEMI特性を導出し、これを追加変更EMI特性としてEMI特性導出ユニット2Bに出力する。
図15は、基板設計装置200Dの処理手順を示したフローチャートである。図15に示す処理手順は、図7に示した処理手順と概ね同じであるが、図7におけるステップSB6が、ステップSD6〜ステップSD10に対応する構成となっている点が相違する。即ち、ステップSD1〜ステップSD5は、ステップSB1〜ステップSB5と同じ処理である。以下、同じ処理は適宜説明を省略する。
ステップSD1〜SD5:
基本設計情報に基づき基本EMI特性が導出され、EMI許容条件を満たすか否かの判断が行われる。そして、基本EMI特性がEMI条件を満たす場合には、基板設計情報、基本EMI特性、EMI許容条件が出力部8に出力される。
ステップSD6:
一方、基本EMI特性がEMI許容条件を満たさない場合、EMI条件判定部3は、基板設計情報、基本EMI特性、EMI許容条件等を変更部15Aに出力する。変更部15Aは、改善効果データベースから変更指針及び、改善効果を取得して、基板構成の変更を行う。
図16は、変更部15Aにおける処理手順を示したフローチャートである。
ステップSD6_1: (必要EMI改善量抽出処理)
まず、変更部15Aは、基本EMI特性とEMI許容条件とを比較し、その結果から必要EMI改善量を導出する。この必要EMI改善量は、基本EMI特性がEMI許容条件を満たすために必要となる改善度合を示す。
例えば、周波数毎に基本EMI特性が導出されるので、EMI許容条件は周波数毎の基本EMI特性の上限値を表している場合、必要EMI改善量は、各周波数におけるEMI許容条件と基本EMI特性との差分とすることができる。この際、基本EMI特性とEMI許容条件での特性とは、同じ形式であることが必要(同じ次元を持つことが必要)となるので、EMI許容条件は基本EMI特性と同じ形式に設定しておくことが好ましい。
ステップSD6_2: (最大EMI改善量抽出処理)
次に、変更部15Aは、改善効果データベース6に予め格納された変更指針と改善効果、及び、制限事項データベース7に格納された制限事項に従い最大EMI改善量を抽出する。この最大EMI改善量は、制限事項の許す範囲で構成を変更した際の最大のEMI特性の改善量である。
ステップSD6_3: (EMI改善量比較処理)
そして、変更部15Aは、最大EMI改善量が必要EMI改善量以上になっているかどうかを比較判断する。このとき、最大EMI改善量が必要EMI改善量以下(最大EMI改善量<必要EMI改善量)であれば、ステップSD6_4に進み、最大EMI改善量が必要EMI改善量以上(最大EMI改善量≧必要EMI改善量)であれば、ステップSD6_5に進む。
ステップSD6_4: (最大基板変更量導出処理)
最大EMI改善量が必要EMI改善量よりも小さい場合(最大EMI改善量<必要EMI改善量)、変更部15Aは、基本EMI特性を最大EMI改善量だけ改善するための構成変更量(最大基板変更量)を導出する。なお、最大基板変更量は、改善効果データベース6及び制限事項データベース7に格納された変更指針と制限事項とに基づき、制限事項が許容する範囲で構成変更を行ったときの基板構成の変化量である。
ステップSD6_5: (必要基板変更量導出処理)
一方、最大EMI改善量が必要EMI改善量以上の場合(最大EMI改善量≧必要EMI改善量)、変更部15Aは、必要EMI改善量だけ改善するための構成変更量(必要基板変更量)を導出する。この処理は、基板構成の一部を変更した際の各周波数での基本EMI特性の改善量と必要基板変更量とを相関付けて改善効果データベース6に予め格納しておくことにより、取得することが可能である。
ステップSD6_6: (基板構成変更実施処理)
その後、変更部15Aは、必要基板変更量、又は、最大基板変更量に従い、基本設計情報を変更し、これを変更基板設計情報としてEMI条件判定部3に出力する。
以上の処理により、変更設計情報が得られると共に、最大EMI改善量または必要EMI改善量が、構成変更に伴うEMI改善効果として得られる。即ち、変更EMI特性が得られる。
ステップSD7、SD8: (EMI許容条件判断)
図15に戻り説明を続ける。変更部15Aから変更設計情報及び変更EMI特性がEMI条件判定部3に出力されると、EMI条件判定部3は、変更EMI特性がEMI許容条件を満たすか否かを判断する。この判断において、変更EMI特性がEMI許容条件を満たす場合は、出力部8に変更設計情報、変更EMI特性、基本設計情報、基本EMI特性、及びEMI許容条件が出力される。しかし、変更EMI特性がEMI許容条件を満たさない場合には、EMI条件判定部3は、これらの情報を追加変更部16Aに出力する。
ステップSD9:
追加変更部16Aは、変更設計情報、変更EMI特性等をEMI条件判定部3から受信すると、制限事項データベース7から制限事項を取得すると共に、追加対策データベース17から追加変更指針及び追加改善効果を取得する。そして、追加変更部16Aは、制限事項の下で、追加変更指針及び追加改善効果に基づき基板構成の追加変更を行う。この追加変更により取得された基板設計情報(追加変更設計情報)は、EMI特性導出ユニット2Bに出力される。
図17は、追加変更部16Aにおける処理手順を示すフローチャートである。
ステップSD9_1: (追加変更処理選択処理)
追加変更部16Aは、追加対策データベース17から追加変更指針及び追加改善効果を取得し、また制限事項データベース7から制限事項を取得する。そして、制限事項の下で、基板構成を追加して変更するための追加変更指針及び追加改善効果の選択を行う。
このとき、追加変更指針で示される変更手法は、変更部15Aで行った構成変更手法と異なる手法である。これは、変更部15Aにおいて基本EMI特性を改善するための基板構成の変更が既に行われているので、この変更処理を無駄にすることなく、上積みした改善が行えるようにするためである。
ステップSD9_2: (基板構成追加変更実施処理)
次に、追加変更部16Aは、制限事項の下で選択された追加変更指針及び追加改善効果に基づき基板構成の追加変更を行なう。
ステップSD10: (追加変更EMI特性演算処理)
図15に戻り説明を続ける。EMI特性導出ユニット2Bは、追加変更部16Aからの追加変更設計情報を受信すると、当該追加変更設計情報に基づきEMI特性を導出する。このEMI特性を、追加変更EMI特性と記載する。追加変更EMI特性は、EMI条件判定部3に出力される。EMI条件判定部3は、追加変更EMI特性がEMI許容条件を満たすか否かの判断を行う。従って、追加変更EMI特性がEMI許容条件を満たすまで、ステップSD7〜ステップSD10が繰返され、EMI許容条件を満たすとステップSD5に進んで処理が終了する。
図18は、追加変更EMI特性の導出手順を示すフローチャートである。
ステップSD10_1: (演算用パラメータ抽出処理)
パラメータ抽出部10は、追加変更部16Aからの追加変更設計情報に基づきEMI特性の演算に必要な演算用パラメータの抽出を行う。
ステップSD10_2: (計算式演算処理)
次に、EMI特性計算部11は、抽出された演算用パラメータを用いてEMI特性を導出する。このとき、EMI特性計算部11は、閉形式最大放射見積法を適用して不要電磁波放射の最大値特性を導出する。
ステップSD10_3: (基板変更特性修正処理)
EMI特性計算部11は、EMI特性を上述した最大EMI改善量により修正し、これを追加変更EMI特性として出力する。例えば、EMI特性が各周波数に対応した特性であれば、各周波数でのEMI特性から最大EMI改善量を差し引いた値を追加変更EMI特性として導出される。
図19を参照して具体例を説明する。図19はEMI特性、EMI特性改善量、追加変更EMI特性を例示した図である。図19AはステップSD10_3においてEMI特性計算部11が算出したEMI特性、図19BはステップSD6_2において変更部15Aで導出されたEMI改善量、図19Cは図19BのEMI特性の改善量に基づき図19AのEMI特性を改善して得られた追加変更EMI特性を示している。
従って、周波数f1,f2,f3,f4における追加変更EMI特性は、e1’=e1−d1、e2’=e2−d2、e3’=e3−d3、e4’=e4−d4となっている。
この追加変更EMI特性が、図14の追加変更部16Aからの追加変更設計情報に基づき得られたEMI特性であり、変更部15A及び追加変更部16Aによる構成変更が反映された基板のEMI特性である。
なお、ここではEMI特性及びその改善量の周波数依存性を例に示したが、適用される情報はその限りではなく、EMI特性と改善量が演算可能であればよいものとする。
なお、本実施形態は、上述した構成に限定するものではない。例えば、図20に示すような基板設計装置200Eであってもよい。なお、図21は、基板設計装置200Eにおける処理手順を示したフローチャートである。基板設計装置200Eは、図14に示した基板設計装置200DのEMI特性導出ユニット2Bを、第3実施形態における図10に示した基板設計装置200CのEMI特性導出ユニット2Cに変更した構成となっている。そして、EMI特性導出ユニット2Cに関しては、第3実施形態における基板設計装置200Dにおいて説明した。従って、処理手順も先に説明した手順と同じである。即ち、ステップSE1〜ステップSE5は、図11に示すステップSC1〜ステップSC5同じ処理であり、ステップSE6〜ステップSE10は図15に示すステップSD6〜ステップSD10と同じ処理である。
以上説明したように、構成変更ユニットが変更部と追加変更部とに分けられ、かつ、それぞれ独立のアルゴリズムで動作するため、変更部と追加変更部との処理内容に、優先順位や異なる処理方法が適用できる。このため、自由度の高い構成変更が可能になる。即ち、基板の設計が、効率良く行えるようになる。
また、追加変更した基板構成の内容が設計情報に直接反映することができない場合でも、追加板変更処理において処理方法を選択することにより追加変更EMI特性の導出が可能になる。従って、基板構成の変更が効率的に、適切、かつ、安価に行えるようになる。
<第5実施形態>
次に、本発明の第5実施形態を説明する。なお、上述した各実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。
図22は、第5実施形態にかかる基板設計装置200Fのブロック図である。
本実施形態にかかる基板設計装置200Fは、第4実施形態にかかる基板設計装置200Dにおける構成変更ユニット5Bを構成変更ユニット5Cに変更した点が相違している。この構成変更ユニット5Cは、変更部15Bと追加変更部16Bとを含んでいる。さらに、追加変更部16Bは、配線構造変更部20、信号特性変更部21、部品追加部22、ケーブル変更部23を含んでいる。
変更部15Bは、基板における配線の内層化割合を変更する。この意味で、図22においては、変更部を内層化部と読替えている。なお、内層化割合の変更には、新規に内層化する場合や部分的に内層化する場合が含まれる。
このような構成で、基本EMI特性がEMI許容条件を満たさないと、EMI条件判定部3が判断した場合、変更部15Bは、改善効果データベース6から配線の内層化に関する変更指針と、この変更指針に従い内層化した際に期待できるEMI特性の改善効果を取得する。また、変更部15Bは、制限事項データベース7から配線の内層化に関する制限事項を取得する。
その後、変更部15Bは、変更指針による構成変更が制限事項により許容されるか否かを判断して、許容される場合には、当該変更方針に従い配線の内層化割合を変更する。この変更による設計情報が変更設計情報となる。そして、変更部15Bは、この変更設計情報に基づき変更EMI特性を算出する。変更設計情報及び変更EMI特性は、EMI条件判定部3に出力される。
EMI条件判定部3は、変更EMI特性がEMI許容条件を満たすか否かを判断する。そして、変更EMI特性がEMI許容条件を満たさないと判断した場合には、追加変更部16Bに基本設計情報、基本EMI特性、変更設計情報、変更EMI特性及びEMI許容条件を出力する。
追加変更部16Bは、上述したように配線構造変更部20、信号特性変更部21、部品追加部22、ケーブル変更部23を含んでいる。配線構造変更部20は、配線の厚み等の配線構造に関する変更処理を行う。信号特性変更部21は、配線のインピーダンス等の電気的特性に関する変更処理を行う。部品追加部22は、終端抵抗の追加等の部品追加に関する変更を行う。ケーブル変更部23は、ケーブルの長さ等の周辺部品に関する変更処理を行う。ここでは、ケーブルがEMIのアンテナとなる場合を例にしているが、ACライン等であっても良い。
そして、追加変更部16Bは、EMI条件判定部3から基本設計情報、基本EMI特性、変更設計情報、変更EMI特性及びEMI許容条件を受信すると、追加対策データベース17から追加変更指針と追加改善効果とを取得すると共に、制限事項データベース7から追加変更指針の内容に対応した制限事項を取得する。
追加変更部16Bは、これらの情報に基づき基板構成に対する追加変更を行い、追加変更設計情報を作成する。この追加変更設計情報は、EMI特性導出ユニット2Bに出力される。
そして、EMI特性導出ユニット2Bは、第4実施形態において説明した手順に従い追加EMI特性を算出する。
このように、変更部15Bにより構成変更された基板のEMI特性がEMI許容条件を満たさないときのみ、改めて追加変更部16Bにおいて基板構成の追加変更を行う。従って、EMI許容条件を満たすように基板の構成変更が効率的に行えるようになる。
次に、変更部15Bにおける配線の内層化割合の変更例を説明する。図23は、配線の内層化割合の変更例を示した図で、図23Aは基板の上面図、図23Bは図23AにおけるA−A断面図である。なお、図23A及び図23Bの左側には内層化前の基板が示され、右側には内層化後の基板が示されている。
基板は、基板80には送信側素子81と受信側素子82とが搭載され、これらを配線83が接続している。また、基板80にはコネクタ84が搭載され、このコネクタ84にケーブル85が接続されている。基板80は、複数の誘電体層80a、電源配線層80b、GND配線層80c等からなる多層基板である。配線83は、基板80の上面に形成された表層配線83a、基板80の内層に形成された層間配線83bにより構成されているとする。但し、この説明では、配線の内層化割合の変更前は表層配線83aのみであり、内層化割合の変更後は表層配線83aの一部が層間配線83bに変更されるとしている。
このような構成で、配線83を流れる信号電流によりケーブル85がアンテナとして作用し、不要電磁波放射が発生する。このとき、表層配線83aの一部を層間配線83bとすることで、この層間配線83bとケーブル85との結合が部分的であるが、源配線層80bの電源配線とGND配線層80cのGND配線により遮蔽され、この効果により、不要電磁波放射量が減少する。
ところで、このように配線83の内層化を行うためには、当然の事ながら移設先の情報が必要になる。移設先に空きスペースが無い場合、基板80の層数を増加させる等の処置が必要になる。しかし、総数増加は部材コストの上昇を招く。また、層数を増加させる必要がなくても、配線の少ししか(短い長さしか)内層化できない場合には、内層化による十分な効果が得られないこともある。このような条件が配線内層化における制限事項となる。
改善効果としては、例えば図24に示すようなテーブル形式のデータや図25に示すようなグラフ形式のデータでも良い。図24Aは、配線83のインピーダンス(Z0)、長さ(It)、配線83に流れる信号の周波数(Freq)の信号線構造特性に対して内層化割合を変化させたときのEMI改善特性(a1…、b1…等)をテーブル形式で示した図である。また、図24Bは信号線構造特性に対して周波数を変化させたときのEMI改善特性(A1…、B1…等)をテーブル形式で示した図である。
一方、図25Aは、図24Aに示したデータをグラフ化した図であり、図25Bは図24Bに示したデータをグラフ化した図である。
これら図24、図25から理解できるように、配線83の内層化による改善効果は、内層化割合、周波数及び信号線特性によって異なる。従って、変更指針及び改善効果は、それぞれの条件に対応させて格納しておくことが好ましい。
なお、図24や図25においては、改善効果をデータで示したが、関数化して改善効果データベース6に格納しても良い。
次に、このような基板設計装置200Fの処理を図26に示すフローチャートを参照して説明する。なお、処理手順は、概ね図15に示した手順と同じであるが、ステップSF6〜ステップSF16が異なる。即ち、ステップSF1〜ステップSF5は、ステップSD1〜ステップSD5にそれぞれ対応している。そこで、以下においては、ステップSF6以降について詳細に説明する。
ステップSF6: (配線内層化判断処理)
EMI条件判定部3により基本EMI特性がEMI許容条件を満たさないと判断された場合、基本設計情報、基本EMI特性、EMI許容条件が、変更部(内層化部)15Bに出力される。そこで、変更部15Bは、改善効果データベース6から変更指針及び改善効果を取得し、制限事項データベース7から変更指針に対応した制限事項を取得する。
そして、変更部15Bは、取得した変更指針と制限事項とから配線の内層化処理が実施できるか否か(内層化割合を増大させることができるか否か)の判断を行う。
例えば、基板の層数を増加させることにより配線の内層化割合を増やすことができる場合を考える。変更部15Bは、基板の層数を増加させることが制限事項により制限されているか否かを判断する。基板の層数を増加することは部品のコストアップを招く等の理由により、制限事項は、このような構成変更を制限している場合には、変更部15Bは、配線の内層化処理が実施できないと判断する。このときの判断結果として、”内層化割合の増加はない”という情報も一緒に導出され、今後、内層化割合の増加割合を求めるときは、それを0として計算する。
ステップSF7: (配線内層化処理)
一方、配線の内層化処理が制限事項(例えば、配線の内層化は最大90%まで等)による制限を受けない場合(許容される場合)は、変更部15Bは、配線の内層化処理を実施する。
図27は、この内層化処理手順を示したフローチャートであり、基本的に図16に示した基板構成変更処理と同じである。
ステップSF7_1: (必要EMI改善量抽出処理)
まず、変更部15Bは、基本EMI特性とEMI許容条件とを比較し、必要EMI改善量を導出する。この必要EMI改善量は、EMI特性をどのように変更すればEMI許容条件を満たすかどうかを示すEMI改善量である。
例えば、導出された基本EMI特性は周波数毎のEMI特性値であり、EMI許容条件は周波数毎のEMI特性値の上限を示す場合、必要EMI改善量は、各周波数におけるEMI許容条件の上限値から対応する周波数における基本EMI特性の値を差し引くことにより導出できる。
ステップSF7_2: (最大EMI改善量抽出処理)
次に、変更部15Bは、変更指針、改善効果、制限事項に従い最大EMI改善量として抽出する。この最大EMI改善量は、制限事項の許す範囲で配線内層化処理により得られる最大のEMI特性の改善量である。
ステップSF7_3: (EMI改善量比較処理)
そして、変更部15Bは、最大EMI改善量が必要EMI改善量より大きいか否かの比較判断を行う。このとき、最大EMI改善量が必要EMI改善量より小さいとき(最大EMI改善量<必要EMI改善量)、ステップSF7_4に進み、最大EMI改善量が必要EMI改善量以上(最大EMI改善量≧必要EMI改善量)であれば、ステップSF7_5に進む。
ステップSF7_4: (最大基板変更量導出処理)
変更部15Bは、最大EMI改善量が必要EMI改善量よりも小さかった場合(最大EMI改善量<必要EMI改善量)、最大基板変更量の導出を行なう。この最大基板変更量は、基本EMI特性を最大EMI改善量だけ改善するために行う構成変更を示す変更量で、改善効果データベース6及び制限事項データベース7に格納された変更指針と制限事項とに基づき、制限事項の許す限り変更したときの配線の内層化割合の最大量である。
ステップSF7_5: (必要基板変更量導出処理)
変更部15Bは、基本EMI特性を必要EMI改善量だけ改善させるために必要な内層化割合である必要基板変更量を導出する。この処理は、基板構成の一部を変更した際の各周波数におけるEMI特性の改善量の相関関係を示すデータを改善効果データベース6に格納しておくことで、必要基板変更量から自動的に導出する。
ステップSF7_6: (基板構成変更実施処理)
そして、変更部15Bは、必要基板変更量導出処理、又は最大基板変更量導出処理により導出された内層化割合に従い配線の内層化処理を行い、これを変更設計情報とする。
ステップSF8: (変更EMI特性導出処理)
図26に戻り、説明を続ける。配線内層化処理により、基板構成変更処理が完了するので、変更部15Bは、変更設計情報に基づき変更EMI特性を導出する。そして、変更設計情報及び変更EMI特性はEMI条件判定部3に出力される。
ステップSF9,SF10: (EMI許容条件判断)
EMI条件判定部3は、受信した変更EMI特性とEMI許容条件との比較を行い、当該変更EMI特性がEMI許容条件を満たすか否かを判断する。この判断の結果、変更EMI特性がEMI許容条件を満たす場合にはステップSF5に進むが、満たさない場合には、ステップSF11に進む。即ち、追加変更部16Bに、基本設計情報、基本EMI特性、EMI許容条件、変更設計情報、変更EMI特性を出力する。
ステップSF11: (追加変更方法選択処理)
追加変更部16Bは、EMI条件判定部3から基本設計情報等を受信すると、基板構成を追加変更する内容(方法)を選択する。この選択内容としては、配線構造変更処理、信号特性変更処理、対策部品追加処理、ケーブル構造変更処理が例示できる。方法の選択は、追加変更指針の内容に対応して自動的に選択されるようになっている。無論、ユーザが方法を指示することも可能である。
ステップSF12: (追加変更実行処理)
追加変更部16Bは、選択された追加変更方法に従い基板の追加変更を行う。配線構造変更処理、信号特性変更処理、対策部品追加処理、ケーブル構造変更処理を具体的に説明する。
[配線構造変更処理]
先ず、配線構造変更処理について説明する。図28は、配線構造変更処理の具体的な処理手順を示したフローチャートである。この処理は、配線構造変更部20で行われる。
ステップSF12_1: (配線構成変更可否処理)
配線構造変更部20は、追加変更指針及び制限事項に従い、配線の構成変更が可能か否かを判断する。そして、配線の構成変更が不可能と判断された場合にはステップSF12_2に進むが、配線構成の変更が可能であると判断された場合にはステップSF12_3に進む。
ステップSF12_2: (配線構成変更停止処理)
配線の構成変更が不可能と判断された場合は、追加変更されていないので、改めてEMI特性を導出する必要がない。従って、追加変更部16Bは、EMI条件判定部3から受信した基本設計情報、基本EMI特性、EMI許容条件、変更設計情報、変更EMI特性を出力部8に出力して処理が終了する。このとき、追加構成変更が行われなかった旨を通知するようにしても良い。
ステップSF12_3、SF12_4: (配線構成変更処理)
一方、配線の構成変更が可能と判断された場合は、変更指針に従い、配線の構成変更が行われる。そして、配線の構成変更を基板構成に反映させて処理が終了する。図29は、配線構造変更処理の具体例を示した図で、図29Aは基板の断面図、図29Bは配線71とGND配線73とを環流するように流れるコモンモード電流Ic_a,Ic_bを模式的に示した図である。このとき、図29の左側に配線構造変更処理前の構成が示され、右側に配線構造変更処理後の構成が示されている。
以下の説明では、誘電体層74の厚みを変更した場合を例にする。即ち、図29Aに示すように、配線71とGND層73のGND配線との間に、図29Bの左図に示すようなループをなすコモンモード電流Ic_aが流れる。そこで、誘電体層74の厚みを薄くすることで、ループを小さくする。これにより、コモンモード電流Ic_bを小さくする(図29Bの右図を参照)。
配線構造変更処理が行われた結果、誘電体層74は、厚みの薄い誘電体層77に変更されて、配線76とGND配線73との距離が小さくなる。このとき、配線のインピーダンスZ0が変化しないように配線71の幅を狭くする(調整する)。
先に図29を参照して説明した配線構造変更処理においては、コモンモード電流を小さくするために配線とGND配線との間の距離を小さくした。そして、かかる構造変更に伴い配線のインピーダンスが変化するので、このインピーダンスが同じ値になるように配線幅を小さくする等の調整を行った。
このときの配線幅は、0.1mm以下に調整されることもある。しかし、制限事項には、例えば「配線幅を0.1mm以下にしてはいけない」とする内容が規定されていると、配線幅を0.1mm以下にする配線構造変更処理は、できないことになる。即ち、信号特性変更が不可能になる。そこで、信号特性変更部21は、信号特性が追加変更指針に従って変更可能か否かを判断する。
[信号特性変更処理]
次に、信号特性変更処理について説明する。この信号特性変更処理は、信号特性変更部21が行う。図30は、信号特性変更処理の具体的手順を示すフローチャートである。
ステップSF12_10: (信号特性変更可否判断処理)
信号特性変更部21は、追加変更指針及び制限事項に従い、信号特性が追加変更指針に従って変更可能かどうかを判断する。そして、信号特性の変更が不可能と判断された場合にはステップSF12_11に進むが、信号特性の変更が可能であると判断された場合にはステップSF12_12に進む。
ステップSF12_11: (配線特性変更停止処理)
追加変更の内容が制限事項に該当する場合、追加変更部16Bは、EMI条件判定部3から特性受信した基本設計情報、基本EMI特性、EMI許容条件、変更設計情報、変更EMI特性を出力部8に出力する。このとき、追加構成変更行われなかった旨を通知するようにしても良い。
ステップSF12_12、SF12_13: (配線特性変更処理)
一方、追加変更の内容が制限事項に該当しない場合、追加変更部16Bは、配線特性変更処理が行われる。また、この配線特性変更処理に伴い信号源の変更を行う。
図31は、信号特性変更処理により信号電圧の立ち上がり時間を変えた場合の信号波形を示した図である。そして、図31Aは、周期T、立ち上がり時間tr1、立下り時間tf1、ON時間TON1で定義されるようなパルス信号の信号電圧Vを例示した図である。また、図31Bは、図31Aの信号電圧Vの周波数fに対する振舞を例示した図である。なお、図31A、図31Bにおいて、左側の図が配線特性の変更前の特性を示し、右側の図が変更後の特性を示している。図31Aに示すように、信号電圧Vの立ち上がり時間tr1をより大きな立上がり時間tr2にすることによって、図31Bに示す信号電圧の周波数特性は、立ち上がり時間に起因する周波数(図31Bのftr2)における電圧成分が小さくなっている。即ち、電圧の高周波成分が小さくなり、不要電磁波放射における高周波成分が小さくできることを示している。一方、制限事項の一例としては、”ON時間を周期Tの1/4未満にしてはいけない”等が考えられ、立ち上がり時間tr1を大きくして立上がり時間tr2にしていくとき、TON2<1/4*Tになる場合には、この手法は使用できない。従って、ステップSF12_10の信号特性変更可否判断処理で信号特性の変更可能でないと判断されることになる。
[対策部品追加処理]
次に、対策部品追加処理について、図32、図33を参照して説明する。この対策部品追加処理は、部品追加部22が行う。図32は、対策部品追加処理手順を示したフローチャートである。図33、対策部品追加処理の具体例である。
図33は、対策部品追加処理の一例として、配線83の終端側(受信側素子82の入力端子付近)に、終端部品として抵抗素子89を追加した図である。そして、図33Aは基板の部分上面図、図33Bは等価回路モデル、図33Cは配線を流れる信号の電圧特性を模式的に示している。なお、図33の左側が対策部品を追加する前の図であり、右側が対策部品を追加した図である。
ステップSF12_21: 先ず、部品追加部22は、変更指針及び制限事項に従い、対策部品の追加が可能か否かの判断を行う。
そして、対策部品の追加が不可能な場合には、ステップSF12_22に進み、可能な場合にはステップSF12_23に進む。
ステップSF12_22:
対策部品の追加が不可能な場合、対策部品追加処理が停止して対策部品の追加を行わないで終了する。配線83のインピーダンスZ0が75[Ω]の場合、75[Ω]の抵抗素子89を追加すると最も効果的である。しかし、制限事項には、例えば、”10円/個以上の部品を追加してはいけない”と規定されている場合に、追加する抵抗素子89の価格が、10円/個以上であると、この抵抗素子89を用いての対策は行えないと判断して、処理は終了する。
ステップSF12_23:
一方、対策部品の追加が可能と判断された場合、対策部品追加が行われる。例えば、配線83に抵抗素子89を追加した場合(図33Aを参照)、等価回路モデルにおいては、配線83と受信側素子82との間に、抵抗素子89のインピーダンスZtermが追加される(図33B)を参照)。なお、図33Bにおいては配線83のインピーダンスをZ0、受信側素子82の入力容量をCin、抵抗素子89のインピーダンスをZtermとして示している。このとき配線83の終端が開放端の場合、配線83の受信端での電圧特性は、図33Cの左図に示すように高周波成分を含んで乱れた波形になっている場合がある。これに対し、配線83のインピーダンスZ0に近いインピーダンスZtermの抵抗素子89を終端側に追加することにより、図33Cの右図に示すように、受信端での電圧特性は、高周波成分を含まない波形になる。従って、信号電圧の高周波成分が抑えられて、不要電磁波放射の高周波成分が小さくできる。
ステップSF12_24:
次に、対策部品の追加に伴う基板構成の変更が行われる。図33において、抵抗素子89を受信側素子82の近傍における配線83に追加した。このとき、抵抗素子89を配線83の終端側に接続できるように接続パッドを設ける等の変更が必要となる。
[ケーブル構造変更処理]
次に、ケーブル構造変更処理について説明する。このケーブル構造変更処理は、ケーブル変更部23で行われる。図34は、ケーブル構造変更処理を示すフローチャートである。また、図35は、ケーブル構造変更処理の具体例を示した図である。なお、図35Aはケーブル長を変更した場合における基板の部分上面図であり、図35Bはその際の周波数に対する放射電界特性を示した図である。
ステップSF12_31:
ケーブル85から発生する不要電磁波放射は、ケーブル85をアンテナとするため、特定周波数(例えば、ケーブル長が波長の1/4となる周波数)で大きくなる傾向がある。そこで、ケーブル変更部23は、ケーブル構成が変更可能か否かの判断を行う。この判断は、制限事項が変更指針に基づくケーブル構造を許容するか否かの判断である。ケーブル構造の変更が不可能と判断された場合には、ステップSF12_32に進み、可能であると判定された場合にはステップSF12_33に進む。
ステップSF12_32:
そして、ケーブル構造の変更が不可能と判断された場合は、ケーブル構造変更処理は終了する。例えば、制限事項が”ケーブル長を2m以上にしはいけない”と規定している場合を考える。このとき、ケーブル長を長くして波長の1/4となる周波数を小さくすると、ケーブル長が2m以上になることがある。このような場合には、ケーブル長を長くする変更はできないことになる。無論、制限事項内であれば構成変更を行うことは可能である。
ケーブル構造の変更ができなかった場合には、その旨のメッセージを出力することが好ましい。
ステップSF12_33:
一方、ケーブル構造が変更可能と判断された場合は、ケーブル構造変更処理が行われる。図35Aに示すケーブル85は、図35Bに示すケーブル90のように、ケーブル長を長くする変更が行われている。これにより、図35Cに示すように、放射電界特性は、周波数fc1(ケーブル85の長さの1/4波長に対応する周波数)での最大値EMAX1から、周波数fc2(ケーブル90の長さが1/4波長に対応する周波数)での最大値EMAX2に変化する。そして、このときの周波数はfc1>fc2の関係にあり、かつ、EMAX1>EMAX2の関係にある。即ち、ケーブル長を長くして放射電界特性の最大値をより低周波数(fc1→fc2)側にシフトさせている。
ステップSF12_34:
そして、ケーブル構造の変更が行われた結果を基板構成に反映する基板構成変更処理が行われて、ケーブル構造変更処理が終了する。この場合の基板構成の変更としては、ケーブルが長いものになっても接続が可能なようにコネクタ85に変更する等が例示できる。
ステップSF13: (追加変更EMI特性導出処理)
図26に戻り説明を続ける。追加変更実効処理が終了すると、追加変更部16Bは、追加変更設計情報をEMI特性導出ユニット2Bに出力する。そして、EMI特性導出ユニット2Bは、追加変更設計情報に基づき追加変更EMI特性を導出する。この追加変更EMI特性の導出手順を、図36を参照して説明する。図36は、追加変更EMI特性導出手順を示すフローチャートである。
ステップSF13_1:
EMI特性導出ユニット2Bは、追加変更設計情報に基づき演算用パラメータを抽出する。このとき、変更部15Bにおいて変更した基板構成の変更内容については反映しない。即ち、演算用パラメータは、追加変更設計情報にのみ基づき行われる。
ステップSF13_2:
次に、演算用パラメータを用いて、閉形式最大放射見積法に従いEMI特性を導出する。EMI特性は、上述したように、基本設計情報に対して追加変更された基板の構成を特徴付けるパラメータを用いて算出された特性である。
ステップSF13_3:
EMI特性計算部11は、EMI特性を算出した後、このEMI特性と基本EMI特性とから、配線内層化によるEMI特性の改善効果を算出する。
ステップSF13_4:
次に、EMI特性計算部11は、EMI特性変換処理を行なう。このEMI特性変換処理により追加変更設計情報から導出されたEMI特性の改善量を変更EMI特性から減算する等の方法により追加変更EMI特性を求める。
以上により、変更処理及び追加変更処理の効果を取込んだEMI特性(追加EMI特性)を取得することができる。その後は、ステップSF9に進み、EMI許容条件を満たすか否かの判断が行われ、EMI許容条件を満たすまで、上述した手順が繰返される。
なお、本実施形態は、上述した構成に限定するものではない。例えば、図37に示すような基板設計装置200Gであっても良い。
図37に示す基板設計装置200Gは、図22に示した基板設計装置200Fに対して、EMI特性導出ユニットの構成が異なっている。即ち、基板設計装置200GのEMI特性導出ユニット2Cは、モデル生成部13とモデル解析部14とを含んでいるが、先に説明した基板設計装置200FのEMI特性導出ユニット2Bは、パラメータ抽出部10とEMI特性計算部11とを含んでいる。そして、EMI特性導出ユニット2Cの動作については、第4実施形態において説明した。
これにより、EMI特性導出ユニット2Cによる効果を達成しながら、上述した構成変更ユニットの効果を得ることができる。
さらに、他の構成として、図38に示すような基板設計装置200Hであっても良い。この基板設計装置200Hは、図22に示す基板設計装置200Fと図37に示す基板設計装置200Gとを足し合わせたような構成となっている。
即ち、基板設計装置200HにおけるEMI特性導出ユニット2Dは、基板設計装置200FにおけるEMI特性導出ユニット2BをEMI特性演算部2Daとして含むと共に、基板設計装置200GにおけるEMI特性導出ユニット2CをEMI特性解析部2Dbとして含んでいる。
この場合、EMI特性導出に際して、EMI特性演算部2DaとEMI特性解析部2Dbとのいずれを用いて導出するかは、基板の構成情報から自動判断することが可能である。無論、いずれかを選択指示することも可能である。
従って、基板設計装置200Hは、基板設計装置200Fと基板設計装置200Gとの作用効果を奏することが可能になる。
以上説明したように、構成変更ユニットが変更部と追加変更部とに分けられ、かつ、それぞれ独立のアルゴリズムで動作するため、変更部と追加変更部との処理内容に、優先順位や異なる処理方法が適用できる。このため、自由度の高い構成変更が可能になる。即ち、基板の設計が、効率良く行えるようになる。
また、追加変更した基板構成の内容が設計情報に直接反映することができない場合でも、追加基板変更処理において処理方法を選択することにより追加変更EMI特性の導出が可能になる。従って、基板構成の変更が効率的に、適切、かつ、安価に行えるようになる。
さらに、基板の構成変更の度合を徐々に増すことができるので、オーバーマージン設計を防ぐことも可能となる。
<第6実施形態>
次に、本発明の第6実施形態を説明する。なお、上述した各実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。図39は、本実施形態にかかる基板設計装置200Iのブロック図である。
基板設計装置200Iは、図22に示す第5実施形態にかかる基板設計装置200Fに対して、判定基準データベース4、改善効果データベース6、制限事項データベース7、追加対策データベース17を含む記憶装置25が追設されている点が相違している。さらに、この記憶装置25には、回路基板設計情報部26、LSI設計情報部27、ケーブル構造設計情報部28が格納される設計情報データベース24が設けられている。
この回路基板設計情報部26には、基板のレイアウト及び断面構成、実装される部品の種類や構成、ケーブルの接続位置や端子構成に関する回路基板設計情報が格納される。また、LSI設計情報部27には、LSIの信号波形や信号バッファの入出力インピーダンス、接続端子構成に関するLSI設計情報が格納される。さらに、ケーブル構造設計情報部28には、ケーブルの構成や材質に関するケーブル構造設計情報が格納される。以下、回路基板設計情報、LSI設計情報、ケーブル構造設計情報を総称して補助設計情報と記載する。
そして、補助設計情報は、必要に応じてEMI特性導出ユニット2Bに出力される。このとき基本設計情報が不要になる場合もある。また、補助設計情報が基本設計情報を補完する情報となることもある。
EMI特性導出ユニット2Bは、いずれの場合であっても入力した情報を基本設計情報として扱い、当該基本設計情報に基づき基本EMI特性を導出する。なお、この設計情報データベース24に格納される各種の情報は、EMI条件判定部3から出力部8に出力されるEMI許容条件を満たしたEMI特性(基本EMI特性、変更EMI特性、追加変更EMI特性)及び設計情報(基本設計情報、変更設計情報、追加変更設計情報)から自動的に抽出される。
抽出される情報としては、EMI特性を演算等により導出するための情報であり、例えば図3に示したような、2次元CADデータに代表される基板のプレーンや配線のサイズ、部品の接続位置やその特性情報、ケーブルの接続情報がある。また、図4に示したような基板の層構造の情報、具体的には、表面導体層、誘電体層、内部導体層での層構造及び各層毎の電気導電率や比誘電率等の電気特性の情報も抽出される。なお、EMI特性の導出に直接関与しないヴィアホールや引き出し配線、接続パッド等を含めた細かな接続情報等は抽出しなくても良い。
また、実装されている部品については、電気特性等のデータが抽出される。例えば図3における実装部品34であるコンデンサや抵抗素子に関しては、そのコンデンサの容量値や抵抗素子の抵抗値が挙げられる。
また、LSI設計情報中には、例えば図3の送信側LSI31の情報として、配線に電流を流す出力バッファでの信号電圧波形と出力バッファの構成情報、受信側LSI32の情報としては、入力バッファの構成情報が挙げられる。
さらに、ケーブル構造設計情報中には、ケーブルの長さや基板と反対側の端子の接続情報等が含まれている情報が例示できるが、具体的な3次元構成や材質等の情報は含まれていなくても良い。
なお、本実施形態は図39に示した構成に限定するものではない。例えば、図40に示す基板設計装置200Iや図41に示す基板設計装置200Hのような構成が可能である。図40に示す基板設計装置200Iは、EMI特性導出のためにモデル生成部13とモデル解析部14とを含むEMI特性導出ユニット2Cを備えている。このEMI特性導出ユニット2Cの作用効果については第3実施形態において説明した。図41に示す基板設計装置200Hは、EMI特性演算部2DaとEMI特性解析部2Dbとを含むEMI特性導出ユニット2Dを備えている。
このEMI特性演算部2Daは、第2実施形態において説明したEMI特性導出ユニット2Bに対応しており、パラメータ抽出部10とEMI特性計算部11とを含んでいる。また、EMI特性解析部2Dbは、第3実施形態において説明したEMI特性導出ユニット2Cに対応しており、モデル生成部13とモデル解析部14とを含んでいる。
いずれの基板設計装置であっても、最終的にEMI許容条件を満たすEMI特性を持つように基板が構成変更されて、出力部に出力される。従って、基板設計装置200Iと同様の効果を奏する。
以上により、例えばユーザサイドで行った設計変更に対して、当該基板設計装置を運用する場合でも、入力しなければならない設計情報量が少なくなる利点があると共に、出力されたEMI特性の結果と組み合わせて、経験値を積上げることが可能になって、信頼性の高い基板設計が容易に行えるようになる。
<第7実施形態>
次に、具体例を第7実施形態として説明する。この実施形態においては第6実施形態において説明した基板設計装置200Iを用いて基板構成の変更を行って、ケーブルから放射されるEMIを抑制する。
図42のような基板103を考える。図42Aは、基板103の平面図を示し、図42Bは図42AにおけるA−A断面図を示している。基板103のサイズは、長さ100[mm]×幅50[mm]であり、この基板面に長さ60[mm]、幅0.18[mm]の配線93が、基板の中心位置に形成されている。このとき、配線93の幅中心線は基板の幅中心線に一致して形成されている。そして、この配線93に送信側LSI91と受信側LSI92とが接続されている。
また、ケーブル95を接続するケーブルコネクタ94は、基板103の右下側に配置され、ケーブル95と基板103との接続点は、右下端より左に14.5[mm]、上に1[mm]の位置にある。
基板103は、図42Bに示すように第1層〜第6層の6層構造となっている。そして、第1層は基板の表面に形成された配線、第6層は基板の裏面に形成された配線である。信号線が配置された層をS層、GND配線が配置された層をG層、電源配線が配置された層をV層と記載すると、第1層〜第6層は、それぞれS層、G層、S層、V層、G層、S層となる。各層の間には誘電体(比誘電率ε=4.2)の層が、設けられている。
送信側LSI91、受信側LSI92、第1層目の配線は、全て基板103の上面に設置されている。また、送信側LSI91及び受信側LSI92は、ヴィアを介してG層及びV層に接続されている。さらに、ケーブルコネクタ94も第1層目にあり、ヴィアを介してG層に接続されている。
そして、第2層と第5層とのG層及び、第4層のV層は、ベタプレーン構成となっており、平面サイズは基板サイズと同じである。また、第3層のS層は、この段階では未使用になっている。第6層のS層には、実際にはLSIを正常に動作させるためのコンデンサ等が接続されている。しかし、本実施例においては、EMI特性の演算に直接関係しないとして、当該コンデンサ等は図示省略している。
このような構成の基板103に対して、EMI特性がEMI許容条件を満たすように構成変更する。
図39に示した記憶装置25には、図42に示した基板103に関する基板設計情報26、LSI設計情報部27、ケーブル構造設計情報部28が記憶されている。なお、判定基準データベース4はEMI許容条件を格納し、改善効果データベース6は変更指針及び改善効果を格納し、追加対策データベース17は追加変更指針及び追加改善効果を格納し、制限事項データベース7は制限事項を格納している点については、第6実施形態において記載したとおりである。
EMI特性計算部11は、閉形式最大放射見積法に従いEMI特性を計算するものとする。その際に用いられる情報には、図42に示した基板構造の情報だけでなく、図43Aに示すような信号配線の送信端パラメータ97における信号電圧特性や出力インピーダンスZout=75[Ω]、信号配線の受信端パラメータ98の入力容量Cin=10[pF]、ケーブル長l=1[m]で基板と逆の端は地面(グランド)に接地されているとの情報等のEMI特性の計算に必要な情報が全て含まれている。
なお、図43Aにおいては、信号電圧特性が振幅2.5[V]、立ち上がり時間t=立下り時間t=5[ns]、ON時間TON=20[ns]、周期T=50[ns]で動作周波数Fclock=1/T=20[MHz]のパルス波形であることを示している。
このような前提で、入力部1から基本設計情報が入力される。この基本設計情報はEMI特性導出ユニット2Bに入力する。
このとき、入力部1において、記憶装置25からの補助設計情報をEMI特性導出ユニット2Bに入力するためのキー操作が行われたとする。これにより記憶装置25から補助設計情報がEMI特性導出ユニット2Bに出力される。
そこで、EMI特性導出ユニット2Bのパラメータ抽出部10は、入力した基本設計情報及び補助設計情報を一括して基本設計情報として扱い、この基本設計情報からEMI特性導出に必要なパラメータを抽出する。このとき、ヴィア等のEMI特性計算部11において不要な情報は抽出されない。
そして、抽出されたパラメータを用いて、EMI特性計算部11は基本EMI特性を導出する。このとき基本EMI特性として、図42に示すケーブル95から放射されるEMIの最大値特性が計算される。
図43Aに示す信号電圧特性を持つ信号が配線を流れることによりケーブル95から図43Bに示すような不要電磁界が放射される。なお、図43Bでは、500[MHz]までの高周波までのEMI特性を考えている。このEMI特性の強度は、動作周波数Fclockの奇数次高調波の周波数で大きな値を示し、偶数次高調波の周波数で非常に小さくなる。
導出された基本EMI特性は、EMI条件判定部3に出力され、このEMI条件判定部3は、基本EMI特性が判定基準データベース4から取得したEMI許容条件を満たすか否かの判断を行う。
EMI許容条件として、図43BにはEMI許容条件AとEMI許容条件Bとの2例が示されている。EMI許容条件Aは、周波数f≦230[MHz]では放射のレベルが40[dBμV/m]以下で、周波数f≧230[MHz]では放射のレベルが47[dBμV/m]以下である。また、EMI許容条件Bは、周波数f≦230[MHz]では放射のレベルが40[dBμV/m]以下、周波数f≧230[MHz]では放射のレベルが47[dBμV/m]以下である。以下では、EMI許容条件Aが判定基準データベース4から読出されたとする。
図43Bを見ると導出された基本EMI特性(図43Bでは一般的な表現としてEMI特性としている)には、100MHz周辺で許容条件Aよりも高い値を示すため、EMI許容条件を満たさないと判定される。そこで、EMI条件判定部3は、基本設計情報、基本EMI特性及びEMI許容条件を構成変更ユニット5Cの変更部15Bに出力する。
変更部15Bは、基本設計情報、基本EMI特性及びEMI許容条件を受信すると、改善効果データベース6から変更指針と改善効果とを読出すと共に、制限事項データベース7から制限事項を読出す。
その後、変更部15Bは、変更方針と制限事項とに基づき配線の内層化割合の増加が可能か否かを判断する。
図42の基板103では、配線が内層化される際に用いられるS層は、第3層であり、この第3層は未使用状態である。従って、内層化割合は0%から増加できることになる。このような場合の変更指針としては、”配線を第3層に移設し、その割合は25%、50%、75%とする”が示されていたとする。一方、制限事項としては、”配線を改めて第3層に作成することは可能で、部品実装面積の関係上、配線の中央から内層化割合を75%まで増やすことが可能”とする内容が規定されていたとする。そこで、変更部15Bは、制限事項が規定する範囲(75%)までの内層化割合を選択する選択する。
図44Aでは、配線93の一部を第3層に移設して、これを層間配線93とした場合を例示している。この層間配線93は、図44Bに示すように第2層と第5層とのGND配線に挟まれる。これにより、当該層間配線93とのケーブル95との結合が遮蔽されることにより低減される。
なお、配線93の一部を層間配線99に変更したことによるインピーダンスが変化するので、このインピーダンスZ0を等しくするため、層間配線99の配線幅は0.1[mm]に変更している。
そして、必要EMI低減量を算出する。必要EMI低減量は、図43BのEMI特性最大値とEMI許容条件Aとを比較して算出される。即ち、周波数毎のEMI最大値特性の値からEMI許容条件Aの値を差し引き、プラスであった部分を必要EMI低減量として算出する。図43Bの場合、必要EMI低減量は、周波数60[MHz]で3.37[dB]、周波数100[MHz]で5.09[dB]、周波数140[MHz]で2.51[dB]となる。
次に、変更部15Bは、改善効果データベースから改善効果を取得して、配線内層化割合を最大限改善した場合の最大EMI低減量を抽出する。
この改善効果として、図45に示すような、同様の基板サイズ、等しいインピーダンスや配線幅、配線長の配線、同様のケーブル位置のときにおける、配線内層化割合におけるEMI低減効果を示している。このとき、全く同じ条件のものが無い場合は、条件が近いものを選択しても良いが、この改善効果のライブラリを充実させることが、より正確な特性を求める要因となることは付言するまでもない。
図45は、周波数500[MHz]までの範囲で、配線内層化割合を0%のときの改善効果に対して配線内層化割合を25%、50%、75%に変えたときの改善効果を示したグラフである。このとき、図45のグラフは低減効果を示すため、負の値を用いて表現している。即ち、図43Bにおいて、低減効果=EMI特性最大値−EMI許容条件Aとして算出した値を示している。なお、例えば配線内層化割合を30%とするような場合は、補間等により導出することができる。
これらの改善効果は、実測に基づくデータ又は電磁界解析で導出したデータを改善条件によって整理して用いることが可能である。
制限事項が配線内層化割合を75%まで許容するとき図45において2点鎖線のグラフから、最大EMI低減量は、周波数60[MHz]で10.61[dB]、周波数100[MHz]で10.05[dB]、周波数140[MHz]で9.60[dB]となる。
次に、最大EMI低減量が必要EMI低減量以上になっているかどうかの比較判定を行う。上記の例では、全ての周波数において最大EMI低減量の方が大きいので、必要基板変更量の導出が行われる。即ち、必要基板変更量は、先の変更指針と制限事項とに従えば、図42に示す配線93の内層化は75%となる。そして、この必要基板変更量に対応して図42の配線93の75%を配線99に変更する。
次に、変更EMI特性を導出する。変更EMI特性は、図43Bに示したEMI特性最大値と、図45に示した75%内層化のときのEMI低減量とを演算すると、図46に示した”内層化75%”のときのEMI特性が導出される。”内層化なし”(EMI特性演算処理S7で導出したEMI特性最大値)と比べ、”75%内層化”のときのEMI特性は、全ての周波数においてEMI許容条件Aよりも低い値となっていることが判る。
変更EMI特性は、変更部15BからEMI条件判定部3に出力されるので、EMI条件判定部3は変更EMI特性がEMI許容条件Aを満たすか否かを判断する。
図46より、配線を75%内層化した場合の変更EMI特性は、全ての周波数でEMI許容条件Aを満たしている。従って、EMI条件判定部3は、変更EMI特性、変更設計情報(内層化情報を含む)、基本設計情報、基本EMI特性、EMI許容条件を出力部8に出力する。
このときこれらの情報から基板設計情報、LSI設計情報、ケーブル構造設計情報が抽出されて、記憶装置25の設計情報データベース24に格納される。なお、ここでは内層化割合の増加を行っただけなので、変更されるのは基板設計情報だけである。無論、この基板構成のときに図46のようなEMI特性が出力されるという情報も格納しても良い。
ところで、先の制限事項が異なり、”配線の内層化割合を25%まで増やすことが可能”とする内容の場合には、変更EMI特性は図46で示す”内層化25%”の特性になる。このとき、EM特性最大値が周波数100[MHz]でEMI許容条件Aより大きくなるため、変更EMI特性はEMI許容条件を満たさないことになる。
この場合は、最大EMI低減量が必要EMI低減量以上になっていないので、最大基板変更量導出処理が行われる。しかし、今回の例では、最大基板変更量も配線内層化割合は25%となるため、最終的に導出される変更EMI特性は変わらない。
なお、上記説明では、EMI許容条件Aを適用した場合について説明したが、EMI許容条件Bを適用した場合には以下の通りとなる。このとき、重複する説明は省略する。
EMI条件判定部3は基本EMI特性がEMI許容条件Bを満たすか否かを判断する。図43Bに示すように、この場合は、多くの周波数でEMI許容条件を満たさない。従って、EMI条件判定部3は、基本設計情報、基本EMI特性、EMI許容条件Bを変更部15Bに出力する。
変更部15Bは、変更指針及び制限事項に基づき配線の内層化割合の増加が可能か否かを判定する。この判断により、先に説明したように内層化割合は75%まで可能と判断する。
そこで、変更部15Bは必要EMI低減量を算出する。この必要EMI低減量に関しても、基本EMI特性最大値とEMI許容条件Bとの差分から算出される。図43Bから必要EMI低減量は、周波数60[MHz]で13.37[dB]、周波数100[MHz]で15.09[dB]、周波数140[MHz]で12.51[dB]、周波数180[MHz]で3.32[dB]、周波数220[MHz]で2.44[dB]、周波数260[MHz]で2.91[dB]、周波数300[MHz]で3.88[dB]、周波数340[MHz]で1.18[dB]となる。
次に、最大EMI低減量を抽出する。この場合も、制限事項が配線内層化割合は75%まで可能とする。このとき図45から最大EMI低減量は、周波数60[MHz]で10.61[dB]、周波数100[MHz]で10.05[dB]、周波数140[MHz]で9.60[dB]、周波数180[MHz]で9.29[dB]、周波数220[MHz]で9.10[dB]、周波数260[MHz]で9.04[dB]、周波数300[MHz]で9.10[dB]、周波数340[MHz]で9.30[dB]となる。
そして、最大EMI低減量が必要EMI低減量以上になっているか否かが判定される。上記の場合、周波数60[MHz]、周波数100[MHz]、周波数140[MHz]で必要EMI低減量の方が大きい。従って、最大EMI低減量が必要EMI低減量以上になっていない。そこで、変更部15Bは、最大基板変更量を導出する。
上述した変更指針と制限事項とに従えば、最大基板変更量は、図42の配線93を75%の内層化である。そこで、図42の配線93を、図44のように内層化割合75%の配線99に変更する。
次に、変更EMI特性が導出され、この変更EMI特性がEMI許容条件Bを満たすか否かの判断が行われる。先ほども述べたとおり、最大EMI低減量が必要EMI低減量よりも小さいため、”75%内層化”のときのEMI特性は、60〜100[MHz]の周波数範囲内において許容条件Bよりも高い値となっている。即ち、変更EMI特性がEMI許容条件Bを満たさない判断される。
そこで、EMI条件判定部3は、基本設計情報、基本EMI特性、変更設計情報、変更EMI特性EMI許容条件Bを追加変更部16Bに出力する。
追加変更部16Bは、追加対策データベース17から追加変更指針と追加改善効果とを取得する。ここで、追加変更指針が”配線の受信端付近とGND層との間に25[Ω]または50[Ω]の抵抗素子を1個追加する”という部品追加を指示する内容であったとする。また、部品追加に関する制限事項が、”10円/個以下の部品しか使用してはならない”とする内容であったとする。
追加変更部16Bは、追加変更指針の規定内容から部品追加であると判断して、部品追加部22に処理を行わせる。制限事項は、”10円/個以下の部品しか使用してはならない”であるが、25[Ω]の抵抗素子は10円/個以上であり、50[Ω]の抵抗素子は10円/個以下の場合には、追加部品として50[Ω]の抵抗素子が選択されて、図47Aに示すように受信端LSI92付近に追加される。
次に、基板構成変更処理が行われて、50[Ω]の抵抗素子100が基板に接続されるように、配線との接続パッドやGND配線との接続用ヴィアを追加する等の構成変更が行われる。
このような追加変更が終了すると、その変更情報が追加変更設計情報としてEMI導出ユニットに出力される。EMI特性導出ユニット2Bは追加変更EMI特性を導出する。このようにして求められた追加EMI特性は、EMI条件判定部3に送られ、EMI許容条件Bを満たすか否かの判断が行われる。
図48は、導出された追加変更EMI特性を示している。図48に示すように、”内層化75%のみ”(配線内層化のみを行ったときの特性)の追加EMI特性は、先ほども述べたとおり、周波数60〜140[MHz]でEMI許容条件Bより大きな値を取っているが、”内層化75%+50[Ω]抵抗素子の追加”(配線内層化と部品追加を組み合わせたときの特性)の追加EMI特性は、全ての周波数範囲でEMI許容条件Bより小さな値となっている。
このようにして求められた追加EMI特性は、EMI条件判定部3に送られ、EMI許容条件Bを満たすか否かの判断が行われる。
ここで、図48に示したとおり、配線を75%内層化し、50[Ω]の抵抗素子を追加することによって、EMI特性は許容条件Bを満たすことになるので、判定基準を満たすとされ、結果出力処理S6に進み、記憶装置25に記憶された基板設計情報、LSI設計情報、ケーブル構造設計情報にこの結果が書き込まれる。
なお、ここでは配線の内層化割合の増加、及び、50[Ω]の抵抗素子の追加を行っただけなので、変更されるのは基板設計情報だけである。
本発明によれば、ケーブルが接続されており、LSIが実装された基板において、設計段階毎に、余分な計算コストをかけずにEMI特性を導出する用途に適用可能である。
また、発生するEMIが予め設定された制限事項を満たすように、基板構成や実装部品を変更する等により基板の設計変更を行うことが容易、かつ、効率的に行える。
上記実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
<付記1>
回路基板の設計に用いる基板設計装置であって、
ケーブルが接続される前記回路基板の設計情報に基づき、前記ケーブルから放射されるEMI特性を導出するEMI特性導出ユニットと、
前記EMI特性の許容条件であるEMI許容条件を格納する判定基準データベースと、
前記EMI特性が前記EMI許容条件を満たすか否かを判定するEMI条件判定部と、
前記EMI特性が前記EMI許容条件を満たさなかった場合、前記EMI許容条件を満たすために必要な前記回路基板の構成を変更するための変更指針と該変更指針に対応した改善効果とを格納する改善効果データベースと、
前記基板の構成変更を行う際の制限事項を格納する制限事項データベースと、
前記変更指針と前記制限事項に従い前記基板の構成変更を行う構成変更ユニットと、を備えることを特徴とする基板設計装置。
<付記2>
付記1に記載の基板設計装置であって、
前記EMI特性導出ユニットは、前記設計情報から前記EMI特性の導出に必要なパラメータを抽出し、当該パラメータを用いて前記EMI特性を計算することを特徴とする基板設計装置。
<付記3>
付記1に記載の基板設計装置であって、
前記EMI特性導出ユニットは、前記設計情報から電磁界解析により前記EMI特性を導出する際に、前記設計情報から前記回路基板の解析モデルを作成し、当該解析モデルに対して前記電磁界解析を行うことにより前記EMI特性を導出することを特徴とする基板設計装置。
<付記4>
付記1に記載の基板設計装置であって、
前記EMI特性導出ユニットは、
前記設計情報から前記EMI特性の導出に必要なパラメータを抽出し、当該パラメータを用いて前記EMI特性を計算するEMI特性演算部と、
前記設計情報から前記EMI特性の導出の為の前記回路基板の電磁界解析モデルを作成し、当該解析モデルに対して電磁界解析を行うことにより前記EMI特性を導出するEMI特性解析部と、
の何れかもしくは両方を備えることを特徴とする基板設計装置。
<付記5>
付記1乃至4のいずれか1項に記載の基板設計装置であって、
前記構成変更ユニットは、
前記EMI条件判定部により前記EMI特性が前記EMI許容条件を満たないと判断された際に、前記制限事項が許容する範囲で前記変更指針に従い前記回路基板の構成変更を行って構成変更後の設計情報を変更設計情報として求め、該変更設計情報を用いて変更後のEMI特性を変更EMI特性として導出し、当該変更EMI特性と前記変更設計情報とを前記EMI条件判定部に出力する変更部を備えることを特徴とする基板設計装置。
<付記6>
付記5に記載の基板設計装置であって、
前記変更部は、前記回路基板における配線の内層化率を変更することを特徴とする基板設計装置。
<付記7>
付記5又は6に記載の基板設計装置であって、
前記構成変更ユニットは、
前記EMI条件判定部により前記変更EMI特性が前記EMI許容条件を満たないと判断された際に、追加変更指針及び追加改善効果を取得する追加対策データベースと、
前記制限事項が許容する範囲で前記追加対策データベースから取得した前記追加変更指針に従い前記回路基板の構成を追加変更して追加変更設計情報を求め、該追加変更設計情報を前記EMI特性導出ユニットに出力する追加変更部と、を備えることを特徴とする基板設計装置。
<付記8>
付記7に記載の基板設計装置であって、
前記追加変更部は、前記変更部と異なる手法で前記回路基板の構成を変更して、追加変更後の基板構成に関する情報を前記追加変更設計情報として前記EMI特性導出ユニットに出力し、該EMI特性導出ユニットに前記追加変更設計情報に基づきEMI特性を追加変更EMI特性として導出させることを特徴とする基板設計装置。
<付記9>
付記8に記載の基板設計装置であって、
前記追加変更部は、
前記回路基板に設けられている配線の配線構成を変更する配線構造変更部と、
前記回路基板の信号源の特性を変更する信号特性変更部と、
前記回路基板に対策部品を追加する部品追加部と、
前記回路基板に接続された前記ケーブルの構成を変更するケーブル変更部と、を含む
ことを特徴とする基板設計装置。
<付記10>
付記7乃至9のいずれか1項に記載の基板設計装置であって、
前記判定基準データベース、前記改善効果データベース、前記制限事項データベース、及び、前記追加対策データベースの少なくとも1つを記憶する記憶装置を備え、かつ、当該記憶装置には、
前記回路基板の構成情報を格納する回路基板設計情報と、
前記回路基板に搭載される半導体集積回路の内部設計情報を格納する半導体集積回路設計情報と、
回路基板に接続されるケーブルの情報を格納するケーブル構造設計情報と、を含む設計情報データベースが記憶されて、該設計情報データベースに格納された前記回路基板設計情報、前記半導体集積回路設計情報、及び、ケーブル構造設計情報が補助設計情報として前記EMI導出ユニットに出力される、
ことを特徴とする基板設計装置。
<付記11>
付記10に記載の基板設計装置であって、
前記EMI条件判定部は、前記EMI特性、前記変更EMI特性、前記追加変更EMI特性のいずれか1つのEMI特性が前記EMI許容条件を満たすと判断した場合には、当該EMI特性をそれぞれの導出の元になった前記設計情報、前記変更設計情報、前記追加変更設計情報と共に出力部に出力し、かつ、当該情報から前記回路基板設計情報、前記半導体集積回路設計情報、前記ケーブル構造設計情報の少なくとも1つを抽出して前記設計情報データベースに格納することを特徴とする基板設計装置。
<付記12>
回路基板の設計に用いる基板設計方法であって、
ケーブルが接続される前記回路基板の設計情報に基づき、前記ケーブルから放射されるEMI特性を導出するEMI特性導出手順と、
判定基準データベースから前記EMI特性の許容条件であるEMI許容条件を取得して、前記EMI特性が前記EMI許容条件を満たすか否かを判定するEMI条件判定手順と、
前記EMI特性が前記EMI許容条件を満たさなかった場合、改善効果データベースから前記EMI許容条件を満たすために必要な前記回路基板の構成を変更するための変更指針と該変更指針に対応した改善効果とを取得すると共に、制限事項データベースから前記回路基板の構成変更を行う際の制限事項を取得して、前記変更指針と前記制限事項に従い前記基板の構成変更を行う構成変更手順と、を含むことを特徴とする基板設計方法。
<付記13>
付記12に記載の基板設計方法であって、
前記EMI特性導出手順は、前記設計情報から前記EMI特性の導出に必要なパラメータを抽出する手順と、
抽出された前記パラメータを用いて前記EMI特性を計算する手順と、を含むことを特徴とする基板設計方法。
<付記14>
付記12に記載の基板設計方法であって、
前記EMI特性導出手順は、前記設計情報から前記EMI特性の導出の為の前記回路基板の電磁界解析モデルを作成する手順と、
作成された前記解析モデルに対して電磁界解析を行うことにより前記EMI特性を導出する手順と、を含むことを特徴とする基板設計方法。
<付記15>
付記12に記載の基板設計方法であって、
前記EMI特性導出手順は、
前記設計情報から前記EMI特性の導出に必要なパラメータを抽出し、当該パラメータを用いて前記EMI特性を計算するEMI特性演算手順と、
前記設計情報から前記EMI特性の導出の為の前記回路基板の電磁界解析モデルを作成し、当該解析モデルに対して電磁界解析を行うことにより前記EMI特性を導出するEMI特性解析手順と、を含むことを特徴とする基板設計方法。
<付記16>
付記12乃至15のいずれか1項に記載の基板設計方法であって、
前記構成変更手順は、
前記EMI条件判定手順により前記EMI特性が前記EMI許容条件を満たないと判断された際に、前記制限事項が許容する範囲で前記変更指針に従い前記回路基板の構成変更を行って構成変更後の設計情報を変更設計情報として求め、該変更設計情報を用いて変更後のEMI特性を変更EMI特性として導出し、当該変更EMI特性と前記変更設計情報とを出力する変更手順を含むことを特徴とする基板設計方法。
<付記17>
付記16に記載の基板設計方法であって、
前記変更手順は、前記回路基板における配線の内層化率を変更することを特徴とする基板設計方法。
<付記18>
付記16又は17に記載の基板設計方法であって、
前記構成変更手順は、
前記EMI条件判定手順により前記変更EMI特性が前記EMI許容条件を満たないと判断された際に、追加対策データベースから追加変更指針及び追加改善効果を取得する手順と、
前記制限事項が許容する範囲で前記追加変更指針に従い前記回路基板の構成を追加変更して追加変更設計情報を求める手順と、
前記追加変更設計情報を用いて前記EMI特性導出手順で前記追加EMI特性を導出できるようにする手順と、を含む追加変更手順を含むことを特徴とする基板設計方法。
<付記19>
付記18に記載の基板設計方法であって、
前記追加変更手順は、前記変更手順と異なる手法で前記回路基板の構成を変更して、追加変更後の基板構成に関する情報を前記追加変更設計情報とする手順を含むことを特徴とする基板設計方法。
<付記20>
付記19に記載の基板設計方法であって、
前記追加変更手順は、
前記回路基板に設けられている配線の配線構成を変更する配線構造変更手順と、
前記回路基板の信号源の特性を変更する信号特性変更手順と、
前記回路基板に対策手順品を追加する手順品追加手順と、
前記回路基板に接続された前記ケーブルの構成を変更するケーブル変更手順と、を含む
ことを特徴とする基板設計方法。
<付記21>
付記18乃至20のいずれか1項に記載の基板設計方法であって、
前記回路基板の構成情報を格納する回路基板設計情報格納手順と、
前記回路基板に搭載される半導体集積回路の内部設計情報を格納する半導体集積回路設計情報格納手順と、
回路基板に接続されるケーブルの情報を格納するケーブル構造設計情報格納手順と、
を含むことを特徴とする基板設計方法。
この出願は、2012年9月27日に出願された日本出願特願2012−214179を基礎とする優先権を主張し、その開示の全てをここに取り込む。
2A〜2D EMI特性導出ユニット
2Da EMI特性演算部
2Db EMI特性解析部
3 EMI条件判定部
4 判定基準データベース
5A 構成変更ユニット
5B 構成変更ユニット
5C 構成変更ユニット
6 改善効果データベース
7 制限事項データベース
8 出力部
10 パラメータ抽出部
11 EMI特性計算部
13 モデル生成部
14 モデル解析部
15B 変更部(内層化部)
15A 変更部
16A,16B 追加変更部
17 追加対策データベース
20 配線構造変更部
21 信号特性変更部
22 部品追加部
23 ケーブル変更部
24 設計情報データベース
25 記憶装置
26 回路基板設計情報部
26 基板設計情報
27 LSI設計情報部
28 ケーブル構造設計情報部
200A〜200I 基板設計装置

Claims (8)

  1. 回路基板の設計に用いる基板設計装置であって、
    ケーブルが接続される前記回路基板の設計情報に基づき、前記ケーブルから放射されるEMI特性を導出するEMI特性導出手段と、
    前記EMI特性の許容条件であるEMI許容条件を格納する判断基準データ格納手段と、
    前記EMI特性が前記EMI許容条件を満たすか否かを判定するEMI条件判定手段と、
    前記EMI特性が前記EMI許容条件を満たさなかった場合、前記EMI許容条件を満たすために必要な前記回路基板の構成を変更するための変更指針と該変更指針に対応した改善効果とを格納する改善効果データ格納手段と、
    前記基板の構成変更を行う際の制限事項を格納する制限事項データ格納手段と、
    前記変更指針と前記制限事項に従い前記基板の構成変更を行う構成変更手段であって、
    前記EMI条件判定手段により前記EMI特性が前記EMI許容条件を満たないと判断された際に、前記制限事項が許容する範囲で前記変更指針に従い前記回路基板の構成変更を行って構成変更後の設計情報を変更設計情報として求め、該変更設計情報を用いて変更後のEMI特性を変更EMI特性として導出し、当該変更EMI特性と前記変更設計情報とを前記EMI条件判定手段に出力する変更手段を備える構成変更手段とを、備え、
    前記構成変更手段の前記変更手段は、前記回路基板における配線の内層化割合を変更することを特徴とする基板設計装置。
  2. 請求項1に記載の基板設計装置であって、
    前記EMI特性導出手段は、前記設計情報から前記EMI特性の導出に必要なパラメータを抽出し、当該パラメータを用いて前記EMI特性を計算することを特徴とする基板設計装置。
  3. 請求項1に記載の基板設計装置であって、
    前記EMI特性導出手段は、前記設計情報から電磁界解析により前記EMI特性を導出する際に、前記設計情報から前記回路基板の解析モデルを作成し、当該解析モデルに対して前記電磁界解析を行うことにより前記EMI特性を導出することを特徴とする基板設計装置。
  4. 請求項1に記載の基板設計装置であって、
    前記EMI特性導出手段は、
    前記設計情報から前記EMI特性の導出に必要なパラメータを抽出し、当該パラメータを用いて前記EMI特性を計算するEMI特性演算手段と、前記設計情報から前記EMI特性の導出の為の前記回路基板の電磁界解析モデルを作成し、当該解析モデルに対して電磁界解析を行うことにより前記EMI特性を導出するEMI特性解析部と、の何れかもしくは両方を備えることを特徴とする基板設計装置。
  5. 請求項1乃至4のいずれか1項に記載の基板設計装置であって、
    前記構成変更手段は、
    前記EMI条件判定手段により前記変更EMI特性が前記EMI許容条件を満たないと判断された際に、追加変更指針及び追加改善効果を取得する追加対策データ格納手段と、
    前記制限事項が許容する範囲で前記追加対策データ格納手段から取得した前記追加変更指針に従い前記回路基板の構成を追加変更して追加変更設計情報を求め、該追加変更設計情報を前記EMI特性導出手段に出力する追加変更手段と、を備えることを特徴とする基板設計装置。
  6. 請求項5に記載の基板設計装置であって、
    前記追加変更手段は、前記変更手段と異なる手法で前記回路基板の構成を変更して、追加変更後の基板構成に関する情報を前記追加変更設計情報として前記EMI特性導出手段に出力し、該EMI特性導出手段に前記追加変更設計情報に基づきEMI特性を追加変更EMI特性として導出させることを特徴とする基板設計装置。
  7. 請求項に記載の基板設計装置であって、
    前記追加変更手段は、
    前記回路基板に設けられている配線の配線構成を変更する配線構造変更手段と、
    前記回路基板の信号源の特性を変更する信号特性変更手段と、
    前記回路基板に対策部品を追加する部品追加手段と、
    前記回路基板に接続された前記ケーブルの構成を変更するケーブル変更手段と、を含むことを特徴とする基板設計装置。
  8. 回路基板の設計に用いる基板設計方法であって、
    EMI特性導出手段が、ケーブルが接続される前記回路基板の設計情報に基づき、前記ケーブルから放射されるEMI特性を導出し、
    EMI条件判定手段が、判断基準データ格納手段から前記EMI特性の許容条件であるEMI許容条件を取得して、前記EMI特性が前記EMI許容条件を満たすか否かを判定し、
    構成変更手段が、前記EMI特性が前記EMI許容条件を満たさなかった場合、改善効果データ格納手段から前記EMI許容条件を満たすために必要な前記回路基板の構成を変更するための変更指針と該変更指針に対応した改善効果とを取得すると共に、制限事項データ格納手段から前記回路基板の構成変更を行う際の制限事項を取得して、前記変更指針と前記制限事項に従い前記基板の構成変更を行い、
    前記変更指針は、前記回路基板における配線の内層化に関するものであり、前記構成変更手段は、前記回路基板における配線の内層化割合を変更する、ことを特徴とする基板設計方法
JP2014538151A 2012-09-27 2013-09-18 基板設計方法及び設計装置 Active JP6323333B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012214179 2012-09-27
JP2012214179 2012-09-27
PCT/JP2013/005500 WO2014050023A1 (ja) 2012-09-27 2013-09-18 基板設計方法及び設計装置

Publications (2)

Publication Number Publication Date
JPWO2014050023A1 JPWO2014050023A1 (ja) 2016-08-22
JP6323333B2 true JP6323333B2 (ja) 2018-05-16

Family

ID=50387466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014538151A Active JP6323333B2 (ja) 2012-09-27 2013-09-18 基板設計方法及び設計装置

Country Status (3)

Country Link
US (1) US9536033B2 (ja)
JP (1) JP6323333B2 (ja)
WO (1) WO2014050023A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150082616A1 (en) * 2013-09-26 2015-03-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method for selecting optimal manufacturing process for producing printed circuit boards
JP2015215698A (ja) * 2014-05-08 2015-12-03 富士通株式会社 電磁界シミュレーションプログラム
JP2016009327A (ja) * 2014-06-24 2016-01-18 株式会社日立製作所 電機装置の設計支援システムおよび設計支援方法
KR20160102671A (ko) * 2015-02-23 2016-08-31 엘에스산전 주식회사 인쇄회로기판 설계 장치
US11068778B2 (en) 2016-05-11 2021-07-20 Dell Products L.P. System and method for optimizing the design of circuit traces in a printed circuit board for high speed communications
JP2018088029A (ja) * 2016-11-28 2018-06-07 富士通株式会社 電磁ノイズ対策検証プログラム、情報処理装置、および電磁ノイズ対策検証方法
CN111752490B (zh) * 2020-07-02 2024-04-12 大陆汽车车身电子系统(芜湖)有限公司 一种资源配置方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768900B2 (ja) 1994-05-10 1998-06-25 富士通株式会社 電磁界強度算出装置
JPH11161690A (ja) 1997-11-26 1999-06-18 Fujitsu Ltd 電磁界強度算出装置、電磁界強度算出方法、及び電磁界強度算出手段を有するプログラムを格納した記録媒体
JP3838328B2 (ja) 2000-02-28 2006-10-25 日本電気株式会社 設計支援装置および設計支援装置に含まれるコンピュータに実行させるためのプログラムを記録したコンピュータ読みとり可能な記録媒体
JP2002032428A (ja) * 2000-07-13 2002-01-31 Sony Corp プリント基板の配線構造チェックシステム
JP2002259478A (ja) * 2001-02-28 2002-09-13 Nec Corp 統合デジタル回路設計システム及び設計方法
US8723047B2 (en) * 2007-03-23 2014-05-13 Huawei Technologies Co., Ltd. Printed circuit board, design method thereof and mainboard of terminal product
JP5082793B2 (ja) * 2007-11-19 2012-11-28 日本電気株式会社 プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム
JP5262176B2 (ja) * 2008-02-21 2013-08-14 日本電気株式会社 電源回路の設計支援装置と設計支援方法
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
US20100006987A1 (en) * 2008-07-09 2010-01-14 Rajen Murugan Integrated circuit package with emi shield
KR20100084379A (ko) * 2009-01-16 2010-07-26 삼성전자주식회사 인쇄회로기판
JP5304460B2 (ja) * 2009-06-11 2013-10-02 日本電気株式会社 プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム
US8935644B2 (en) * 2011-07-29 2015-01-13 Nec Corporation Printed substrate design system, and printed substrate design method

Also Published As

Publication number Publication date
WO2014050023A1 (ja) 2014-04-03
JPWO2014050023A1 (ja) 2016-08-22
US9536033B2 (en) 2017-01-03
US20150234972A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
JP6323333B2 (ja) 基板設計方法及び設計装置
US7689962B2 (en) Extracting high frequency impedance in a circuit design using an electronic design automation tool
US6938231B2 (en) Method and system for designing circuit layout
US7269810B1 (en) Global equivalent circuit modeling system for substrate mounted circuit components incorporating substrate dependent characteristics
JP5282886B2 (ja) プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム
US20110082681A1 (en) Coupled analysis simulation apparatus and coupled analysis simulation method
US8935644B2 (en) Printed substrate design system, and printed substrate design method
JP2016521873A (ja) 設計支援システム、設計支援方法及び設計支援プログラム
JP4780342B2 (ja) 半導体集積回路の電源モデル作成方法、装置、およびプログラム
Pan et al. Optimization of power delivery network design for multiple supply voltages
US7003744B2 (en) Global equivalent circuit modeling system for substrate mounted circuit components incorporating substrate dependent characteristics
JP6287853B2 (ja) 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム
JP2011008664A (ja) Emcの判定方法と判定システム
Huang et al. Power integrity with voltage ripple spectrum decomposition for physics-based design
JP5082793B2 (ja) プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム
Soldo et al. Automated decoupling capacitor analysis for analog/digital printed circuit boards
JP4283647B2 (ja) レイアウトチェックシステム
JP4966697B2 (ja) 電磁障害ノイズ解析方法及び半導体集積回路
JP3885830B2 (ja) プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体
Wu et al. Investigation of crosstalk among vias
Stube et al. A novel approach for EMI design of power electronics
JP4218725B2 (ja) 統合電源系解析システム、統合電源系解析方法及び多層プリント回路基板
Coates et al. Maximum working volume and minimum working frequency tradeoff in a reverberation chamber
He et al. Study of package EMI reduction for GHz microprocessors
JP4588589B2 (ja) 回路基板の設計方法および設計支援装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180326

R150 Certificate of patent or registration of utility model

Ref document number: 6323333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150