JP6323333B2 - 基板設計方法及び設計装置 - Google Patents
基板設計方法及び設計装置 Download PDFInfo
- Publication number
- JP6323333B2 JP6323333B2 JP2014538151A JP2014538151A JP6323333B2 JP 6323333 B2 JP6323333 B2 JP 6323333B2 JP 2014538151 A JP2014538151 A JP 2014538151A JP 2014538151 A JP2014538151 A JP 2014538151A JP 6323333 B2 JP6323333 B2 JP 6323333B2
- Authority
- JP
- Japan
- Prior art keywords
- emi
- change
- characteristic
- configuration
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Networks & Wireless Communication (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
本発明の第1実施形態を説明する。図1は、本発明の第1実施形態にかかる基板設計装置200Aのブロック図である。
先ず、入力部1から基本設計情報が入力される。この基本設計情報の入力はユーザが入力しても良く、また回路CAD等の電子データが入力されても良い。
EMI導出ユニット2Aは、基本設計情報から基本EMI特性を導出する。
基本EMI特性は、EMI条件判定部3に送られる。EMI条件判定部3は、判定基準データベース4からEMI許容条件を取得して、基本EMI特性とEMI許容条件との比較を行う。
そして、基本EMI特性とEMI許容条件との比較した結果に基づき、EMI条件判定部3は、基本EMI特性がEMI許容条件を満たすか否かを判断する。
ステップSA4において基本EMI特性がEMI許容条件を満たすと判断された場合は、基本設計情報、基本EMI特性、EMI許容条件が、出力部8に出力される。
一方、基本EMI特性がEMI許容条件を満たさないと判断された場合は、基本設計情報、基本EMI特性、EMI許容条件が、構成変更ユニット5Aに出力される。そこで、構成変更ユニット5Aは、改善効果データベース6から変更指針及び改善効果を取得し、また制限事項データベース7から制限事項を取得する。
次に、本発明の第2実施形態を説明する。なお、第1実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。図5は、本発明の第2実施形態にかかる基板設計装置200Bのブロック図である。
<非特許文献1>
"Model for Estimating Radiated EMIssions From a Printed Circuit Board With Attached Cables Due to Voltage−Driven Sources", IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY, VOL.47, No.4, NOVEMBER 2005, Hwan−Woo Shim and Todd H. Hubing
<非特許文献2>
"Estimating Maximum Radiated EMIssions From Printed Circuit Boards With an Attached Cable", IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY, VOL.50, No.1, FEBRUARY 2008,, Shaowei Deng, Todd Hubing, and Daryl Beetner
<非特許文献3>
"Derivation of a Closed−Form Approximate Expression for the Self−Capacitance of a Printed Circuit Board Trace" , IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY, VOL. 47, NO. 4, NOVEMBER 2005,Hwan W and Todd H. Hubing
この閉形式最大放射見積法では、基本EMI特性の算出に際して、図6に示すように基板のモデル化が行なわれる。なお、図6Aは基板102の接地電位に対するケーブルの解析モデルを示した図、図6Bは基板102の構成を示した図、図6Cは配線112、ケーブル111、基板110の電圧と容量の関係を示した図、図6Dは配線112、ケーブル111のコモンモード電圧と容量の関係を示した図である。
のように求められる。
のように表される。
で与えることができる。
入力部1から基板の基本設計情報が入力される。
EMI特性導出ユニット2Bは、パラメータ抽出処理及び演算処理を行って、基本EMI特性を導出する。図8は、この基本EMI特性導出を演算により導出する手順を示したフローチャートである。
まず、パラメータ抽出部10は、基本設計情報から基本EMI特性の演算に用いるパラメータを抽出する。図9は、図3及び図4に示した基板300の等価回路を示した図である。この場合、パラメータ抽出部10は、基本設計情報から送信側パラメータ51、受信側パラメータ52、配線パラメータ53、ケーブル接続パラメータ55、基板パラメータ54等を抽出する。
次に、EMI特性計算部11は抽出されたパラメータを上述した閉形式最大放射見積法における各式に適用して、基本EMI特性等を算出する。
図7に戻り説明を続ける。基本EMI特性が算出された後は、図2に示したステップSA3〜ステップSA6と同様の処理により、基本EMI特性とEMI許容条件との比較、基本EMI特性がEMI許容条件を満たすか否かの判断が行われる。そして、基本EMI特性がEMI許容条件を満たさない場合には、構成変更ユニット5Aで基板構成の変更が行われて、変更設計情報及び変更EMI特性が作成される。その後、基本設計情報、基本EMI特性、変更設計情報、変更EMI特性及びEMI許容条件が出力部8に出力される。
次に、本発明の第3実施形態を説明する。なお、上述した各実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。図10は、本発明の第3実施形態にかかる基板設計装置200Cのブロック図である。
図11において、入力部1に基本設計情報が入力される。
EMI導出ユニット2Cは、図12に示すように、基本設計情報に基づき解析モデルを作成し(解析モデル作成処理)、この解析モデルを解析して(モデル解析処理)、基本EMI特性を導出する。
即ち、モデル生成部13は、基本設計情報から電磁界解析を行うために必要な解析モデルを作成する。この解析モデルは、図3及び図4に示す基板の基本設計情報から、図13に示すような送信側パラメータ61、受信側パラメータ62、配線パラメータ63、ケーブル接続パラメータ65、基板パラメータ64等を抽出して形成された3次元解析モデルである。
モデル解析部14は、作成された解析モデルを分割する。この分割は、適切なサイズになるようメッシュの数を調整する等の指針(予めモデル解析部14に設定されている)に基づき行われる。そして、メッシュ分割された解析モデルに対してFDTD法のメカニズムで電磁界解析を行うことにより基本EMI特性を導出する。
図11に戻り説明を続ける。EMI条件判定部3は、基本EMI特性がEMI許容条件を満たすか否かの判断を行う。そして、満たさない場合には、構成変更ユニット5Aにより基板構成の変更が行われて変更設計情報及び変更EMI特性が導出される。
次に、本発明の第4実施形態を説明する。なお、上述した各実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。図14は、本発明の第4実施形態にかかる基板設計装置200Dのブロック図である。
基本設計情報に基づき基本EMI特性が導出され、EMI許容条件を満たすか否かの判断が行われる。そして、基本EMI特性がEMI条件を満たす場合には、基板設計情報、基本EMI特性、EMI許容条件が出力部8に出力される。
一方、基本EMI特性がEMI許容条件を満たさない場合、EMI条件判定部3は、基板設計情報、基本EMI特性、EMI許容条件等を変更部15Aに出力する。変更部15Aは、改善効果データベースから変更指針及び、改善効果を取得して、基板構成の変更を行う。
まず、変更部15Aは、基本EMI特性とEMI許容条件とを比較し、その結果から必要EMI改善量を導出する。この必要EMI改善量は、基本EMI特性がEMI許容条件を満たすために必要となる改善度合を示す。
次に、変更部15Aは、改善効果データベース6に予め格納された変更指針と改善効果、及び、制限事項データベース7に格納された制限事項に従い最大EMI改善量を抽出する。この最大EMI改善量は、制限事項の許す範囲で構成を変更した際の最大のEMI特性の改善量である。
そして、変更部15Aは、最大EMI改善量が必要EMI改善量以上になっているかどうかを比較判断する。このとき、最大EMI改善量が必要EMI改善量以下(最大EMI改善量<必要EMI改善量)であれば、ステップSD6_4に進み、最大EMI改善量が必要EMI改善量以上(最大EMI改善量≧必要EMI改善量)であれば、ステップSD6_5に進む。
最大EMI改善量が必要EMI改善量よりも小さい場合(最大EMI改善量<必要EMI改善量)、変更部15Aは、基本EMI特性を最大EMI改善量だけ改善するための構成変更量(最大基板変更量)を導出する。なお、最大基板変更量は、改善効果データベース6及び制限事項データベース7に格納された変更指針と制限事項とに基づき、制限事項が許容する範囲で構成変更を行ったときの基板構成の変化量である。
一方、最大EMI改善量が必要EMI改善量以上の場合(最大EMI改善量≧必要EMI改善量)、変更部15Aは、必要EMI改善量だけ改善するための構成変更量(必要基板変更量)を導出する。この処理は、基板構成の一部を変更した際の各周波数での基本EMI特性の改善量と必要基板変更量とを相関付けて改善効果データベース6に予め格納しておくことにより、取得することが可能である。
その後、変更部15Aは、必要基板変更量、又は、最大基板変更量に従い、基本設計情報を変更し、これを変更基板設計情報としてEMI条件判定部3に出力する。
図15に戻り説明を続ける。変更部15Aから変更設計情報及び変更EMI特性がEMI条件判定部3に出力されると、EMI条件判定部3は、変更EMI特性がEMI許容条件を満たすか否かを判断する。この判断において、変更EMI特性がEMI許容条件を満たす場合は、出力部8に変更設計情報、変更EMI特性、基本設計情報、基本EMI特性、及びEMI許容条件が出力される。しかし、変更EMI特性がEMI許容条件を満たさない場合には、EMI条件判定部3は、これらの情報を追加変更部16Aに出力する。
追加変更部16Aは、変更設計情報、変更EMI特性等をEMI条件判定部3から受信すると、制限事項データベース7から制限事項を取得すると共に、追加対策データベース17から追加変更指針及び追加改善効果を取得する。そして、追加変更部16Aは、制限事項の下で、追加変更指針及び追加改善効果に基づき基板構成の追加変更を行う。この追加変更により取得された基板設計情報(追加変更設計情報)は、EMI特性導出ユニット2Bに出力される。
追加変更部16Aは、追加対策データベース17から追加変更指針及び追加改善効果を取得し、また制限事項データベース7から制限事項を取得する。そして、制限事項の下で、基板構成を追加して変更するための追加変更指針及び追加改善効果の選択を行う。
次に、追加変更部16Aは、制限事項の下で選択された追加変更指針及び追加改善効果に基づき基板構成の追加変更を行なう。
図15に戻り説明を続ける。EMI特性導出ユニット2Bは、追加変更部16Aからの追加変更設計情報を受信すると、当該追加変更設計情報に基づきEMI特性を導出する。このEMI特性を、追加変更EMI特性と記載する。追加変更EMI特性は、EMI条件判定部3に出力される。EMI条件判定部3は、追加変更EMI特性がEMI許容条件を満たすか否かの判断を行う。従って、追加変更EMI特性がEMI許容条件を満たすまで、ステップSD7〜ステップSD10が繰返され、EMI許容条件を満たすとステップSD5に進んで処理が終了する。
パラメータ抽出部10は、追加変更部16Aからの追加変更設計情報に基づきEMI特性の演算に必要な演算用パラメータの抽出を行う。
次に、EMI特性計算部11は、抽出された演算用パラメータを用いてEMI特性を導出する。このとき、EMI特性計算部11は、閉形式最大放射見積法を適用して不要電磁波放射の最大値特性を導出する。
EMI特性計算部11は、EMI特性を上述した最大EMI改善量により修正し、これを追加変更EMI特性として出力する。例えば、EMI特性が各周波数に対応した特性であれば、各周波数でのEMI特性から最大EMI改善量を差し引いた値を追加変更EMI特性として導出される。
次に、本発明の第5実施形態を説明する。なお、上述した各実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。
EMI条件判定部3により基本EMI特性がEMI許容条件を満たさないと判断された場合、基本設計情報、基本EMI特性、EMI許容条件が、変更部(内層化部)15Bに出力される。そこで、変更部15Bは、改善効果データベース6から変更指針及び改善効果を取得し、制限事項データベース7から変更指針に対応した制限事項を取得する。
一方、配線の内層化処理が制限事項(例えば、配線の内層化は最大90%まで等)による制限を受けない場合(許容される場合)は、変更部15Bは、配線の内層化処理を実施する。
まず、変更部15Bは、基本EMI特性とEMI許容条件とを比較し、必要EMI改善量を導出する。この必要EMI改善量は、EMI特性をどのように変更すればEMI許容条件を満たすかどうかを示すEMI改善量である。
次に、変更部15Bは、変更指針、改善効果、制限事項に従い最大EMI改善量として抽出する。この最大EMI改善量は、制限事項の許す範囲で配線内層化処理により得られる最大のEMI特性の改善量である。
そして、変更部15Bは、最大EMI改善量が必要EMI改善量より大きいか否かの比較判断を行う。このとき、最大EMI改善量が必要EMI改善量より小さいとき(最大EMI改善量<必要EMI改善量)、ステップSF7_4に進み、最大EMI改善量が必要EMI改善量以上(最大EMI改善量≧必要EMI改善量)であれば、ステップSF7_5に進む。
変更部15Bは、最大EMI改善量が必要EMI改善量よりも小さかった場合(最大EMI改善量<必要EMI改善量)、最大基板変更量の導出を行なう。この最大基板変更量は、基本EMI特性を最大EMI改善量だけ改善するために行う構成変更を示す変更量で、改善効果データベース6及び制限事項データベース7に格納された変更指針と制限事項とに基づき、制限事項の許す限り変更したときの配線の内層化割合の最大量である。
変更部15Bは、基本EMI特性を必要EMI改善量だけ改善させるために必要な内層化割合である必要基板変更量を導出する。この処理は、基板構成の一部を変更した際の各周波数におけるEMI特性の改善量の相関関係を示すデータを改善効果データベース6に格納しておくことで、必要基板変更量から自動的に導出する。
そして、変更部15Bは、必要基板変更量導出処理、又は最大基板変更量導出処理により導出された内層化割合に従い配線の内層化処理を行い、これを変更設計情報とする。
図26に戻り、説明を続ける。配線内層化処理により、基板構成変更処理が完了するので、変更部15Bは、変更設計情報に基づき変更EMI特性を導出する。そして、変更設計情報及び変更EMI特性はEMI条件判定部3に出力される。
EMI条件判定部3は、受信した変更EMI特性とEMI許容条件との比較を行い、当該変更EMI特性がEMI許容条件を満たすか否かを判断する。この判断の結果、変更EMI特性がEMI許容条件を満たす場合にはステップSF5に進むが、満たさない場合には、ステップSF11に進む。即ち、追加変更部16Bに、基本設計情報、基本EMI特性、EMI許容条件、変更設計情報、変更EMI特性を出力する。
追加変更部16Bは、EMI条件判定部3から基本設計情報等を受信すると、基板構成を追加変更する内容(方法)を選択する。この選択内容としては、配線構造変更処理、信号特性変更処理、対策部品追加処理、ケーブル構造変更処理が例示できる。方法の選択は、追加変更指針の内容に対応して自動的に選択されるようになっている。無論、ユーザが方法を指示することも可能である。
追加変更部16Bは、選択された追加変更方法に従い基板の追加変更を行う。配線構造変更処理、信号特性変更処理、対策部品追加処理、ケーブル構造変更処理を具体的に説明する。
先ず、配線構造変更処理について説明する。図28は、配線構造変更処理の具体的な処理手順を示したフローチャートである。この処理は、配線構造変更部20で行われる。
配線構造変更部20は、追加変更指針及び制限事項に従い、配線の構成変更が可能か否かを判断する。そして、配線の構成変更が不可能と判断された場合にはステップSF12_2に進むが、配線構成の変更が可能であると判断された場合にはステップSF12_3に進む。
配線の構成変更が不可能と判断された場合は、追加変更されていないので、改めてEMI特性を導出する必要がない。従って、追加変更部16Bは、EMI条件判定部3から受信した基本設計情報、基本EMI特性、EMI許容条件、変更設計情報、変更EMI特性を出力部8に出力して処理が終了する。このとき、追加構成変更が行われなかった旨を通知するようにしても良い。
一方、配線の構成変更が可能と判断された場合は、変更指針に従い、配線の構成変更が行われる。そして、配線の構成変更を基板構成に反映させて処理が終了する。図29は、配線構造変更処理の具体例を示した図で、図29Aは基板の断面図、図29Bは配線71とGND配線73とを環流するように流れるコモンモード電流Ic_a,Ic_bを模式的に示した図である。このとき、図29の左側に配線構造変更処理前の構成が示され、右側に配線構造変更処理後の構成が示されている。
次に、信号特性変更処理について説明する。この信号特性変更処理は、信号特性変更部21が行う。図30は、信号特性変更処理の具体的手順を示すフローチャートである。
信号特性変更部21は、追加変更指針及び制限事項に従い、信号特性が追加変更指針に従って変更可能かどうかを判断する。そして、信号特性の変更が不可能と判断された場合にはステップSF12_11に進むが、信号特性の変更が可能であると判断された場合にはステップSF12_12に進む。
追加変更の内容が制限事項に該当する場合、追加変更部16Bは、EMI条件判定部3から特性受信した基本設計情報、基本EMI特性、EMI許容条件、変更設計情報、変更EMI特性を出力部8に出力する。このとき、追加構成変更行われなかった旨を通知するようにしても良い。
一方、追加変更の内容が制限事項に該当しない場合、追加変更部16Bは、配線特性変更処理が行われる。また、この配線特性変更処理に伴い信号源の変更を行う。
次に、対策部品追加処理について、図32、図33を参照して説明する。この対策部品追加処理は、部品追加部22が行う。図32は、対策部品追加処理手順を示したフローチャートである。図33、対策部品追加処理の具体例である。
対策部品の追加が不可能な場合、対策部品追加処理が停止して対策部品の追加を行わないで終了する。配線83のインピーダンスZ0が75[Ω]の場合、75[Ω]の抵抗素子89を追加すると最も効果的である。しかし、制限事項には、例えば、”10円/個以上の部品を追加してはいけない”と規定されている場合に、追加する抵抗素子89の価格が、10円/個以上であると、この抵抗素子89を用いての対策は行えないと判断して、処理は終了する。
一方、対策部品の追加が可能と判断された場合、対策部品追加が行われる。例えば、配線83に抵抗素子89を追加した場合(図33Aを参照)、等価回路モデルにおいては、配線83と受信側素子82との間に、抵抗素子89のインピーダンスZtermが追加される(図33B)を参照)。なお、図33Bにおいては配線83のインピーダンスをZ0、受信側素子82の入力容量をCin、抵抗素子89のインピーダンスをZtermとして示している。このとき配線83の終端が開放端の場合、配線83の受信端での電圧特性は、図33Cの左図に示すように高周波成分を含んで乱れた波形になっている場合がある。これに対し、配線83のインピーダンスZ0に近いインピーダンスZtermの抵抗素子89を終端側に追加することにより、図33Cの右図に示すように、受信端での電圧特性は、高周波成分を含まない波形になる。従って、信号電圧の高周波成分が抑えられて、不要電磁波放射の高周波成分が小さくできる。
次に、対策部品の追加に伴う基板構成の変更が行われる。図33において、抵抗素子89を受信側素子82の近傍における配線83に追加した。このとき、抵抗素子89を配線83の終端側に接続できるように接続パッドを設ける等の変更が必要となる。
次に、ケーブル構造変更処理について説明する。このケーブル構造変更処理は、ケーブル変更部23で行われる。図34は、ケーブル構造変更処理を示すフローチャートである。また、図35は、ケーブル構造変更処理の具体例を示した図である。なお、図35Aはケーブル長を変更した場合における基板の部分上面図であり、図35Bはその際の周波数に対する放射電界特性を示した図である。
ケーブル85から発生する不要電磁波放射は、ケーブル85をアンテナとするため、特定周波数(例えば、ケーブル長が波長の1/4となる周波数)で大きくなる傾向がある。そこで、ケーブル変更部23は、ケーブル構成が変更可能か否かの判断を行う。この判断は、制限事項が変更指針に基づくケーブル構造を許容するか否かの判断である。ケーブル構造の変更が不可能と判断された場合には、ステップSF12_32に進み、可能であると判定された場合にはステップSF12_33に進む。
そして、ケーブル構造の変更が不可能と判断された場合は、ケーブル構造変更処理は終了する。例えば、制限事項が”ケーブル長を2m以上にしはいけない”と規定している場合を考える。このとき、ケーブル長を長くして波長の1/4となる周波数を小さくすると、ケーブル長が2m以上になることがある。このような場合には、ケーブル長を長くする変更はできないことになる。無論、制限事項内であれば構成変更を行うことは可能である。
一方、ケーブル構造が変更可能と判断された場合は、ケーブル構造変更処理が行われる。図35Aに示すケーブル85は、図35Bに示すケーブル90のように、ケーブル長を長くする変更が行われている。これにより、図35Cに示すように、放射電界特性は、周波数fc1(ケーブル85の長さの1/4波長に対応する周波数)での最大値EMAX1から、周波数fc2(ケーブル90の長さが1/4波長に対応する周波数)での最大値EMAX2に変化する。そして、このときの周波数はfc1>fc2の関係にあり、かつ、EMAX1>EMAX2の関係にある。即ち、ケーブル長を長くして放射電界特性の最大値をより低周波数(fc1→fc2)側にシフトさせている。
そして、ケーブル構造の変更が行われた結果を基板構成に反映する基板構成変更処理が行われて、ケーブル構造変更処理が終了する。この場合の基板構成の変更としては、ケーブルが長いものになっても接続が可能なようにコネクタ85に変更する等が例示できる。
図26に戻り説明を続ける。追加変更実効処理が終了すると、追加変更部16Bは、追加変更設計情報をEMI特性導出ユニット2Bに出力する。そして、EMI特性導出ユニット2Bは、追加変更設計情報に基づき追加変更EMI特性を導出する。この追加変更EMI特性の導出手順を、図36を参照して説明する。図36は、追加変更EMI特性導出手順を示すフローチャートである。
EMI特性導出ユニット2Bは、追加変更設計情報に基づき演算用パラメータを抽出する。このとき、変更部15Bにおいて変更した基板構成の変更内容については反映しない。即ち、演算用パラメータは、追加変更設計情報にのみ基づき行われる。
次に、演算用パラメータを用いて、閉形式最大放射見積法に従いEMI特性を導出する。EMI特性は、上述したように、基本設計情報に対して追加変更された基板の構成を特徴付けるパラメータを用いて算出された特性である。
EMI特性計算部11は、EMI特性を算出した後、このEMI特性と基本EMI特性とから、配線内層化によるEMI特性の改善効果を算出する。
次に、EMI特性計算部11は、EMI特性変換処理を行なう。このEMI特性変換処理により追加変更設計情報から導出されたEMI特性の改善量を変更EMI特性から減算する等の方法により追加変更EMI特性を求める。
次に、本発明の第6実施形態を説明する。なお、上述した各実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。図39は、本実施形態にかかる基板設計装置200Iのブロック図である。
次に、具体例を第7実施形態として説明する。この実施形態においては第6実施形態において説明した基板設計装置200Iを用いて基板構成の変更を行って、ケーブルから放射されるEMIを抑制する。
<付記1>
回路基板の設計に用いる基板設計装置であって、
ケーブルが接続される前記回路基板の設計情報に基づき、前記ケーブルから放射されるEMI特性を導出するEMI特性導出ユニットと、
前記EMI特性の許容条件であるEMI許容条件を格納する判定基準データベースと、
前記EMI特性が前記EMI許容条件を満たすか否かを判定するEMI条件判定部と、
前記EMI特性が前記EMI許容条件を満たさなかった場合、前記EMI許容条件を満たすために必要な前記回路基板の構成を変更するための変更指針と該変更指針に対応した改善効果とを格納する改善効果データベースと、
前記基板の構成変更を行う際の制限事項を格納する制限事項データベースと、
前記変更指針と前記制限事項に従い前記基板の構成変更を行う構成変更ユニットと、を備えることを特徴とする基板設計装置。
<付記2>
付記1に記載の基板設計装置であって、
前記EMI特性導出ユニットは、前記設計情報から前記EMI特性の導出に必要なパラメータを抽出し、当該パラメータを用いて前記EMI特性を計算することを特徴とする基板設計装置。
<付記3>
付記1に記載の基板設計装置であって、
前記EMI特性導出ユニットは、前記設計情報から電磁界解析により前記EMI特性を導出する際に、前記設計情報から前記回路基板の解析モデルを作成し、当該解析モデルに対して前記電磁界解析を行うことにより前記EMI特性を導出することを特徴とする基板設計装置。
<付記4>
付記1に記載の基板設計装置であって、
前記EMI特性導出ユニットは、
前記設計情報から前記EMI特性の導出に必要なパラメータを抽出し、当該パラメータを用いて前記EMI特性を計算するEMI特性演算部と、
前記設計情報から前記EMI特性の導出の為の前記回路基板の電磁界解析モデルを作成し、当該解析モデルに対して電磁界解析を行うことにより前記EMI特性を導出するEMI特性解析部と、
の何れかもしくは両方を備えることを特徴とする基板設計装置。
<付記5>
付記1乃至4のいずれか1項に記載の基板設計装置であって、
前記構成変更ユニットは、
前記EMI条件判定部により前記EMI特性が前記EMI許容条件を満たないと判断された際に、前記制限事項が許容する範囲で前記変更指針に従い前記回路基板の構成変更を行って構成変更後の設計情報を変更設計情報として求め、該変更設計情報を用いて変更後のEMI特性を変更EMI特性として導出し、当該変更EMI特性と前記変更設計情報とを前記EMI条件判定部に出力する変更部を備えることを特徴とする基板設計装置。
<付記6>
付記5に記載の基板設計装置であって、
前記変更部は、前記回路基板における配線の内層化率を変更することを特徴とする基板設計装置。
<付記7>
付記5又は6に記載の基板設計装置であって、
前記構成変更ユニットは、
前記EMI条件判定部により前記変更EMI特性が前記EMI許容条件を満たないと判断された際に、追加変更指針及び追加改善効果を取得する追加対策データベースと、
前記制限事項が許容する範囲で前記追加対策データベースから取得した前記追加変更指針に従い前記回路基板の構成を追加変更して追加変更設計情報を求め、該追加変更設計情報を前記EMI特性導出ユニットに出力する追加変更部と、を備えることを特徴とする基板設計装置。
<付記8>
付記7に記載の基板設計装置であって、
前記追加変更部は、前記変更部と異なる手法で前記回路基板の構成を変更して、追加変更後の基板構成に関する情報を前記追加変更設計情報として前記EMI特性導出ユニットに出力し、該EMI特性導出ユニットに前記追加変更設計情報に基づきEMI特性を追加変更EMI特性として導出させることを特徴とする基板設計装置。
<付記9>
付記8に記載の基板設計装置であって、
前記追加変更部は、
前記回路基板に設けられている配線の配線構成を変更する配線構造変更部と、
前記回路基板の信号源の特性を変更する信号特性変更部と、
前記回路基板に対策部品を追加する部品追加部と、
前記回路基板に接続された前記ケーブルの構成を変更するケーブル変更部と、を含む
ことを特徴とする基板設計装置。
<付記10>
付記7乃至9のいずれか1項に記載の基板設計装置であって、
前記判定基準データベース、前記改善効果データベース、前記制限事項データベース、及び、前記追加対策データベースの少なくとも1つを記憶する記憶装置を備え、かつ、当該記憶装置には、
前記回路基板の構成情報を格納する回路基板設計情報と、
前記回路基板に搭載される半導体集積回路の内部設計情報を格納する半導体集積回路設計情報と、
回路基板に接続されるケーブルの情報を格納するケーブル構造設計情報と、を含む設計情報データベースが記憶されて、該設計情報データベースに格納された前記回路基板設計情報、前記半導体集積回路設計情報、及び、ケーブル構造設計情報が補助設計情報として前記EMI導出ユニットに出力される、
ことを特徴とする基板設計装置。
<付記11>
付記10に記載の基板設計装置であって、
前記EMI条件判定部は、前記EMI特性、前記変更EMI特性、前記追加変更EMI特性のいずれか1つのEMI特性が前記EMI許容条件を満たすと判断した場合には、当該EMI特性をそれぞれの導出の元になった前記設計情報、前記変更設計情報、前記追加変更設計情報と共に出力部に出力し、かつ、当該情報から前記回路基板設計情報、前記半導体集積回路設計情報、前記ケーブル構造設計情報の少なくとも1つを抽出して前記設計情報データベースに格納することを特徴とする基板設計装置。
<付記12>
回路基板の設計に用いる基板設計方法であって、
ケーブルが接続される前記回路基板の設計情報に基づき、前記ケーブルから放射されるEMI特性を導出するEMI特性導出手順と、
判定基準データベースから前記EMI特性の許容条件であるEMI許容条件を取得して、前記EMI特性が前記EMI許容条件を満たすか否かを判定するEMI条件判定手順と、
前記EMI特性が前記EMI許容条件を満たさなかった場合、改善効果データベースから前記EMI許容条件を満たすために必要な前記回路基板の構成を変更するための変更指針と該変更指針に対応した改善効果とを取得すると共に、制限事項データベースから前記回路基板の構成変更を行う際の制限事項を取得して、前記変更指針と前記制限事項に従い前記基板の構成変更を行う構成変更手順と、を含むことを特徴とする基板設計方法。
<付記13>
付記12に記載の基板設計方法であって、
前記EMI特性導出手順は、前記設計情報から前記EMI特性の導出に必要なパラメータを抽出する手順と、
抽出された前記パラメータを用いて前記EMI特性を計算する手順と、を含むことを特徴とする基板設計方法。
<付記14>
付記12に記載の基板設計方法であって、
前記EMI特性導出手順は、前記設計情報から前記EMI特性の導出の為の前記回路基板の電磁界解析モデルを作成する手順と、
作成された前記解析モデルに対して電磁界解析を行うことにより前記EMI特性を導出する手順と、を含むことを特徴とする基板設計方法。
<付記15>
付記12に記載の基板設計方法であって、
前記EMI特性導出手順は、
前記設計情報から前記EMI特性の導出に必要なパラメータを抽出し、当該パラメータを用いて前記EMI特性を計算するEMI特性演算手順と、
前記設計情報から前記EMI特性の導出の為の前記回路基板の電磁界解析モデルを作成し、当該解析モデルに対して電磁界解析を行うことにより前記EMI特性を導出するEMI特性解析手順と、を含むことを特徴とする基板設計方法。
<付記16>
付記12乃至15のいずれか1項に記載の基板設計方法であって、
前記構成変更手順は、
前記EMI条件判定手順により前記EMI特性が前記EMI許容条件を満たないと判断された際に、前記制限事項が許容する範囲で前記変更指針に従い前記回路基板の構成変更を行って構成変更後の設計情報を変更設計情報として求め、該変更設計情報を用いて変更後のEMI特性を変更EMI特性として導出し、当該変更EMI特性と前記変更設計情報とを出力する変更手順を含むことを特徴とする基板設計方法。
<付記17>
付記16に記載の基板設計方法であって、
前記変更手順は、前記回路基板における配線の内層化率を変更することを特徴とする基板設計方法。
<付記18>
付記16又は17に記載の基板設計方法であって、
前記構成変更手順は、
前記EMI条件判定手順により前記変更EMI特性が前記EMI許容条件を満たないと判断された際に、追加対策データベースから追加変更指針及び追加改善効果を取得する手順と、
前記制限事項が許容する範囲で前記追加変更指針に従い前記回路基板の構成を追加変更して追加変更設計情報を求める手順と、
前記追加変更設計情報を用いて前記EMI特性導出手順で前記追加EMI特性を導出できるようにする手順と、を含む追加変更手順を含むことを特徴とする基板設計方法。
<付記19>
付記18に記載の基板設計方法であって、
前記追加変更手順は、前記変更手順と異なる手法で前記回路基板の構成を変更して、追加変更後の基板構成に関する情報を前記追加変更設計情報とする手順を含むことを特徴とする基板設計方法。
<付記20>
付記19に記載の基板設計方法であって、
前記追加変更手順は、
前記回路基板に設けられている配線の配線構成を変更する配線構造変更手順と、
前記回路基板の信号源の特性を変更する信号特性変更手順と、
前記回路基板に対策手順品を追加する手順品追加手順と、
前記回路基板に接続された前記ケーブルの構成を変更するケーブル変更手順と、を含む
ことを特徴とする基板設計方法。
<付記21>
付記18乃至20のいずれか1項に記載の基板設計方法であって、
前記回路基板の構成情報を格納する回路基板設計情報格納手順と、
前記回路基板に搭載される半導体集積回路の内部設計情報を格納する半導体集積回路設計情報格納手順と、
回路基板に接続されるケーブルの情報を格納するケーブル構造設計情報格納手順と、
を含むことを特徴とする基板設計方法。
この出願は、2012年9月27日に出願された日本出願特願2012−214179を基礎とする優先権を主張し、その開示の全てをここに取り込む。
2Da EMI特性演算部
2Db EMI特性解析部
3 EMI条件判定部
4 判定基準データベース
5A 構成変更ユニット
5B 構成変更ユニット
5C 構成変更ユニット
6 改善効果データベース
7 制限事項データベース
8 出力部
10 パラメータ抽出部
11 EMI特性計算部
13 モデル生成部
14 モデル解析部
15B 変更部(内層化部)
15A 変更部
16A,16B 追加変更部
17 追加対策データベース
20 配線構造変更部
21 信号特性変更部
22 部品追加部
23 ケーブル変更部
24 設計情報データベース
25 記憶装置
26 回路基板設計情報部
26 基板設計情報
27 LSI設計情報部
28 ケーブル構造設計情報部
200A〜200I 基板設計装置
Claims (8)
- 回路基板の設計に用いる基板設計装置であって、
ケーブルが接続される前記回路基板の設計情報に基づき、前記ケーブルから放射されるEMI特性を導出するEMI特性導出手段と、
前記EMI特性の許容条件であるEMI許容条件を格納する判断基準データ格納手段と、
前記EMI特性が前記EMI許容条件を満たすか否かを判定するEMI条件判定手段と、
前記EMI特性が前記EMI許容条件を満たさなかった場合、前記EMI許容条件を満たすために必要な前記回路基板の構成を変更するための変更指針と該変更指針に対応した改善効果とを格納する改善効果データ格納手段と、
前記基板の構成変更を行う際の制限事項を格納する制限事項データ格納手段と、
前記変更指針と前記制限事項に従い前記基板の構成変更を行う構成変更手段であって、
前記EMI条件判定手段により前記EMI特性が前記EMI許容条件を満たないと判断された際に、前記制限事項が許容する範囲で前記変更指針に従い前記回路基板の構成変更を行って構成変更後の設計情報を変更設計情報として求め、該変更設計情報を用いて変更後のEMI特性を変更EMI特性として導出し、当該変更EMI特性と前記変更設計情報とを前記EMI条件判定手段に出力する変更手段を備える構成変更手段とを、備え、
前記構成変更手段の前記変更手段は、前記回路基板における配線の内層化割合を変更することを特徴とする基板設計装置。 - 請求項1に記載の基板設計装置であって、
前記EMI特性導出手段は、前記設計情報から前記EMI特性の導出に必要なパラメータを抽出し、当該パラメータを用いて前記EMI特性を計算することを特徴とする基板設計装置。 - 請求項1に記載の基板設計装置であって、
前記EMI特性導出手段は、前記設計情報から電磁界解析により前記EMI特性を導出する際に、前記設計情報から前記回路基板の解析モデルを作成し、当該解析モデルに対して前記電磁界解析を行うことにより前記EMI特性を導出することを特徴とする基板設計装置。 - 請求項1に記載の基板設計装置であって、
前記EMI特性導出手段は、
前記設計情報から前記EMI特性の導出に必要なパラメータを抽出し、当該パラメータを用いて前記EMI特性を計算するEMI特性演算手段と、前記設計情報から前記EMI特性の導出の為の前記回路基板の電磁界解析モデルを作成し、当該解析モデルに対して電磁界解析を行うことにより前記EMI特性を導出するEMI特性解析部と、の何れかもしくは両方を備えることを特徴とする基板設計装置。 - 請求項1乃至4のいずれか1項に記載の基板設計装置であって、
前記構成変更手段は、
前記EMI条件判定手段により前記変更EMI特性が前記EMI許容条件を満たないと判断された際に、追加変更指針及び追加改善効果を取得する追加対策データ格納手段と、
前記制限事項が許容する範囲で前記追加対策データ格納手段から取得した前記追加変更指針に従い前記回路基板の構成を追加変更して追加変更設計情報を求め、該追加変更設計情報を前記EMI特性導出手段に出力する追加変更手段と、を備えることを特徴とする基板設計装置。 - 請求項5に記載の基板設計装置であって、
前記追加変更手段は、前記変更手段と異なる手法で前記回路基板の構成を変更して、追加変更後の基板構成に関する情報を前記追加変更設計情報として前記EMI特性導出手段に出力し、該EMI特性導出手段に前記追加変更設計情報に基づきEMI特性を追加変更EMI特性として導出させることを特徴とする基板設計装置。 - 請求項6に記載の基板設計装置であって、
前記追加変更手段は、
前記回路基板に設けられている配線の配線構成を変更する配線構造変更手段と、
前記回路基板の信号源の特性を変更する信号特性変更手段と、
前記回路基板に対策部品を追加する部品追加手段と、
前記回路基板に接続された前記ケーブルの構成を変更するケーブル変更手段と、を含むことを特徴とする基板設計装置。 - 回路基板の設計に用いる基板設計方法であって、
EMI特性導出手段が、ケーブルが接続される前記回路基板の設計情報に基づき、前記ケーブルから放射されるEMI特性を導出し、
EMI条件判定手段が、判断基準データ格納手段から前記EMI特性の許容条件であるEMI許容条件を取得して、前記EMI特性が前記EMI許容条件を満たすか否かを判定し、
構成変更手段が、前記EMI特性が前記EMI許容条件を満たさなかった場合、改善効果データ格納手段から前記EMI許容条件を満たすために必要な前記回路基板の構成を変更するための変更指針と該変更指針に対応した改善効果とを取得すると共に、制限事項データ格納手段から前記回路基板の構成変更を行う際の制限事項を取得して、前記変更指針と前記制限事項に従い前記基板の構成変更を行い、
前記変更指針は、前記回路基板における配線の内層化に関するものであり、前記構成変更手段は、前記回路基板における配線の内層化割合を変更する、ことを特徴とする基板設計方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012214179 | 2012-09-27 | ||
JP2012214179 | 2012-09-27 | ||
PCT/JP2013/005500 WO2014050023A1 (ja) | 2012-09-27 | 2013-09-18 | 基板設計方法及び設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014050023A1 JPWO2014050023A1 (ja) | 2016-08-22 |
JP6323333B2 true JP6323333B2 (ja) | 2018-05-16 |
Family
ID=50387466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014538151A Active JP6323333B2 (ja) | 2012-09-27 | 2013-09-18 | 基板設計方法及び設計装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9536033B2 (ja) |
JP (1) | JP6323333B2 (ja) |
WO (1) | WO2014050023A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150082616A1 (en) * | 2013-09-26 | 2015-03-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method for selecting optimal manufacturing process for producing printed circuit boards |
JP2015215698A (ja) * | 2014-05-08 | 2015-12-03 | 富士通株式会社 | 電磁界シミュレーションプログラム |
JP2016009327A (ja) * | 2014-06-24 | 2016-01-18 | 株式会社日立製作所 | 電機装置の設計支援システムおよび設計支援方法 |
KR20160102671A (ko) * | 2015-02-23 | 2016-08-31 | 엘에스산전 주식회사 | 인쇄회로기판 설계 장치 |
US11068778B2 (en) | 2016-05-11 | 2021-07-20 | Dell Products L.P. | System and method for optimizing the design of circuit traces in a printed circuit board for high speed communications |
JP2018088029A (ja) * | 2016-11-28 | 2018-06-07 | 富士通株式会社 | 電磁ノイズ対策検証プログラム、情報処理装置、および電磁ノイズ対策検証方法 |
CN111752490B (zh) * | 2020-07-02 | 2024-04-12 | 大陆汽车车身电子系统(芜湖)有限公司 | 一种资源配置方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2768900B2 (ja) | 1994-05-10 | 1998-06-25 | 富士通株式会社 | 電磁界強度算出装置 |
JPH11161690A (ja) | 1997-11-26 | 1999-06-18 | Fujitsu Ltd | 電磁界強度算出装置、電磁界強度算出方法、及び電磁界強度算出手段を有するプログラムを格納した記録媒体 |
JP3838328B2 (ja) | 2000-02-28 | 2006-10-25 | 日本電気株式会社 | 設計支援装置および設計支援装置に含まれるコンピュータに実行させるためのプログラムを記録したコンピュータ読みとり可能な記録媒体 |
JP2002032428A (ja) * | 2000-07-13 | 2002-01-31 | Sony Corp | プリント基板の配線構造チェックシステム |
JP2002259478A (ja) * | 2001-02-28 | 2002-09-13 | Nec Corp | 統合デジタル回路設計システム及び設計方法 |
US8723047B2 (en) * | 2007-03-23 | 2014-05-13 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
JP5082793B2 (ja) * | 2007-11-19 | 2012-11-28 | 日本電気株式会社 | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム |
JP5262176B2 (ja) * | 2008-02-21 | 2013-08-14 | 日本電気株式会社 | 電源回路の設計支援装置と設計支援方法 |
US7957150B2 (en) * | 2008-02-21 | 2011-06-07 | Hitachi, Ltd. | Support method and apparatus for printed circuit board |
US20100006987A1 (en) * | 2008-07-09 | 2010-01-14 | Rajen Murugan | Integrated circuit package with emi shield |
KR20100084379A (ko) * | 2009-01-16 | 2010-07-26 | 삼성전자주식회사 | 인쇄회로기판 |
JP5304460B2 (ja) * | 2009-06-11 | 2013-10-02 | 日本電気株式会社 | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム |
US8935644B2 (en) * | 2011-07-29 | 2015-01-13 | Nec Corporation | Printed substrate design system, and printed substrate design method |
-
2013
- 2013-09-18 US US14/429,814 patent/US9536033B2/en active Active
- 2013-09-18 WO PCT/JP2013/005500 patent/WO2014050023A1/ja active Application Filing
- 2013-09-18 JP JP2014538151A patent/JP6323333B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2014050023A1 (ja) | 2014-04-03 |
JPWO2014050023A1 (ja) | 2016-08-22 |
US9536033B2 (en) | 2017-01-03 |
US20150234972A1 (en) | 2015-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6323333B2 (ja) | 基板設計方法及び設計装置 | |
US7689962B2 (en) | Extracting high frequency impedance in a circuit design using an electronic design automation tool | |
US6938231B2 (en) | Method and system for designing circuit layout | |
US7269810B1 (en) | Global equivalent circuit modeling system for substrate mounted circuit components incorporating substrate dependent characteristics | |
JP5282886B2 (ja) | プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム | |
US20110082681A1 (en) | Coupled analysis simulation apparatus and coupled analysis simulation method | |
US8935644B2 (en) | Printed substrate design system, and printed substrate design method | |
JP2016521873A (ja) | 設計支援システム、設計支援方法及び設計支援プログラム | |
JP4780342B2 (ja) | 半導体集積回路の電源モデル作成方法、装置、およびプログラム | |
Pan et al. | Optimization of power delivery network design for multiple supply voltages | |
US7003744B2 (en) | Global equivalent circuit modeling system for substrate mounted circuit components incorporating substrate dependent characteristics | |
JP6287853B2 (ja) | 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム | |
JP2011008664A (ja) | Emcの判定方法と判定システム | |
Huang et al. | Power integrity with voltage ripple spectrum decomposition for physics-based design | |
JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
Soldo et al. | Automated decoupling capacitor analysis for analog/digital printed circuit boards | |
JP4283647B2 (ja) | レイアウトチェックシステム | |
JP4966697B2 (ja) | 電磁障害ノイズ解析方法及び半導体集積回路 | |
JP3885830B2 (ja) | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 | |
Wu et al. | Investigation of crosstalk among vias | |
Stube et al. | A novel approach for EMI design of power electronics | |
JP4218725B2 (ja) | 統合電源系解析システム、統合電源系解析方法及び多層プリント回路基板 | |
Coates et al. | Maximum working volume and minimum working frequency tradeoff in a reverberation chamber | |
He et al. | Study of package EMI reduction for GHz microprocessors | |
JP4588589B2 (ja) | 回路基板の設計方法および設計支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6323333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |