KR20160102671A - 인쇄회로기판 설계 장치 - Google Patents

인쇄회로기판 설계 장치 Download PDF

Info

Publication number
KR20160102671A
KR20160102671A KR1020150025027A KR20150025027A KR20160102671A KR 20160102671 A KR20160102671 A KR 20160102671A KR 1020150025027 A KR1020150025027 A KR 1020150025027A KR 20150025027 A KR20150025027 A KR 20150025027A KR 20160102671 A KR20160102671 A KR 20160102671A
Authority
KR
South Korea
Prior art keywords
pcb
emi
design
electronic device
component
Prior art date
Application number
KR1020150025027A
Other languages
English (en)
Inventor
선종인
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020150025027A priority Critical patent/KR20160102671A/ko
Priority to US14/793,511 priority patent/US20160246914A1/en
Priority to EP15177524.4A priority patent/EP3059685A1/en
Priority to JP2015159900A priority patent/JP6110447B2/ja
Priority to CN201510640135.9A priority patent/CN105916300A/zh
Publication of KR20160102671A publication Critical patent/KR20160102671A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

전자 장치의 인쇄 회로 기판(Printed Circuit Board, PCB)을 설계하는 PCB 설계 장치가 개시된다. PCB 설계 장치는 회로 설계 정보를 수신하는 통신부; 상기 회로 설계 정보에 기초하여 PCB 패턴 또는 전자 장치가 포함하는 부품 배치에 대한 사용자 입력을 수신하는 사용자 입력부; 및 상기 PCB 패턴 또는 상기 전자 장치가 포함하는 부품 배치에 대한 사용자 입력에 기초하여 전자 잡음(Eectro Magentic Interference, EMI)을 시뮬레이션하는 제어부를 포함한다.

Description

인쇄회로기판 설계 장치{PRINTED CIRCUIT BOARD DESIGN DEVICE}
본 발명의 기술 분야는 인쇄회로기판 설계 장치에 관한 것이다.
인쇄회로기판(Printed Circuit Board, PCB)은 전자 제품의 부품 간 회로를 연결할 때 전선을 사용하지 않고 보드에 회로를 그려 전기를 통할 수 있게 한 것 이다. 많은 전자 제품들이 PCB를 사용하여 만들어지고 있다.
PCB 제작을 위해서는 다음과 같은 과정을 거친다. 우선, 절연체인 에폭시 수지 또는 베이클라이트 수지로 만든 얇은 기판에 구리박을 붙이고 계속하여 구리박으로 남아 있기를 원하는 회로 배선에는 레지스트를 인쇄한다. 그리고 구리를 녹일 수 있는 식각액에 인쇄된 기판을 담그어 레지스트가 묻지 않은 부분은 녹인다. 그 후에 레지스트를 제거하면 구리박이 원하는 형태로 남아 있게 된다. 이후, 부품을 꽂아야 하는 부분에는 구멍을 뚫고 납이 묻으면 안 되는 곳에는 푸른색의 납 레지스트를 인쇄한다.
이렇게 제작된 PCB에 대해서는 전자 잡음(Electro Magnetic Interference, EMI)에 기초한 전자 적합(Electro Magnetic Compatibility, EMC) 시험이 수행 된다. 전자파의 인체 유행성 논란과 EMI로 인한 주변 전자 기기의 오작동 위험성 등이 존재하기 때문이다. 특히 전기자동차 전장부품의 경우, 높은 전기적인 사용 특성에 따라 EMI 측면의 노이즈 저감 기술에 관심이 증대되고 있다. 다만, 이러한 EMI 시험을 통과하지 못할 경우 PCB는 다시 설계 제작되어야 한다. 이러한 과정은 앞서 설명한 PCB 제작 과정을 모두 거쳐야 하므로 많은 시간과 비용이 소요된다. 따라서 효율적으로 PCB를 설계할 수 있는 장치와 EMI 시험 과정이 필요하다.
본 발명의 일 실시예는 효율적으로 PCB를 설계하는 PCB 설계 장치를 제공한다.
본 발명의 일 실시예에 따른 전자 장치의 인쇄 회로 기판(Printed Circuit Board, PCB)을 설계하는 PCB 설계 장치는 회로 설계 정보를 수신하는 통신부; 상기 회로 설계 정보에 기초하여 PCB 패턴 또는 전자 장치가 포함하는 부품 배치에 대한 사용자 입력을 수신하는 사용자 입력부; 및 상기 PCB 패턴 또는 상기 전자 장치가 포함하는 부품 배치에 대한 사용자 입력에 기초하여 전자 잡음(Eectro Magentic Interference, EMI)을 시뮬레이션하는 제어부를 포함할 수 있다.
상기 제어부는 상기 EMI 시뮬레이션 결과에 기초하여 EMI 발생을 억제할 수 있는 상기 PCB의 설계 변경을 제시할 수 있다.
상기 제어부는 상기 전자 장치가 포함하는 부품간의 거리 조정, PCB 패턴의 변경, 접지의 변경 및 현재 사용하는 부품을 대체할 수 있는 다른 부품의 제시 중 적어도 어느 하나를 통해 EMI 발생을 억제할 수 있는 상기 PCB의 설계 변경을 제시할 수 있다.
상기 제어부는 주파수 점진 변화, 상기 PCB의 공진 주파수 및 직류 전압 강하 중 적어도 어느 하나에 기초하여 상기 EMI 시뮬레이션을 수행할 수 있다
상기 EMI 시뮬레이션 결과를 EMI 수치에 따라 색을 달리하여 표시하는 표시부를 더 포함할 수 있다.
상기 제어부는 상기 전자 장치가 포함하는 부품의 종류, 상기 전자 장치가 포함하는 부품의 물질, 상기 전자 장치가 포함하는 부품의 기생 성분 및 자기 공명 스핀에 기초하여 EMI 시뮬레이션을 수행할 수 있다.
본 발명의 일 실시예는 따른 PCB 설계 장치는 PCB로부터 발생하는 EMI를 시뮬레이션하여 효율적으로 PCB를 설계할 수 있게 한다.
도 1은 본 발명의 일 실시예에 따른 PCB 설계 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 PCB를 설계 및 테스트 과정을 보여주는 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 PCB 설계 장치의 동작을 보여주는 흐름도이다.
도 4는 본 발명의 또 다른 실시예에 따른 PCB 설계 장치의 동작을 보여주는 흐름도이다.
도 5는 본 발명의 또 다른 실시예에 따른 PCB 설계 장치의 사용자 인터페이스를 보여준다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 PCB 설계 장치의 블록도이다.
본 발명의 일 실시예에 따른 PCB 설계 장치(100)는 통신부(110), 표시부(130), 메모리(150) 및 제어부(170)를 포함한다.
통신부(110)는 회로 설계 정보를 수신하고, PCB 설계도를 전송한다.
표시부(130)는 PCB 설계에 필요한 정보와 생성된 PCB 설계도를 표시한다.
메모리(150)는 PCB 설계에 필요한 정보를 저장한다. 구체적으로 메모리(150)는 회로 설계 정보를 저장할 수 있다. 또한 메모리(150)는 생성된 PCB 설계도를 저장할 수 있다.
사용자 입력부(160)는 사용자로부터 사용자 입력을 수신한다.
제어부(170)는 통신부(110), 표시부(130) 및 메모리(150)를 제어한다. 또한 제어부(170)는 PCB 설계에 필요한 정보를 연산하고 처리할 수 있다.
구체적인 PCB 설계 장치(100)의 동작은 도 3 내지 도 4를 통해서 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 PCB를 설계 및 테스트 과정을 보여주는 흐름도이다.
사용자는 회로 설계 장치를 이용하여 설계의 대상이 되는 전자 장치의 회로를 설계한다(S101). 이때, 회로 설계 장치는 구체적인 실시예에서 컴퓨터 지원 설계(Computer Aid Design, CAD) 장치일 수 있다.
사용자는 설계된 회로 정보에 기초하여 PCB를 설계한다(S103). 구체적으로 사용자는 설계도니 회로 정보에 기초하여 PCB 위에 부품 배치와 각 부품을 연결하는 PCB 패턴을 설계할 수 있다.
사용자는 생성된 PCB 설계도에 따라 PCB를 제작한다(S105). 사용자는 앞서 설명한 바와 같은 PCB 제작 과정에 따라 PCB를 제작한다.
사용자는 제작된 PCB에 전자 장치의 부품을 실장한다(S107).
사용자는 PCB가 EMC 시험 기준을 만족하는지 판단한다(S109). 이때, EMC 시험 기준은 각 국가의 표준 규격에 따른 것일 수 있다. 또한 구체적인 실시예에서 설계의 대상이 되는 전자 장치에 따라 EMC 시험 기준이 달라질 수 있다. 구체적으로 사용자는 전자 장치 구동시 PCB로부터 발생하는 전자적인 노이즈를 측정한다. 만약 측정된 전자적인 노이즈가 전자 장치에 해당하는 기준치를 넘는 경우, 사용자는 PCB를 다시 설계한다. PCB 위의 전자 부품의 배치와 부품을 연결하는 PCB 패턴에 따라 발생하는 전자적 노이즈가 달라지기 때문이다. PCB 설계시 PCB 설계 장치(100)의 동작에 대해서는 도 3을 통해 구체적으로 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 PCB 설계 장치의 동작을 보여주는 흐름도이다.
PCB 설계 장치(100)는 통신부(110)를 통하여 회로 설계 정보를 수신한다(S301). 구체적으로 PCB 설계 장치(100)는 통신부(110)를 통하여 회로 설계 장치로부터 회로 설계 정보를 수신할 수 있다. 이때, 회로 설계 정보는 회로가 포함하는 전자 부품과 부품간의 연결 관계를 포함할 수 있다.
PCB 설계 장치(100)는 표시부(130)를 통하여 회로 설계 정보에 기초하여 PCB를 표시한다(S303). 사용자는 PCB 설계 장치(100)가 표시한 PCB를 통해 PCB에 포함될 부품과 연결관계를 파악할 수 있다.
PCB 설계 장치(100)는 사용자 입력부(160)를 통해 PCB 패턴 또는 부품 배치에 대한 사용자 입력을 수신한다(S305). 이를 통해 사용자 PCB 패턴 또는 PCB 위에 배치될 부품의 배치를 조정할 수 있다.
PCB 설계 장치(100)는 PCB 패턴 또는 부품 배치에 대한 사용자 입력에 기초한 PCB 설계도를 생성한다(S307).
다만 이러한 동작을 통해 PCB를 설계할 경우, 앞서 설명한 바와 같이 PCB가 EMC 시험 기준을 만족하지 못 하는 경우 PCB를 다시 설계하여 PCB를 다시 제작하여야 하는 문제가 발생한다. 이러한 과정을 거칠 경우 추가적인 비용이 소요되고, 제작 일정이 지연되는 문제가 발생한다. 또한 다시 제작한 PCB가 EMC 시험 기준을 만족하지 못하는 경우 다시 PCB를 설계하고 제작하는 과정을 반복하여야 한다. 따라서 EMC 시험과 PCB 재설계라는 반복적인 작업을 최소화할 수 있는 PCB 설계 방법 및 PCB 설계 장치가 필요하다.
도 4는 본 발명의 또 다른 실시예에 따른 PCB 설계 장치의 동작을 보여주는 흐름도이다.
PCB 설계 장치(100)는 통신부(110)를 통하여 회로 설계 정보를 수신한다(S501). 구체적으로 PCB 설계 장치(100)는 통신부(110)를 통하여 회로 설계 장치로부터 회로 설계 정보를 수신할 수 있다. 이때, 회로 설계 정보는 회로가 포함하는 전자 부품과 부품간의 연결 관계를 포함할 수 있다. 구체적으로 회로 설계 정보는 전자 장치가 포함하는 부품의 종류(type), 부품간의 거리, 부품의 물질, 각 소자 및 부품의 기생 성분 및 전자 스핀 공명(electorn spin resonance)을 포함할 수 있다.
PCB 설계 장치(100)는 표시부(130)를 통하여 회로 설계 정보에 기초하여 PCB를 표시한다(S503). 사용자는 PCB 설계 장치(100)가 표시한 PCB를 통해 PCB에 포함될 부품과 연결관계를 파악할 수 있다.
PCB 설계 장치(100)는 사용자 입력부(160)를 통해 PCB 패턴 또는 부품 배치에 대한 사용자 입력을 수신한다(S505). 이를 통해 사용자 PCB 패턴 또는 PCB 위에 배치될 부품의 배치를 조정할 수 있다.
PCB 설계 장치(100)는 제어부(170)를 통하여 PCB 패턴 또는 부품 배치에 대한 사용자 입력에 기초하여 EMI 시뮬레이션을 수행한다(S507). 이때, PCB 설계 장치(100)는 PCB 패턴과 부품 배치에 따른 EMI 발생의 경향에 관한 정보에 기초하여 EMI 시뮬레이션을 수행할 수 있다. 구체적으로 PCB 설계 장치(100)는 주파수 점진 변화(frequency)에 기초하여 EMI 발생을 시뮬레이션할 수 있다. 또한, PCB 설계 장치(100)는 PCB의 공진 주파수에 기초하여 EMI 발생을 시뮬레이션할 수 있다. 또한, PCB 설계 장치(100)는 근거리/원거리(NEAR/FAR) 직류 전압 강하(IR drop)에 기초하여 EMI 발생을 시뮬레이션할 수 있다. 또한 PCB 설계 장치(100)는 전자 장치가 포함하는 부품의 종류(type), 부품간의 거리, 부품의 물질, 각 소자 및 부품의 기생 성분 및 전자 스핀 공명(electorn spin resonance)에 기초하여 EMI 시뮬레이션을 수행할 수 있다. 이를 위해 PCB 설계 장치(100)는 전자 장치가 포함하는 부품의 종류(type), 부품간의 거리, 부품의 물질, 각 소자 및 부품의 기생 성분 및 전자 스핀 공명(electorn spin resonance)을 회로 설계 정보로부터 추출할 수 있다. 또 다른 구체적 실시예에서 이를 위해 PCB 설계 장치(100)는 전자 장치가 포함하는 부품의 종류(type), 부품간의 거리, 부품의 물질, 각 소자 및 부품의 기생 성분 및 전자 스핀 공명(electorn spin resonance)에 대한 입력을 수신할 수 있다.
또한, PCB 설계 장치(100)는 실제 측정한 EMC 시험 결과에 기초하여 PCB 패턴과 부품 배치에 따른 EMI 발생의 경향을 보정할 수 있다. 이를 통해 PCB 설계 장치(100)는 EMI 시뮬레이션을 정밀하게 수행할 수 있다. 이때, PCB 설계 장치(110)는 EMI 시뮬레이션 결과를 표시부(130)를 통하여 표시할 수 있다. 이에 대해서는 도 5를 통하여 설명하도록 한다.
도 5는 본 발명의 또 다른 실시예에 따른 PCB 설계 장치의 사용자 인터페이스를 보여준다.
PCB 설계 장치(110)는 표시부(130)를 통하여 EMI 시뮬레이션 결과를 EMI 수치에 따라 색상을 달리하여 EMI 시뮬레이션 결과를 표시할 수 있다. 구체적으로 EMI 수치가 낮을수록 파란색 계열로 표시하고, EMI 수치가 높아질수록 붉은색 계열로 표시할 수 있다. 또한, PCB 설계 장치(110)는 표시부(130)를 통하여 EMI 시뮬레이션 결과를 EMI 수치에 따라 명암을 달리하여 EMI 시뮬레이션 결과를 표시할 수 있다. 이를 통해 사용자는 EMI 시뮬레이션 결과를 직관적으로 인지할 수 있다. 이때, PCB 설계 장치(110)는 표시부(130)를 통하여 EMI 시뮬레이션 결과의 구체적인 수치도 함께 표시할 수 있다.
다시 도 4로 돌아와 설명하도록 한다.
PCB 설계 장치(100)는 제어부(170)를 통하여 EMI 시뮬레이션 결과에 기초하여 EMI 발생을 억제할 수 있는 PCB 패턴 또는 부품 배치를 제시할 수 있다(S509). 구체적으로 일정한 기준 이상의 EMI가 측정된 경우, PCB 설계 장치(100)는 EMI 시뮬레이션 결과에 기초하여 EMI 발생을 억제할 수 있는 PCB 설계 변경을 제시할 수 있다. 구체적인 실시예에서 PCB 설계 장치(100)의 제어부(170)는 부품간의 거리 조정, PCB 패턴의 변경, 접지의 변경, PCB의 임피던스 및 현재 사용하는 부품을 대체할 수 있는 다른 부품의 제시 중 적어도 어느 하나에 기초하여 EMI 발생을 억제할 수 있는 PCB의 설계 변경을 제시할 수 있다. 구체적으로 PCB 설계 장치(100)는 전원과 접지의 공진 해석을 통하여 PCB의 설계 변경을 제시할 수 있다. 또한, PCB 설계 장치(100)는 주요 전원부 및 공진 발생 부분을 임피던스 해석하여 PCB의 설계 변경을 제시할 수 있다.
예컨대, PCB 설계 장치(100)는 스위치 회로와 전자 부품 그룹에서 간섭 영향을 적게 받도록 신호입구를 선택할 수 있다. 또한, PCB 설계 장치(100)는 반사선을 피하기 위하여 신호선의 양단을 고유 임피던스로부터 격리할 수 있다.
PCB 설계 장치(100)는 사용자 입력부(160)를 통하여 PCB 패턴 및 부품 배치에 대한 최종 입력을 수신한다(S511).
PCB 설계 장치(100)는 제어부(170)를 통하여 PCB 패턴 또는 부품 배치에 기초한 PCB 설계도를 생성한다(S513).
이와 같이 PCB 설계 장치(100)가 PCB 설계로부터 EMI 발생을 시뮬레이션하면, 사용자는 전자 장치 가동시 PCB로부터 발생할 수 있는 EMI를 예측할 수 있다. 따라서 제작한 PCB가 EMC 시험 기준을 만족하지 못하여 다시 설계하고 제작하여야 하는 위험성을 줄일 수 있다. 이를 통해 전자 장치의 제작 기간과 비용을 줄일 수 있다. 또한, PCB 설계 장치(100)는 실제 측정한 EMC 시험 결과에 기초하여 PCB 패턴과 부품 배치에 따른 EMI 발생의 경향을 보정할 수 있으므로 PCB 설계 장치(100)의 사용 횟수가 많아질수록 정밀한 EMI 시뮬레이션이 가능해 진다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (6)

  1. 전자 장치의 인쇄 회로 기판(Printed Circuit Board, PCB)을 설계하는 PCB 설계 장치에 있어서,
    회로 설계 정보를 송수신하는 통신부;
    상기 회로 설계 정보에 기초하여 PCB 패턴 또는 전자 장치가 포함하는 부품 배치에 대한 사용자 입력을 수신하는 사용자 입력부; 및
    상기 사용자 입력에 기초하여 전자 잡음(Eectro Magentic Interference, EMI)을 시뮬레이션하는 제어부를 포함하는
    PCB 설계 장치.
  2. 제1항에 있어서,
    상기 제어부는
    상기 EMI 시뮬레이션 결과에 기초하여 EMI 발생을 억제할 수 있는 상기 PCB의 설계 변경을 제시하는
    PCB 설계 장치.
  3. 제2항에 있어서,
    상기 제어부는
    상기 전자 장치가 포함하는 부품간의 거리 조정, PCB 패턴의 변경, 접지의 변경 및 현재 사용하는 부품을 대체할 수 있는 다른 부품의 제시 중 적어도 어느 하나를 통해 EMI 발생을 억제할 수 있는 상기 PCB의 설계 변경을 제시하는
    PCB 설계 장치.
  4. 제1항에 있어서,
    상기 제어부는
    주파수 점진 변화, 상기 PCB의 공진 주파수 및 직류 전압 강하 중 적어도 어느 하나에 기초하여 상기 EMI 시뮬레이션을 수행하는
    PCB 설계 장치.
  5. 제1항에 있어서,
    상기 EMI 시뮬레이션 결과를 EMI 수치에 따라 색을 달리하여 표시하는 표시부를 더 포함하는
    PCB 설계 장치.
  6. 제1항에 있어서,
    상기 제어부는
    상기 전자 장치가 포함하는 부품의 종류, 상기 전자 장치가 포함하는 부품의 물질, 상기 전자 장치가 포함하는 부품의 기생 성분 및 자기 공명 스핀에 기초하여 EMI 시뮬레이션을 수행하는
    PCB 설계 장치.
KR1020150025027A 2015-02-23 2015-02-23 인쇄회로기판 설계 장치 KR20160102671A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150025027A KR20160102671A (ko) 2015-02-23 2015-02-23 인쇄회로기판 설계 장치
US14/793,511 US20160246914A1 (en) 2015-02-23 2015-07-07 Printed circuit board design device
EP15177524.4A EP3059685A1 (en) 2015-02-23 2015-07-20 Printed circuit board design device
JP2015159900A JP6110447B2 (ja) 2015-02-23 2015-08-13 プリント回路基板の設計装置及びその動作方法
CN201510640135.9A CN105916300A (zh) 2015-02-23 2015-09-30 印刷电路板设计装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150025027A KR20160102671A (ko) 2015-02-23 2015-02-23 인쇄회로기판 설계 장치

Publications (1)

Publication Number Publication Date
KR20160102671A true KR20160102671A (ko) 2016-08-31

Family

ID=53673853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025027A KR20160102671A (ko) 2015-02-23 2015-02-23 인쇄회로기판 설계 장치

Country Status (5)

Country Link
US (1) US20160246914A1 (ko)
EP (1) EP3059685A1 (ko)
JP (1) JP6110447B2 (ko)
KR (1) KR20160102671A (ko)
CN (1) CN105916300A (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045762A (ko) * 2017-10-24 2019-05-03 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084023A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084017A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084021A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084020A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084019A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084022A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084016A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084018A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084925A (ko) * 2019-07-05 2019-07-17 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084924A (ko) * 2019-07-05 2019-07-17 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20210087594A (ko) * 2020-01-02 2021-07-13 주식회사 경신 고전압 정션 블록의 emi 차폐 성능 시뮬레이션 장치 및 방법
WO2024080545A1 (ko) * 2022-10-11 2024-04-18 삼성전자주식회사 룰 정보를 이용하는 pcb 설계 장치 및 그 제어 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107271881A (zh) * 2017-06-07 2017-10-20 北京交通大学 一种用于印刷电路板的emc二维扫描成像系统
CN109446600A (zh) * 2018-10-12 2019-03-08 上海望友信息科技有限公司 3d仿真数据的生成方法、系统、计算机存储介质及设备
US11354477B1 (en) * 2021-01-25 2022-06-07 Cadence Design Systems, Inc. System and method for performance estimation for electronic designs using subcircuit matching and data-reuse
CN114186528B (zh) * 2021-12-06 2024-06-07 成都华大九天科技有限公司 一种大规模阵列电路的IRDrop模拟方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262241A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd プリント板実装設計システム及び方法
JP4427115B2 (ja) * 1998-12-04 2010-03-03 株式会社東芝 半導体装置のノイズ解析装置
JP2002222230A (ja) * 2000-11-27 2002-08-09 Matsushita Electric Ind Co Ltd 不要輻射最適化方法および不要輻射解析方法
JP2005100171A (ja) * 2003-09-25 2005-04-14 Sharp Corp 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体
JP4558613B2 (ja) * 2005-09-02 2010-10-06 パナソニック株式会社 回路基板の設計支援装置、回路基板の設計方法、及びノイズ解析プログラム
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
WO2012143749A1 (en) * 2011-04-21 2012-10-26 Freescale Semiconductor, Inc. Method, computer program product, and apparatus for simulating electromagnetic immunity of an electronic device
JP6044538B2 (ja) * 2011-07-29 2016-12-14 日本電気株式会社 プリント基板設計システム、及びプリント基板設計方法
US9536033B2 (en) * 2012-09-27 2017-01-03 Nec Corporation Board design method and board design device
JP2014170575A (ja) * 2014-04-28 2014-09-18 Fujitsu Ltd 回路設計装置および回路設計プログラム

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045762A (ko) * 2017-10-24 2019-05-03 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084023A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084017A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084021A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084020A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084019A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084022A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084016A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084018A (ko) * 2019-07-05 2019-07-15 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084925A (ko) * 2019-07-05 2019-07-17 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20190084924A (ko) * 2019-07-05 2019-07-17 주식회사 경신 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치
KR20210087594A (ko) * 2020-01-02 2021-07-13 주식회사 경신 고전압 정션 블록의 emi 차폐 성능 시뮬레이션 장치 및 방법
WO2024080545A1 (ko) * 2022-10-11 2024-04-18 삼성전자주식회사 룰 정보를 이용하는 pcb 설계 장치 및 그 제어 방법

Also Published As

Publication number Publication date
JP2016157413A (ja) 2016-09-01
EP3059685A1 (en) 2016-08-24
US20160246914A1 (en) 2016-08-25
CN105916300A (zh) 2016-08-31
JP6110447B2 (ja) 2017-04-05

Similar Documents

Publication Publication Date Title
KR20160102671A (ko) 인쇄회로기판 설계 장치
CN104297536B (zh) 具回馈测试功能的探针模块
WO2000052606A1 (fr) Appareil de conception de cartes imprimees
EP3261419A3 (en) Method of hardware migration for replacing controllers
JP2017199778A (ja) 電気電子機器及び空気調和装置
US8129867B2 (en) RF AC/DC coupling circuit using general purpose solid-state relay
EP4006880A1 (en) Method for simulating an electrical circuit, system for the implementation thereof, and simulating component
JP2014199220A (ja) テストボード及び試験装置
US7882468B2 (en) Integrated circuit device evaluation device, evaluation method, and evaluation program
JP5082793B2 (ja) プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム
JP6528761B2 (ja) 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体
Lafon et al. Near field immunity cartography method to characterize IC to fields radiated by an ESD
KR102400978B1 (ko) 전원공급장치용 회로 기판, 이를 포함하는 전자 장치 및 인덕터 소자
CN103917044B (zh) 一种柔性电路板及其制造方法
JP4786732B2 (ja) 設計支援装置および設計支援方法
KR100732776B1 (ko) 인쇄회로기판 설계를 위한 실험장치
KR100617452B1 (ko) 전자회로 연구/개발용 만능기판을 내장한 케이스
Damnjanović et al. Characterization and modelling of miniature ferrite transformer for high frequency applications
Carter Circuit board layout techniques
JP2014202728A (ja) 電子的に組み替え可能な半導体特性測定装置
KR100903681B1 (ko) 전원단 회로, 전원단 회로 설계장치 및 방법
Erdin et al. A Domain Decomposition Approach for Assessment of Decoupling Capacitors in Practical PDNs
JP2011210085A (ja) 図面検証システム
KR101867418B1 (ko) 표준형 중형위성 전자파환경시험을 위한 전원선 임피던스 안정화 모사 회로
Jonsson Design and implementation of a new PCB daughterboard for KTH’s FPGA based courses

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment