WO2024080545A1 - 룰 정보를 이용하는 pcb 설계 장치 및 그 제어 방법 - Google Patents

룰 정보를 이용하는 pcb 설계 장치 및 그 제어 방법 Download PDF

Info

Publication number
WO2024080545A1
WO2024080545A1 PCT/KR2023/012726 KR2023012726W WO2024080545A1 WO 2024080545 A1 WO2024080545 A1 WO 2024080545A1 KR 2023012726 W KR2023012726 W KR 2023012726W WO 2024080545 A1 WO2024080545 A1 WO 2024080545A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
circuit element
representative
circuit elements
information
Prior art date
Application number
PCT/KR2023/012726
Other languages
English (en)
French (fr)
Inventor
이승재
임종래
이순정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of WO2024080545A1 publication Critical patent/WO2024080545A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/10—Geometric CAD
    • G06F30/12—Geometric CAD characterised by design entry means specially adapted for CAD, e.g. graphical user interfaces [GUI] specially adapted for CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Definitions

  • the present invention relates to a PCB design device and a control method thereof, and more specifically, to a PCB design device and a control method thereof that arrange a plurality of circuit elements using rule information.
  • a PCB is a thin board on which various types of electrical components such as integrated circuits, resistors, and switches are soldered. As various types of electronic devices are being developed and distributed, the number of electrical elements mounted on PCBs included in electronic devices is rapidly increasing, and the time required for PCB design is also increasing proportionally.
  • the PCB design process requires arranging a plurality of circuit elements included in electronic circuit information (eg, a circuit diagram) on a PCB and determining wiring between the plurality of circuit elements.
  • electronic circuit information eg, a circuit diagram
  • the process of arranging a plurality of circuit elements on the PCB requires the designer's manual work, so as the number of the plurality of circuit elements increases, the time required for the designer to arrange the circuit elements inevitably increases.
  • a PCB design device provides a display, a memory storing rule information applied to PCB design, and the electronic circuit information based on the electronic circuit information of the electronic device. Identify connection information between a plurality of circuit elements included in, classify the plurality of circuit elements according to the identified connection information to obtain at least one group, and include the plurality of circuit elements in the at least one group based on the rule information.
  • Identify any one of the circuit elements as a representative circuit element and when a user command is received, place the identified representative circuit element at a position corresponding to the user command within the screen of the display, and place the circuit element It includes one or more processors that control the display to display circuit elements other than the representative circuit element by arranging them adjacent to the representative circuit element.
  • a control method of a PCB design device including rule information applied to PCB design includes connection between a plurality of circuit elements included in the electronic circuit information based on electronic circuit information of an electronic device. Identifying information, classifying the plurality of circuit elements according to the identified connection information to obtain at least one group, one of the circuit elements included in the at least one group based on the rule information Identifying a circuit element as a representative circuit element, when a user command is received, placing the identified representative circuit element at a position corresponding to the user command on the screen, and excluding the representative circuit element from among the circuit elements. It includes the step of arranging and displaying the remaining circuit elements adjacent to the representative circuit element.
  • a computer-readable recording medium including a program for executing a control method of a PCB design device including rule information applied to PCB design, the PCB design device
  • the control method includes identifying connection information between a plurality of circuit elements included in the electronic circuit information based on electronic circuit information of an electronic device, classifying the plurality of circuit elements according to the identified connection information to at least one Obtaining a group, identifying one circuit element among the circuit elements included in the at least one group as a representative circuit element based on the rule information, when a user command is received, the identified representative circuit It includes the step of arranging an element at a position corresponding to the user command on the screen, and displaying the circuit elements other than the representative circuit element among the circuit elements by arranging them adjacent to the representative circuit element.
  • FIG. 1 is a diagram for explaining electronic circuit information according to an embodiment of the present disclosure.
  • Figure 2 is a block diagram showing the configuration of a PCB design device according to an embodiment of the present disclosure.
  • FIG. 3 is a diagram illustrating a plurality of circuit elements corresponding to electronic circuit information according to an embodiment of the present disclosure.
  • FIG. 4 is a diagram for explaining a representative circuit element among a plurality of circuit elements according to an embodiment of the present disclosure.
  • FIG. 5 is a diagram illustrating at least one group according to electronic circuit information according to an embodiment of the present disclosure.
  • Figure 6 is a diagram for explaining rule information according to an embodiment of the present disclosure.
  • FIG. 7 is a diagram for explaining a representative circuit element in the form of a BGA (Ball Grid Array) according to an embodiment of the present disclosure.
  • FIG. 8 is a diagram for explaining a representative circuit element in the BGA form according to an embodiment of the present disclosure.
  • Figure 9 is a flowchart for explaining a control method of a PCB design device according to an embodiment of the present disclosure.
  • expressions such as “have,” “may have,” “includes,” or “may include” refer to the presence of the corresponding feature (e.g., a numerical value, function, operation, or component such as a part). , and does not rule out the existence of additional features.
  • a or/and B should be understood as referring to either “A” or “B” or “A and B”.
  • expressions such as “first,” “second,” “first,” or “second,” can modify various components regardless of order and/or importance, and can refer to one component. It is only used to distinguish from other components and does not limit the components.
  • a component e.g., a first component
  • another component e.g., a second component
  • connection to it should be understood that a certain component can be connected directly to another component or connected through another component (e.g., a third component).
  • a “module” or “unit” performs at least one function or operation, and may be implemented as hardware or software, or as a combination of hardware and software.
  • a plurality of “modules” or a plurality of “units” are integrated into at least one module and implemented by at least one processor (not shown), except for “modules” or “units” that need to be implemented with specific hardware. It can be.
  • the term user may refer to a person using an electronic device or a device (eg, an artificial intelligence electronic device) using an electronic device.
  • a device eg, an artificial intelligence electronic device
  • FIG. 1 is a diagram for explaining electronic circuit information according to an embodiment of the present disclosure.
  • Figure 1 shows an example of electronic circuit information 1 of an electronic device.
  • the electronic circuit information 1 includes a circuit diagram, which is an image that displays circuit design information in a specific view, and may also be called schematic, electrical drawing, electronic drawing, product design information, circuit design information, etc.
  • electronic circuit information (1) it will be collectively referred to as electronic circuit information (1).
  • the electronic circuit information 1 represents each of a plurality of circuit elements for performing a function of an electronic device with a corresponding symbol, and the connection relationship between the plurality of circuit elements (or the connection between the plurality of circuit elements) information) can be displayed.
  • the electronic circuit information 1 does not indicate the actual position (or actual arrangement) of each of the plurality of circuit elements, and in order to indicate the actual position of each of the plurality of circuit elements, the PCB information 1 is based on the electronic circuit information 1. You must decide where to place each of the multiple circuit elements on the (Printed Circuit Board).
  • the present disclosure automatically arranges a plurality of circuit elements included in the electronic circuit information 1 based on rule information in the process of designing a PCB based on the electronic circuit information 1, and automatically arranges the plurality of circuit elements It describes various embodiments that reduce the time required for PCB design because it is automatically placed.
  • a PCB is a thin plate on which electrical elements such as integrated circuits, resistors, or switches are soldered.
  • electrical elements In order for a circuit to be implemented through a PCB, electrical elements must be mounted on the PCB and the elements must be electrically connected.
  • the general PCB design process is briefly explained as follows.
  • a plurality of circuit elements to be placed on the PCB are determined according to the electronic circuit information 1, and the plurality of circuit elements are placed on the PCB.
  • wiring between a plurality of circuit elements is determined according to the PCB design process.
  • Electrical connections between mounted devices use PCB patterns.
  • the PCB pattern can electrically connect a plurality of circuit elements on the PCB.
  • routing is a plurality of circuit elements using PCB patterns.
  • the process of arranging a plurality of circuit elements on the PCB according to the electronic circuit information (1) is a process that takes a considerable amount of time in proportion as the number of the plurality of circuit elements increases.
  • the process of arranging the plurality of circuit elements on the PCB involves the user (for example, a PCB designer) using a plurality of circuit elements. After searching for each circuit element, it must be placed on the PCB, and specific circuit elements must be rearranged (for example, placed on the top of the PCB or bottom on the PCB, or rotated in the direction of arrangement of the circuit elements), so conventional PCB design
  • the process of arranging multiple circuit elements was a process that took a considerable amount of time.
  • Figure 2 is a block diagram showing the configuration of a PCB design device according to an embodiment of the present disclosure.
  • the PCB design device 100 includes a display 110, a memory 120, and a processor 130.
  • the display 110 includes a liquid crystal display (LCD), organic light-emitting diode (OLED), liquid crystal on silicon (LCoS), digital light processing (DLP), quantum dot (QD) display panel, and QLED ( It can be implemented in various types of displays such as quantum dot light-emitting diodes (quantum dot light-emitting diodes), ⁇ LED (Micro light-emitting diodes), and Mini LED.
  • LCD liquid crystal display
  • OLED organic light-emitting diode
  • LCDoS liquid crystal on silicon
  • DLP digital light processing
  • QD quantum dot
  • QLED quantum dot display panel
  • QLED QLED
  • the PCB design device 100 includes a touch screen combined with a touch sensor, a flexible display, a rollable display, a 3D display, a display in which a plurality of display modules are physically connected, etc. It can also be implemented as:
  • the memory 120 may store data necessary for various embodiments of the present disclosure.
  • the memory 120 may be implemented as a memory embedded in the PCB design device 100 or as a memory detachable from the PCB design device 100 depending on the data storage purpose. For example, in the case of data for driving the PCB design device 100, it is stored in the memory embedded in the PCB design device 100, and in the case of data for the expansion function of the PCB design device 100, it is stored in the memory embedded in the PCB design device 100. ) can be stored in a removable memory.
  • volatile memory e.g., dynamic RAM (DRAM), static RAM (SRAM), or synchronous dynamic RAM (SDRAM), etc.
  • non-volatile memory e.g. one time programmable ROM (OTPROM), programmable ROM (PROM), erasable and programmable ROM (EPROM), electrically erasable and programmable ROM (EEPROM), mask ROM, flash ROM, flash memory (e.g. NAND flash or NOR flash) etc.), a hard drive, or a solid state drive (SSD).
  • a memory card for example, CF (CF)
  • CF solid state drive
  • USB port It may be implemented in the form of memory (for example, USB memory), etc.
  • the memory 120 may store at least one instruction or a computer program including instructions for controlling the PCB design device 100.
  • various data may be stored in the external memory of the processor 130, and some of the data may be stored in the internal memory of the processor 130 and the rest may be stored in the external memory.
  • the memory 120 can store rule information applied to PCB design. A detailed explanation of the rule information will be provided later.
  • One or more processors 130 controls the overall operation of the PCB design device 100.
  • the PCB design device 100 can be implemented as various types of electronic devices capable of running a PCB artwork program, and one or more processors 130 can control the overall operation of the electronic device.
  • the processor 130 may be implemented as a digital signal processor (DSP), a microprocessor, or a time controller (TCON) that processes digital signals.
  • DSP digital signal processor
  • MCU micro controller unit
  • MPU micro processing unit
  • AP application processor
  • the processor 130 may include one or more of a communication processor (CP), an ARM processor, and an AI (Artificial Intelligence) processor, or may be defined in terms of a SoC (System on Chip) with a processing algorithm.
  • the processor 130 may be implemented in the form of a large scale integration (LSI) or a field programmable gate array (FPGA), and may perform various functions by executing computer executable instructions stored in memory. can be performed.
  • LSI large scale integration
  • FPGA field programmable gate array
  • One or more processors 130 include a CPU (Central Processing Unit), GPU (Graphics Processing Unit), APU (Accelerated Processing Unit), MIC (Many Integrated Core), DSP (Digital Signal Processor), NPU (Neural Processing Unit), and hardware. It may include one or more of an accelerator or machine learning accelerator. One or more processors 130 may control one or any combination of other components of the electronic device and may perform operations related to communication or data processing. One or more processors 130 may execute one or more programs or instructions stored in memory. For example, one or more processors 130 may perform a method according to an embodiment of the present disclosure by executing one or more instructions stored in memory.
  • the plurality of operations may be performed by one processor or by a plurality of processors.
  • the first operation, the second operation, and the third operation may all be performed by the first processor.
  • the first operation and the second operation may be performed by a first processor (e.g., a general-purpose processor) and the third operation may be performed by a second processor (e.g., an artificial intelligence-specific processor).
  • the one or more processors 130 may be implemented as a single core processor including one core, or one or more multi-cores including a plurality of cores (e.g., homogeneous multi-core or heterogeneous multi-core). It may also be implemented as a processor (multicore processor). When one or more processors 130 are implemented as multi-core processors, each of the plurality of cores included in the multi-core processor may include processor internal memory such as cache memory and on-chip memory, and may include a plurality of cores. A common cache shared by cores may be included in multi-core processors.
  • each of the plurality of cores (or some of the plurality of cores) included in the multi-core processor may independently read and execute program instructions for implementing the method according to an embodiment of the present disclosure, and all of the plurality of cores may (or part of) may be linked to read and perform program instructions for implementing the method according to an embodiment of the present disclosure.
  • the plurality of operations may be performed by one core among a plurality of cores included in a multi-core processor, or may be performed by a plurality of cores.
  • the first operation, the second operation, and the third operation are all performed by the first operation included in the multi-core processor. It may be performed by a core, and the first operation and the second operation may be performed by the first core included in the multi-core processor, and the third operation may be performed by the second core included in the multi-core processor.
  • a processor may mean a system-on-chip (SoC) in which one or more processors and other electronic components are integrated, a single-core processor, a multi-core processor, or a core included in a single-core processor or a multi-core processor.
  • SoC system-on-chip
  • the core may be implemented as a CPU, GPU, APU, MIC, DSP, NPU, hardware accelerator, or machine learning accelerator, but embodiments of the present disclosure are not limited thereto.
  • One or more processors 130 loads (or parses) the electronic circuit information 1 to each of a plurality of circuit elements included in the electronic circuit information 1. , and connection information between a plurality of circuit elements can be identified. For example, one or more processors 130 may identify net connections between a plurality of circuit elements based on the electronic circuit information 1. A detailed description of this will be made with reference to FIG. 3 .
  • FIG. 3 is a diagram illustrating a plurality of circuit elements corresponding to electronic circuit information according to an embodiment of the present disclosure.
  • one or more processors 130 identify a plurality of circuit elements included in the electronic circuit information 1 based on the electronic circuit information 1 as shown in FIG. 1, and identify the plurality of identified circuit elements.
  • Circuit elements can be displayed on the screen of the display 110.
  • one or more processors 130 may display footprints corresponding to each of a plurality of circuit elements on the screen.
  • one or more processors 130 may display connection information between a plurality of circuit elements included in the electronic circuit information 1 on the screen.
  • one or more processors 130 organize a plurality of circuit elements into at least one group ( It can be classified into groups.
  • the processor 130 may obtain a plurality of groups by classifying a plurality of circuit elements into groups as shown in the electronic circuit information 1.
  • the one or more processors 130 divide the plurality of circuit elements into the first group and the second group. It can be classified as: Subsequently, one or more processors 130 may identify one circuit element among the circuit elements included in each of the plurality of groups as a representative circuit element.
  • FIG. 3 is illustrated assuming that the electronic circuit information 1 includes one group.
  • one or more processors 130 are circuit elements included in one group. After explaining an example of identifying one of the circuit elements as a representative circuit element, with reference to FIG. 5, one or more processors 130 represent one of the circuit elements included in each of the plurality of groups. An example of identification by circuit element will be described.
  • one or more processors 130 may identify one circuit element among circuit elements included in one group as the representative circuit element 10 based on rule information.
  • rule information may include information about representative circuit elements.
  • rule information may include information about representative circuit elements such as an integrated circuit (IC), jack, connector, tuner, etc.
  • the representative circuit elements are not limited to the above-described circuit elements, and of course, various types of circuit elements may be representative circuit elements depending on the designer's settings or selection.
  • One or more processors 130 may select at least one of a plurality of circuit elements, such as an integrated circuit (IC), a jack, a connector, and a tuner, to represent a representative circuit element (10). ) can be identified.
  • IC integrated circuit
  • jack a connector
  • tuner a tuner
  • one or more processors 130 may place the identified representative circuit element 10 at a position corresponding to the user command in the layout 2.
  • one or more processors 130 represent the remaining circuit elements 20-1, 20-2, ..., 20-n, excluding the representative circuit element 10, in the layout 2. It can be displayed by arranging adjacent to the circuit element 10. A detailed description of this will be made with reference to FIG. 4.
  • FIG. 4 is a diagram for explaining a representative circuit element among a plurality of circuit elements according to an embodiment of the present disclosure.
  • one or more processors 130 identify a representative circuit element 10 among a plurality of circuit elements based on rule information, and the identified representative circuit element 10 responds to a user command.
  • the remaining circuit elements 20-1, 20-2, ..., 20-n can be automatically arranged adjacent to the representative circuit element 10.
  • solid lines shown in FIGS. 3 and 4 may represent a connection relationship (or net connection) between a plurality of circuit elements obtained based on the electronic circuit information 1 shown in FIG. 1.
  • solid lines may be called Airwires or Ratsnest, etc.
  • One or more processors 130 configures the remaining circuit elements 20-1, 20-2, ..., 20-n adjacent to the representative circuit element 10 based on rule information. Can be placed sequentially.
  • one or more processors 130 may set priorities for the remaining circuit elements 20-1, 20-2, ..., 20-n based on rule information.
  • one or more processors 130 may sequentially arrange the remaining circuit elements 20-1, 20-2, ..., 20-n based on the representative circuit element 10 according to the set priority. .
  • one or more processors 130 may select a circuit corresponding to a power-related element or a crystal element among the remaining circuit elements 20-1, 20-2, ..., 20-n based on rule information. Devices can be set from priority to highest priority.
  • the one or more processors 130 first place power-related elements or crystal elements among the remaining circuit elements 20-1, 20-2, ..., 20-n adjacent to the representative circuit element 10. It can be placed appropriately.
  • one or more processors 130 may be arranged so that the representative circuit element 10 and the remaining circuit elements 20-1, 20-2, ..., 20-n do not overlap each other.
  • the one or more processors 130 have at least one circuit element connected to a pin included in the representative circuit element 10 among the remaining circuit elements 20-1, 20-2, ..., 20-n. can be identified.
  • the one or more processors 130 may preferentially arrange at least one identified circuit element adjacent to the representative circuit element 10.
  • one or more processors 130 select circuit elements that are not connected to pins included in the representative circuit element 10 among the remaining circuit elements 20-1, 20-2, ..., 20-n. It can be placed relatively later.
  • one or more processors 130 are connected to each of a plurality of pins included in the representative circuit element 10 among the remaining circuit elements 20-1, 20-2, ..., 20-n. circuit elements can be identified.
  • the one or more processors 130 may sequentially arrange the at least one identified circuit element based on the pin number of each of the plurality of pins.
  • the one or more processors 130 preferentially arranges the circuit element connected to pin 1 and pins 2 to 7, respectively. After sequentially placing the circuit elements connected to pin 8, the circuit elements connected to pin 8 can be placed relatively later. Subsequently, the one or more processors 130 may place circuit elements that are not connected to the representative circuit element 10 last.
  • one or more processors 130 include a first circuit element connected to a pin included in the representative circuit element 10 among the remaining circuit elements 20-1, 20-2, ..., 20-n, and The second circuit element can be identified.
  • the one or more processors 130 provide depth information included in the electronic circuit information 1 ( Based on the representative circuit element 10, the first circuit element corresponding to the first depth may be placed first, and the second circuit element corresponding to the second depth may be placed relatively later.
  • the depth information may mean information for identifying a plurality of electronic circuit information including the representative circuit element 10 described above.
  • the first electronic circuit information including the representative circuit element 10 includes a first circuit element connected to a first pin included in the representative circuit element 10, and includes the representative circuit element 10.
  • the second electronic circuit information may include a second circuit element connected to the second pin included in the representative circuit element 10.
  • the one or more processors 130 arrange a plurality of circuit elements (i.e., including the first circuit element) included in the first electronic circuit information adjacent to the representative circuit element 10 based on the depth information. Then, a plurality of circuit elements (i.e., including the second circuit element) included in the second electronic circuit information can be arranged adjacent to each other based on the representative circuit element 10.
  • FIG. 5 is a diagram illustrating at least one group according to electronic circuit information according to an embodiment of the present disclosure.
  • one or more processors 130 may classify a plurality of circuit elements into at least one group according to connection information between the plurality of circuit elements included in the electronic circuit information 1.
  • the processor 130 may obtain a plurality of groups by classifying a plurality of circuit elements into groups as shown in the electronic circuit information 1.
  • the electronic circuit information 1 includes a plurality of circuit elements divided into a first group 1-1 and a second group 1-2
  • one The above processor 130 may classify a plurality of circuit elements into a first group (1-1) and a second group (1-2).
  • one or more processors 130 may identify the representative circuit element 10-1 among the circuit elements included in the first group 1-1.
  • the one or more processors 130 operate the circuits included in the first group 1-1 based on the representative circuit element 10-1.
  • the remaining circuit elements can be arranged sequentially based on rule information.
  • one or more processors 130 may identify the representative circuit element 10-2 among the circuit elements included in the second group 1-2.
  • the one or more processors 130 operate the circuits included in the second group 1-2 based on the representative circuit element 10-2.
  • the remaining circuit elements can be arranged sequentially based on rule information.
  • Figure 6 is a diagram for explaining rule information according to an embodiment of the present disclosure.
  • PCB single-side PCB
  • PCB double-side PCB
  • multi-layer PCB multi-layer PCB
  • a double-sided PCB can have circuit elements placed on the top side, and at the same time, circuit elements can be placed on the bottom side.
  • circuit element e.g., size, volume, etc.
  • circuit elements that cannot be placed on the bottom side.
  • One or more processors 130 displays a UI (110) that allows selection of whether to place circuit elements only on the top side or on the top/bottom side (i.e., double side) when designing a PCB circuit. ) can be provided through.
  • the one or more processors 130 identify circuit elements that cannot be placed on the Bottom side among a plurality of circuit elements based on rule information, Identified circuit elements can be placed on the top side.
  • one or more processors 130 may identify a relatively bulky circuit element 20-4 as a circuit element that cannot be placed on the bottom side based on rule information.
  • one or more processors 130 may arrange the remaining circuit elements 20-1, 20-2, ..., 20-n based on the representative circuit element 10.
  • one or more processors 130 may select circuit elements (e.g., relatively bulky) that cannot be placed on the bottom side among the remaining circuit elements 20-1, 20-2, ..., 20-n based on the rule information.
  • a circuit element with a large volume (20-4)) is placed on the top side, and a circuit element that can be placed on both the top and bottom sides (for example, a circuit element with a relatively small volume (20-5)) is placed on the bottom side or It can be placed on the top side.
  • one or more processors 130 places circuit elements that cannot be placed on the top side among the remaining circuit elements (20-1, 20-2, ..., 20-n) on the bottom side based on rule information, and places the circuit elements on the bottom side, and places them on the bottom side.
  • circuit elements that can be placed on both the bottom side can also be placed on the bottom side or the top side.
  • FIG. 7 is a diagram for explaining a representative circuit element in the BGA type according to an embodiment of the present disclosure.
  • FIG. 7 is shown assuming that the representative circuit element 10 is in the form of a BGA (Ball Grid Array).
  • the BGA Bit Grid Array
  • the BGA All Grid Array form includes a number of pins and means that the pins are attached to the bottom of the package.
  • the BGA type integrated circuit includes a plurality of pins, so the remaining circuit elements 20-1, 20-2, ... based on the integrated circuit, that is, the representative circuit element 10. , 20-n), rather than designing the PCB by arranging the electronic device, the PCB can be designed by dividing it into a plurality of parts (or blocks) according to the function of the electronic device.
  • one or more processors 130 may provide a UI as shown in FIG. 7.
  • one of a plurality of electronic circuit information can be selected.
  • each of the plurality of electronic circuit information includes a plurality of circuit elements connected to the representative circuit element 10 using a BGA type integrated circuit as the representative circuit element 10, and is a part (or , it may be electronic circuit information showing a function of an electronic device.
  • one or more processors 130 provide pins connected to a plurality of circuit elements included in the electronic circuit information 1 selected from among a plurality of pins included in the integrated circuit in a color (or pattern) different from the remaining pins. can do.
  • the electronic circuit information (1) to be designed on a PCB is a TCON Part
  • a plurality of circuit elements included in the electronic circuit information (1) among a plurality of pins included in the integrated circuit Connected pins can be provided in a different color (or pattern) than the remaining pins.
  • FIG. 8 is a diagram for explaining a representative circuit element in the BGA form according to an embodiment of the present disclosure.
  • one or more processors 130 have a pin 30 connected to a plurality of circuit elements included in the electronic circuit information 1 among a plurality of pins included in the direct circuit with a different pattern (e.g., For example, it may be provided in a first pattern) (or in a different color (eg, first color)).
  • a different pattern e.g., For example, it may be provided in a first pattern
  • a different color e.g, first color
  • the electronic circuit information 1 to be designed on the PCB is a part other than the TCON part (for example, a communication interface part)
  • one or more processors 130 are included in the integrated circuit.
  • a pin different from that of FIG. 8 may be provided as the first pattern.
  • one or more processors 130 when designing a PCB including a BGA type integrated circuit, one or more processors 130 change each of the plurality of pins included in the BGA type integrated circuit into different patterns (or colors) depending on the type. ) can be provided.
  • the one or more processors 130 have pins connected to a plurality of circuit elements included in the electronic circuit information 1 selected from among a plurality of pins included in a BGA type integrated circuit using the first pattern (30 in FIG. 8). (or, it can be provided in the first color).
  • the one or more processors 130 in addition to the electronic circuit information 1 selected from among the plurality of pins included in the BGA type integrated circuit, have pins signal-connected to a plurality of circuit elements included in other electronic circuit information 1'. It can be provided in a second pattern (40 in FIG. 8) (or a second color).
  • the one or more processors 130 may provide pins connected to power-related elements in a third pattern (50 in FIG. 8) (or a third color).
  • one or more processors 130 may provide the GND pin with a fourth pattern (60 in FIG. 8) (or a fourth color).
  • a fourth pattern 60 in FIG. 8
  • the distinction between patterns, colors, and pins is only an example and is not limited thereto.
  • each of a plurality of pins included in a BGA type integrated circuit is a pin connected to a plurality of circuit elements included in the selected electronic circuit information 1 or included in other electronic circuit information 1'. Since it is possible to visually distinguish whether a pin is connected to a plurality of circuit elements, a pin connected to a power-related element, or a GND pin, the designer's convenience can be increased when designing a PCB.
  • the one or more processors 130 automatically arrange the remaining circuit elements 20-1, 20-2, ..., 20-n, so that the plurality of circuit elements Even if the number increases, the PCB design time can be shortened because circuit elements do not need to be placed manually.
  • one or more processors 130 may automatically arrange the remaining circuit elements (20-1, 20-2, ..., 20-n) based on rule information, and the remaining circuit elements (20-1, Some of the circuit elements (20-2, ..., 20-n) may be automatically rotated (for example, 90°), and the remaining circuit elements (20-1, 20-2, ..., 20- Since some circuit elements in n) can be placed on the top side or bottom side, the designer's convenience can be increased when designing a PCB.
  • the one or more processors 130 may automatically arrange a plurality of circuit elements and then, when one of the plurality of circuit elements is selected, display a UI for rearranging the selected circuit element.
  • the one or more processors 130 display a UI for rearranging the representative circuit element 10 when a representative circuit element 10 is selected among the plurality of circuit elements. can do. Subsequently, when the representative circuit element 10 is rearranged, the one or more processors 130 operate the remaining circuit elements 20-1, 20-2, ..., 20-n based on the rearranged representative circuit element 10. can be automatically arranged based on rule information. However, this is an example, and subsequently, when the representative circuit element 10 is rearranged, the one or more processors 130 rearrange only the representative circuit element 10 and rearrange the remaining circuit elements 20-1, 20-2, .. ., 20-n) may not be rearranged, of course.
  • the one or more processors 130 arrange the remaining circuit elements 20-1, 20-2, ..., 20-n based on the rule information based on the representative circuit element 10, and then place a plurality of A UI may be provided to enable specific and detailed arrangement of each circuit element (i.e., to enable artwork according to the designer's manual work).
  • Figure 9 is a flowchart for explaining a control method of a PCB design device according to an embodiment of the present disclosure.
  • the control method of a PCB design device including rule information applied to printed circuit board (PCB) design is first based on the electronic circuit information of the electronic device and included in the electronic circuit information. Connection information between the plurality of circuit elements is identified (S910).
  • At least one group is obtained by classifying the plurality of circuit elements according to the identified connection information (S920).
  • one circuit element among the circuit elements included in at least one group is identified as a representative circuit element (S930).
  • the identified representative circuit element is placed in a position corresponding to the user command within the screen (S940).
  • the display step S950 includes identifying at least one circuit element connected to a pin included in the representative circuit element among the remaining circuit elements, and when the identified representative circuit element is disposed, the identified at least one circuit element It may include the step of preferentially arranging circuit elements.
  • the display step S950 includes identifying at least one circuit element connected to each of a plurality of pins included in the representative circuit element and displaying the identified at least one circuit element based on the pin number of each of the plurality of pins. This may include a step of sequentially arranging.
  • the first circuit element and the second circuit element connected to the pin included in the representative circuit element among the remaining circuit elements are identified, the first circuit element and the second circuit element are identified based on the representative circuit element based on the depth information included in the electronic circuit information. It may include arranging the first circuit element corresponding to one depth with priority over the second circuit element corresponding to the second depth.
  • the step S930 of identifying a representative circuit element is to identify at least one of the circuit elements such as an integrated circuit (IC), a jack, a connector, and a tuner as a representative circuit based on rule information. It may include a step of identifying the device.
  • the circuit elements such as an integrated circuit (IC), a jack, a connector, and a tuner as a representative circuit based on rule information. It may include a step of identifying the device.
  • the display step S950 includes, when the identified representative circuit element is disposed, setting a priority for the remaining circuit elements based on rule information and selecting the remaining circuit elements as representative circuit elements according to the set priority. It may include steps of sequentially arranging based on a standard.
  • the step of setting the priority may include setting the priority by setting the circuit element corresponding to the power-related element or crystal element among the remaining circuit elements as the highest priority based on rule information. .
  • the display step S950 is to identify at least one circuit element that can be placed on the bottom among the remaining circuit elements based on rule information, if circuit elements can be placed on the Top and Bottom of the PCB according to user settings. It may include the step of placing at least one identified circuit element on the bottom.
  • a control method includes, when the identified representative circuit element is in the form of a BGA (ball grid array), identifying at least one pin connected to the remaining circuit element among a plurality of pins included in the representative circuit element, and identifying at least one pin connected to the remaining circuit element.
  • the step of displaying one pin differently from the remaining pins may be further included.
  • the control method may further include, when one circuit element among the remaining circuit elements is selected, displaying a user interface (UI) for rearranging the selected circuit element.
  • UI user interface
  • embodiments described above may be implemented in a recording medium that can be read by a computer or similar device using software, hardware, or a combination thereof.
  • embodiments described herein may be implemented with a processor itself.
  • embodiments such as procedures and functions described in this specification may be implemented as separate software modules. Each of the software modules may perform one or more functions and operations described herein.
  • computer instructions for performing processing operations of a robot device may be stored in a non-transitory computer-readable medium.
  • Computer instructions stored in such non-transitory computer-readable media when executed by a processor of a specific device, cause the specific device to perform processing operations in the electronic device according to the various embodiments described above.
  • a non-transitory computer-readable medium refers to a medium that stores data semi-permanently and can be read by a device, rather than a medium that stores data for a short period of time, such as registers, caches, and memories.
  • Specific examples of non-transitory computer-readable media may include CD, DVD, hard disk, Blu-ray disk, USB, memory card, ROM, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Human Computer Interaction (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PCB(Printed Circuit Board) 설계 장치가 개시된다. PCB(Printed Circuit Board) 설계 장치는 디스플레이, PCB 설계에 적용되는 룰(Rule) 정보가 저장된 메모리, 전자 장치의 전자 회로 정보에 기초하여 전자 회로 정보에 포함된 복수의 회로 소자 간의 연결 정보를 식별하고, 복수의 회로 소자를 식별된 연결 정보에 따라 분류하여 적어도 하나의 그룹을 획득하고, 룰 정보에 기초하여 적어도 하나의 그룹에 포함된 회로 소자들 중 어느 하나의 회로 소자를 대표 회로 소자로 식별하고, 사용자 명령이 수신되면, 식별된 대표 회로 소자를 디스플레이의 화면 내 사용자 명령에 대응되는 위치에 배치하고, 회로 소자들 중 대표 회로 소자를 제외한 나머지 회로 소자를 대표 회로 소자를 기준으로 인접하게 배치하여 디스플레이하도록 디스플레이를 제어하는 하나 이상의 프로세서를 포함한다.

Description

룰 정보를 이용하는 PCB 설계 장치 및 그 제어 방법
본 발명은 PCB 설계 장치 및 그 제어 방법에 관한 것으로, 더욱 상세하게는, 룰 정보를 이용하여 복수의 회로 소자를 배치시키는 PCB 설계 장치 및 그 제어 방법에 관한 것이다.
PCB는 직접 회로, 저항기, 스위치 등 다양한 유형의 전기적 소자들이 납땜되는 얇은 판이다. 다양한 유형의 전자 장치가 개발 및 보급되는 실정으로, 전자 장치에 구비되는 PCB에 실장되는 전기적 소자들의 개수가 급격히 증가하고 있으며, 이에 따라 PCB 설계 시에 요구되는 시간도 비례하여 증가하고 있는 실정이다.
예를 들어, PCB 설계 과정은 전자 회로 정보(예를 들어, 회로도)에 포함된 복수의 회로 소자를 PCB 상에 배치시키고, 복수의 회로 소자 간의 배선을 결정하는 과정이 요구된다.
여기서, 복수의 회로 소자를 PCB 상에 배치시키는 과정은 설계자의 수작업이 요구되므로, 복수의 회로 소자의 개수가 증가할수록 설계자가 회로 소자들을 배치하기 위해 요구되는 시간이 증가할 수 밖에 없다.
따라서, PCB 설계 시에 설계자의 수작업 과정을 최소화하고, 설계 시간을 단축하면서도, 매우 많은 개수의 회로 소자들을 PCB 상에 효율적으로 배치시키는 방법에 대한 다양한 요구가 있어왔다.
이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 PCB 설계 장치는, 디스플레이, PCB 설계에 적용되는 룰(Rule) 정보가 저장된 메모리, 전자 장치의 전자 회로 정보에 기초하여 상기 전자 회로 정보에 포함된 복수의 회로 소자 간의 연결 정보를 식별하고, 상기 복수의 회로 소자를 상기 식별된 연결 정보에 따라 분류하여 적어도 하나의 그룹을 획득하고, 상기 룰 정보에 기초하여 상기 적어도 하나의 그룹에 포함된 회로 소자들 중 어느 하나의 회로 소자를 대표 회로 소자로 식별하고, 사용자 명령이 수신되면, 상기 식별된 대표 회로 소자를 상기 디스플레이의 화면 내 상기 사용자 명령에 대응되는 위치에 배치하고, 상기 회로 소자들 중 상기 대표 회로 소자를 제외한 나머지 회로 소자를 상기 대표 회로 소자를 기준으로 인접하게 배치하여 디스플레이하도록 상기 디스플레이를 제어하는 하나 이상의 프로세서를 포함한다.
한편, 본 개시의 일 실시 예에 따른 PCB 설계에 적용되는 룰 정보를 포함하는 PCB 설계 장치의 제어 방법은, 전자 장치의 전자 회로 정보에 기초하여 상기 전자 회로 정보에 포함된 복수의 회로 소자 간의 연결 정보를 식별하는 단계, 상기 복수의 회로 소자를 상기 식별된 연결 정보에 따라 분류하여 적어도 하나의 그룹을 획득하는 단계, 상기 룰 정보에 기초하여 상기 적어도 하나의 그룹에 포함된 회로 소자들 중 어느 하나의 회로 소자를 대표 회로 소자로 식별하는 단계, 사용자 명령이 수신되면, 상기 식별된 대표 회로 소자를 화면 내 상기 사용자 명령에 대응되는 위치에 배치하는 단계 및 상기 회로 소자들 중 상기 대표 회로 소자를 제외한 나머지 회로 소자를 상기 대표 회로 소자를 기준으로 인접하게 배치하여 디스플레이하는 단계를 포함한다.
본 개시의 상술한 목적을 달성하기 위한 일 실시 예에 따르면 PCB 설계에 적용되는 룰 정보를 포함하는 PCB 설계 장치의 제어 방법을 실행하는 프로그램을 포함하는 컴퓨터 판독 가능 기록매체에 있어서, 상기 PCB 설계 장치의 제어 방법은, 전자 장치의 전자 회로 정보에 기초하여 상기 전자 회로 정보에 포함된 복수의 회로 소자 간의 연결 정보를 식별하는 단계, 상기 복수의 회로 소자를 상기 식별된 연결 정보에 따라 분류하여 적어도 하나의 그룹을 획득하는 단계, 상기 룰 정보에 기초하여 상기 적어도 하나의 그룹에 포함된 회로 소자들 중 어느 하나의 회로 소자를 대표 회로 소자로 식별하는 단계, 사용자 명령이 수신되면, 상기 식별된 대표 회로 소자를 화면 내 상기 사용자 명령에 대응되는 위치에 배치하는 단계 및 상기 회로 소자들 중 상기 대표 회로 소자를 제외한 나머지 회로 소자를 상기 대표 회로 소자를 기준으로 인접하게 배치하여 디스플레이하는 단계를 포함한다.
도 1은 본 개시의 일 실시 예에 따른 전자 회로 정보를 설명하기 위한 도면이다.
도 2는 본 개시의 일 실시 예에 따른 PCB 설계 장치의 구성을 나타내는 블록도이다.
도 3은 본 개시의 일 실시 예에 따른 전자 회로 정보에 대응되는 복수의 회로 소자를 설명하기 위한 도면이다.
도 4는 본 개시의 일 실시 예에 따른 복수의 회로 소자 중 대표 회로 소자를 설명하기 위한 도면이다.
도 5는 본 개시의 일 실시 예에 따른 전자 회로 정보에 따른 적어도 하나의 그룹을 설명하기 위한 도면이다.
도 6은 본 개시의 일 실시 예에 따른 룰 정보를 설명하기 위한 도면이다.
도 7은 본 개시의 일 실시 예에 따른 BGA(Ball Grid Array) 형태의 대표 회로 소자를 설명하기 위한 도면이다.
도 8은 본 개시의 일 실시 예에 따른 BGA 형태의 대표 회로 소자를 설명하기 위한 도면이다.
도 9는 본 개시의 일 실시 예에 따른 PCB 설계 장치의 제어 방법을 설명하기 위한 흐름도이다.
이하에서는 첨부 도면을 참조하여 본 개시를 상세히 설명한다.
본 개시의 실시 예에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 개시의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서, "가진다," "가질 수 있다," "포함한다," 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
A 또는/및 B 중 적어도 하나라는 표현은 "A" 또는 "B" 또는 "A 및 B" 중 어느 하나를 나타내는 것으로 이해되어야 한다.
본 명세서에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 어떤 구성요소가 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성되다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시에서 "모듈" 혹은 "부"는 적어도 하나의 기능이나 동작을 수행하며, 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈" 혹은 복수의 "부"는 특정한 하드웨어로 구현될 필요가 있는 "모듈" 혹은 "부"를 제외하고는 적어도 하나의 모듈로 일체화되어 적어도 하나의 프로세서(미도시)로 구현될 수 있다.
본 명세서에서, 사용자라는 용어는 전자 장치를 사용하는 사람 또는 전자 장치를 사용하는 장치(예: 인공지능 전자 장치)를 지칭할 수 있다.
이하 첨부된 도면들을 참조하여 본 개시의 일 실시 예를 보다 상세하게 설명한다.
도 1은 본 개시의 일 실시 예에 따른 전자 회로 정보를 설명하기 위한 도면이다.
도 1은 전자 장치의 전자 회로 정보(1)의 일 예시를 도시한 것이다.
여기서, 전자 회로 정보(1)는, 회로 설계 정보를 특정 뷰로 표시하는 이미지인 회로도를 포함하며, 스키매틱(Schematic), 전기 도면, 전자 도면, 제품 설계 정보, 회로 설계 정보 등으로 불릴 수도 있으나, 이하에서는 설명의 편의를 위해 전자 회로 정보(1)로 통칭하도록 한다.
일 예에 따라 전자 회로 정보(1)는, 전자 장치의 일 기능을 수행하기 위한 복수의 회로 소자 각각을 대응되는 표시 기호로 나타내며, 복수의 회로 소자 간의 연결 관계(또는, 복수의 회로 소자 간의 연결 정보)를 나타낼 수 있다.
한편, 전자 회로 정보(1)는 복수의 회로 소자 각각의 실제 위치(또는, 실제 배치)를 나타내지 않으며, 복수의 회로 소자 각각의 실제 위치를 나타내기 위해, 전자 회로 정보(1)에 기초하여 PCB(Printed Circuit Board) 상에 복수의 회로 소자 각각을 배치할 위치를 결정하여야 한다.
본 개시는 전자 회로 정보(1)에 기초하여 PCB 설계를 하는 과정에서, 전자 회로 정보(1)에 포함된 복수의 회로 소자를 룰(Rule) 정보에 기초하여 자동으로 배치시키고, 복수의 회로 소자가 자동으로 배치되므로 PCB 설계에 요구되는 시간을 단축시키는 다양한 실시 예를 설명하고 있다.
우선, PCB는 직접회로, 저항기 또는 스위치 등의 전기적 소자(element)들이 납땜되는 얇은 판이다. 회로가 PCB를 통해 구현되기 위해서는 PCB에는 전기적 소자들이 실장되고, 소자들은 전기적으로 연결되어야 한다.
일반적인 PCB 설계 과정을 간단히 설명하면 다음과 같다. 전자 장치의 전자 회로 정보(1)가 완성되면, 전자 회로 정보(1)에 따라 PCB 상에 배치하여야하는 복수의 회로 소자가 결정되며, 복수의 회로 소자를 PCB 상에 배치시킨다. 이어서, PCB 설계 과정에 따라 복수의 회로 소자 간의 배선이 결정된다. 실장된 소자 간의 전기적인 연결은 PCB 패턴(Pattern)을 이용한다. 여기서, PCB 패턴은 PCB 상의 복수의 회로 소자 사이를 전기적으로 연결시킬 수 있다. PCB 설계 과정에서 PCB 패턴을 이용하여 복수의 회로 소자 간을 연결하는 과정을 라우팅(Routing)이라고 부른다.
종래의 PCB 설계 과정에서 전자 회로 정보(1)에 따라 PCB 상에 복수의 회로 소자를 배치시키는 과정은, 복수의 회로 소자의 개수가 증가할수록 비례하여 상당한 시간이 소요되는 과정이었다.
예를 들어, 전자 장치의 전자 회로 정보(1)에 약 2000개의 복수의 회로 소자를 포함하면, PCB 상에 복수의 회로 소자를 배치시키는 과정은, 사용자(예를 들어, PCB 설계자)가 복수의 회로 소자 각각을 검색한 후에 PCB 상에 배치시키고, 특정 회로 소자를 재배치(예를 들어, PCB 상의 Top 또는 PCB 상의 Bottom에 배치시키거나, 회로 소자의 배치 방향을 회전)시켜야 하므로, 종래의 PCB 설계 과정에서 복수의 회로 소자를 배치시키는 과정은 상당한 시간이 소요되는 과정이었다.
이하에서는 PCB 상에 복수의 회로 소자를 배치시키는 과정을 자동화하여 설계 시간을 단축시키는 본 개시의 다양한 실시 예를 설명하도록 한다.
도 2는 본 개시의 일 실시 예에 따른 PCB 설계 장치의 구성을 나타내는 블록도이다.
본 개시의 일 예에 따른 PCB 설계 장치(100)는 디스플레이(110), 메모리(120) 및 프로세서(130)를 포함한다.
일 예에 따른 디스플레이(110)는 LCD(liquid crystal display), OLED(organic light-emitting diode), LCoS(Liquid Crystal on Silicon), DLP(Digital Light Processing), QD(quantum dot) 디스플레이 패널, QLED(quantum dot light-emitting diodes), μLED(Micro light-emitting diodes), Mini LED 등과 같은 다양한 형태의 디스플레이로 구현될 수 있다.
한편, PCB 설계 장치(100)는 터치 센서와 결합된 터치 스크린, 플렉시블 디스플레이(flexible display), 롤러블 디스플레이(rollable display), 3차원 디스플레이(3D display), 복수의 디스플레이 모듈이 물리적으로 연결된 디스플레이 등으로 구현될 수도 있다.
본 개시의 일 실시 예에 따른 메모리(120)는 본 개시의 다양한 실시 예를 위해 필요한 데이터를 저장할 수 있다. 메모리(120)는 데이터 저장 용도에 따라 PCB 설계 장치(100)에 임베디드된 메모리 형태로 구현되거나, PCB 설계 장치(100)에 탈부착이 가능한 메모리 형태로 구현될 수도 있다. 예를 들어, PCB 설계 장치(100)의 구동을 위한 데이터의 경우 PCB 설계 장치(100)에 임베디드된 메모리에 저장되고, PCB 설계 장치(100)의 확장 기능을 위한 데이터의 경우 PCB 설계 장치(100)에 탈부착이 가능한 메모리에 저장될 수 있다. 한편, PCB 설계 장치(100)에 임베디드된 메모리의 경우 휘발성 메모리(예: DRAM(dynamic RAM), SRAM(static RAM), 또는 SDRAM(synchronous dynamic RAM) 등), 비휘발성 메모리(non-volatile Memory)(예: OTPROM(one time programmable ROM), PROM(programmable ROM), EPROM(erasable and programmable ROM), EEPROM(electrically erasable and programmable ROM), mask ROM, flash ROM, 플래시 메모리(예: NAND flash 또는 NOR flash 등), 하드 드라이브, 또는 솔리드 스테이트 드라이브(solid state drive(SSD)) 중 적어도 하나로 구현될 수 있다. 또한, PCB 설계 장치(100)에 탈부착이 가능한 메모리의 경우 메모리 카드(예를 들어, CF(compact flash), SD(secure digital), Micro-SD(micro secure digital), Mini-SD(mini secure digital), xD(extreme digital), MMC(multi-media card) 등), USB 포트에 연결가능한 외부 메모리(예를 들어, USB 메모리) 등과 같은 형태로 구현될 수 있다.
일 예에 따라 메모리(120)는 PCB 설계 장치(100)를 제어하기 위한 적어도 하나의 인스트럭션(instruction) 또는 인스트럭션들을 포함하는 컴퓨터 프로그램을 저장할 수 있다.
본 개시의 일 실시 예에 따라 다양한 데이터가 프로세서(130)의 외부 메모리에 저장될 수도 있고, 데이터 중 일부는 프로세서(130)의 내부 메모리에 저장되고 나머지는 외부 메모리에 저장될 수도 있다.
특히, 메모리(120)는 PCB 설계에 적용되는 룰(Rule) 정보를 저장할 수 있다. 룰 정보에 대한 구체적인 설명은 후술하도록 한다.
본 개시의 일 실시 예에 따른 하나 이상의 프로세서(130)는 PCB 설계 장치(100)의 전반적인 동작을 제어한다. 예를 들어, PCB 설계 장치(100)는 PCB 아트웍(artwork) 프로그램을 구동 가능한 다양한 형태의 전자 장치로 구현 가능하며, 하나 이상의 프로세서(130)는 전자 장치의 전반적인 동작을 제어 가능하다.
본 개시의 일 실시 예에 따라, 프로세서(130)는 디지털 신호를 처리하는 디지털 시그널 프로세서(digital signal processor(DSP), 마이크로 프로세서(microprocessor), TCON(Time controller)으로 구현될 수 있다. 다만, 이에 한정되는 것은 아니며, 중앙처리장치(central processing unit(CPU)), MCU(Micro Controller Unit), MPU(micro processing unit), 컨트롤러(controller), 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서, AI(Artificial Intelligence) 프로세서 중 하나 또는 그 이상을 포함하거나, 해당 용어로 정의될 수 있다. 또한, 프로세서(130)는 프로세싱 알고리즘이 내장된 SoC(System on Chip), LSI(large scale integration)로 구현될 수도 있고, FPGA(Field Programmable gate array) 형태로 구현될 수도 있다. 프로세서(130)는 메모리에 저장된 컴퓨터 실행가능 명령어(computer executable instructions)를 실행함으로써 다양한 기능을 수행할 수 있다.
하나 이상의 프로세서(130)는 CPU (Central Processing Unit), GPU (Graphics Processing Unit), APU (Accelerated Processing Unit), MIC (Many Integrated Core), DSP (Digital Signal Processor), NPU (Neural Processing Unit), 하드웨어 가속기 또는 머신 러닝 가속기 중 하나 이상을 포함할 수 있다. 하나 이상의 프로세서(130)는 전자 장치의 다른 구성요소 중 하나 또는 임의의 조합을 제어할 수 있으며, 통신에 관한 동작 또는 데이터 처리를 수행할 수 있다. 하나 이상의 프로세서(130)는 메모리에 저장된 하나 이상의 프로그램 또는 명령어(instruction)을 실행할 수 있다. 예를 들어, 하나 이상의 프로세서(130)는 메모리에 저장된 하나 이상의 명령어를 실행함으로써, 본 개시의 일 실시 예에 따른 방법을 수행할 수 있다.
본 개시의 일 실시 예에 따른 방법이 복수의 동작을 포함하는 경우, 복수의 동작은 하나의 프로세서에 의해 수행될 수도 있고, 복수의 프로세서에 의해 수행될 수도 있다. 예를 들어, 일 실시 예에 따른 방법에 의해 제 1 동작, 제 2 동작, 제 3 동작이 수행될 때, 제 1 동작, 제 2 동작, 및 제 3 동작 모두 제 1 프로세서에 의해 수행될 수도 있고, 제 1 동작 및 제 2 동작은 제 1 프로세서(예를 들어, 범용 프로세서)에 의해 수행되고 제 3 동작은 제 2 프로세서(예를 들어, 인공지능 전용 프로세서)에 의해 수행될 수도 있다.
하나 이상의 프로세서(130)는 하나의 코어를 포함하는 단일 코어 프로세서(single core processor)로 구현될 수도 있고, 복수의 코어(예를 들어, 동종 멀티 코어 또는 이종 멀티 코어)를 포함하는 하나 이상의 멀티 코어 프로세서(multicore processor)로 구현될 수도 있다. 하나 이상의 프로세서(130)가 멀티 코어 프로세서로 구현되는 경우, 멀티 코어 프로세서에 포함된 복수의 코어 각각은 캐시 메모리, 온 칩(On-chip) 메모리와 같은 프로세서 내부 메모리를 포함할 수 있으며, 복수의 코어에 의해 공유되는 공통 캐시가 멀티 코어 프로세서에 포함될 수 있다. 또한, 멀티 코어 프로세서에 포함된 복수의 코어 각각(또는 복수의 코어 중 일부)은 독립적으로 본 개시의 일 실시 예에 따른 방법을 구현하기 위한 프로그램 명령을 판독하여 수행할 수도 있고, 복수의 코어 전체(또는 일부)가 연계되어 본 개시의 일 실시 예에 따른 방법을 구현하기 위한 프로그램 명령을 판독하여 수행할 수도 있다.
본 개시의 일 실시 예에 따른 방법이 복수의 동작을 포함하는 경우, 복수의 동작은 멀티 코어 프로세서에 포함된 복수의 코어 중 하나의 코어에 의해 수행될 수도 있고, 복수의 코어에 의해 수행될 수도 있다. 예를 들어, 일 실시 예에 따른 방법에 의해 제 1 동작, 제 2 동작, 및 제 3 동작이 수행될 때, 제 1 동작, 제2 동작, 및 제3 동작 모두 멀티 코어 프로세서에 포함된 제 1 코어에 의해 수행될 수도 있고, 제 1 동작 및 제 2 동작은 멀티 코어 프로세서에 포함된 제 1 코어에 의해 수행되고 제 3 동작은 멀티 코어 프로세서에 포함된 제 2 코어에 의해 수행될 수도 있다.
본 개시의 실시 예들에서, 프로세서는 하나 이상의 프로세서 및 기타 전자 부품들이 집적된 시스템 온 칩(SoC), 단일 코어 프로세서, 멀티 코어 프로세서, 또는 단일 코어 프로세서 또는 멀티 코어 프로세서에 포함된 코어를 의미할 수 있으며, 여기서 코어는 CPU, GPU, APU, MIC, DSP, NPU, 하드웨어 가속기 또는 기계 학습 가속기 등으로 구현될 수 있으나, 본 개시의 실시 예들이 이에 한정되는 것은 아니다.
본 개시의 일 실시 예에 따른 하나 이상의 프로세서(130)는 전자 회로 정보(1)를 로드(load)(또는, 파싱(parsing))하여 전자 회로 정보(1) 상에 포함된 복수의 회로 소자 각각을 식별하며, 복수의 회로 소자 간의 연결 정보를 식별할 수 있다. 예를 들어, 하나 이상의 프로세서(130)는 전자 회로 정보(1)에 기초하여 복수의 회로 소자 간의 net 연결을 식별할 수 있다. 이에 대한 구체적인 설명은 도 3을 참조하여 하도록 한다.
도 3은 본 개시의 일 실시 예에 따른 전자 회로 정보에 대응되는 복수의 회로 소자를 설명하기 위한 도면이다.
도 3을 참조하면, 하나 이상의 프로세서(130)는 도 1에 도시된 바와 같은 전자 회로 정보(1)에 기초하여 전자 회로 정보(1)에 포함된 복수의 회로 소자를 식별하고, 식별된 복수의 회로 소자를 디스플레이(110)의 화면 내에 디스플레이할 수 있다. 예를 들어, 하나 이상의 프로세서(130)는 복수의 회로 소자 각각에 대응되는 Footprint를 화면 내에 디스플레이할 수 있다.
또한, 하나 이상의 프로세서(130)는 전자 회로 정보(1)에 포함된 복수의 회로 소자 간의 연결 정보를 화면 내에 디스플레이할 수 있다.
한편, 도 3에 도시된 바와 같이, 종래의 PCB 설계 과정에서는 사용자가 복수의 회로 소자 각각을 PCB 기판에 대응되는 화면 내의 일 영역(이하, 레이아웃(Layout)(2)) 상에 직접 배치시키고, 배치된 복수의 회로 소자 간의 전기적 연결을 설계하여야 한다. 상술한 바와 같이, 복수의 회로 소자의 개수가 증가할수록 사용자가 복수의 회로 소자 각각을 레이아웃 내에 직접 배치시켜야 하므로, 설계 과정에서 요구되는 시간이 급격히 증가한다는 문제가 있었다.
본 개시의 일 실시 예에 따른 하나 이상의 프로세서(130)는 도 1에 도시된 바와 같이 전자 회로 정보(1)에 포함된 복수의 회로 소자 간의 연결 정보에 따라 복수의 회로 소자를 적어도 하나의 그룹(Group)으로 분류할 수 있다.
예를 들어, 전자 회로 정보(1)에 전자 회로 정보(1)를 설계한 사용자의 편의에 따라 복수의 회로 소자가 복수의 그룹(또는, 블록(Block))으로 구분하여 도시되어 있으면, 하나 이상의 프로세서(130)는 전자 회로 정보(1)에 도시된 바에 따라 복수의 회로 소자를 그룹별로 분류하여 복수의 그룹을 획득할 수 있다.
예를 들어, 전자 회로 정보(1)가 제1 그룹과 제2 그룹으로 구분하여 도시된 복수의 회로 소자를 포함하면, 하나 이상의 프로세서(130)는 복수의 회로 소자를 제1 그룹과 제2 그룹으로 분류할 수 있다. 이어서, 하나 이상의 프로세서(130)는 복수의 그룹 각각에 포함된 회로 소자들 중에서 어느 하나의 회로 소자를 대표 회로 소자로 식별할 수 있다.
도 3은 설명의 편의를 위해 전자 회로 정보(1)가 하나의 그룹을 포함하는 경우를 상정하여 도시하였으며, 우선, 도 3을 참조하여 하나 이상의 프로세서(130)가 하나의 그룹에 포함된 회로 소자들 중에서 어느 하나의 회로 소자를 대표 회로 소자로 식별하는 일 예를 설명한 후에, 도 5를 참조하여 하나 이상의 프로세서(130)가 복수의 그룹 각각에 포함된 회로 소자들 중에서 어느 하나의 회로 소자를 대표 회로 소자로 식별하는 일 예를 설명하도록 한다.
도 3을 참조하면, 하나 이상의 프로세서(130)는 룰 정보에 기초하여 하나의 그룹에 포함된 회로 소자들 중에서 어느 하나의 회로 소자를 대표 회로 소자(10)로 식별할 수 있다.
일 예로, 룰 정보는, 대표 회로 소자에 대한 정보를 포함할 수 있다. 예를 들어, 룰 정보는 IC(integrated Circuit), 잭(Jack), 커넥터(Connector), 튜너(Tuner) 등을 대표 회로 소자에 대한 정보로 포함할 수 있다.
여기서, 대표 회로 소자는 상술한 회로 소자들에 한정되지 않으며, 다양한 유형의 회로 소자가 설계자의 설정 또는 설계자의 선택 등에 따라 대표 회로 소자가 될 수도 있음은 물론이다.
일 예에 따른 하나 이상의 프로세서(130)는 룰 정보에 기초하여 복수의 회로 소자 중 IC(integrated Circuit), 잭(Jack), 커넥터(Connector), 튜너(Tuner) 중 적어도 하나를 대표 회로 소자(10)로 식별할 수 있다.
이어서, 하나 이상의 프로세서(130)는 사용자 명령이 수신되면, 식별된 대표 회로 소자(10)를 레이아웃(2) 내 사용자 명령에 대응되는 위치에 배치시킬 수 있다.
이어서, 하나 이상의 프로세서(130)는 복수의 회로 소자 중 대표 회로 소자(10)를 제외한 나머지 회로 소자(20-1, 20-2, ..., 20-n)를 레이아웃(2) 내에서 대표 회로 소자(10)를 기준으로 인접하게 배치시켜 디스플레이할 수 있다. 이에 대한 구체적인 설명은 도 4를 참조하여 하도록한다.
도 4는 본 개시의 일 실시 예에 따른 복수의 회로 소자 중 대표 회로 소자를 설명하기 위한 도면이다.
도 4를 참조하면, 상술한 바와 같이, 하나 이상의 프로세서(130)는 룰 정보에 기초하여 복수의 회로 소자 중 대표 회로 소자(10)를 식별하며, 식별된 대표 회로 소자(10)가 사용자 명령에 따라 레이아웃(2) 내 배치되면, 나머지 회로 소자(20-1, 20-2, ..., 20-n)를 대표 회로 소자(10)에 인접하게 자동으로 배치시킬 수 있다.
한편, 도 3 및 도 4에 도시된 실선은, 도 1에 도시된 전자 회로 정보(1)에 기초하여 획득된 복수의 회로 소자 간의 연결 관계(또는, net 연결)을 나타낼 수 있다. 여기서, 실선은 Airwires 또는 Ratsnest 등으로 불릴 수 있다.
본 개시의 일 실시 예에 따른 하나 이상의 프로세서(130)는 룰 정보에 기초하여 대표 회로 소자(10)에 인접하게 나머지 회로 소자(20-1, 20-2, ..., 20-n)를 순차적으로 배치시킬 수 있다.
<룰 정보에 따른 PCB 설계에 적용되는 룰의 일 예시>
우선, 하나 이상의 프로세서(130)는 룰 정보에 기초하여 나머지 회로 소자(20-1, 20-2, ..., 20-n)에 대한 우선 순위를 설정할 수 있다.
이어서, 하나 이상의 프로세서(130)는 설정된 우선 순위에 따라 나머지 회로 소자(20-1, 20-2, ..., 20-n)를 대표 회로 소자(10)를 기준으로 순차적으로 배치할 수 있다.
예를 들어, 하나 이상의 프로세서(130)는 룰 정보에 기초하여 나머지 회로 소자(20-1, 20-2, ..., 20-n) 중 전원 관련 소자 또는 크리스탈(Crystal) 소자에 대응되는 회로 소자를 우선 순위에서 최우선 순위로 설정할 수 있다.
따라서, 하나 이상의 프로세서(130)는 나머지 회로 소자(20-1, 20-2, ..., 20-n) 중 전원 관련 소자 또는 크리스탈(Crystal) 소자를 가장 먼저 대표 회로 소자(10)에 인접하게 배치시킬 수 있다.
또한, 하나 이상의 프로세서(130)는 대표 회로 소자(10) 및 나머지 회로 소자(20-1, 20-2, ..., 20-n) 각각이 겹치지 않도록 배치시킬 수 있다.
<룰 정보에 따른 PCB 설계에 적용되는 룰의 일 예시>
우선, 하나 이상의 프로세서(130)는 나머지 회로 소자(20-1, 20-2, ..., 20-n) 중 대표 회로 소자(10)에 포함된 핀(Pin)과 연결된 적어도 하나의 회로 소자를 식별할 수 있다.
이어서, 하나 이상의 프로세서(130)는 대표 회로 소자(10)가 배치되면, 식별된 적어도 하나의 회로 소자를 우선적으로 대표 회로 소자(10)에 인접하게 배치시킬 수 있다.
따라서, 하나 이상의 프로세서(130)는 나머지 회로 소자(20-1, 20-2, ..., 20-n) 중 대표 회로 소자(10)에 포함된 핀(Pin)과 연결되지 않은 회로 소자를 상대적으로 나중에 배치시킬 수 있다.
<룰 정보에 따른 PCB 설계에 적용되는 룰의 일 예시>
우선, 하나 이상의 프로세서(130)는 나머지 회로 소자(20-1, 20-2, ..., 20-n) 중 대표 회로 소자(10)에 포함된 복수의 핀(Pin) 각각에 연결된 적어도 하나의 회로 소자를 식별할 수 있다.
이어서, 하나 이상의 프로세서(130)는 대표 회로 소자(10)가 배치되면, 식별된 적어도 하나의 회로 소자를 복수의 핀 각각의 핀 번호에 기초하여 순차적으로 배치시킬 수 있다.
예를 들어, 도 4를 참조하면, 하나 이상의 프로세서(130)는 대표 회로 소자(10)가 1 내지 8 핀을 포함하면, 1 핀에 연결된 회로 소자를 우선적으로 배치하며, 2 핀 내지 7 핀 각각에 연결된 회로 소자를 순차적으로 배치시킨 후에, 8 핀에 연결된 회로 소자를 상대적으로 나중에 배치시킬 수 있다. 이어서, 하나 이상의 프로세서(130)는 대표 회로 소자(10)에 연결되지 않은 회로 소자를 가장 나중에 배치시킬 수 있다.
<룰 정보에 따른 PCB 설계에 적용되는 룰의 일 예시>
우선, 하나 이상의 프로세서(130)는 나머지 회로 소자(20-1, 20-2, ..., 20-n) 중 대표 회로 소자(10)에 포함된 핀(Pin)과 연결된 제1 회로 소자 및 제2 회로 소자를 식별할 수 있다.
예를 들어, 하나 이상의 프로세서(130)는 대표 회로 소자(10)에 포함된 제1 핀과 연결된 제1 회로 소자와 제2 회로 소자가 식별되면, 전자 회로 정보(1)에 포함된 깊이 정보(Depth information)에 기초하여 대표 회로 소자(10)를 기준을 제1 깊이에 대응되는 제1 회로 소자를 우선 배치하고, 제2 깊이에 대응되는 제2 회로 소자를 상대적으로 나중에 배치할 수 있다.
여기서, 깊이 정보는, 상술한 대표 회로 소자(10)를 포함하는 전자 회로 정보가 복수 개이면, 복수의 전자 회로 정보를 식별하기 위한 정보를 의미할 수 있다. 예를 들어, 대표 회로 소자(10)를 포함하는 제1 전자 회로 정보는 대표 회로 소자(10)에 포함된 제1 핀과 연결된 제1 회로 소자를 포함하고, 대표 회로 소자(10)를 포함하는 제2 전자 회로 정보는 대표 회로 소자(10)에 포함된 제2 핀과 연결된 제2 회로 소자를 포함할 수 있다. 이 경우, 하나 이상의 프로세서(130)는 깊이 정보에 기초하여 제1 전자 회로 정보에 포함된 복수의 회로 소자(즉, 제1 회로 소자를 포함)를 대표 회로 소자(10)를 기준으로 인접하게 배치시키고, 이어서, 제2 전자 회로 정보에 포함된 복수의 회로 소자(즉, 제2 회로 소자를 포함)를 대표 회로 소자(10)를 기준으로 인접하게 배치시킬 수 있다.
도 5는 본 개시의 일 실시 예에 따른 전자 회로 정보에 따른 적어도 하나의 그룹을 설명하기 위한 도면이다.
도 5를 참조하면, 하나 이상의 프로세서(130)는 전자 회로 정보(1)에 포함된 복수의 회로 소자 간의 연결 정보에 따라 복수의 회로 소자를 적어도 하나의 그룹(Group)으로 분류할 수 있다.
예를 들어, 전자 회로 정보(1)에 전자 회로 정보(1)를 설계한 사용자의 편의에 따라 복수의 회로 소자가 복수의 그룹(또는, 블록(Block))으로 구분하여 도시되어 있으면, 하나 이상의 프로세서(130)는 전자 회로 정보(1)에 도시된 바에 따라 복수의 회로 소자를 그룹별로 분류하여 복수의 그룹을 획득할 수 있다.
예를 들어, 도 5에 도시된 바와 같이, 전자 회로 정보(1)가 제1 그룹(1-1)과 제2 그룹(1-2)으로 구분하여 도시된 복수의 회로 소자를 포함하면, 하나 이상의 프로세서(130)는 복수의 회로 소자를 제1 그룹(1-1)과 제2 그룹(1-2)으로 분류할 수 있다.
이어서, 하나 이상의 프로세서(130)는 제1 그룹(1-1)에 포함된 회로 소자들 중에서 대표 회로 소자(10-1)를 식별할 수 있다.
이어서, 하나 이상의 프로세서(130)는 대표 회로 소자(10-1)가 레이아웃(2) 상에 배치되면, 대표 회로 소자(10-1)를 기준으로 제1 그룹(1-1)에 포함된 회로 소자들 중에서 나머지 회로 소자를 룰 정보에 기초하여 순차적으로 배치시킬 수 있다.
또한, 하나 이상의 프로세서(130)는 제2 그룹(1-2)에 포함된 회로 소자들 중에서 대표 회로 소자(10-2)를 식별할 수 있다.
이어서, 하나 이상의 프로세서(130)는 대표 회로 소자(10-2)가 레이아웃(2) 상에 배치되면, 대표 회로 소자(10-2)를 기준으로 제2 그룹(1-2)에 포함된 회로 소자들 중에서 나머지 회로 소자를 룰 정보에 기초하여 순차적으로 배치시킬 수 있다.
도 6은 본 개시의 일 실시 예에 따른 룰 정보를 설명하기 위한 도면이다.
도 6을 참조하면, 본 개시의 다양한 실시 예는 단면 PCB(Single Side PCB), 양면 PCB(Double Side PCB) 또는 다층 PCB(Multi-Layer PCB)에서 실시 가능함은 물론이다.
예를 들어. 양면 PCB는 Top side에 회로 소자를 배치시킬 수 있고, 동시에 Bottom side에 회로 소자를 배치시킬 수도 있다.
한편, 회로 소자의 형태(예를 들어, 크기, 부피 등)에 따라 Bottom side에 배치 불가능한 회로 소자가 있을 수 있다.
일 실시 예에 따른 하나 이상의 프로세서(130)는 PCB 회로 설계 시에 Top side에만 회로 소자를 배치시킬지 또는, Top/Bottom side(즉, double side)에 회로 소자를 배치시킬지 선택 가능한 UI를 디스플레이(110)를 통해 제공할 수 있다.
이어서, 하나 이상의 프로세서(130)는 UI를 통해 Top/Bottom side에 회로 소자를 배치시키는 PCB 회로 설계가 선택되면, 룰 정보에 기초하여 복수의 회로 소자 중에서 Bottom side에 배치 불가능한 회로 소자를 식별하고, 식별된 회로 소자는 Top side에 배치시킬 수 있다.
예를 들어, 도 6을 참조하면, 하나 이상의 프로세서(130)는 룰 정보에 기초하여 상대적으로 부피가 큰 회로 소자(20-4)를 Bottom side에 배치 불가능한 회로 소자로 식별할 수 있다.
이어서, 하나 이상의 프로세서(130)는 대표 회로 소자(10)를 기준으로 나머지 회로 소자(20-1, 20-2, ..., 20-n)를 배치시킬 수 있다. 특히, 하나 이상의 프로세서(130)는 룰 정보에 기초하여 나머지 회로 소자(20-1, 20-2, ..., 20-n) 중 Bottom side에 배치 불가능한 회로 소자(예를 들어, 상대적으로 부피가 큰 회로 소자(20-4))는 Top side에 배치시키며, Top/Bottom side 모두에 배치가 가능한 회로 소자(예를 들어, 상대적으로 부피가 작은 회로 소자(20-5))는 Bottom side 또는 Top side에 배치시킬 수 있다.
또한, 하나 이상의 프로세서(130)는 룰 정보에 기초하여 나머지 회로 소자(20-1, 20-2, ..., 20-n) 중 Top side에 배치 불가능한 회로 소자는 Bottom side에 배치시키며, Top/Bottom side 모두에 배치가 가능한 회로 소자는 Bottom side 또는 Top side에 배치시킬 수도 있음은 물론이다.
도 7은 본 개시의 일 실시 예에 따른 BGA 형태의 대표 회로 소자를 설명하기 위한 도면이다.
도 7은, 대표 회로 소자(10)가 BGA (Ball Grid Array) 형태인 경우를 상정하여 도시하였다.
도 7을 참조하면, BGA (Ball Grid Array) 형태는 다수의 핀을 포함하며, 핀이 패키지의 아래 면에 붙어있는 형태를 의미한다.
도 7에 도시된 바와 같이, BGA 형태의 직접 회로는, 다수의 핀을 포함하므로, 직접 회로 즉, 대표 회로 소자(10)를 기준으로 나머지 회로 소자(20-1, 20-2, ..., 20-n)를 배치시켜 PCB 설계하는 것이 아니라, 전자 장치의 일 기능에 따라 복수의 부분(Part)(또는, 블록(Block))으로 나누어 PCB 설계를 할 수 있다.
따라서, 하나 이상의 프로세서(130)는 대표 회로 소자(10)가 BGA 형태의 직접 회로이면, 도 7이 도시된 바와 같은 UI를 제공할 수 있다.
도 7에 도시된 UI를 참조하면, 복수의 전자 회로 정보 중 어느 하나를 선택할 수 있다.
여기서, 복수의 전자 회로 정보 각각은, BGA 형태의 직접 회로를 대표 회로 소자(10)로 하여 대표 회로 소자(10)와 연결된 복수의 회로 소자를 포함하며, 전자 장치의 일 부분(part)(또는, 전자 장치의 일 기능)을 도시한 전자 회로 정보일 수 있다.
도 7에 도시된 바와 같이 UI를 통해 PCB 설계하고자 하는 전자 회로 정보(1) 즉, 전자 장치의 일 부분(Part)가 선택되면, 하나 이상의 프로세서(130)는 선택된 전자 회로 정보(1)에 포함된 복수의 회로 소자와 BGA 형태의 직접 회로 간의 연결 관계를 제공할 수 있다.
예를 들어, 하나 이상의 프로세서(130)는 직접 회로에 포함된 복수의 핀 중에서 선택된 전자 회로 정보(1)에 포함된 복수의 회로 소자와 연결된 핀을 나머지 핀과 상이한 색상(또는, 패턴)으로 제공할 수 있다.
예를 들어, 도 7에 도시된 바와 같이, PCB 설계하고자 하는 전자 회로 정보(1)가 TCON Part이면, 직접 회로에 포함된 복수의 핀 중에서 전자 회로 정보(1)에 포함된 복수의 회로 소자와 연결된 핀을 나머지 핀과 상이한 색상(또는, 패턴)으로 제공할 수 있다.
도 8은 본 개시의 일 실시 예에 따른 BGA 형태의 대표 회로 소자를 설명하기 위한 도면이다.
도 8을 참조하면, 하나 이상의 프로세서(130)는 직접 회로에 포함된 복수의 핀 중에서 전자 회로 정보(1)에 포함된 복수의 회로 소자와 연결된 핀(30)은 나머지 핀과 상이한 패턴(예를 들어, 제1 패턴)(또는, 상이한 색상(예를 들어, 제1 색상))으로 제공할 수 있다.
따라서, PCB 설계 시에, 제1 패턴으로 제공된 핀이 다수 존재하는 영역에 인접하게 복수의 회로 소자를 배치시키면, 선택된 전자 회로 정보(1)에 포함된 복수의 회로 소자를, 직접 회로에 포함된 복수의 핀 중에서 복수의 회로 소자와 연결된 핀(30)에 근접하게 배치시킬 수 있다.
또한, 도 7에 도시된 UI에서 PCB 설계하고자 하는 전자 회로 정보(1)가 TCON Part가 아닌, 다른 Part(예를 들어, 통신 인터페이스 부분)이면, 하나 이상의 프로세서(130)는 직접 회로에 포함된 복수의 핀 중에서 도 8과는 상이한 핀을 제1 패턴으로 제공할 수 있다.
또한, 도 8을 참조하면, 하나 이상의 프로세서(130)는 BGA 형태의 직접 회로를 포함하는 PCB 설계 시에 BGA 형태의 직접 회로에 포함된 복수의 핀 각각을 타입에 따라 서로 다른 패턴(또는, 색상)으로 제공할 수 있다.
예를 들어, 하나 이상의 프로세서(130)는 BGA 형태의 직접 회로에 포함된 복수의 핀 중에서 선택된 전자 회로 정보(1)에 포함된 복수의 회로 소자와 연결된 핀은 제1 패턴(도 8의 30)(또는, 제1 색상)으로 제공할 수 있다.
또한, 하나 이상의 프로세서(130)는 BGA 형태의 직접 회로에 포함된 복수의 핀 중에서 선택된 전자 회로 정보(1) 외에, 타 전자 회로 정보(1')에 포함된 복수의 회로 소자와 신호 연결된 핀은 제2 패턴(도 8의 40)(또는, 제2 색상)으로 제공할 수 있다.
또한, 하나 이상의 프로세서(130)는 전원 관련 소자와 연결된 핀은 제3 패턴(도 8의 50)(또는, 제3 색상)으로 제공할 수 있다.
또한, 하나 이상의 프로세서(130)는 GND 핀은 제4 패턴(도 8의 60)(또는, 제4 색상)으로 제공할 수 있다. 다만, 패턴, 색상, 핀의 구분은 일 예시이며 이에 한정되지 않음은 물론이다.
일 예에 따라 PCB 설계 시에 BGA 형태의 직접 회로에 포함된 복수의 핀 각각이 선택된 전자 회로 정보(1)에 포함된 복수의 회로 소자와 연결된 핀인지, 타 전자 회로 정보(1')에 포함된 복수의 회로 소자와 연결된 핀인지, 또한, 전원 관련 소자와 연결된 핀인지 또는 GND 핀인지 시각적으로 식별 가능하므로, PCB 설계 시 설계자의 편의성이 증대될 수 있다.
또한, 하나 이상의 프로세서(130)는 대표 회로 소자(10)만 배치되면, 나머지 회로 소자(20-1, 20-2, ..., 20-n)는 자동으로 배치시키므로, 복수의 회로 소자의 개수가 증가하여도 수작업으로 회로 소자들을 배치시키지 않으므로 PCB 설계 시간이 단축 가능한 효과가 있다.
또한, 하나 이상의 프로세서(130)는 룰 정보에 기초하여 나머지 회로 소자 (20-1, 20-2, ..., 20-n)를 자동으로 배치시킬 수도 있고, 나머지 회로 소자(20-1, 20-2, ..., 20-n) 중 일부 회로 소자는 자동으로 회전(예를 들어, 90°)시킬 수도 있고, 나머지 회로 소자(20-1, 20-2, ..., 20-n) 중 일부 회로 소자는 top side 또는 bottom side에 배치시킬 수도 있으므로, PCB 설계 시 설계자의 편의성이 증대될 수 있다.
이어서, 하나 이상의 프로세서(130)는 복수의 회로 소자를 자동으로 배치시킨 후에, 복수의 회로 소자 중 어느 하나의 회로 소자가 선택되면, 선택된 회로 소자를 재배치하기 위한 UI를 디스플레이할 수 있다.
예를 들어, 하나 이상의 프로세서(130)는 복수의 회로 소자를 자동으로 배치시킨 후에, 복수의 회로 소자 중 대표 회로 소자(10)가 선택되면, 대표 회로 소자(10)를 재배치하기 위한 UI를 디스플레이할 수 있다. 이어서, 하나 이상의 프로세서(130)는 대표 회로 소자(10)가 재배치되면, 재배치된 대표 회로 소자(10)를 기준으로 나머지 회로 소자(20-1, 20-2, ..., 20-n)를 룰 정보에 기초하여 자동으로 배치시킬 수 있다. 다만, 이는 일 예시이며, 이어서, 하나 이상의 프로세서(130)는 대표 회로 소자(10)가 재배치되면, 대표 회로 소자(10)만 재배치시키고, 나머지 회로 소자(20-1, 20-2, ..., 20-n)는 재배치시키지 않을 수도 있음은 물론이다.
한편, 하나 이상의 프로세서(130)는 대표 회로 소자(10)를 기준으로 나머지 회로 소자(20-1, 20-2, ..., 20-n)를 룰 정보에 기초하여 배치시킨 후에, 복수의 회로 소자 각각에 대한 구체적이고 세밀한 배치가 가능하도록(즉, 설계자의 수작업에 따른 아트웍(artwork)이 가능하도록) UI를 제공할 수도 있다.
도 9는 본 개시의 일 실시 예에 따른 PCB 설계 장치의 제어 방법을 설명하기 위한 흐름도이다.
본 개시의 일 실시 예에 따른 PCB(Printed Circuit Board) 설계에 적용되는 룰(Rule) 정보를 포함하는 PCB 설계 장치의 제어 방법은, 우선, 전자 장치의 전자 회로 정보에 기초하여 전자 회로 정보에 포함된 복수의 회로 소자 간의 연결 정보를 식별한다(S910).
이어서, 복수의 회로 소자를 식별된 연결 정보에 따라 분류하여 적어도 하나의 그룹을 획득한다(S920).
이어서, 룰 정보에 기초하여 적어도 하나의 그룹에 포함된 회로 소자들 중 어느 하나의 회로 소자를 대표 회로 소자로 식별한다(S930).
이어서, 사용자 명령이 수신되면, 식별된 대표 회로 소자를 화면 내 사용자 명령에 대응되는 위치에 배치한다(S940).
이어서, 회로 소자들 중 대표 회로 소자를 제외한 나머지 회로 소자를 대표 회로 소자를 기준으로 인접하게 배치하여 디스플레이한다(S950).
일 예에 따른, 디스플레이하는 S950 단계는, 나머지 회로 소자 중 대표 회로 소자에 포함된 핀(pin)과 연결된 적어도 하나의 회로 소자를 식별하는 단계 및 식별된 대표 회로 소자가 배치되면, 식별된 적어도 하나의 회로 소자를 우선적으로 배치하는 단계를 포함할 수 있다.
여기서, 디스플레이하는 S950 단계는, 대표 회로 소자에 포함된 복수의 핀(pin) 각각에 연결된 적어도 하나의 회로 소자를 식별하는 단계 및 식별된 적어도 하나의 회로 소자를 복수의 핀 각각의 핀 번호에 기초하여 순차적으로 배치하는 단계를 포함할 수 있다.
일 예에 따른. 디스플레이하는 S950 단계는, 나머지 회로 소자 중 대표 회로 소자에 포함된 핀과 연결된 제1 회로 소자 및 제2 회로 소자가 식별되면, 전자 회로 정보에 포함된 깊이 정보에 기초하여 대표 회로 소자를 기준으로 제1 깊이에 대응되는 제1 회로 소자를 제2 깊이에 대응되는 제2 회로 소자보다 우선적으로 배치시키는 단계를 포함할 수 있다.
일 예에 따른, 대표 회로 소자를 식별하는 S930 단계는, 룰 정보에 기초하여 회로 소자들 중 IC(Integrated Circuit), 잭(Jack), 커넥터(Connector), 튜너(tuner) 중 적어도 하나를 대표 회로 소자로 식별하는 단계를 포함할 수 있다.
일 예에 따른, 디스플레이하는 S950 단계는, 식별된 대표 회로 소자가 배치되면, 룰 정보에 기초하여 나머지 회로 소자에 대한 우선 순위를 설정하는 단계 및 설정된 우선 순위에 따라 나머지 회로 소자를 대표 회로 소자를 기준으로 순차적으로 배치하는 단계를 포함할 수 있다.
여기서, 우선 순위를 설정하는 단계는, 룰 정보에 기초하여 나머지 회로 소자 중 전원 관련 소자 또는 크리스탈(Crystal) 소자에 대응되는 회로 소자를 최우선 순위로 설정하여 우선 순위를 설정하는 단계를 포함할 수 있다.
일 예에 따른, 디스플레이하는 S950 단계는, 사용자 설정에 따라 PCB의 Top 및 Bottom에 회로 소자의 배치가 가능하면, 룰 정보에 기초하여 나머지 회로 소자 중 Bottom에 배치 가능한 적어도 하나의 회로 소자를 식별하는 단계 및 식별된 적어도 하나의 회로 소자를 Bottom에 배치하는 단계를 포함할 수 있다.
일 예에 따른 제어 방법은, 식별된 대표 회로 소자가 BGA (ball grid array) 형태이면, 대표 회로 소자에 포함된 복수의 핀 중 나머지 회로 소자와 연결된 적어도 하나의 핀을 식별하는 단계 및 식별된 적어도 하나의 핀을 나머지 핀과 상이하게 디스플레이하는 단계를 더 포함할 수 있다.
일 예에 따른 제어 방법은, 나머지 회로 소자 중 어느 하나의 회로 소자가 선택되면, 선택된 회로 소자를 재배치하기 위한 UI(User Interface)를 디스플레이하는 단계를 더 포함할 수 있다.
다만, 본 개시의 다양한 실시 예들은 PCB 설계 장치 뿐 아니라, 다양한 유형의 모든 전자 장치에 적용될 수 있음은 물론이다.
한편, 이상에서 설명된 다양한 실시 예들은 소프트웨어(software), 하드웨어(hardware) 또는 이들의 조합을 이용하여 컴퓨터(computer) 또는 이와 유사한 장치로 읽을 수 있는 기록 매체 내에서 구현될 수 있다. 일부 경우에 있어 본 명세서에서 설명되는 실시 예들이 프로세서 자체로 구현될 수 있다. 소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능과 같은 실시 예들은 별도의 소프트웨어 모듈들로 구현될 수 있다. 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 동작을 수행할 수 있다.
한편, 상술한 본 개시의 다양한 실시 예들에 따른 로봇 장치의 프로세싱 동작을 수행하기 위한 컴퓨터 명령어(computer instructions)는 비일시적 컴퓨터 판독 가능 매체(non-transitory computer-readable medium) 에 저장될 수 있다. 이러한 비일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 명령어는 특정 기기의 프로세서에 의해 실행되었을 때 상술한 다양한 실시 예에 따른 전자 장치에서의 처리 동작을 특정 기기가 수행하도록 한다.
비일시적 컴퓨터 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 비일시적 컴퓨터 판독 가능 매체의 구체적인 예로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 있을 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시에 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (15)

  1. PCB(Printed Circuit Board) 설계 장치에 있어서,
    디스플레이;
    PCB 설계에 적용되는 룰(Rule) 정보가 저장된 메모리;
    전자 장치의 전자 회로 정보에 기초하여 상기 전자 회로 정보에 포함된 복수의 회로 소자 간의 연결 정보를 식별하고,
    상기 복수의 회로 소자를 상기 식별된 연결 정보에 따라 분류하여 적어도 하나의 그룹을 획득하고,
    상기 룰 정보에 기초하여 상기 적어도 하나의 그룹에 포함된 회로 소자들 중 어느 하나의 회로 소자를 대표 회로 소자로 식별하고,
    사용자 명령이 수신되면, 상기 식별된 대표 회로 소자를 상기 디스플레이의 화면 내 상기 사용자 명령에 대응되는 위치에 배치하고,
    상기 회로 소자들 중 상기 대표 회로 소자를 제외한 나머지 회로 소자를 상기 대표 회로 소자를 기준으로 인접하게 배치하여 디스플레이하도록 상기 디스플레이를 제어하는 하나 이상의 프로세서;를 포함하는 PCB 설계 장치.
  2. 제1항에 있어서,
    상기 하나 이상의 프로세서는,
    상기 나머지 회로 소자 중 상기 대표 회로 소자에 포함된 핀(pin)과 연결된 적어도 하나의 회로 소자를 식별하고,
    상기 식별된 대표 회로 소자가 배치되면, 상기 식별된 적어도 하나의 회로 소자를 우선적으로 배치하는, PCB 설계 장치.
  3. 제2항에 있어서,
    상기 하나 이상의 프로세서는,
    상기 대표 회로 소자에 포함된 복수의 핀(pin) 각각에 연결된 상기 적어도 하나의 회로 소자를 식별하고,
    상기 식별된 적어도 하나의 회로 소자를 상기 복수의 핀 각각의 핀 번호에 기초하여 순차적으로 배치하는, PCB 설계 장치.
  4. 제1항에 있어서,
    상기 하나 이상의 프로세서는,
    상기 나머지 회로 소자 중 상기 대표 회로 소자에 포함된 핀(pin)과 연결된 제1 회로 소자 및 제2 회로 소자가 식별되면, 상기 전자 회로 정보에 포함된 깊이 정보에 기초하여 상기 대표 회로 소자를 기준으로 제1 깊이에 대응되는 상기 제1 회로 소자를 제2 깊이에 대응되는 상기 제2 회로 소자보다 우선적으로 배치하는, PCB 설계 장치.
  5. 제1항에 있어서,
    상기 하나 이상의 프로세서는,
    상기 룰 정보에 기초하여 상기 회로 소자들 중 IC(Integrated Circuit), 잭(Jack), 커넥터(Connector), 튜너(tuner) 중 적어도 하나를 상기 대표 회로 소자로 식별하는, PCB 설계 장치.
  6. 제1항에 있어서,
    상기 하나 이상의 프로세서는,
    상기 식별된 대표 회로 소자가 배치되면, 상기 룰 정보에 기초하여 상기 나머지 회로 소자에 대한 우선 순위를 설정하고,
    상기 설정된 우선 순위에 따라 상기 나머지 회로 소자를 상기 대표 회로 소자를 기준으로 순차적으로 배치하는, PCB 설계 장치.
  7. 제6항에 있어서,
    상기 하나 이상의 프로세서는,
    상기 룰 정보에 기초하여 상기 나머지 회로 소자 중 전원 관련 소자 또는 크리스탈(Crystal) 소자에 대응되는 회로 소자를 최우선 순위로 설정하여 상기 우선 순위를 설정하는, PCB 설계 장치.
  8. 제1항에 있어서,
    상기 하나 이상의 프로세서는,
    사용자 설정에 따라 PCB의 Top 및 Bottom에 회로 소자의 배치가 가능하면, 상기 룰 정보에 기초하여 상기 나머지 회로 소자 중 상기 Bottom에 배치 가능한 적어도 하나의 회로 소자를 식별하고,
    상기 식별된 적어도 하나의 회로 소자를 상기 Bottom에 배치하는, PCB 설계 장치.
  9. 제1항에 있어서,
    상기 하나 이상의 프로세서는,
    상기 식별된 대표 회로 소자가 BGA (ball grid array) 형태이면, 상기 대표 회로 소자에 포함된 복수의 핀 중 상기 나머지 회로 소자와 연결된 적어도 하나의 핀을 식별하고,
    상기 식별된 적어도 하나의 핀을 나머지 핀과 상이하게 디스플레이하는, PCB 설계 장치.
  10. 제1항에 있어서,
    상기 하나 이상의 프로세서는,
    상기 나머지 회로 소자 중 어느 하나의 회로 소자가 선택되면, 상기 선택된 회로 소자를 재배치하기 위한 UI(User Interface)를 디스플레이하는, PCB 설계 장치.
  11. PCB(Printed Circuit Board) 설계에 적용되는 룰(Rule) 정보를 포함하는 PCB 설계 장치의 제어 방법에 있어서,
    전자 장치의 전자 회로 정보에 기초하여 상기 전자 회로 정보에 포함된 복수의 회로 소자 간의 연결 정보를 식별하는 단계;
    상기 복수의 회로 소자를 상기 식별된 연결 정보에 따라 분류하여 적어도 하나의 그룹을 획득하는 단계;
    상기 룰 정보에 기초하여 상기 적어도 하나의 그룹에 포함된 회로 소자들 중 어느 하나의 회로 소자를 대표 회로 소자로 식별하는 단계;
    사용자 명령이 수신되면, 상기 식별된 대표 회로 소자를 화면 내 상기 사용자 명령에 대응되는 위치에 배치하는 단계; 및
    상기 회로 소자들 중 상기 대표 회로 소자를 제외한 나머지 회로 소자를 상기 대표 회로 소자를 기준으로 인접하게 배치하여 디스플레이하는 단계;를 포함하는 제어 방법.
  12. 제11항에 있어서,
    상기 디스플레이하는 단계는,
    상기 나머지 회로 소자 중 상기 대표 회로 소자에 포함된 핀(pin)과 연결된 적어도 하나의 회로 소자를 식별하는 단계; 및
    상기 식별된 대표 회로 소자가 배치되면, 상기 식별된 적어도 하나의 회로 소자를 우선적으로 배치하는 단계;를 포함하는, 제어 방법.
  13. 제12항에 있어서,
    상기 디스플레이하는 단계는,
    상기 대표 회로 소자에 포함된 복수의 핀(pin) 각각에 연결된 상기 적어도 하나의 회로 소자를 식별하는 단계; 및
    상기 식별된 적어도 하나의 회로 소자를 상기 복수의 핀 각각의 핀 번호에 기초하여 순차적으로 배치하는 단계;를 포함하는, 제어 방법.
  14. 제11항에 있어서,
    상기 디스플레이하는 단계는,
    상기 나머지 회로 소자 중 상기 대표 회로 소자에 포함된 핀과 연결된 제1 회로 소자 및 제2 회로 소자가 식별되면, 상기 전자 회로 정보에 포함된 깊이 정보에 기초하여 상기 대표 회로 소자를 기준으로 제1 깊이에 대응되는 상기 제1 회로 소자를 제2 깊이에 대응되는 상기 제2 회로 소자보다 우선적으로 배치시키는 단계;를 포함하는, 제어 방법.
  15. 제13항에 있어서,
    상기 대표 회로 소자를 식별하는 단계는,
    상기 룰 정보에 기초하여 상기 회로 소자들 중 IC(Integrated Circuit), 잭(Jack), 커넥터(Connector), 튜너(tuner) 중 적어도 하나를 상기 대표 회로 소자로 식별하는 단계;를 포함하는, 제어 방법.
PCT/KR2023/012726 2022-10-11 2023-08-28 룰 정보를 이용하는 pcb 설계 장치 및 그 제어 방법 WO2024080545A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220130062A KR20240050182A (ko) 2022-10-11 2022-10-11 룰 정보를 이용하는 pcb 설계 장치 및 그 제어 방법
KR10-2022-0130062 2022-10-11

Publications (1)

Publication Number Publication Date
WO2024080545A1 true WO2024080545A1 (ko) 2024-04-18

Family

ID=90669360

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/012726 WO2024080545A1 (ko) 2022-10-11 2023-08-28 룰 정보를 이용하는 pcb 설계 장치 및 그 제어 방법

Country Status (2)

Country Link
KR (1) KR20240050182A (ko)
WO (1) WO2024080545A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080067861A (ko) * 2007-01-17 2008-07-22 삼성전자주식회사 인쇄회로기판의 설계 방법 및 장치와 그 시스템
US20130198708A1 (en) * 2012-01-31 2013-08-01 Mentor Graphics Corporation Placement and Area Adjustment for Hierarchical Groups in Printed Circuit Board Design
KR20160102671A (ko) * 2015-02-23 2016-08-31 엘에스산전 주식회사 인쇄회로기판 설계 장치
KR101797980B1 (ko) * 2016-05-31 2017-11-15 (주)폴리오그 부품 변경 검증 및 이력 관리를 위한 사용자 인터페이스 생성장치 및 방법
US20200184034A1 (en) * 2018-12-11 2020-06-11 International Business Machines Corporation Printed circuit board design

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080067861A (ko) * 2007-01-17 2008-07-22 삼성전자주식회사 인쇄회로기판의 설계 방법 및 장치와 그 시스템
US20130198708A1 (en) * 2012-01-31 2013-08-01 Mentor Graphics Corporation Placement and Area Adjustment for Hierarchical Groups in Printed Circuit Board Design
KR20160102671A (ko) * 2015-02-23 2016-08-31 엘에스산전 주식회사 인쇄회로기판 설계 장치
KR101797980B1 (ko) * 2016-05-31 2017-11-15 (주)폴리오그 부품 변경 검증 및 이력 관리를 위한 사용자 인터페이스 생성장치 및 방법
US20200184034A1 (en) * 2018-12-11 2020-06-11 International Business Machines Corporation Printed circuit board design

Also Published As

Publication number Publication date
KR20240050182A (ko) 2024-04-18

Similar Documents

Publication Publication Date Title
WO2020085666A1 (en) Electronic device and control method thereof
WO2019199139A1 (ko) 표시 영역에 의해 둘러싸인 홀 영역을 우회하는 복수의 배선들을 포함하는 디스플레이 및 이를 포함하는 전자 장치
WO2015178541A1 (en) Display device and method for controlling the same
WO2016047860A9 (en) Foldable display device displaying stored image by folding or unfolding action and method of therefor
WO2015030303A1 (en) Portable device displaying augmented reality image and method of controlling therefor
WO2019172677A1 (en) Electronic device for compensating color of display
EP3622368A1 (en) Electronic device including inactive area
WO2019098670A1 (en) Electronic device for operating applications
WO2020062554A1 (zh) 存储器的数据读取方法、显示装置及计算机可读存储介质
WO2021010551A1 (en) Electronic apparatus and controlling method thereof
WO2015115700A1 (en) Portable device including a flip cover and method of controlling therefor
EP3743944A1 (en) Led display and electronic device having same
WO2019160347A1 (ko) 터치 입력 처리 방법 및 이를 지원하는 전자 장치
WO2020060130A1 (en) Display apparatus and control method thereof
WO2019125001A1 (ko) 이미지의 특성에 기반하여 픽셀의 소스 구동을 제어하기 위한 전자 장치 및 전자 장치를 이용한 영상 출력 방법
WO2024080545A1 (ko) 룰 정보를 이용하는 pcb 설계 장치 및 그 제어 방법
WO2021096091A1 (en) Electronic apparatus and control method thereof
WO2024123162A1 (ko) 디바이스 테스트 지그 및 디바이스 테스트 시스템
WO2020032541A1 (en) Method for processing incoming call and electronic device for supporting the same
WO2022030890A1 (ko) 다중 윈도우 이미지 캡쳐 방법 및 이를 위한 전자 장치
WO2021002724A1 (en) Electronic apparatus and control method thereof
WO2018066852A1 (ko) 기판 검사장치 및 이를 이용한 기판의 왜곡 보상 방법
WO2017099557A2 (ko) 3d 가상 장면의 조도를 결정하는 방법 및 장치
WO2015068971A1 (ko) 기판 검사 시의 측정영역 보상 방법
WO2024128532A1 (ko) 허브 기기 및 그의 데이터 전송 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23877475

Country of ref document: EP

Kind code of ref document: A1