JP6110447B2 - プリント回路基板の設計装置及びその動作方法 - Google Patents
プリント回路基板の設計装置及びその動作方法 Download PDFInfo
- Publication number
- JP6110447B2 JP6110447B2 JP2015159900A JP2015159900A JP6110447B2 JP 6110447 B2 JP6110447 B2 JP 6110447B2 JP 2015159900 A JP2015159900 A JP 2015159900A JP 2015159900 A JP2015159900 A JP 2015159900A JP 6110447 B2 JP6110447 B2 JP 6110447B2
- Authority
- JP
- Japan
- Prior art keywords
- pcb
- emi
- electronic device
- design apparatus
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
Description
Claims (8)
- 電子装置のプリント回路基板(PCB)を設計するPCB設計装置であって、
回路設計情報を受信する通信部と、
前記回路設計情報に基づいてPCBパターン又は前記電子装置に含まれる部品配置に対するユーザ入力を受信するユーザ入力部と、
前記ユーザ入力に基づいて電子雑音(EMI)をシミュレーションし、前記シミュレーションの結果に基づいてEMIの発生を抑制する前記PCBの設計変更を提示する制御部と、
を含み、
前記制御部は、前記電子装置に含まれる部品間の距離調整、接地の変更及び現在使用中の部品を代替する他の部品の提示のうち少なくともいずれか一つに基づいてEMIの発生を抑制する前記PCBの設計変更を提示する、PCB設計装置。 - 前記制御部は、周波数の漸進的な変化、前記PCBの共振周波数及び直流電圧降下のうち少なくともいずれか一つに基づいて前記シミュレーションを行う、請求項1に記載のPCB設計装置。
- 前記シミュレーションの結果をEMI値に応じて色を変えて表示する表示部を更に含む、請求項1又は2に記載のPCB設計装置。
- 前記制御部は、前記電子装置に含まれる部品の種類、前記電子装置が含む部品の物質、前記電子装置に含まれる部品の寄生成分及び磁気共鳴スピンに基づいて前記シミュレーションを行う、請求項1〜3のいずれか一項に記載のPCB設計装置。
- 電子装置のプリント回路基板(PCB)を設計するPCB設計装置の動作方法であって、
回路設計情報を受信するステップと、
前記回路設計情報に基づいてPCBパターン又は前記電子装置に含まれる部品の配置に対するユーザ入力を受信するステップと、
前記ユーザ入力に基づいて電子雑音(EMI)をシミュレーションするステップと、
前記シミュレーションの結果に基づいてEMIの発生を抑制する前記PCBの設計変更を提示するステップと、
を含み、
前記PCBの設計変更を提示するステップは、前記電子装置に含まれる部品間の距離調整、接地の変更及び現在使用中の部品を代替する他の部品の提示のうち少なくともいずれか一つに基づいてEMIの発生を抑制する前記PCBの設計変更を提示するステップを含む、動作方法。 - 前記EMIをシミュレーションするステップは、周波数の漸進的な変化、前記PCBの共振周波数及び直流電圧降下のうち少なくともいずれか一つに基づいてシミュレーションを行うステップを含む、請求項5に記載の動作方法。
- 前記シミュレーションの結果をEMI値に応じて色相を変えて表示するステップを更に含む、請求項5又は6に記載の動作方法。
- 前記EMIをシミュレーションするステップは、前記電子装置に含まれる部品の種類、前記電子装置に含まれる部品の物質、前記電子装置に含まれる部品の寄生成分及び磁気共鳴スピンに基づいてシミュレーションを行うステップを含む、請求項5〜7のいずれか一項に記載の動作方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2015-0025027 | 2015-02-23 | ||
KR1020150025027A KR20160102671A (ko) | 2015-02-23 | 2015-02-23 | 인쇄회로기판 설계 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016157413A JP2016157413A (ja) | 2016-09-01 |
JP6110447B2 true JP6110447B2 (ja) | 2017-04-05 |
Family
ID=53673853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015159900A Expired - Fee Related JP6110447B2 (ja) | 2015-02-23 | 2015-08-13 | プリント回路基板の設計装置及びその動作方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20160246914A1 (ja) |
EP (1) | EP3059685A1 (ja) |
JP (1) | JP6110447B2 (ja) |
KR (1) | KR20160102671A (ja) |
CN (1) | CN105916300A (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107271881A (zh) * | 2017-06-07 | 2017-10-20 | 北京交通大学 | 一种用于印刷电路板的emc二维扫描成像系统 |
KR102001075B1 (ko) * | 2017-10-24 | 2019-07-18 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
CN109446600A (zh) * | 2018-10-12 | 2019-03-08 | 上海望友信息科技有限公司 | 3d仿真数据的生成方法、系统、计算机存储介质及设备 |
KR102010545B1 (ko) * | 2019-07-05 | 2019-08-13 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
KR102010541B1 (ko) * | 2019-07-05 | 2019-08-13 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
KR102010546B1 (ko) * | 2019-07-05 | 2019-08-13 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
KR102010547B1 (ko) * | 2019-07-05 | 2019-08-13 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
KR102010544B1 (ko) * | 2019-07-05 | 2019-08-13 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
KR102010549B1 (ko) * | 2019-07-05 | 2019-08-13 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
KR102010543B1 (ko) * | 2019-07-05 | 2019-08-13 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
KR102010542B1 (ko) * | 2019-07-05 | 2019-08-13 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
KR102010548B1 (ko) * | 2019-07-05 | 2019-08-13 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
KR102010540B1 (ko) * | 2019-07-05 | 2019-08-13 | 주식회사 경신 | 스마트 정션 박스의 정전기 방전 데미지 예측 시뮬레이션 장치 |
KR102324874B1 (ko) * | 2020-01-02 | 2021-11-11 | 주식회사 경신 | 고전압 정션 블록의 emi 차폐 성능 시뮬레이션 장치 및 방법 |
US11354477B1 (en) * | 2021-01-25 | 2022-06-07 | Cadence Design Systems, Inc. | System and method for performance estimation for electronic designs using subcircuit matching and data-reuse |
CN114186528A (zh) * | 2021-12-06 | 2022-03-15 | 成都华大九天科技有限公司 | 一种大规模阵列电路的IRDrop模拟方法 |
KR20240050182A (ko) * | 2022-10-11 | 2024-04-18 | 삼성전자주식회사 | 룰 정보를 이용하는 pcb 설계 장치 및 그 제어 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07262241A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント板実装設計システム及び方法 |
JP4427115B2 (ja) * | 1998-12-04 | 2010-03-03 | 株式会社東芝 | 半導体装置のノイズ解析装置 |
JP2002222230A (ja) * | 2000-11-27 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 不要輻射最適化方法および不要輻射解析方法 |
JP2005100171A (ja) * | 2003-09-25 | 2005-04-14 | Sharp Corp | 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体 |
JP4558613B2 (ja) * | 2005-09-02 | 2010-10-06 | パナソニック株式会社 | 回路基板の設計支援装置、回路基板の設計方法、及びノイズ解析プログラム |
US7957150B2 (en) * | 2008-02-21 | 2011-06-07 | Hitachi, Ltd. | Support method and apparatus for printed circuit board |
US20140039864A1 (en) * | 2011-04-21 | 2014-02-06 | Freescale Semiconductor, Inc. | Method, computer program product, and apparatus for simulating electromagnetic immunity of an electronic device |
JP6044538B2 (ja) * | 2011-07-29 | 2016-12-14 | 日本電気株式会社 | プリント基板設計システム、及びプリント基板設計方法 |
JP6323333B2 (ja) * | 2012-09-27 | 2018-05-16 | 日本電気株式会社 | 基板設計方法及び設計装置 |
JP2014170575A (ja) * | 2014-04-28 | 2014-09-18 | Fujitsu Ltd | 回路設計装置および回路設計プログラム |
-
2015
- 2015-02-23 KR KR1020150025027A patent/KR20160102671A/ko active Search and Examination
- 2015-07-07 US US14/793,511 patent/US20160246914A1/en not_active Abandoned
- 2015-07-20 EP EP15177524.4A patent/EP3059685A1/en not_active Withdrawn
- 2015-08-13 JP JP2015159900A patent/JP6110447B2/ja not_active Expired - Fee Related
- 2015-09-30 CN CN201510640135.9A patent/CN105916300A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20160102671A (ko) | 2016-08-31 |
JP2016157413A (ja) | 2016-09-01 |
CN105916300A (zh) | 2016-08-31 |
US20160246914A1 (en) | 2016-08-25 |
EP3059685A1 (en) | 2016-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6110447B2 (ja) | プリント回路基板の設計装置及びその動作方法 | |
Wu et al. | Overview of signal integrity and EMC design technologies on PCB: Fundamentals and latest progress | |
US6598208B2 (en) | Design and assisting system and method using electromagnetic position | |
KR101610724B1 (ko) | 반도체 레벨의 emi 허용 레벨 추정을 위한 시뮬레이션 장치 및 방법 | |
US20130106434A1 (en) | Electrostatic field interference testing apparatus and method using the same | |
CN103149388A (zh) | 集成电路测试连接装置和方法 | |
US8935644B2 (en) | Printed substrate design system, and printed substrate design method | |
WO2000052606A1 (fr) | Appareil de conception de cartes imprimees | |
US9342649B2 (en) | Rule check system, method, and non-transitory computer readable medium storing presentation program | |
US9317638B1 (en) | Polymorphic circuit simulation system | |
CN105552498B (zh) | 可挠式传输装置及通信装置 | |
US8568149B1 (en) | Connector block for coaxial connectors | |
CN207909669U (zh) | 变压器及使用其的电源装置 | |
CN105301516A (zh) | 一种便于bga芯片电源测试治具和方法 | |
KR102400978B1 (ko) | 전원공급장치용 회로 기판, 이를 포함하는 전자 장치 및 인덕터 소자 | |
JP2004157889A (ja) | 電子回路特性解析コンピュータプログラム及び特性解析方法 | |
JP4786732B2 (ja) | 設計支援装置および設計支援方法 | |
CN206164966U (zh) | 具有角线的pcb板 | |
Caniggia et al. | Filter and Grounding Solutions for Limiting Radiated Emission of a PCB with an Attached UTP Cable | |
KR20150028051A (ko) | 칩 마운터 운영 방법 | |
JP6528761B2 (ja) | 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 | |
KR100903681B1 (ko) | 전원단 회로, 전원단 회로 설계장치 및 방법 | |
Yan | PCB Design for EMC Testing | |
WO2014005352A1 (zh) | 一种电子负载机 | |
US8503176B2 (en) | Fan system with switching module connecting PWM device and fan |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6110447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |