JP2004157889A - 電子回路特性解析コンピュータプログラム及び特性解析方法 - Google Patents
電子回路特性解析コンピュータプログラム及び特性解析方法 Download PDFInfo
- Publication number
- JP2004157889A JP2004157889A JP2002324661A JP2002324661A JP2004157889A JP 2004157889 A JP2004157889 A JP 2004157889A JP 2002324661 A JP2002324661 A JP 2002324661A JP 2002324661 A JP2002324661 A JP 2002324661A JP 2004157889 A JP2004157889 A JP 2004157889A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- value
- internal
- supply system
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】電圧の異なる複数の電源で駆動し、かつ複数の電源−グランドピンを有するＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルを提供する。
【解決手段】電圧の異なる複数の電源で駆動するＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルにおいて、各電源毎に内部インピーダンスと電流源の並列接続からなる回路を有し、かつ各電源における内部インピーダンスがそれぞれ相互インピーダンスで結合していることを特徴とするＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデル。
【効果】これまで困難であった、電圧の異なる複数の電源で駆動、または複数の電源−グランドピンを有するＬＳＩに対して高精度なＥＭＣ／ＥＭＩシミュレーション用モデル化が可能なため、このＬＳＩを搭載した電子機器のＥＭＣ／ＥＭＩシミュレーションを高精度に行うことが出来る。
【選択図】 図１
【解決手段】電圧の異なる複数の電源で駆動するＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルにおいて、各電源毎に内部インピーダンスと電流源の並列接続からなる回路を有し、かつ各電源における内部インピーダンスがそれぞれ相互インピーダンスで結合していることを特徴とするＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデル。
【効果】これまで困難であった、電圧の異なる複数の電源で駆動、または複数の電源−グランドピンを有するＬＳＩに対して高精度なＥＭＣ／ＥＭＩシミュレーション用モデル化が可能なため、このＬＳＩを搭載した電子機器のＥＭＣ／ＥＭＩシミュレーションを高精度に行うことが出来る。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器のＥＭＣ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ）／ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）シミュレーション技術において、ノイズの発生源としてのＬＳＩモデルおよびその導出法に関するものである。
【０００２】
【従来の技術】
近年、ＬＳＩ（大規模集積回路）の高速化に伴い、これを搭載した電子機器からの不要電磁放射による他の電子機器への障害（ＥＭＣ／ＥＭＩ）が課題となっている。電子機器からの不要電磁放射の主因として、ＬＳＩ内部回路の高速スイッチング動作で発生する高周波電流が考えられる。この高周波電流によりＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：プリント回路基板）の電源−グランド層が励振され共振を起こすことや、ＰＣＢへ伝播した高周波電流がさらにケーブルへと伝播し、このケーブルがアンテナとなることで不要電磁放射が発生する。電子機器からの不要電磁放射低減のためには、設計段階で不要電磁放射対策を考慮することが重要となる。これには、ＥＭＣ／ＥＭＩシミュレーション技術により製品完成後の不要電磁放射レベルを予測評価することが非常に有効となる。
【０００３】
電子機器設計に用いるＥＭＣ／ＥＭＩシミュレーションでは、高周波電流発生源であるＬＳＩ、およびＬＳＩが実装されるプリント回路基板、このプリント回路基板上に実装されるコンデンサやダイオード等部品を高精度にモデル化する技術が重要となる。このなかで、ＬＳＩモデルに関しては、これまで様々なモデルが考案され使用されている。例えば、特開２０００−１３７７４２号公報や特開２００１−２２２５７３号公報などがある。
【０００４】
【特許文献１】
特開２０００−１３７７４２号公報
【特許文献２】
特開２００１−２２２５７３号公報
【０００５】
【発明が解決しようとする課題】
低消費電力化の目的で、５Ｖや３．３Ｖ，１．８Ｖといった電圧の異なる複数の電源で駆動し、かつ複数の電源−グランドピンを有するＬＳＩが開発されている。しかし、これまで考案されてきたＥＭＣ／ＥＭＩシミュレーション用ＬＳＩモデルでは、電圧の等しい１つの電源にしか対応していない。さらに、ＬＳＩの各電源ピンで異なる高周波電流レベルを再現することが出来ない。
【０００６】
そこで、本発明の目的は、電圧の異なる複数の電源で駆動するＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルを提供することである。さらに、ＬＳＩの各電源ピン毎に異なる高周波電流レベルを高精度に再現するＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルを提供することである。
【０００７】
【課題を解決するための手段】
本発明の一つの特徴は、電子回路特性解析コンピュータプログラムを、電源端子を有する複数の電源系に対する各電源系の内部インピーダンス値が入力され、各電源系間の相互インピーダンス値が入力され、入力された内部インピーダンス値及び相互インピーダンス値に基づいて前記各電源端子における周波数毎の電流値を計算により導出した各電源端子における周波数毎の電流値を表示するものとする。
【０００８】
また、本発明の他の特徴は、電子回路特性解析コンピュータプログラムを、電源端子を有する複数の電源系に対する各電源系の内部インピーダンス値及び電流源のスペクトル値が入力され、各電源系間の相互インピーダンス値が入力され、入力された内部インピーダンス値，電流源のスペクトル値及び相互インピーダンス値に基づいて前記各電源端子における周波数毎の電流値を計算により導出し、導出した各電源端子における周波数毎の電流値を表示するものとする。
【０００９】
さらに、本発明のその他の特徴は本願特許請求の範囲に記載の通りです。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。まず、本発明第一の原理を説明する。図１に、第一の実施形態に基づくＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルを示す。図１のモデルは、電源系１１における電源ピン１１ａ、および内部インピーダンス１１ｃ，内部電流源１１ｄを有する。電源系１２に対しても、電源ピン１２ａ、および内部インピーダンス１２ｃ，内部電流源１２ｄを有する。電源系１３に対して、電源ピン１３ａ、および内部インピーダンス１３ｃ，内部電流源１３ｄを有する。電源系１４に対しても、電源ピン１４ａ、および内部インピーダンス１４ｃ，内部電流源１４ｄを有する。また、各電源系で共通のグランドピン１５を有する。さらに、電源系１１に対する内部インピーダンス１１ｃは、電源系１２，電源系１３，電源系１４に対する内部インピーダンス１２ｃ，１３ｃ，１４ｃとそれぞれ相互インピーダンス１１２ｃ，１１３ｃ，１１４ｃで結合している。同様に、電源系１２に対する内部インピーダンス１２ｃは、電源系１３，電源系１４に対する内部インピーダンス１３ｃ，１４ｃとそれぞれ相互インピーダンス１２３ｃ，１２４ｃで結合している。同様に、電源系１３に対する内部インピーダンス１３ｃは、電源系１４に対する内部インピーダンス１４ｃと相互インピーダンス１３４ｃで結合している。ここで、ＬＳＩを駆動する各電源系１１，１２，１３，…，１４は全て電圧が異なる。このように、本発明第１の実施例は、ＬＳＩを駆動するための電圧の異なる各電源毎に内部インピーダンスと電流源の並列接続からなる回路を有し、かつ各電源における内部インピーダンスがそれぞれ相互インピーダンスで結合した構成となっている。
【００１１】
ここで、実際のＬＳＩに対するＥＭＣ／ＥＭＩシミュレーション用モデルの導出法と、導出したモデルの精度検証を行う。まず。ＬＳＩのＥＭＣ／ＥＭＩシミュレーションモデル導出法について説明する。図２に、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐｉｔｃｈ ）パッケージに封止されたＬＳＩ２０を示す。このＬＳＩは、信号入出力用電源ピン２１，内部演算用電源ピン２２、およびグランドピン２４，２５，２６を有する。このとき、信号入出力用電源ピン２１は５．０Ｖ の、内部演算用電源ピン２２は３．０Ｖ の電圧がそれぞれ供給される。ＬＳＩのモデル化に際して、まずネットワークアナライザ３０によりＬＳＩの各電源間におけるＳパラメータを測定する。Ｓパラメータ測定においては、ＱＦＰパッケージに封止されたＬＳＩを評価基板に実装して測定する。このＳパラメータ測定における測定系の近似的な等価回路を図３に示す。図３に示す通り、ＬＳＩのグランドピン２４，２５，２６を全て評価基板のグランド３１に接続する。また、Ｓパラメータ測定のポート１におけるシグナル端子３２を信号入出力用電源ピン２１と接続し、ポート１におけるグランド端子３３を評価基板グランド３１と接続する。また、Ｓパラメータ測定のポート２におけるシグナル端子３４を内部演算用電源ピン２２と接続し、ポート２におけるグランド端子３５を評価基板グランド３１と接続する。このようにしてＬＳＩのＳパラメータを測定した。この結果を図４に示す。さらに、このＳパラメータを式１によりインピーダンスパラメータに変換する。
【００１２】
【数１】
【００１３】
この結果を図５に示す。図５のインピーダンスパラメータでは、Ｚ１１はポート１、すなわちＬＳＩの信号用電源ピンと評価基板グランド間における入力インピーダンスとなる。同様に、Ｚ２２は内部演算用電源ピンと評価基板グランド間における入力インピーダンスとなる。さらに、Ｚ１２は、信号用電源ピンと評価基板グランド間における入力インピーダンスＺ１１と、内部演算用電源ピンと評価基板グランド間における入力インピーダンスＺ２２との間の相互インピーダンスとなる。Ｚ１１のグラフより、低周波領域（＜３０ＭＨｚ）では、インピーダンスは容量成分が支配的であり、グラフの傾きより容量の値は９００ｐＦである。また、Ｚ１１グラフ３０ＭＨｚ近傍では、インピーダンスは抵抗が支配的となり、その値は６００ｍΩである。さらに、Ｚ１１グラフの高周波域（＞３０ＭＨｚ）では、インダクタンス成分が支配的となり、その値は９．２ｎＨ である。同様に、Ｚ２２のグラフより、低周波領域（＜３０ＭＨｚ）では、インピーダンスは容量成分が支配的であり、グラフの傾きより容量の値は４４００ｐＦである。また、Ｚ２２グラフ３０ＭＨｚ近傍では、インピーダンスは抵抗が支配的となり、その値は１３００ｍΩである。さらに、Ｚ２２グラフの高周波域（＞３０ＭＨｚ）では、インダクタンス成分が支配的となり、その値は９．０ｎＨ である。一方で、Ｚ１１とＺ２２との相互インピーダンスであるＺ１２のグラフでは、低周波域（＜３０ＭＨｚ）では容量成分が支配的であり、その値は４００ｐＦである。さらにＺ１２グラフの高周波域（＞３０ＭＨｚ）ではインダクタンス成分が支配的であり、その値は１．２ｎＨ となる。これらの値をまとめ表１に示す。Ｚ１２グラフの高周波域におけるインダクタンス成分は、Ｚ１１とＺ２２の各インダクタンスにおける相互インダクタンスであり、これらインダクタンスはＱＦＰパッケージのリードフレームに起因する。また、Ｚ１２グラフの低周波領域における容量成分は、Ｚ１１とＺ２２の各容量における相互容量であり、これら容量はチップ内部の寄生容量に起因する。以上より、パッケージリードフレームのインダクタンス成分を考慮したＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルは図６となる。図６において、信号入出力用電源における内部インピーダンスと電流源はＣ１１とＲ１１の直列接続、およびＩ１１である。内部演算用電源における内部インピーダンスと電流源はＣ２２とＲ２２の直列接続、およびＩ２２である。また、信号入出力用電源における内部インピーダンスと内部演算用電源における内部インピーダンスとの相互容量はＣ１２である。さらに、信号入出力用電源ピン２１のリードフレームインダクタンスはＬ１１であり、内部演算用電源ピン２２のリードフレームインダクタンスはＬ２２であり、Ｌ１１とＬ２２との相互インダクタンスがＭ１２となる。図６の各パラメータは表１の値となる。
【００１４】
【表１】
【００１５】
次に、図６において、ＬＳＩモデルの各内部インピーダンスに並列に接続される電流源Ｉ１１およびＩ２２のスペクトルを導出する。この電流スペクトル導出では、ＱＦＰパッケージに封止されたＬＳＩを評価基板に実装し、ＬＳＩ駆動時の各電源における電流スペクトル測定値を用いる。信号入出力用電源の電流スペクトル測定時の近似的な等価回路を図７に示す。図７に示すように、ＬＳＩの各グランドピン２４，２５，２６は評価基板のグランド７０に接続される。信号入出力用電源ピン２１へ電力を供給する配線７１には、高周波電流が電池７２へ流れ込むのをカットするためのインダクタ７３が実装される。同じく、内部演算用系電源ピン２２へ電力を供給する配線７４には、高周波電流が電池７５へ流れ込むのをカットするためのインダクタ７６が実装される。このとき、信号入出力用電源ピン２１と実装基板グランド７０との間に電流計７７を接続し、ＬＳＩ駆動時に信号入出力用電源ピン２１から流れ出る高周波電流を測定する。測定した信号入出力用電源ピン２１から流れ出る電流スペクトルを図８に示す。次に、内部演算用電源の電流スペクトル測定時の近似的な等価回路を図９に示す。図９に示すように、ＬＳＩの各グランドピン２３，２４，２５は評価基板のグランド９０に接続される。信号入出力用電源ピン２１へ電力を供給する配線９１には、高周波電流が電池９２へ流れ込むのをカットするためのインダクタ９３が実装される。同じく、内部演算用系電源ピン２２へ電力を供給する配線９４には、高周波電流が電池９５へ流れ込むのをカットするためのインダクタ９６が実装される。このとき、内部演算用電源ピン２２と実装基板グランド９０のと間に電流計を接続し、ＬＳＩ駆動時に内部演算用電源ピン２２から流れ出る高周波電流を測定する。測定した内部演算用電源ピン２２から流れ出る電流スペクトルを図１０に示す。最後に、測定した電流スペクトルからＬＳＩモデルの各内部インピーダンスに並列に接続される電流源Ｉ１１，Ｉ２２の各スペクトルを求める。これには、先に導出した、図６に示すＬＳＩモデルの各インピーダンスパラメータを元に、各電流源位置から各電流測定位置での電流減衰率を算出し、この逆数を測定した各電流スペクトルに掛け合わせることで、各電流源Ｉ１１，Ｉ２２のスペクトルを導出する。このようにして導出した、信号入出力用電源の内部電流源Ｉ１１のスペクトルを図１１に、内部演算用電源の内部電流源Ｉ２２のスペクトルを図１２に示す。
【００１６】
ここで、作成したＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルの精度を検証する。精度の検証には、評価基盤を用いた測定結果と、本ＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルを用いた解析結果とを比較した。この評価結果を図１３に示す。図１３より、解析結果は実測に対して、信号入出力電源系では平均差１．７ｄＢ 、内部演算用電源系では平均差４．９ｄＢ で一致しており、高精度なモデルであることが分かる。
【００１７】
次に、本発明第２の実施形態について説明する。図１４に、実施形態２に基づいたＬＳＩのＥＭＣ／ＥＭＩシミュレーションモデルを示す。図１４のモデルは、電源ピン１４１における内部インピーダンス１４１ａ，内部電流源１４１ｂを、電源ピン１４２における内部インピーダンス１４２ａ，内部電流源１４２ｂを、電源ピン１４３における内部インピーダンス１４３ａ，内部電流源１４３ｂを、電源ピン１４４における内部インピーダンス１４４ａ，内部電流源１４４ｂを有する。また、内部インピーダンス１４１ａは、内部インピーダンス１４２ａ，１４３ａ，１４４ａとそれぞれ相互インピーダンス１４１２，１４１３，１４１４で結合している。おなじく、内部インピーダンス１４２ａは、内部インピーダンス１４３ａ，１４４ａとそれぞれ相互インピーダンス１４２３，１４２４で結合している。おなじく、内部インピーダンス１４３ａは、内部インピーダンス１４４ａと相互インピーダンス１４３４で結合している。電源ピン１４１，１４２，１４３，…，１４４のうち、いずれかの電源ピン電圧が同じでもよい。本発明第２の実施例における、ＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルの各パラメータは、前述した本発明の第１の実施例と同様の方法で導出することができる。
【００１８】
なお、実際に本発明の特性解析方法を使用する場合は、上記実施形態で示した手順を実行するコンピュータプログラムをコンピュータにインストールして使用する方法をとるのが現実的である。
【００１９】
【発明の効果】
本発明によれば、これまで困難であった、電圧の異なる複数の電源で駆動、または複数の電源−グランドピンを有するＬＳＩに対して高精度なＥＭＣ／ＥＭＩシミュレーション用モデル化が可能なため、このＬＳＩを搭載した電子機器のＥＭＣ／ＥＭＩシミュレーションを高精度に行うことが出来る。
【図面の簡単な説明】
【図１】本発明の実施形態１に基づくＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデル。
【図２】ＬＳＩが封止されたＱＦＰパッケージ。
【図３】Ｓパラメータ測定時の近似的な等価回路。
【図４】Ｓパラメータ測定結果。
【図５】Ｓパラメータ測定結果から変換されたＺパラメータ。
【図６】図２のＬＳＩに対して導出されたＥＭＣ／ＥＭＩシミュレーション用モデル。
【図７】信号入出力用電源からの高周波電流測定時における近似的な等価回路。
【図８】信号入出力用電源からの高周波電流測定結果。
【図９】内部演算用電源からの高周波電流測定時における近似的な等価回路。
【図１０】内部演算用電源からの高周波電流測定結果。
【図１１】図２のＬＳＩに対するＥＭＣ／ＥＭＩシミュレーション用モデルにおける、信号入出力用電源系の内部電流源スペクトル。
【図１２】図２のＬＳＩに対するＥＭＣ／ＥＭＩシミュレーション用モデルにおける、内部演算用電源系の内部電流源スペクトル。
【図１３】図２のＬＳＩにおけるＥＭＣ／ＥＭＩシミュレーション用モデルの精度検証結果。
【図１４】実施形態２のシミュレーション用モデル。
【符号の説明】
１１…電源系１、１１ａ…電源系１の電源ピン、１１ｃ…電源系１の内部インピーダンス、１１ｄ…電源系１の内部電流源、１２…電源系２、１２ａ…電源系２の電源ピン、１２ｃ…電源系２の内部インピーダンス、１２ｄ…電源系２の内部電流源、１３…電源系３、１３ａ…電源系３の電源ピン、１３ｃ…電源系３の内部インピーダンス、１３ｄ…電源系３の内部電流源、１４…電源系４、１４ａ…電源系４の電源ピン、１４ｃ…電源系４の内部インピーダンス、１４ｄ…電源系４の内部電流源、２０…ＱＦＰパッケージに封止されたＬＳＩ、２１…信号入出力用電源ピン、２２…内部演算用電源ピン、２４，２５，２６…グランドピン、３０…ネットワークアナライザ、３１，７０，９０…評価基板グランド、３２…測定ポート１のシグナル、３３…測定ポート１のグランド、３４…測定ポート２のシグナル、３５…測定ポート２のグランド、７１，９１…信号入出力用電源への電源配線、７２，９２…信号入出力用電源に対する電池、７３，９３…信号入出力用電源に対する電池への高周波電流をカットするインダクタ、７４，９４…内部演算用電源への電源配線、７５，９５…内部演算用電源に対する電池、７６，９６…内部演算用電源に対する電池への高周波電流をカットするインダクタ、７７…信号入出力用電源からの高周波電流を測定する電流計、９７…内部演算用電源からの高周波電流を測定する電流系、１１２ｃ…電源系１と電源系１の内部インピーダンス間の相互インピーダンス、１１３ｃ…電源系１と電源系３の内部インピーダンス間の相互インピーダンス、１１４ｃ…電源系１と電源系４の内部インピーダンス間の相互インピーダンス、１２３ｃ…電源系２と電源系３の内部インピーダンス間の相互インピーダンス、１２４ｃ…電源系２と電源系４の内部インピーダンス間の相互インピーダンス、１３４ｃ…電源系３と電源系４の内部インピーダンス間の相互インピーダンス、１４１，１４２，１４３，１４４…ＬＳＩの電源ピン、１４１ａ…電源ピン１４１に対する内部インピーダンス、１４１ｂ…電源ピン１４１に対する内部電流源、１４２ａ…電源ピン１４２に対する内部インピーダンス、１４２ｂ…電源ピン１４２に対する内部電流源、１４３ａ…電源ピン１４３に対する内部インピーダンス、１４３ｂ…電源ピン１４３に対する内部電流源、１４４ａ…電源ピン１４４に対する内部インピーダンス、１４４ｂ…電源ピン１４４に対する内部電流源、１４１２…内部インピーダンス１４１ａと１４２ａとの間の相互インピーダンス、１４１３…内部インピーダンス１４１ａと１４３ａとの間の相互インピーダンス、１４１４…内部インピーダンス１４１ａと１４４ａとの間の相互インピーダンス、１４２３…内部インピーダンス１４２ａと１４３ａとの間の相互インピーダンス、１４２４…内部インピーダンス１４２ａと１４４ａとの間の相互インピーダンス、１４３４…内部インピーダンス１４３ａと１４４ａとの間の相互インピーダンス。
【発明の属する技術分野】
本発明は、電子機器のＥＭＣ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ）／ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）シミュレーション技術において、ノイズの発生源としてのＬＳＩモデルおよびその導出法に関するものである。
【０００２】
【従来の技術】
近年、ＬＳＩ（大規模集積回路）の高速化に伴い、これを搭載した電子機器からの不要電磁放射による他の電子機器への障害（ＥＭＣ／ＥＭＩ）が課題となっている。電子機器からの不要電磁放射の主因として、ＬＳＩ内部回路の高速スイッチング動作で発生する高周波電流が考えられる。この高周波電流によりＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：プリント回路基板）の電源−グランド層が励振され共振を起こすことや、ＰＣＢへ伝播した高周波電流がさらにケーブルへと伝播し、このケーブルがアンテナとなることで不要電磁放射が発生する。電子機器からの不要電磁放射低減のためには、設計段階で不要電磁放射対策を考慮することが重要となる。これには、ＥＭＣ／ＥＭＩシミュレーション技術により製品完成後の不要電磁放射レベルを予測評価することが非常に有効となる。
【０００３】
電子機器設計に用いるＥＭＣ／ＥＭＩシミュレーションでは、高周波電流発生源であるＬＳＩ、およびＬＳＩが実装されるプリント回路基板、このプリント回路基板上に実装されるコンデンサやダイオード等部品を高精度にモデル化する技術が重要となる。このなかで、ＬＳＩモデルに関しては、これまで様々なモデルが考案され使用されている。例えば、特開２０００−１３７７４２号公報や特開２００１−２２２５７３号公報などがある。
【０００４】
【特許文献１】
特開２０００−１３７７４２号公報
【特許文献２】
特開２００１−２２２５７３号公報
【０００５】
【発明が解決しようとする課題】
低消費電力化の目的で、５Ｖや３．３Ｖ，１．８Ｖといった電圧の異なる複数の電源で駆動し、かつ複数の電源−グランドピンを有するＬＳＩが開発されている。しかし、これまで考案されてきたＥＭＣ／ＥＭＩシミュレーション用ＬＳＩモデルでは、電圧の等しい１つの電源にしか対応していない。さらに、ＬＳＩの各電源ピンで異なる高周波電流レベルを再現することが出来ない。
【０００６】
そこで、本発明の目的は、電圧の異なる複数の電源で駆動するＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルを提供することである。さらに、ＬＳＩの各電源ピン毎に異なる高周波電流レベルを高精度に再現するＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルを提供することである。
【０００７】
【課題を解決するための手段】
本発明の一つの特徴は、電子回路特性解析コンピュータプログラムを、電源端子を有する複数の電源系に対する各電源系の内部インピーダンス値が入力され、各電源系間の相互インピーダンス値が入力され、入力された内部インピーダンス値及び相互インピーダンス値に基づいて前記各電源端子における周波数毎の電流値を計算により導出した各電源端子における周波数毎の電流値を表示するものとする。
【０００８】
また、本発明の他の特徴は、電子回路特性解析コンピュータプログラムを、電源端子を有する複数の電源系に対する各電源系の内部インピーダンス値及び電流源のスペクトル値が入力され、各電源系間の相互インピーダンス値が入力され、入力された内部インピーダンス値，電流源のスペクトル値及び相互インピーダンス値に基づいて前記各電源端子における周波数毎の電流値を計算により導出し、導出した各電源端子における周波数毎の電流値を表示するものとする。
【０００９】
さらに、本発明のその他の特徴は本願特許請求の範囲に記載の通りです。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。まず、本発明第一の原理を説明する。図１に、第一の実施形態に基づくＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルを示す。図１のモデルは、電源系１１における電源ピン１１ａ、および内部インピーダンス１１ｃ，内部電流源１１ｄを有する。電源系１２に対しても、電源ピン１２ａ、および内部インピーダンス１２ｃ，内部電流源１２ｄを有する。電源系１３に対して、電源ピン１３ａ、および内部インピーダンス１３ｃ，内部電流源１３ｄを有する。電源系１４に対しても、電源ピン１４ａ、および内部インピーダンス１４ｃ，内部電流源１４ｄを有する。また、各電源系で共通のグランドピン１５を有する。さらに、電源系１１に対する内部インピーダンス１１ｃは、電源系１２，電源系１３，電源系１４に対する内部インピーダンス１２ｃ，１３ｃ，１４ｃとそれぞれ相互インピーダンス１１２ｃ，１１３ｃ，１１４ｃで結合している。同様に、電源系１２に対する内部インピーダンス１２ｃは、電源系１３，電源系１４に対する内部インピーダンス１３ｃ，１４ｃとそれぞれ相互インピーダンス１２３ｃ，１２４ｃで結合している。同様に、電源系１３に対する内部インピーダンス１３ｃは、電源系１４に対する内部インピーダンス１４ｃと相互インピーダンス１３４ｃで結合している。ここで、ＬＳＩを駆動する各電源系１１，１２，１３，…，１４は全て電圧が異なる。このように、本発明第１の実施例は、ＬＳＩを駆動するための電圧の異なる各電源毎に内部インピーダンスと電流源の並列接続からなる回路を有し、かつ各電源における内部インピーダンスがそれぞれ相互インピーダンスで結合した構成となっている。
【００１１】
ここで、実際のＬＳＩに対するＥＭＣ／ＥＭＩシミュレーション用モデルの導出法と、導出したモデルの精度検証を行う。まず。ＬＳＩのＥＭＣ／ＥＭＩシミュレーションモデル導出法について説明する。図２に、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐｉｔｃｈ ）パッケージに封止されたＬＳＩ２０を示す。このＬＳＩは、信号入出力用電源ピン２１，内部演算用電源ピン２２、およびグランドピン２４，２５，２６を有する。このとき、信号入出力用電源ピン２１は５．０Ｖ の、内部演算用電源ピン２２は３．０Ｖ の電圧がそれぞれ供給される。ＬＳＩのモデル化に際して、まずネットワークアナライザ３０によりＬＳＩの各電源間におけるＳパラメータを測定する。Ｓパラメータ測定においては、ＱＦＰパッケージに封止されたＬＳＩを評価基板に実装して測定する。このＳパラメータ測定における測定系の近似的な等価回路を図３に示す。図３に示す通り、ＬＳＩのグランドピン２４，２５，２６を全て評価基板のグランド３１に接続する。また、Ｓパラメータ測定のポート１におけるシグナル端子３２を信号入出力用電源ピン２１と接続し、ポート１におけるグランド端子３３を評価基板グランド３１と接続する。また、Ｓパラメータ測定のポート２におけるシグナル端子３４を内部演算用電源ピン２２と接続し、ポート２におけるグランド端子３５を評価基板グランド３１と接続する。このようにしてＬＳＩのＳパラメータを測定した。この結果を図４に示す。さらに、このＳパラメータを式１によりインピーダンスパラメータに変換する。
【００１２】
【数１】
この結果を図５に示す。図５のインピーダンスパラメータでは、Ｚ１１はポート１、すなわちＬＳＩの信号用電源ピンと評価基板グランド間における入力インピーダンスとなる。同様に、Ｚ２２は内部演算用電源ピンと評価基板グランド間における入力インピーダンスとなる。さらに、Ｚ１２は、信号用電源ピンと評価基板グランド間における入力インピーダンスＺ１１と、内部演算用電源ピンと評価基板グランド間における入力インピーダンスＺ２２との間の相互インピーダンスとなる。Ｚ１１のグラフより、低周波領域（＜３０ＭＨｚ）では、インピーダンスは容量成分が支配的であり、グラフの傾きより容量の値は９００ｐＦである。また、Ｚ１１グラフ３０ＭＨｚ近傍では、インピーダンスは抵抗が支配的となり、その値は６００ｍΩである。さらに、Ｚ１１グラフの高周波域（＞３０ＭＨｚ）では、インダクタンス成分が支配的となり、その値は９．２ｎＨ である。同様に、Ｚ２２のグラフより、低周波領域（＜３０ＭＨｚ）では、インピーダンスは容量成分が支配的であり、グラフの傾きより容量の値は４４００ｐＦである。また、Ｚ２２グラフ３０ＭＨｚ近傍では、インピーダンスは抵抗が支配的となり、その値は１３００ｍΩである。さらに、Ｚ２２グラフの高周波域（＞３０ＭＨｚ）では、インダクタンス成分が支配的となり、その値は９．０ｎＨ である。一方で、Ｚ１１とＺ２２との相互インピーダンスであるＺ１２のグラフでは、低周波域（＜３０ＭＨｚ）では容量成分が支配的であり、その値は４００ｐＦである。さらにＺ１２グラフの高周波域（＞３０ＭＨｚ）ではインダクタンス成分が支配的であり、その値は１．２ｎＨ となる。これらの値をまとめ表１に示す。Ｚ１２グラフの高周波域におけるインダクタンス成分は、Ｚ１１とＺ２２の各インダクタンスにおける相互インダクタンスであり、これらインダクタンスはＱＦＰパッケージのリードフレームに起因する。また、Ｚ１２グラフの低周波領域における容量成分は、Ｚ１１とＺ２２の各容量における相互容量であり、これら容量はチップ内部の寄生容量に起因する。以上より、パッケージリードフレームのインダクタンス成分を考慮したＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルは図６となる。図６において、信号入出力用電源における内部インピーダンスと電流源はＣ１１とＲ１１の直列接続、およびＩ１１である。内部演算用電源における内部インピーダンスと電流源はＣ２２とＲ２２の直列接続、およびＩ２２である。また、信号入出力用電源における内部インピーダンスと内部演算用電源における内部インピーダンスとの相互容量はＣ１２である。さらに、信号入出力用電源ピン２１のリードフレームインダクタンスはＬ１１であり、内部演算用電源ピン２２のリードフレームインダクタンスはＬ２２であり、Ｌ１１とＬ２２との相互インダクタンスがＭ１２となる。図６の各パラメータは表１の値となる。
【００１４】
【表１】
次に、図６において、ＬＳＩモデルの各内部インピーダンスに並列に接続される電流源Ｉ１１およびＩ２２のスペクトルを導出する。この電流スペクトル導出では、ＱＦＰパッケージに封止されたＬＳＩを評価基板に実装し、ＬＳＩ駆動時の各電源における電流スペクトル測定値を用いる。信号入出力用電源の電流スペクトル測定時の近似的な等価回路を図７に示す。図７に示すように、ＬＳＩの各グランドピン２４，２５，２６は評価基板のグランド７０に接続される。信号入出力用電源ピン２１へ電力を供給する配線７１には、高周波電流が電池７２へ流れ込むのをカットするためのインダクタ７３が実装される。同じく、内部演算用系電源ピン２２へ電力を供給する配線７４には、高周波電流が電池７５へ流れ込むのをカットするためのインダクタ７６が実装される。このとき、信号入出力用電源ピン２１と実装基板グランド７０との間に電流計７７を接続し、ＬＳＩ駆動時に信号入出力用電源ピン２１から流れ出る高周波電流を測定する。測定した信号入出力用電源ピン２１から流れ出る電流スペクトルを図８に示す。次に、内部演算用電源の電流スペクトル測定時の近似的な等価回路を図９に示す。図９に示すように、ＬＳＩの各グランドピン２３，２４，２５は評価基板のグランド９０に接続される。信号入出力用電源ピン２１へ電力を供給する配線９１には、高周波電流が電池９２へ流れ込むのをカットするためのインダクタ９３が実装される。同じく、内部演算用系電源ピン２２へ電力を供給する配線９４には、高周波電流が電池９５へ流れ込むのをカットするためのインダクタ９６が実装される。このとき、内部演算用電源ピン２２と実装基板グランド９０のと間に電流計を接続し、ＬＳＩ駆動時に内部演算用電源ピン２２から流れ出る高周波電流を測定する。測定した内部演算用電源ピン２２から流れ出る電流スペクトルを図１０に示す。最後に、測定した電流スペクトルからＬＳＩモデルの各内部インピーダンスに並列に接続される電流源Ｉ１１，Ｉ２２の各スペクトルを求める。これには、先に導出した、図６に示すＬＳＩモデルの各インピーダンスパラメータを元に、各電流源位置から各電流測定位置での電流減衰率を算出し、この逆数を測定した各電流スペクトルに掛け合わせることで、各電流源Ｉ１１，Ｉ２２のスペクトルを導出する。このようにして導出した、信号入出力用電源の内部電流源Ｉ１１のスペクトルを図１１に、内部演算用電源の内部電流源Ｉ２２のスペクトルを図１２に示す。
【００１６】
ここで、作成したＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルの精度を検証する。精度の検証には、評価基盤を用いた測定結果と、本ＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルを用いた解析結果とを比較した。この評価結果を図１３に示す。図１３より、解析結果は実測に対して、信号入出力電源系では平均差１．７ｄＢ 、内部演算用電源系では平均差４．９ｄＢ で一致しており、高精度なモデルであることが分かる。
【００１７】
次に、本発明第２の実施形態について説明する。図１４に、実施形態２に基づいたＬＳＩのＥＭＣ／ＥＭＩシミュレーションモデルを示す。図１４のモデルは、電源ピン１４１における内部インピーダンス１４１ａ，内部電流源１４１ｂを、電源ピン１４２における内部インピーダンス１４２ａ，内部電流源１４２ｂを、電源ピン１４３における内部インピーダンス１４３ａ，内部電流源１４３ｂを、電源ピン１４４における内部インピーダンス１４４ａ，内部電流源１４４ｂを有する。また、内部インピーダンス１４１ａは、内部インピーダンス１４２ａ，１４３ａ，１４４ａとそれぞれ相互インピーダンス１４１２，１４１３，１４１４で結合している。おなじく、内部インピーダンス１４２ａは、内部インピーダンス１４３ａ，１４４ａとそれぞれ相互インピーダンス１４２３，１４２４で結合している。おなじく、内部インピーダンス１４３ａは、内部インピーダンス１４４ａと相互インピーダンス１４３４で結合している。電源ピン１４１，１４２，１４３，…，１４４のうち、いずれかの電源ピン電圧が同じでもよい。本発明第２の実施例における、ＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルの各パラメータは、前述した本発明の第１の実施例と同様の方法で導出することができる。
【００１８】
なお、実際に本発明の特性解析方法を使用する場合は、上記実施形態で示した手順を実行するコンピュータプログラムをコンピュータにインストールして使用する方法をとるのが現実的である。
【００１９】
【発明の効果】
本発明によれば、これまで困難であった、電圧の異なる複数の電源で駆動、または複数の電源−グランドピンを有するＬＳＩに対して高精度なＥＭＣ／ＥＭＩシミュレーション用モデル化が可能なため、このＬＳＩを搭載した電子機器のＥＭＣ／ＥＭＩシミュレーションを高精度に行うことが出来る。
【図面の簡単な説明】
【図１】本発明の実施形態１に基づくＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデル。
【図２】ＬＳＩが封止されたＱＦＰパッケージ。
【図３】Ｓパラメータ測定時の近似的な等価回路。
【図４】Ｓパラメータ測定結果。
【図５】Ｓパラメータ測定結果から変換されたＺパラメータ。
【図６】図２のＬＳＩに対して導出されたＥＭＣ／ＥＭＩシミュレーション用モデル。
【図７】信号入出力用電源からの高周波電流測定時における近似的な等価回路。
【図８】信号入出力用電源からの高周波電流測定結果。
【図９】内部演算用電源からの高周波電流測定時における近似的な等価回路。
【図１０】内部演算用電源からの高周波電流測定結果。
【図１１】図２のＬＳＩに対するＥＭＣ／ＥＭＩシミュレーション用モデルにおける、信号入出力用電源系の内部電流源スペクトル。
【図１２】図２のＬＳＩに対するＥＭＣ／ＥＭＩシミュレーション用モデルにおける、内部演算用電源系の内部電流源スペクトル。
【図１３】図２のＬＳＩにおけるＥＭＣ／ＥＭＩシミュレーション用モデルの精度検証結果。
【図１４】実施形態２のシミュレーション用モデル。
【符号の説明】
１１…電源系１、１１ａ…電源系１の電源ピン、１１ｃ…電源系１の内部インピーダンス、１１ｄ…電源系１の内部電流源、１２…電源系２、１２ａ…電源系２の電源ピン、１２ｃ…電源系２の内部インピーダンス、１２ｄ…電源系２の内部電流源、１３…電源系３、１３ａ…電源系３の電源ピン、１３ｃ…電源系３の内部インピーダンス、１３ｄ…電源系３の内部電流源、１４…電源系４、１４ａ…電源系４の電源ピン、１４ｃ…電源系４の内部インピーダンス、１４ｄ…電源系４の内部電流源、２０…ＱＦＰパッケージに封止されたＬＳＩ、２１…信号入出力用電源ピン、２２…内部演算用電源ピン、２４，２５，２６…グランドピン、３０…ネットワークアナライザ、３１，７０，９０…評価基板グランド、３２…測定ポート１のシグナル、３３…測定ポート１のグランド、３４…測定ポート２のシグナル、３５…測定ポート２のグランド、７１，９１…信号入出力用電源への電源配線、７２，９２…信号入出力用電源に対する電池、７３，９３…信号入出力用電源に対する電池への高周波電流をカットするインダクタ、７４，９４…内部演算用電源への電源配線、７５，９５…内部演算用電源に対する電池、７６，９６…内部演算用電源に対する電池への高周波電流をカットするインダクタ、７７…信号入出力用電源からの高周波電流を測定する電流計、９７…内部演算用電源からの高周波電流を測定する電流系、１１２ｃ…電源系１と電源系１の内部インピーダンス間の相互インピーダンス、１１３ｃ…電源系１と電源系３の内部インピーダンス間の相互インピーダンス、１１４ｃ…電源系１と電源系４の内部インピーダンス間の相互インピーダンス、１２３ｃ…電源系２と電源系３の内部インピーダンス間の相互インピーダンス、１２４ｃ…電源系２と電源系４の内部インピーダンス間の相互インピーダンス、１３４ｃ…電源系３と電源系４の内部インピーダンス間の相互インピーダンス、１４１，１４２，１４３，１４４…ＬＳＩの電源ピン、１４１ａ…電源ピン１４１に対する内部インピーダンス、１４１ｂ…電源ピン１４１に対する内部電流源、１４２ａ…電源ピン１４２に対する内部インピーダンス、１４２ｂ…電源ピン１４２に対する内部電流源、１４３ａ…電源ピン１４３に対する内部インピーダンス、１４３ｂ…電源ピン１４３に対する内部電流源、１４４ａ…電源ピン１４４に対する内部インピーダンス、１４４ｂ…電源ピン１４４に対する内部電流源、１４１２…内部インピーダンス１４１ａと１４２ａとの間の相互インピーダンス、１４１３…内部インピーダンス１４１ａと１４３ａとの間の相互インピーダンス、１４１４…内部インピーダンス１４１ａと１４４ａとの間の相互インピーダンス、１４２３…内部インピーダンス１４２ａと１４３ａとの間の相互インピーダンス、１４２４…内部インピーダンス１４２ａと１４４ａとの間の相互インピーダンス、１４３４…内部インピーダンス１４３ａと１４４ａとの間の相互インピーダンス。
Claims (10)
- 電源端子を有する複数の電源系に対する各電源系の内部インピーダンス値が入力され、
前記各電源系間の相互インピーダンス値が入力され、
前記入力された内部インピーダンス値及び相互インピーダンス値に基づいて前記各電源端子における周波数毎の電流値を計算により導出し、
前記導出した各電源端子における周波数毎の電流値を表示することを特徴とする電子回路特性解析コンピュータプログラム。 - 電源端子を有する複数の電源系に対する各電源系の内部インピーダンス値及び電流源のスペクトル値が入力され、
前記各電源系間の相互インピーダンス値が入力され、
前記入力された内部インピーダンス値、電流源のスペクトル値及び相互インピーダンス値に基づいて前記各電源端子における周波数毎の電流値を計算により導出し、
前記導出した各電源端子における周波数毎の電流値を表示することを特徴とする電子回路特性解析コンピュータプログラム。 - 請求項１において、前記各電源系の内部インピーダンス値は各電源系の抵抗値，インダクタンス値及び容量値であることを特徴とする電子回路特性解析コンピュータプログラム。
- 請求項１において、前記電源系の供給電圧値の少なくとも一つの値が、当該電源系の他の電源系の供給電圧値と異なることを特徴とする電子回路特性解析コンピュータプログラム。
- 電源端子を有する複数の電源系に対する各電源系の内部インピーダンス値を入力する手順と、
各電源系間の相互インピーダンス値を入力する手順と、
前記入力された内部インピーダンス値及び相互インピーダンス値に基づいて前記各電源端子における周波数毎の電流値を計算により導出する手順とを有することを特徴とする電子回路の特性解析方法。 - 請求項５において、前記各電源系の内部インピーダンス値は各電源系の抵抗値，インダクタンス値及び容量値であることを特徴とする電子回路の特性解析方法。
- 請求項５において、前記電源系の供給電圧値の少なくとも一つの値が、当該電源系の他の電源系の供給電圧値と異なることを特徴とする電子回路の特性解析方法。
- 請求項５において、前記導出した各電源端子における周波数毎の電流値を表示することを特徴とする電子回路の特性解析方法。
- 請求項５において、前記各電源系の内部インピーダンス値は各電源系の抵抗値，インダクタンス値及び容量値であることを特徴とする電子回路の特性解析方法。
- 請求項５において、前記電源系の供給電圧値の少なくとも一つの値が、当該電源系の他の電源系の供給電圧値と異なることを特徴とする電子回路の特性解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324661A JP3988623B2 (ja) | 2002-11-08 | 2002-11-08 | 電子回路特性解析コンピュータプログラム及び特性解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324661A JP3988623B2 (ja) | 2002-11-08 | 2002-11-08 | 電子回路特性解析コンピュータプログラム及び特性解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004157889A true JP2004157889A (ja) | 2004-06-03 |
| JP3988623B2 JP3988623B2 (ja) | 2007-10-10 |
Family
ID=32804133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002324661A Expired - Fee Related JP3988623B2 (ja) | 2002-11-08 | 2002-11-08 | 電子回路特性解析コンピュータプログラム及び特性解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3988623B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100481A (ja) * | 2004-09-29 | 2011-05-19 | Panasonic Corp | 配線基板の設計システム、設計データの解析方法および解析プログラム |
| JP2013030186A (ja) * | 2012-10-01 | 2013-02-07 | Hitachi Ltd | ノイズ解析設計方法およびノイズ解析設計装置 |
| CN104392022A (zh) * | 2014-10-30 | 2015-03-04 | 上海无线电设备研究所 | 一种基于行为模型的电子设备电磁兼容路级综合建模方法 |
| CN105260558A (zh) * | 2015-10-28 | 2016-01-20 | 许继电气股份有限公司 | 一种高压直流换流阀元件的宽频模型建模方法 |
| CN105279351A (zh) * | 2015-12-03 | 2016-01-27 | 上海科梁信息工程有限公司 | 基于电磁暂态与机电暂态的混合仿真方法及系统 |
| CN105335557A (zh) * | 2015-10-23 | 2016-02-17 | 许继电气股份有限公司 | 一种换流阀元器件的宽频模型建模方法 |
| CN105426579A (zh) * | 2015-11-02 | 2016-03-23 | 许继电气股份有限公司 | 一种模块化多电平换流器宽频建模方法 |
| US10255405B2 (en) | 2015-09-29 | 2019-04-09 | Rohm Co., Ltd. | Supporting apparatus of semiconductor integrated circuit, countermeasure method of electromagnetic interference of semiconductor integrated circuit, and recording medium |
-
2002
- 2002-11-08 JP JP2002324661A patent/JP3988623B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100481A (ja) * | 2004-09-29 | 2011-05-19 | Panasonic Corp | 配線基板の設計システム、設計データの解析方法および解析プログラム |
| JP2012160198A (ja) * | 2004-09-29 | 2012-08-23 | Panasonic Corp | 配線基板の設計システム、設計データの解析方法および解析プログラム |
| JP2013030186A (ja) * | 2012-10-01 | 2013-02-07 | Hitachi Ltd | ノイズ解析設計方法およびノイズ解析設計装置 |
| CN104392022A (zh) * | 2014-10-30 | 2015-03-04 | 上海无线电设备研究所 | 一种基于行为模型的电子设备电磁兼容路级综合建模方法 |
| US10255405B2 (en) | 2015-09-29 | 2019-04-09 | Rohm Co., Ltd. | Supporting apparatus of semiconductor integrated circuit, countermeasure method of electromagnetic interference of semiconductor integrated circuit, and recording medium |
| CN105335557A (zh) * | 2015-10-23 | 2016-02-17 | 许继电气股份有限公司 | 一种换流阀元器件的宽频模型建模方法 |
| CN105260558A (zh) * | 2015-10-28 | 2016-01-20 | 许继电气股份有限公司 | 一种高压直流换流阀元件的宽频模型建模方法 |
| CN105426579A (zh) * | 2015-11-02 | 2016-03-23 | 许继电气股份有限公司 | 一种模块化多电平换流器宽频建模方法 |
| CN105279351A (zh) * | 2015-12-03 | 2016-01-27 | 上海科梁信息工程有限公司 | 基于电磁暂态与机电暂态的混合仿真方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3988623B2 (ja) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yang et al. | Measurement-based method to characterize parasitic parameters of the integrated power electronics modules | |
| US20060123366A1 (en) | Method and program for designing semiconductor device | |
| Kim et al. | Closed-form expressions for the maximum transient noise voltage caused by an IC switching current on a power distribution network | |
| CN101533426B (zh) | 电子电路基板的电源杂音解析方法、系统以及程序 | |
| US20030083856A1 (en) | Model analyzing method and apparatus, and storage medium | |
| JP3988623B2 (ja) | 電子回路特性解析コンピュータプログラム及び特性解析方法 | |
| Park et al. | Estimation of power switching current by chip-package-PCB cosimulation | |
| Ichikawa et al. | Simulation of integrated circuit immunity with LECCS model | |
| US20100250224A1 (en) | Power source noise analysis device and analysis method | |
| US7203921B2 (en) | Method and system for designing an integrated circuit with reduced noise | |
| Yang et al. | Measurement-based characterization method for integrated power electronics modules | |
| JP2005031850A (ja) | 電源ノイズ解析方法 | |
| Wada et al. | High-speed simulation of PCB emission and immunity with frequency-domain IC/LSI source models | |
| Soldo et al. | Automated decoupling capacitor analysis for analog/digital printed circuit boards | |
| Fukumoto et al. | Radiated emission analysis of power bus noise by using a power current model of an LSI | |
| Bodake et al. | Modelling and Simulation of Conducted Emission For Electronic Control Module | |
| JP4966697B2 (ja) | 電磁障害ノイズ解析方法及び半導体集積回路 | |
| Sudo et al. | Electromagnetic radiation and simultaneous switching noise in a CMOS device packaging | |
| JP4453433B2 (ja) | バイパスコンデンサ配置情報取得装置及び方法 | |
| Mueth | Utilizing method of moments electromagnetic technology to model high speed power converter parasitics | |
| Kim et al. | Analytical model of power/ground noise coupling to signal traces in high-speed multi-layer packages or boards | |
| Alatalo | Parasitic extraction of a power management integrated circuit PCB | |
| Steinecke et al. | VLSI IC emission models for system simulation | |
| Fu et al. | An improved model for representing current waveforms in CMOS circuits | |
| Shchuchkin | Pre-layout DC-DC converter conductive EMI level estimation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |