CN111726935A - 一种计算机用印刷电路板及其制造方法 - Google Patents
一种计算机用印刷电路板及其制造方法 Download PDFInfo
- Publication number
- CN111726935A CN111726935A CN202010690580.7A CN202010690580A CN111726935A CN 111726935 A CN111726935 A CN 111726935A CN 202010690580 A CN202010690580 A CN 202010690580A CN 111726935 A CN111726935 A CN 111726935A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- printed circuit
- layer
- power supply
- decoupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及一种计算机用印刷电路板及其制造方法,包括板体,板体的上部和下部分别设置有功能部分和信号传输部分,功能部分包括电源层、介质层和功能层,以两个电源层之间的介质层为对称轴对称地排布的各个其他的功能层,信号传输部分包括信号层和接地层,介质层中植入有干扰柱体。本发明还涉及一种计算机用印刷电路板的制造方法,对板体进行双面布线,应使两面线条垂直交叉,采用隔离走线的方式,两条信号线中加一条接地的隔离走线;在印制电路板的集成电路上布置电源去耦和集成芯片去耦;基于元胞自动机思想并遵循将不同种类的元器件分散交错排列的原则,实现对元件的合理布置。通过布局与布线之间相互协同,要做到布局的散热性好,布线抗噪声能力强,使得PCB设计的抗干扰性最优、最稳定。
Description
技术领域
本发明涉及一种计算机用印刷电路板。
本发明还涉及一种计算机用印刷电路板的制造方法。
背景技术
印制电路板(PCB)设计是电子产品生产过程中一项非常重要的系统工作,并随着电子制造业的不断发展,人们越来越认识到印制板电路设计的重要性。尤其是印制电路板的抗干扰设计,直接关系到设计产品的性能。
抗干扰性是印刷电路板设计中最重要的因素。设计一个抗干扰性强的PCB,有两个比较重要的环节,PCB器件布局设计和PCB布线设计。
PCB器件布局设计,依据各模块占电路板的面积,布线的密度和所需空间,优先放置占面积比较大的部分。但有时为了节约空间,寻找最短路径、通孔最少,整体布线比较紧凑,尽管尽可能的要降低电子设备的温度值,优化散热,但没有考虑布局单方面最优会造成布线布通率低的问题。
对于常规的布线设计,走线长度尽可能的短,走线拐弯应该成圆角,尽量加宽电源地线宽度,地线大于电源线,电源线大于信号线。已知公开的一种具有演化规则的元胞遗传算法[J],电子学报,2010,38(7):1603-1609,但是这种布线算法计算量比较大,缺乏通过调整布局使布线路径更优的灵活性。
因此,印刷电路板设计的质量好坏直接影响电子产品的性能和质量,涉及电子电路的性能和生产加工的方方面面。
有鉴与此,发明一种计算机用印刷电路板及其制造方法是非常必要的。
发明内容
为了解决上述技术问题,本发明提供一种散热性好以及布线抗噪声能力强的计算机用印刷电路板及其制造方法。
一种计算机用印刷电路板,包括板体,所述板体的上部和下部分别设置有功能部分和信号传输部分,所述功能部分包括电源层、介质层和功能层,以两个电源层之间的介质层为对称轴对称地排布的各个其他的功能层,所述信号传输部分包括信号层和接地层,所述介质层中植入有干扰柱体。
在上述技术方案中,进一步的,所述介质层上布置有过孔,所述过孔的孔壁上镀有导电金属层,所述干扰柱体嵌于该过孔内。
在上述技术方案中,进一步的,所述干扰柱体内填充有树脂填充料,所述干扰柱体侧外层包覆有绝缘层。
在上述技术方案中,进一步的,所述过孔贯通介质层的外压接面和内压接面,所述外压接面粘结有显影层,所述显影层的表面压接铜箔。
计算机用印刷电路板的制造方法,包括以下步骤:
(S1)将干扰柱体植入预先制备好的印刷电路板的介质层中,介质层上布置有过孔,过孔的孔壁上镀有导电金属层,干扰柱体嵌入过孔内,干扰柱体内填充有树脂填充料,干扰柱体侧外层包覆有绝缘层;
(S2)过孔贯通介质层的外压接面和内压接面,外压接面粘结有显影层,显影层的表面压接铜箔,用作导线的铜箔在90度转弯处改成弯成45度;
(S3)对板体进行双面布线,应使两面线条垂直交叉,采用隔离走线的方式,两条信号线中加一条接地的隔离走线;
(S4)在印制电路板的集成电路上布置电源去耦和集成芯片去耦;
(S5)地线要靠近供电电源母线和信号线,设计地线构成闭环路;
(S6)在印制电路板布置逻辑电路时,出现端子附近放置高速器件,稍远位置放置低速电路和存储器,基于元胞自动机思想并遵循将不同种类的元器件分散交错排列的原则,实现对元件的合理布置。
在上述技术方案中,进一步的,步骤(4)中,电源去耦步骤:在印刷电路板入口处的电源层中的电源线和接地层中的接地线之间并接去耦电容。
并接去耦电容采用一个大容量的电解电容的和一个小容量非电解电容。
在上述技术方案中,进一步的,所述步骤(4)中,集成芯片去耦步骤:在电源线和地线之间接入去耦电容。
优选的,所述去耦电容在板上的放置位置使用贴片电容并放置在器件的另一面。
与现有技术相比,本发明的有益效果为:将干扰柱体植入预先制备好的印刷电路板的介质层中,过孔贯通介质层的外压接面和内压接面;对板体进行双面布线,应使两面线条垂直交叉,以减少磁场耦合,有易于抑制干扰,采用隔离走线的方式,两条信号线中加一条接地的隔离走线;在印制电路板的集成电路上布置电源去耦和集成芯片去耦,减小信号线之间的干扰;基于元胞自动机思想并遵循将不同种类的元器件分散交错排列的原则,实现对元件的合理布置,可降低阻抗耦合和窜扰噪声。
通过布局与布线之间相互协同,要做到布局的散热性好,布线抗噪声能力强,使得PCB设计的抗干扰性最优、最稳定。
附图说明
图1是本发明印刷电路板的俯视图。
图2是本发明印刷电路板的结构示意图。
图3是本发明介质层的示意图。
图4是本发明干扰柱体的结构示意图。
图5是本发明去耦电容的放置位置。
图6是本发明印刷电路板制造方法的流程图。
图中:110、板体,111、功能部分,112、信号传输部分,11、电源层,12、介质层,121、过孔,122、导电金属层,13、功能层,14、信号层,15、接地层;
2、干扰柱体,21、树脂填充料,22、绝缘层;3、外压接面;4、内压接面;5、显影层;6、铜箔。
具体实施方式
为了加深对本发明的理解,下面结合具体实施方式进行详细描述,本说明书中描述的实施例仅用于解释本发明,并非用来限定本发明。
图1-图2所示,一种计算机用印刷电路板,包括板体110,板体110的上部和下部分别设置有功能部分111和信号传输部分112,功能部分包括电源层11、介质层12和功能层13,以两个电源层11之间的介质层12为对称轴对称地排布的各个其他的功能层13,信号传输部分112包括信号层14和接地层15,介质层12中植入有干扰柱体2。
介质层12上布置有过孔121,过孔121的孔壁上镀有导电金属层122,干扰柱体2嵌于该过孔121内。
图4所示,干扰柱体2内填充有树脂填充料21,干扰柱体2侧外层包覆有绝缘层22。
图3所示,过孔121贯通介质层12的外压接面3和内压接面4,外压接面3粘结有显影层5,显影层5的表面压接铜箔6。
一种计算机用印刷电路板的制造方法,图6所示,包括以下步骤:
(S1)将干扰柱体2植入预先制备好的印刷电路板的介质层12中,介质层12上布置有过孔121,过孔121的孔壁上镀有导电金属层122,干扰柱体2嵌入过孔121内,干扰柱体2内填充有树脂填充料21,干扰柱体2侧外层包覆有绝缘层22;
(S2)过孔121贯通介质层12的外压接面3和内压接面4,外压接面3粘结有显影层5,显影层5的表面压接铜箔6,用作导线的铜箔6在90度转弯处改成弯成45度,有助于减少发生反射干扰;
(S3)对板体110进行双面布线,应使两面线条垂直交叉,以减少磁场耦合,有易于抑制干扰,采用隔离走线的方式,两条信号线中加一条接地的隔离走线;
(S4)在印制电路板的集成电路上布置电源去耦和集成芯片去耦;
(S5)地线要靠近供电电源母线和信号线,因为电流在导线上传输会产生回路电感,地线靠近,回路所围的面积减小,电感量减小,回路阻抗减小,从而减小电磁干扰耦合;设计地线构成闭环路,闭环路能显著缩短线路的环路,降低线路阻抗,从而减少干扰;
(S6)在印制电路板布置逻辑电路时,出现端子附近放置高速器件,稍远位置放置低速电路和存储器,基于元胞自动机思想并遵循将不同种类的元器件分散交错排列的原则,实现对元件的合理布置,可降低阻抗耦合和窜扰噪声。
为减小信号线之间的干扰,功能层中的不同单元电路(数字电路和模拟电路、高频电路和低频电路)分开设置。
步骤(S3)中,实现印制导线的有效布设,在很大程度上提高PCB的抗干扰性能。
(S31)对于主要的信号线,在布线的过程中应处于板中央,且靠近接地线。
(S32)对于外连信号线,一定要妥善布设,做到输入引线尽量短,进而有效的提高输入端阻抗能力。
(S32)在相邻布设面导向的处理过程中,应采取相互垂直的形式,以避免或减小寄生耦合。
仅靠电源层并不能消除电源的线路噪声,由于不论采用何种电源分配方案整个系统都会产生足够导致发生问题的噪声,所以额外的滤波,通常利用去耦电容完成。
步骤(S4)中,电源去耦的步骤:在印刷电路板入口处的电源层中的电源线和接地层中的接地线之间并接去耦电容。
并接去耦电容采用一个大容量的电解电容(1-10μF)的和一个小容量非电解电容(0.01-0.1μF),大容量的电解电容可以去掉低频干扰部分,一个小容量非电解电容可以去掉高频干扰部分。
步骤(S4)中,集成芯片去耦的步骤:在电源线和地线之间接入去耦电容。
图5所示,去耦电容在板上的放置位置也很关键,它直接影响高频滤波的有效性。在该方法中最好使用贴片电容并放置在器件的另一面。
在减少辐射噪声的过程中,首先,在通常情况之下,处于正常工作状态的印制电路板会向外辐射噪声,进而形成噪声源;其次,在线路板中,由于谐振的出现,导致机壳向外产生辐射噪声;再次,电路板信号经过信号电缆向外辐射噪声等等。应注重三点:①挑选对热反馈影响小的器件;②器件老化问题的注重;二是使用多层PCB:一般情况下,应以中间层做电源线,并且电源线需要进行密封,两面进行绝缘处理。
通过布局和布线协同过程完成对PCB的设计,使用以上的基本抗干扰措施,可消除印制板90%左右的常见干扰。
总之印制电路板的抗干扰设计,是确保系统正常工作的重要基础。而基于上述,我们可以知道,印制电路板抗干扰设计主要在于三个方面的工作落实:首先,抑制噪声源,消除干扰原因;其次,切断噪声传播途径;再次,提高敏感器件的抗干扰性能。只有这样,才能最大程度的消除印制电路板的干扰。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。
Claims (9)
1.一种计算机用印刷电路板,其特征在于:包括板体,所述板体的上部和下部分别设置有功能部分和信号传输部分,所述功能部分包括电源层、介质层和功能层,以两个电源层之间的介质层为对称轴对称地排布的各个其他的功能层,所述信号传输部分包括信号层和接地层,所述介质层中植入有干扰柱体。
2.根据权利要求1所述的计算机用印刷电路板,其特征在于:所述介质层上布置有过孔,所述过孔的孔壁上镀有导电金属层,所述干扰柱体嵌于该过孔内。
3.根据权利要求1所述的计算机用印刷电路板,其特征在于:所述干扰柱体内填充有树脂填充料,所述干扰柱体侧外层包覆有绝缘层。
4.根据权利要求1所述的计算机用印刷电路板,其特征在于:所述过孔贯通介质层的外压接面和内压接面,所述外压接面粘结有显影层,所述显影层的表面压接铜箔。
5.根据权利要求1所述的计算机用印刷电路板的制造方法,其特征在于:包括以下步骤:
(S1)将干扰柱体植入预先制备好的印刷电路板的介质层中,介质层上布置有过孔,过孔的孔壁上镀有导电金属层,干扰柱体嵌入过孔内,干扰柱体内填充有树脂填充料,干扰柱体侧外层包覆有绝缘层;
(S2)过孔贯通介质层的外压接面和内压接面,外压接面粘结有显影层,显影层的表面压接铜箔,用作导线的铜箔在90度转弯处改成弯成45度;
(S3)对板体进行双面布线,应使两面线条垂直交叉,采用隔离走线的方式,两条信号线中加一条接地的隔离走线;
(S4)在印制电路板的集成电路上布置电源去耦和集成芯片去耦;
(S5)地线要靠近供电电源母线和信号线,设计地线构成闭环路;
(S6)在印制电路板布置逻辑电路时,出现端子附近放置高速器件,稍远位置放置低速电路和存储器,基于元胞自动机思想并遵循将不同种类的元器件分散交错排列的原则,实现对元件的合理布置。
6.根据权利要求5所述的计算机用印刷电路板的制造方法,其特征在于:步骤(4)中,电源去耦步骤:在印刷电路板入口处的电源层中的电源线和接地层中的接地线之间并接去耦电容。
7.根据权利要求6所述的计算机用印刷电路板的制造方法,其特征在于:并接去耦电容采用一个大容量的电解电容的和一个小容量非电解电容。
8.根据权利要求5所述的计算机用印刷电路板的制造方法,其特征在于:所述步骤(4)中,集成芯片去耦步骤:在电源线和地线之间接入去耦电容。
9.根据权利要求6或8所述的计算机用印刷电路板的制造方法,其特征在于:所述去耦电容在板上的放置位置使用贴片电容并放置在器件的另一面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010690580.7A CN111726935A (zh) | 2020-07-17 | 2020-07-17 | 一种计算机用印刷电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010690580.7A CN111726935A (zh) | 2020-07-17 | 2020-07-17 | 一种计算机用印刷电路板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111726935A true CN111726935A (zh) | 2020-09-29 |
Family
ID=72572750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010690580.7A Pending CN111726935A (zh) | 2020-07-17 | 2020-07-17 | 一种计算机用印刷电路板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111726935A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080038528A1 (en) * | 2006-08-08 | 2008-02-14 | World Properties, Inc. | Circuit materials with improved bond, method of manufacture thereof, and articles formed therefrom |
EP1981314A1 (en) * | 2007-03-23 | 2008-10-15 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
US20120081873A1 (en) * | 2010-09-30 | 2012-04-05 | International Business Machines Corporation | Implementing high-speed signaling via dedicated printed circuit-board media |
CN107072036A (zh) * | 2017-07-04 | 2017-08-18 | 奇酷互联网络科技(深圳)有限公司 | 印刷电路板与印刷电路板制作方法 |
CN107124828A (zh) * | 2017-07-04 | 2017-09-01 | 奇酷互联网络科技(深圳)有限公司 | 印刷电路板与印刷电路板制作方法 |
CN110446332A (zh) * | 2019-08-23 | 2019-11-12 | 苏州浪潮智能科技有限公司 | 用于设计印刷电路板的方法和装置以及印刷电路板 |
-
2020
- 2020-07-17 CN CN202010690580.7A patent/CN111726935A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080038528A1 (en) * | 2006-08-08 | 2008-02-14 | World Properties, Inc. | Circuit materials with improved bond, method of manufacture thereof, and articles formed therefrom |
EP1981314A1 (en) * | 2007-03-23 | 2008-10-15 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
US20120081873A1 (en) * | 2010-09-30 | 2012-04-05 | International Business Machines Corporation | Implementing high-speed signaling via dedicated printed circuit-board media |
CN107072036A (zh) * | 2017-07-04 | 2017-08-18 | 奇酷互联网络科技(深圳)有限公司 | 印刷电路板与印刷电路板制作方法 |
CN107124828A (zh) * | 2017-07-04 | 2017-09-01 | 奇酷互联网络科技(深圳)有限公司 | 印刷电路板与印刷电路板制作方法 |
CN110446332A (zh) * | 2019-08-23 | 2019-11-12 | 苏州浪潮智能科技有限公司 | 用于设计印刷电路板的方法和装置以及印刷电路板 |
Non-Patent Citations (2)
Title |
---|
张毅刚等: "《新编MCS-51单片机应用设计》", 31 July 2003 * |
王宜怀等: "《嵌入式系统设计实战-基于飞思卡尔S12X微控制器》", 31 May 2011 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
TWI397089B (zh) | 電容器、包含該電容器之電路板及積體電路承載基板 | |
JP3471679B2 (ja) | プリント基板 | |
EP1387431A1 (en) | Transmission line type components | |
CN113271709B (zh) | 一种金属芯板的多层印制电路叠层结构及封装结构 | |
WO2004012266A1 (en) | Electronic package substrate with back side, cavity mounted capacitors and method of fabrication therefor | |
CN105657962A (zh) | 一种多层pcb电路板 | |
JP3531733B2 (ja) | 半導体集積回路装置、電気回路装置、電子機器及び制御機器 | |
CN106100662B (zh) | 印刷电路板以及具有印刷电路板的无线通信装置 | |
CN111726935A (zh) | 一种计算机用印刷电路板及其制造方法 | |
KR101055457B1 (ko) | 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판 | |
KR100698570B1 (ko) | 전자파 간섭을 감소시키는 패키지 디바이스 | |
CN210670714U (zh) | 一种高速多层平面电路板 | |
JPH11307894A (ja) | プリント配線基板 | |
JP2007005477A (ja) | アンダーフィルによるノイズ除去方法 | |
KR100669963B1 (ko) | 다층배선기판 및 그 제조 방법 | |
JP2006237314A (ja) | コンデンサ内蔵配線基板及びその製造方法 | |
KR102610351B1 (ko) | 패키징 구조체 및 전력 증폭기 | |
CN100483661C (zh) | 防止芯片被干扰的封装方法及其封装结构 | |
CN211087227U (zh) | 一种卡片电脑及其主板 | |
US7626828B1 (en) | Providing a resistive element between reference plane layers in a circuit board | |
CN218827105U (zh) | 高集成异构封装基板和模组 | |
CN219287383U (zh) | 功率变换器和光伏系统 | |
CN108565251A (zh) | 系统级封装模块及其封装方法、终端设备 | |
CN117156666A (zh) | 一种用于量子芯片封装的印刷电路板和量子芯片封装盒 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200929 |