KR20100051270A - 표면 장착가능한 집적회로 패키징 수단 - Google Patents

표면 장착가능한 집적회로 패키징 수단 Download PDF

Info

Publication number
KR20100051270A
KR20100051270A KR1020080110344A KR20080110344A KR20100051270A KR 20100051270 A KR20100051270 A KR 20100051270A KR 1020080110344 A KR1020080110344 A KR 1020080110344A KR 20080110344 A KR20080110344 A KR 20080110344A KR 20100051270 A KR20100051270 A KR 20100051270A
Authority
KR
South Korea
Prior art keywords
layers
integrated circuit
substrate
mmic
package
Prior art date
Application number
KR1020080110344A
Other languages
English (en)
Other versions
KR101581225B1 (ko
Inventor
친흐 후이 도안
모하메드 에샤드 알리
Original Assignee
시빔, 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시빔, 인코퍼레이티드 filed Critical 시빔, 인코퍼레이티드
Priority to KR1020080110344A priority Critical patent/KR101581225B1/ko
Publication of KR20100051270A publication Critical patent/KR20100051270A/ko
Application granted granted Critical
Publication of KR101581225B1 publication Critical patent/KR101581225B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

집적회로(IC) 패키지가 개시된다. IC 패키지는 최상층, 중간층 및 바닥층을 갖는 기판; 기판의 최상층에 내장되는 밀리미터파 안테나들의 어레이; 및 기판의 바닥층 상에 장착되는 단일체 마이크로파 집적회로(MMIC)를 포함한다. 일 실시예에서, 인쇄회로보드(PCB)상에 표면 장착을 위한 제 2 레벨 상호접속부가 기판의 바닥층 상에 제공된다.

Description

표면 장착가능한 집적회로 패키징 수단{SURFACE MOUNTABLE INTEGRATED CIRCUIT PACKAGING SCHEME}
본 발명의 일 실시예는 집적회로 패키지들에 관한 것으로서, 보다 구체적으로는 밀리미터파(millimeter wave) 집적회로 패키지들에 관한 것이다.
빔 형성 및 조종(steering)을 수행하는 밀리미터파 시스템들은 통상적으로 많은 안테나 엘리먼트들, 집적회로들 및 상호접속부들을 포함한다. 그러한 시스템들은 소비자 애플리케이션들을 위한 높은 데이터 속도의 근거리 상호접속도를 제공하기 위한 실행가능한(viable) 메커니즘의 기초이다. 성능과 비용 목적을 달성하기 위해, 일반적인 과제는 대량 제조 및 어셈블리 프로세스들과 호환가능한 집적 플랫폼 패키지를 개발하는 것이다.
그러한 집적 패키지는 집적의 레벨이 증가함에 따라 다양한 기능들을 수용하게 된다. 이러한 기능들은 낮은 손실의 공명 없는 밀리미터파 신호 경로들의 제공, 멀티레이어 안테나 엘리먼트들과 이들의 공급 네트워크의 내장, 로컬 오실레이터(LO), 중간 주파수(IF) 분배 및 수동 회로들의 집적, 제어 및 바이어스 레이어들의 부가를 포함한다.
밀리미터파 안테나가 집적회로(IC)와 집적되는 통상적인 시나리오로서, 안테나 및 IC가 모두 기판의 최상부층에 위치하여 허용가능한 성능을 보장하는 것이다. 이러한 방법은 하나 이상의 IC에 위치되는 개별 RF 포트들에 의해 개별적으로 구동될 필요가 있는 많은 안테나 엘리먼트들이 있을 때 문제점들을 갖는다. 먼저, 라우팅 정체가 엘리먼트들의 수를 제한할 것이다.
더욱이, 패키지는 IC들만큼 크고, 안테나들은 충분한 공극(clearance)으로 동일한 표면 상에 위치되어야 한다. 패키지의 크기가 증가함에 따라, 비용은 증가하고, 몇몇 경우들에서, 기판이 제조하기에 너무 클 수 있다. 마지막으로, IC들로부터의 열 제거가 어렵다.
일 실시예에 따라, 집적회로(IC) 패키지가 개시된다. IC 패키지는 최상층, 중간층 및 바닥층을 갖는 기판; 기판의 하나의 층(예, 최상층)에 내장되는 밀리미터파 안테나들의 어레이; 및 기판의 다른 상이한 층(예, 바닥층)상에 장착되는 단일체 마이크로파 집적회로(MMIC)를 포함한다.
다른 실시예에 따라, 시스템이 개시된다. 시스템은 최상층, 중간층 및 바닥층을 갖는 기판, 기판의 하나의 층(예, 최상층)에 내장되는 밀리미터파 안테나들의 어레이, 및 기판의 다른 층(예, 바닥층)상에 장착되는 단일체 마이크로파 집적회로(MMIC)를 포함하는 집적회로(IC) 패키지를 포함한다. 집적회로보드(PCB)는 기판의 제 2 층 상에 장착된다.
본 발명은 이하의 상세한 설명과 본 발명의 실시예들을 도시하는데 사용되는 첨부된 도면들을 참조로 최상으로 이해될 수 있다.
밀리미터파 모듈의 방사 및 집적회로 엘리먼트들의 집적을 위한 표면 장착가능한 패키징 수단이 기술된다. 일 실시예에 따라, 기판의 최상층들에 안테나들이 형성된다. 단일체 마이크로파 집적회로(MMIC) 및 볼 그리드 어레이(BGA)가 기판의 바닥 측면에 부착된다.
대부분의 전술한 문제점들을 해결하거나 경감하기 위한 방법은 안테나들이 최상부에 위치되고 IC들이 패키지 기판의 바닥부에 위치되는 이중-측면 패키지를 사용하는 것이다. 따라서, 적정 성능을 가진 밀리미터파 기능부들의 상위 레벨의 집적을 가능하게 하는 이중-측면 패키징을 구현하기 위한 메커니즘이 기술된다.
이하의 상세한 설명에서, 많은 세부사항들이 설명된다. 그러나, 본 발명의 실시예들이 이러한 특정한 세부사항들 없이 실시될 수 있다는 것은 통상의 당업자에게 명백할 것이다. 다른 예들에서, 본 발명의 이해를 방해하지 않도록 하기 위해, 공지된 구조물들, 장치들, 및 기술들은 상세히 나타내지 않는다. 따라서, 상세한 설명은 제한적인 것이 아니라 예시적인 것으로서 고려되어야 한다.
본 명세서에서 "하나의 실시예" 또는 "일 실시예"라는 것은 그 실시예와 연계하여 기술되는 특정한 특징, 구조, 또는 특성이 본 발명의 적어도 일 실시예에 포함된다는 것을 의미한다. 본 명세서의 다양한 곳에서 "일 실시예에서"란 문구는 모두 동일한 실시예를 참조할 필요는 없다.
도 1은 이중-측면 표면 장착 밀리미터파 집적 시스템(100)의 일 실시예를 도시한다. 시스템(100)은 인쇄회로보드(PCB)(105)상에 장착되는 다층 기판(160)을 포함한다. 기판(160)은 유전체층들, 및 2개의 유전체층들의 계면에 위치되는 금속층들을 포함한다. 본 발명에서 기술되는 것처럼, "층"이란 용어의 참조는 그 자체가 "금속층"을 지칭한다. 일 실시예에서, 기판(160)은 비록 예를 들어 적층-기반 또는 형성(build-up) 유기물과 같은 다른 기판 타입들이 사용될 수 있지만, 고온 공동-점화 세라믹(High Temperature Co-Fired Ceramics: HTCC) 또는 저온 공동-점화 세라믹(LTCC) 알루미나를 통한 대량 생산을 위해 적합하다. 또한, 일 실시예에서, 기판(160)은 측벽 금속화 등과 같은, 공동(cavity) 또는 특수 피쳐(feature)를 포함하지 않는다.
일 실시예에서, 안테나 어레이(170)가 기판의 최상부에 내장된다. 일 실시예에서, 안테나 어레이(170)는 다중 층들상에 금속 패턴들을 갖는다. 일 실시예에서, 최상부 2개의 층들은 안테나 어레이(170)를 위해 사용된다. 안테나 어레이(170) 공급들과 이들의 분배는 기판(160)의 몇몇 내부층들을 이용하여 달성된다. 기판(160)의 바닥부에서, 하나 이상의 MMIC들(145)은 기판(160)에 플립-칩 장착된다. 대안적인 실시예들에서, 예를 들어, 칩과 기판 사이의 상호접속부들로서 배선-접합부들(wire-bonds)과의 페이스-업(face-up)(칩의 바닥 측면이 기판에 접합됨) 장착과 같은 다른 장착들 및 구성들이 사용되고, 이 경우 칩은 밀리미터파 동작을 위해 중요한 배선-접합 길이를 단축시키기 위해 공동에서 페이스-업 배치된다. 패키지 기판에 공동을 원하지 않을 경우, 칩은 얇게 랩핑(lapped)될 수 있다. 그러나, 너무 얇은 칩은 취급 및 조립 문제들을 유발할 수 있다.
전송 라인들(165)과 접지면들(168)은 기판(160)내에 포함된다. 전송 라인들(15)은 안테나 어레이(170)의 안테나와 하나 이상의 MMIC(145) 사이에 밀리미터파 신호들을 전송한다.
일 실시예에 따라, 각각의 안테나 어레이(170) 엘리먼트는 MMIC들(145) 중 하나에 대응하는 밀리미터파 포트를 갖는다. 플립-칩 범프(147)는 언더필(under-fill)(149)을 통해 대응하는 안테나 어레이(170) 엘리먼트를 MMIC(145)에 결합시킨다. 따라서, MMIC들(145)로부터 개시되는 밀리미터파 신호들은 기판(160)의 중간층으로 이동하고, 각각의 안테나 공급 포인트들(165)로 분배되어 안테나 어레이(170)의 안테나들에 점진적으로 결합된다.
다른 아날로그 신호들(예, LO 및 IF 신호들, 바이어스 및 제어 신호들)은 아날로그 신호 라우팅(162)을 통해 기판(160)의 바닥층들의 일부를 이용하여 라우팅된다. 볼 그리드 어레이(BGA) 볼들(150)은 기판(160)의 바닥부에 부착되어 패키지가 PCB(105)상에 표면 장착될 수 있도록 한다. 일 실시예에서, BGA 볼들(150)의 크기는 플립-칩 장착된 MMIC 다이(145)의 결합 높이가 BGA 볼(150) 높이 미만이 되는 것을 보장하도록 선택된다.
추가적인 실시예에서, 표면 장착 동작 동안, BGA 볼들(150)이 리플로우될 때, 다이(145)는 하드-스톱으로서 작용하고 BGA 볼들(150)이 완전히 붕괴되는 것을 방지한다. 일 실시예에서, 열적 규격(compliant) 패드가 다이 아래에 배치되어 PCB(105)에 낮은 열 저항 접촉을 보장한다. 또 다른 추가적인 실시예에서, 땜납가능한 패드(130)가 다이(145) 아래의 PCB(105)상에 배치되고, 다이(145)의 후면이 금속 컴포넌트(140)로 금속화된다. 따라서, 다이(145)의 후면은 PCB(105)에 대한 다이(145)의 양호한 열적 접속을 보장하기 위해 표면 장착 동안 땜납될 수 있다.
일 실시예에 따라, 시스템(100)은 최상면 상의 안테나 어레이(170)와 바닥면 상의 MMIC들(145)의 집적을 위한 다층 기판(160)의 구성; 표면 장착 좁립을 위한 기판(160)의 바닥면의 구성; 및 PCB(105)상에 패키지의 장착을 위한 구성을 포함한다.
다층 기판 구성
도 2는 기판(160)의 일 실시예의 단면도를 도시한다. 내장되는 주요 기능들을 기초로, 층들이 3개의 그룹들, 접지면들(168)에 의해 분리되는 최상층(210), 중 간층(220) 및 바닥층(230)으로 분할된다. 일 실시예에서, 최상층들(210)은 평면형 안테나 엘리먼트들에 대해 할당된다. 다중 층들은 종종 안테나의 성능을 향상시키기 위한 패치 적층과 같은 기술들을 구현하는데 필요하다. 대안적인 실시예들에서, 단일 층이 평면형 안테나 엘리먼트들을 위해 사용될 수 있다는 점을 유의한다. 유전체층 두께들은 안테나 설계 고려사항들에 의해 결정될 수 있다. 최상부 접지면(168)은 안테나 층들(210)을 패키지의 나머지 부분으로부터 절연시켜서, 전자기 간섭으로부터 보호(immunity)를 제공한다.
중간층들(220)은 밀리미터파 신호들을 안테나들로 분배하기 위해 사용된다. 일 실시예에서, 안테나 엘리먼트들은 공급 라인들을 공유하지 않고, 밀리미터파 공급 라인들의 수는 안테나 어레이의 엘리먼트들의 수와 동일하다. 일 실시예에서, 컴팩트한 방식으로 많은 수의 공급 라인들을 효율적으로 분배하기 위해, 하나 이상의 층이 사용된다. 접지면들(168)은 다른 층들 상의 회로로부터 차폐를 제공한다. 일 실시예에 따라, 균질한 전자기 환경을 위해 신호 라인들 이외의 금속화는 이러한 층들 상에 최소로 유지된다. 일 실시예에서, 신호 트레이스로부터의 외부(keepout) 영역은 트레이스-폭과 기판 층 두께 등과 같은 팩터들에 의존하는 설계 파라미터이다. 다른 실시예들에서, 다른 팩터들은 이러한 설계 파라미터에 영향을 줄 수 있다. 단일 TEM 모드 전송을 개선하기 위해, 펜싱(fencing)을 통한 접지를 갖는 스트립 라인들이 신호 라인들에 사용될 수 있으며, '펜싱'이란 라우팅될 때 신호 트레이스의 두 측면들 상의 특정 거리에 비아(via)들을 배치하는 것을 지칭한다. 트레이스와 접지 비아 사이의 거리 및 비아들 간의 간격은 설계 파라미터 들이다.
바닥층들(230)은 DC 제어 및 저주파수 아날로그 신호들을 위해 사용된다. 일 실시예에서, 고집적된 MMIC(145)는 LO 및 IF 신호 라인들과 더불어 다수의 DC 및 제어 라인들을 요구한다. 이를 달성하고 다이(145)와 BGA(150)에 집중된 가장 아래의 바닥층(230)을 보정하기 위해, 2개 이상의 층들이 사용될 수 있다. 일 실시예에서, 패키지는 표면 장착 애플리케이션들을 위해 의도되며, 이에 따라서 층들은 이전에 공지되지 않은, 패키지 아래의 PCB의 전기적 특성을 나타낸다. 따라서, 명확히 규정된 전자기 경계가 없기 때문에, 밀리미터파 신호 라우팅은 바닥층들 상에서 최소가 되어야 한다.
전술한 것처럼, 밀리미터파 신호 분배는 접지면들(168)에 의해 차폐되는 중간층들(220)에서 유지된다. 또한, 다중 층들은 다른 기능들을 수용하기 위해 최상부와 바닥부 상에 부가된다. 이는 밀리미터파 파장의 크기의 상대적으로 두꺼운 기판(160)을 초래한다. 따라서, 밀리미터파 신호들은 하나의 층으로부터 다른 층으로 진행함에 따라 수직으로 상당한 거리만큼 이동해야 한다. 일 실시예에서, 간단한 비아 전이(via transition), 또는 전통적인 의사-동축(quasi-coaxial) 비아 전이는 긴 수직 상호접속부에 존재하는, 공명들, 고정렬(higher-order) 모드들 및 반사들을 억제하기에 충분하지 않다.
따라서, 일 실시예에서, 보정된 수직 상호접속 수단이 이러한 수직 상호접속 문제에 대한 해결책으로서 구현된다. 수직 상호접속 수단에서, 밀리미터파 신호는 기판의 내부 금속층인 보정된 수직 상호접속부(215)상의 플립 칩 패드들(208)로 하 향 라우팅된다.
추가적인 실시예에서, 보정 구조물은 층 전이 구조물에 집적된다. 그러한 실시예에서, 보정 구조물의 배치, 크기 및 형상은 모델링 프로세스를 통해 결정된다. 추가적인 실시예에서, 모델링 프로세스는 3차원(3D) 전자기 툴(예, Ansoft Corporation의 고주파 구조물 시뮬레이터(HFSS)), 및 회로 시뮬레이터(예, Agilent Technologies, Inc.의 어드밴스드 디자인 시스템(ADS))를 이용하는 최적화 방법을 포함한다.
일 실시예에 따라, 보정된 수직 상호접속부는 바닥부 상의 MMIC의 모든 밀리미터파 포트에 배치되거나 이와 매우 근접하게 배치된다. 다른 실시예들에서, 유사한 수직 상호접속부들이 공급 수단들의 안테나-공급 네트워크에 사용되며, 여기서 밀리미터파 신호들은 중간층들로부터 최상층들로 라우팅되어야 한다.
기판 바닥면 구성
일 실시예에 따라, 기판(160)의 바닥면은 패키지의 제 2 레벨 상호접속 측면 및 MMIC(145)로서 구성된다. 하나 이상의 MMIC(145)는 표준 플립-칩 조립 기술들을 이용하여 기판(160)에 플립-칩 장착된다. 전술한 것처럼, 다른 장착 기술들이 사용될 수 있다. 이들의 낮은 기생 전기로 인해, 플립-칩 상호접속부들은 밀리미터파 주파수들에서 적정한 성능을 제공할 수 있다. 추가적인 실시예에서, 다이(145)는 고주파 동작을 위한 감소된 배선-접합 길이를 달성하기 위해 공동에 장착된다. 그 구성에서 플립-칩 장착의 다른 장점은 다이(145)의 후면이 노출되어 효율적인 열 제거를 위해 이용가능하다는 것이다.
제 2 레벨 상호접속부로서, BGA 타입 계면은 볼들(150)이 하나 이상의 행에서 기판(160)의 둘레 주위에 배치된다. 일 실시예에서, 주파수 변환, 다중화 및 위상-시프트와 같은 모든 밀리미터파 처리는 MMIC(145)에서 구현되며, 안테나들을 통한 방사를 제외하고 밀리미터 신호들이 패키지 내에 완전히 포함되도록 한다. 이 경우, 단지 저주파수 IF, LO 및 참조 신호들이 패키지 외부에 있는 소스들로부터 제공되도록 한다.
그러한 시나리오에서, 제 2 레벨 상호접속부는 저주파수에서 적정 성능을 가지므로, 그 성능조건들(specifications)을 완화시킨다. 결과적으로, 다른 타입의 상호접속부들이 구현될 수 있다. 도 3은 BGA 볼들(150)이 아니라, 리드(300)가 기판(160)을 PCB(105)에 결합시키는 시스템(100)의 일 실시예를 도시한다.
패키지 장착 구성
일 실시예에서, 플립-칩 장착된 다이(145) 및 BGA 볼들(150)은 패키지의 표면 장착 측면 상에 있고, 패키지는 PCB(105)에 부착되도록 대기된다. 패키지가 PCB(105)에 부착될 수 있는 몇가지 방법들이 있다. 도 1에 도시된 것처럼, 다이(145)의 금속화된 후면(140)은 표면 장착 동작 동안 PCB(105)상의 땜납가능한 장착 패드(130)와 결합된다. 다이와 장착 패드 사이의 갭의 크기가 고려되어야 한다. BGA에서 양호한 땜납 접속을 위해, 땜납 볼들(150)은 리플로우 동안 충분하게 붕괴될 필요가 있다. 다이(145)가 PCB(105)에 대항하여 하드 스톱으로서 작용하기 때문에, 너무 작은 갭은 땜납 볼들(150)이 양호한 접속을 형성하는 것을 방해한다.
다른 실시예에서, 표면 장착 동안 다이(145)가 PCB(105)와 결합되지 않으면 서 패키지가 PCB(105)에 부착된다. 도 4는 그러한 실시예의 시스템(100)을 도시한다. 도 4에 도시된 것처럼, 다이(145)가 PCB(105)에 접촉될 수 있는 레벨로 BGA 땜납 볼(150)이 붕괴되는 것을 방지하는 것이 중요하다. 일 실시예에서, 이는 보다 작은 몇몇 넌-리플로우(non-reflowable) 볼들 또는 솔리드 코어 BGA 볼들을 이용함으로써 달성되며, 볼들의 크기는 다이와 PCB 사이에 갭이 존재하도록 하는 크기이어야 한다.
제 3의 부착 방법으로서, PCB(105)는 다이(145)의 크기보다 더 큰 관통 컷아웃(through cutout)을 포함한다. 도 5는 그러한 일 실시예의 시스템(100)을 도시한다. 도 5에 도시된 것처럼, 컷아웃(505)은 다이 아래의 우측에 위치된다. 표면 장착 동안, BGA 볼들(150)이 붕괴될 때, 다이(145)는 컷아웃 안으로 미끄러져 들어간다(slip). 다이(145)와 PCB(105) 사이에 갭이 불필요하기 때문에, 이러한 구성은 보다 작은 BGA 볼들(150)의 사용을 허용한다. 다이(145) 후면은 컷아웃(505)을 통하여 노출되고, 예를 들어 방열기(heat-sink)를 이용하여 열적 접속이 달성될 수 있다.
다른 실시예에서, 다이(145) 후면은 열적 접속을 위해 금속화되지 않는다. 그러한 일 실시예에서, 얇은 금속 패들(510)이 열 접착제를 이용하여 후면에 접착될 수 있고, 그 다음 금속 패들(510)은 낮은 저항 계면을 형성하기 위해 PCB(105)에 부착될 수 있다.
전술한 시스템은 두꺼운 다층 기판을 기반으로 고집적된 밀리미터파 패키지를 형성하기 위한 수단을 기술하며, 여기서 안테나들은 기판의 최상층들에 집적되 고, 표면 장착을 위한 BGA 및 MMIC는 바닥부에 부착된다. 상기 수단은 그러한 통상적이지 않은 패키징을 제조하는 곤란성을 극복하고, 대량 제조 프로세스들을 이용하여 구현될 수 있다.
본 발명의 예시적인 실시예들의 전술한 설명에서, 하나 이상의 다양한 진보적 특성들의 이해를 돕도록 본 명세서를 합리화 하기 위해, 본 발명의 다양한 특징들이 종종 단일 실시예, 도면 또는 그 상세한 설명에서 함께 그룹화된다는 점을 인식해야 한다. 그러나 이러한 기술 방법은 청구된 발명이 각각의 청구항에 표현상 인용되는 것보다 많은 특징들을 요구하는 의도를 반영하는 것으로서 해석되어서는 안된다. 오히려, 이하의 청구범위에서 반영되는 것처럼, 전술한 개시된 단일 실시예의 모든 특징들보다 적은 특징들에 진보적인 사상들이 있다. 따라서, 상세한 설명 이후의 청구범위는 이러한 상세한 설명에 표현상으로 포함되는 것으로서, 각각의 청구항은 본 발명의 개별 실시예로서 그 자체에 의거한다.
전술한 상세한 설명은 특정 실시예들에 관한 것이다. 모든 장점들 또는 장점들의 일부를 유지하면서 전술한 실시예들에 변형들이 이루어질 수 있다는 것은 통상의 당업자에게 명백할 것이다. 따라서, 본 발명의 사상과 범주 내에 있는 모든 그러한 변화들 및 변형들을 커버하는 것이 첨부된 청구범위의 대상이다.
도 1은 이중-측면 표면 장착 집적된 밀리미터파 패키지의 일 실시예를 도시한다.
도 2는 기판의 일 실시예를 도시한다.
도 3은 이중-측면 표면 장착 밀리미터파 집적 패키지의 다른 실시예를 도시한다.
도 4는 이중-측면 표면 장착 밀리미터파 집적 패키지의 또 다른 실시예를 도시한다.
도 5는 이중-측면 표면 장착 밀리미터파 집적 패키지의 또 다른 실시예를 도시한다.

Claims (12)

  1. 집적회로(IC) 패키지로서,
    제 1, 제 2 및 제 3 세트의 하나 이상의 층을 갖는 기판 - 상기 제 2 세트의 하나 이상의 층은 상기 제 1 세트의 하나 이상의 층과 상기 제 3 세트의 하나 이상의 층 사이에 있음 -;
    상기 기판의 상기 제 1 세트의 하나 이상의 층에 내장된 밀리미터파(millimeter-wave) 안테나들의 어레이;
    상기 기판의 상기 제 3 세트의 하나 이상의 층 중 하나에 장착되는 단일체 마이크로파 집적회로(MMIC);
    상기 기판의 상기 제 2 세트의 하나 이상의 층에 내장되는 안테나 공급 포인트들;
    상기 MMIC로부터 상기 공급 포인트들로 신호를 전달하기 위한 상호접속부; 및
    상기 기판을 인쇄회로보드(PCB)에 장착하기 위해 상기 제 3 세트의 하나 이상의 층 상에 장착된 리드들(leads)
    을 포함하는 집적회로 패키지.
  2. 제 1 항에 있어서,
    상기 MMIC는 상기 어레의 안테나에 대응하는 하나 이상의 포인트를 포함하는 것을 특징으로 하는 집적회로 패키지.
  3. 제 1 항에 있어서,
    상기 상호접속부는 상기 제 3 세트의 하나 이상의 층으로부터 상기 제 2 세트의 하나 이상의 층으로 통과하는 전이의 기생 효과를 감소시키기 위한 보정 구조물(compensation structure)을 포함하는 것을 특징으로 하는 집적회로 패키지.
  4. 제 1 항에 있어서,
    상기 제 3 세트의 하나 이상의 층에 내장된 아날로그 신호 라인들을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  5. 제 4 항에 있어서,
    상기 기판을 인쇄회로보드(PCB)에 장착하기 위해 상기 제 3 세트의 하나 이상의 층 상에 장착된 볼 그리드 어레이(BGA) 볼들을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  6. 집적회로(IC) 패키지로서,
    제 1, 제 2 및 제 3 세트의 하나 이상의 층을 갖는 기판 - 상기 제 2 세트의 하나 이상의 층은 상기 제 1 세트의 하나 이상의 층과 상기 제 3 세트의 하나 이상의 층 사이에 있음 -;
    상기 기판의 상기 제 1 세트의 하나 이상의 층에 내장된 밀리미터파 안테나들의 어레이;
    상기 기판의 상기 제 3 세트의 하나 이상의 층 중 하나에 장착된 단일체 마이크로파 집적회로(MMIC);
    상기 기판의 상기 제 2 세트의 하나 이상의 층에 내장된 안테나 공급 포인트들;
    상기 MMIC로부터 상기 공급 포인트들로 신호를 전달하기 위한 상호접속부; 및
    인쇄회로보드(PCB)에 장착되도록 상기 MMIC 다이 아래에 장착된 패드
    를 포함하는 집적회로 패키지.
  7. 제 6 항에 있어서,
    상기 MMIC 다이의 후면은 금속화되는 것을 특징으로 하는 집적회로 패키지.
  8. 제 6 항에 있어서,
    상기 MMIC는 상기 어레이의 안테나에 대응하는 하나 이상의 포인트를 포함하는 것을 특징으로 하는 집적회로 패키지.
  9. 시스템으로서,
    집적회로(IC) 패키지
    - 상기 집적회로 패키지는,
    제 1, 제 2 및 제 3 세트의 하나 이상의 층을 갖는 기판 - 상기 제 2 세트의 하나 이상의 층은 상기 제 1 세트의 하나 이상의 층과 상기 제 3 세트의 하나 이상의 층 사이에 있음 -;
    상기 기판의 상기 제 1 세트의 하나 이상의 층에 내장된 밀리미터파 안테나들의 어레이; 및
    상기 기판의 상기 제 3 세트의 하나 이상의 층 중 하나에 장착된 단일체 마이크로파 집적회로(MMIC)
    를 포함함 -; 및
    상기 기판을 인쇄회로보드(PCB)에 장착하기 위해 상기 제 3 세트의 하나 이상의 층 중 적어도 하나 상에 장착된 리드들을 이용하여, 상기 기판의 상기 제 3 세트의 하나 이상의 층 상에 장착되는 상기 인쇄회로보드(PCB)
    를 포함하는 시스템.
  10. 제 9 항에 있어서,
    상기 MMIC는 상기 어레이의 안테나에 대응하는 하나 이상의 포트를 포함하는 것을 특징으로 하는 시스템.
  11. 제 10 항에 있어서,
    상기 패키지는 상기 기판의 상기 제 2 세트의 하나 이상의 층에 내장된 안테 나 공급 포인트들을 더 포함하는 것을 특징으로 하는 시스템.
  12. 제 11 항에 있어서,
    상기 MMIC로부터 상기 공급 포인트들로 신호를 전달하기 위한 상호접속부를 더 포함하는 것을 특징으로 하는 시스템.
KR1020080110344A 2008-11-07 2008-11-07 표면 장착가능한 집적회로 패키징 수단 KR101581225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080110344A KR101581225B1 (ko) 2008-11-07 2008-11-07 표면 장착가능한 집적회로 패키징 수단

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110344A KR101581225B1 (ko) 2008-11-07 2008-11-07 표면 장착가능한 집적회로 패키징 수단

Publications (2)

Publication Number Publication Date
KR20100051270A true KR20100051270A (ko) 2010-05-17
KR101581225B1 KR101581225B1 (ko) 2015-12-30

Family

ID=42277064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080110344A KR101581225B1 (ko) 2008-11-07 2008-11-07 표면 장착가능한 집적회로 패키징 수단

Country Status (1)

Country Link
KR (1) KR101581225B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019059904A1 (en) * 2017-09-20 2019-03-28 Intel Corporation CONNECTION GRID OF INTEGRATED CIRCUIT BOXES
US10903548B2 (en) 2018-12-06 2021-01-26 Samsung Electronics Co.. Ltd. Antenna module
WO2022065994A1 (en) * 2020-09-28 2022-03-31 Samsung Electronics Co., Ltd. Non-galvanic interconnect for planar rf devices
CN116895614A (zh) * 2023-07-25 2023-10-17 华南理工大学 一种三维异构集成的毫米波系统封装结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102435019B1 (ko) 2017-12-15 2022-08-22 삼성전자주식회사 전자파 차폐구조를 포함하는 전자기기
WO2020153823A1 (ko) 2019-01-24 2020-07-30 삼성전자 주식회사 복수의 인쇄 회로 기판들이 적층된 안테나 모듈 및 이를 포함하는 전자 장치
KR102305663B1 (ko) 2020-09-04 2021-09-28 주식회사 넥스웨이브 트렌치 구조를 이용한 안테나 패키지 및 이의 검사방법
KR20240052373A (ko) 2022-10-14 2024-04-23 주식회사 넥스웨이브 안테나 모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250913A (ja) * 1995-03-15 1996-09-27 Honda Motor Co Ltd Ｍｍｉｃパッケージ組立
JPH08298297A (ja) * 1995-03-28 1996-11-12 Lg Semicon Co Ltd 半導体パッケージの実装方法
JP3858801B2 (ja) * 2002-10-10 2006-12-20 株式会社日立製作所 車載ミリ波レーダ装置，ミリ波レーダモジュールおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250913A (ja) * 1995-03-15 1996-09-27 Honda Motor Co Ltd Ｍｍｉｃパッケージ組立
JPH08298297A (ja) * 1995-03-28 1996-11-12 Lg Semicon Co Ltd 半導体パッケージの実装方法
JP3858801B2 (ja) * 2002-10-10 2006-12-20 株式会社日立製作所 車載ミリ波レーダ装置，ミリ波レーダモジュールおよびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019059904A1 (en) * 2017-09-20 2019-03-28 Intel Corporation CONNECTION GRID OF INTEGRATED CIRCUIT BOXES
US11251111B2 (en) 2017-09-20 2022-02-15 Intel Corporation Leadframe in packages of integrated circuits
US10903548B2 (en) 2018-12-06 2021-01-26 Samsung Electronics Co.. Ltd. Antenna module
TWI809102B (zh) * 2018-12-06 2023-07-21 南韓商三星電子股份有限公司 天線模組
WO2022065994A1 (en) * 2020-09-28 2022-03-31 Samsung Electronics Co., Ltd. Non-galvanic interconnect for planar rf devices
US11791535B2 (en) 2020-09-28 2023-10-17 Samsung Electronics Co., Ltd. Non-galvanic interconnect for planar RF devices
CN116895614A (zh) * 2023-07-25 2023-10-17 华南理工大学 一种三维异构集成的毫米波系统封装结构
CN116895614B (zh) * 2023-07-25 2024-03-29 华南理工大学 一种三维异构集成的毫米波系统封装结构

Also Published As

Publication number Publication date
KR101581225B1 (ko) 2015-12-30

Similar Documents

Publication Publication Date Title
US7675465B2 (en) Surface mountable integrated circuit packaging scheme
US11569208B2 (en) Semiconductor structure and method for making thereof
KR101397748B1 (ko) 집적 어퍼쳐- 결합 패치 안테나를 갖는 라디오-주파수 집적회로 칩 패키지
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US7372408B2 (en) Apparatus and methods for packaging integrated circuit chips with antenna modules providing closed electromagnetic environment for integrated antennas
CA2713353C (en) Radio frequency (rf) integrated circuit (ic) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
KR101581225B1 (ko) 표면 장착가능한 집적회로 패키징 수단
US8256685B2 (en) Compact millimeter wave packages with integrated antennas
CN104170076B (zh) 用于毫米波半导体裸片的电子封装
US20130207274A1 (en) Wafer-scale package structures with integrated antennas
US11328987B2 (en) Waver-level packaging based module and method for producing the same
JP2011176279A (ja) 多層集積回路パッケージ
GB2494516A (en) Integrated circuit system with a high-power chip and a low-power chip
KR20010110421A (ko) 집적 고주파 능력을 갖는 다중 칩 모듈
CN112051551A (zh) 基于硅基三维集成的微小型雷达高频大功率有源子阵
JP2010098274A (ja) 表面実装可能な集積回路のパッケージ化機構
EP2178119B1 (en) Surface mountable integrated circuit package
CN101728369B (zh) 表面可安装的集成电路封装方法
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
KR20150050469A (ko) 밀리미터파 회로 보드를 위한 시스템 및 방법
CN112864147B (zh) 一种可组合式的三维多芯片封装结构
JP2015026873A (ja) 表面実装可能な集積回路のパッケージ化機構
EP2469592A1 (en) Integrated circuit chip package device
JP5762452B2 (ja) 表面実装可能な集積回路のパッケージ化機構

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 4