KR20150050469A - 밀리미터파 회로 보드를 위한 시스템 및 방법 - Google Patents
밀리미터파 회로 보드를 위한 시스템 및 방법 Download PDFInfo
- Publication number
- KR20150050469A KR20150050469A KR1020140148707A KR20140148707A KR20150050469A KR 20150050469 A KR20150050469 A KR 20150050469A KR 1020140148707 A KR1020140148707 A KR 1020140148707A KR 20140148707 A KR20140148707 A KR 20140148707A KR 20150050469 A KR20150050469 A KR 20150050469A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- vias
- conductive layer
- cavity
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 30
- 230000005540 biological transmission Effects 0.000 claims description 44
- 230000007704 transition Effects 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims 2
- 239000000463 material Substances 0.000 description 12
- MPCDNZSLJWJDNW-UHFFFAOYSA-N 1,2,3-trichloro-4-(3,5-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(C=2C(=C(Cl)C(Cl)=CC=2)Cl)=C1 MPCDNZSLJWJDNW-UHFFFAOYSA-N 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 5
- -1 for example Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
- H01P5/107—Hollow-waveguide/strip-line transitions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/12—Hollow waveguides
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
- H04B10/2575—Radio-over-fibre, e.g. radio frequency signal modulated onto an optical carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/572—Wavelength control
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
하나의 실시예에 따르면, 회로 보드는 회로 보드에서의 공동 위에서 공동의 제1 측면으로부터 연장되는 제1 부분을 갖는 제1 도전층의 적어도 일부분을 포함하는 신호 라인을 포함한다. 또한, 회로 보드는 공동을 둘러싸는 제1의 복수의 도전성 비아들을 포함하고, 제1의 복수의 비아들은 공동의 제1 측면에 인접하여 배치된 적어도 하나의 블라인드 비아를 포함한다.
Description
일반적으로, 본 발명은 회로 보드들에 관한 것으로서, 특정 실시예들에서는, 밀리미터파 회로 보드를 위한 시스템 및 방법에 관한 것이다.
밀리미터파 주파수 체제에서의 애플리케이션들은 SiGe(silicon germanium) 및 미세 기하구조 CMOS(complementary metal-oxide semiconductor) 프로세스들과 같은 저비용 반도체 기술들에서의 빠른 발전으로 인해 과거 수 년동안 커다란 관심을 받아 왔다. 고속 바이폴라 및 MOS(metal-oxide semiconductor) 트랜지스터들의 이용가능성은 60GHz, 77GHz 및 80GHz에서의, 그리고 100GHz 초과의 mm-파 애플리케이션들을 위한 집적 회로들에 대한 요구가 커지게 하였다. 그러한 애플리케이션들은, 예를 들면, 자동차 레이더(automotive radar) 및 멀티-기가비트 통신 시스템들을 포함한다.
그러나, RF 시스템들의 동작 주파수들이 계속 증가함에 따라, 그러한 고주파수들에서의 신호들의 생성은 여러 가지의 커다란 도전과제들을 부과한다. 그러한 도전과제들 중 하나는 집적 회로들로의 및 집적 회로들로부터의 밀리미터파 신호들의 인터페이싱이다. 고주파수들에서, 본드 배선들, 패키지 컨택들, PCB(printed circuit board) 트레이스들, 보드 캐패시턴스 및 다른 파라스틱(parasitics)은 잠재적으로 고주파수 RF 신호들의 감쇠 및 미스매칭을 초래할 수 있다. 자동차 레이더 시스템들과 같은 일부 시스템들에서, 회로 보드들은 신호 손실을 방지하기 위해 도파관을 이용하여 고주파수 레이더 안테나와 인터페이싱한다.
보다 높은 전력의 밀리미터파 시스템들에서, 열 관리에 대하여 추가적인 문제들이 발생될 수 있다. 예를 들어, 고전력을 처리하도록 구성된 회로 구성요소들은 고전력 부분으로부터 떨어져서 열을 전도하도록 비아(via)들과 같은 높은 전류 및 열 방출 구조들을 견디기 위해 보다 넓은 도전층들을 가질 수 있다. 이러한 도전층들 및 열 방출 구조는 RF 성능을 저하시킬 수 있는 기생 캐패시턴스 및 인덕턴스를 증가시킬 수 있다.
하나의 실시예에 따르면, 회로 보드는, 회로 보드에서의 공동 위에서 공동의 제1 측면으로부터 연장되는 제1 부분을 갖는 제1 도전층의 적어도 일부분을 포함하는 신호 라인을 포함한다. 또한, 회로 보드는 공동을 둘러싸는 제1의 복수의 도전성 비아들을 포함하고, 제1 복수의 비아들은 공동의 제1 측면에 인접하여 배치된 적어도 하나의 블라인드 비아를 포함한다.
이제, 본 발명, 및 그 이점들에 대한 보다 완전한 이해를 위해, 첨부된 도면과 함께 이하의 상세한 설명에 대한 참조가 행해진다.
도 1은 실시예의 칩 스택의 단면 개략도를 도시한다.
도 2a는 실시예의 회로 보드의 상세 레이아웃도를 도시한다.
도 2b는 실시예의 회로 보드의 레이아웃도를 도시한다.
도 2c는 실시예의 회로 보드의 보다 상세한 레이아웃도를 도시한다.
도 3은 실시예의 볼 그리드 격자 분포의 도면을 도시한다.
도 4는 실시예의 회로 보드의 2개의 컷어웨이 층형 단면들 및 상면도를 도시한다.
도 5a는 제1 위치에서의 실시예의 회로 보드의 층형 단면을 도시한다.
도 5b는 제2 위치에서의 실시예의 회로 보드의 층형 단면을 도시한다.
도 5c는 제3 위치에서의 실시예의 회로 보드의 층형 단면을 도시한다.
일반적으로, 상이한 도면들에서의 대응하는 참조 번호들 및 심볼들은, 달리 나타내지 않는 한, 대응하는 부분들을 지칭한다. 도면들은 실시예들의 관련 양상들을 명확하게 나타내도록 도시되며, 실제 축적으로 도시될 필요는 없다.
도 1은 실시예의 칩 스택의 단면 개략도를 도시한다.
도 2a는 실시예의 회로 보드의 상세 레이아웃도를 도시한다.
도 2b는 실시예의 회로 보드의 레이아웃도를 도시한다.
도 2c는 실시예의 회로 보드의 보다 상세한 레이아웃도를 도시한다.
도 3은 실시예의 볼 그리드 격자 분포의 도면을 도시한다.
도 4는 실시예의 회로 보드의 2개의 컷어웨이 층형 단면들 및 상면도를 도시한다.
도 5a는 제1 위치에서의 실시예의 회로 보드의 층형 단면을 도시한다.
도 5b는 제2 위치에서의 실시예의 회로 보드의 층형 단면을 도시한다.
도 5c는 제3 위치에서의 실시예의 회로 보드의 층형 단면을 도시한다.
일반적으로, 상이한 도면들에서의 대응하는 참조 번호들 및 심볼들은, 달리 나타내지 않는 한, 대응하는 부분들을 지칭한다. 도면들은 실시예들의 관련 양상들을 명확하게 나타내도록 도시되며, 실제 축적으로 도시될 필요는 없다.
다양한 실시예들의 형성 및 이용에 대해 이하에 보다 상세히 기술된다. 그러나, 본 명세서에서 기술된 다양한 실시예들은 매우 다양한 특정 문맥들에 적용가능함을 이해해야 한다. 기술된 특정 실시예들은 다양한 실시예들을 형성 및 이용하는 특정한 방식을 예시하는 것일 뿐, 제한된 영역으로 이해되지 않아야 한다.
다양한 실시예들에 대해, 특정 문맥으로, 즉, 임베디드 시스템, 특히, 밀리미터파 회로 보드에 대해 설명된다. 본 명세서에서 기술된 다양한 실시예들 중 일부는 무선 주파수(RF) 트랜시버, 회로 보드, PCB(printed circuit board), 임베디드 안테나들을 갖는 PCB, PCB 및 본딩된 IC 상의 열 관리, 도파관, 도파관 차폐 등을 포함한다. 본 명세서에서의 많은 실시예들은 RF 범위에서의 주파수들을 갖는 신호들로 기술되며, 특정한 애플리케이션들은 일반적으로 GHz 주파수들을 갖는 RF 신호들에 대응하는 밀리미터(mm) 파장 신호들을 갖는 무선 신호들에 초점을 맞출 수 있다. 다른 실시예들에서, 본 기술 분야에 알려진 임의의 형태에 따른 임의의 타입의 임베디드 시스템 및 회로 보드를 포함하는 다른 애플리케이션들에 대해 양상들이 적용될 수도 있다.
하나의 실시예에 따르면, 회로 보드는 도파관, 및 예를 들면, 30GHz보다 높은 주파수들을 갖는 밀리미터파 범위에서의 신호들의 인터페이싱을 가능하게 하는 도파관과 집적 회로(IC) 사이의 인터페이스를 포함한다. 도파관은 RF 신호의 1/4 파장 (λ/4)보다 작은 피치를 갖는 비아들에 의해 둘러싸이는 회로 보드에서의 공동으로부터 구성된다. 이러한 비아들은 도파관의 전기적 "벽(wall)들"을 형성하며, 회로 보드의 상부 도전층으로부터 하부 도전층으로 연장되는 스루 비아들(through vias)을 포함할 수 있고, 회로 보드의 한 측면으로부터 중간 도전층으로 연장되는 블라인드 비아들을 포함할 수 있다. 이러한 블라인드 비아들은 신호를 도파관 내로 공급하는데 이용되는 도전성 라인 아래에 배치될 수 있다. 일부 실시예들에서, 공동의 벽들을 도전성 재료로 도금할 필요는 없다.
하나의 실시예에서, 신호를 도파관에 공급하는데 이용된 도전성 라인은 정의된 임피던스를 갖는 차동 전송 라인(differential transmission line)일 수 있는 전송 라인을 통해 IC 랜딩 패드에 연결된다. 대안적으로, 단일 단부 전송 라인이 이용될 수 있다. 전송 라인은 회로 보드 층의 상부 도전층 및 회로 보드의 하부 도전층이 전송 라인의 근처에서 그들 사이에 낮은 임피던스 경로를 갖도록 보장하기 위해 스루 비아들에 의해 둘러싸일 수 있다. 물리적으로 빽빽하고(tight) 붐비는 회로 보드의 영역들에서, 상부 도전층과 하부 도전층 사이의 커플링을 유지하기 위해 스루 비아들의 직경이 감소될 수 있다.
전송 라인 및 도파관에 연결된 IC 랜딩 패드는 IC 아래에 위치되는 스루 비아들에 인접하여 위치될 수 있다. IC 사이에 위치된 이러한 비아들은 IC로부터의 열을 전송하고, HF 전이를 향상시키는 더블 듀티(double duty)를 수행할 수 있다.
하나의 실시예에 따르면, 비아들에 의해 형성된 측벽들을 갖는 임베디드 도파관들을 포함하는 회로 보드가 본 명세서에서 제공된다. 회로 보드는 IC를 BGA(ball grid array)를 통해 회로 보드에 본딩하기 위한 IC 랜딩을 포함한다. 스루 비아들 및 마이크로비아들의 위치 결정을, 재료들의 특정한 계층화와 조합하는 것은, 개선된 열적, 전기적, 구조적, 및 RF 성능을 갖는 회로 보드를 생성한다.
도 1은 IC(102), 재분배층(104), BGA(106), PCB(108) 및 열 확산기(110)를 포함하는 실시예의 시스템(100)의 단면도를 도시한다. IC(102)는 임의의 타입의 칩, 웨이퍼, 또는 회로 패키지일 수 있다. 다양한 실시예들에서, IC(102)는 PCB(108)에 포함될 수 있는, 도파관을 통해 신호들을 전송 및 수신하기 위한 아날로그 또는 디지털 전자장치를 포함한다. BGA(106)는 PCB(108)와 IC(102) 사이에 접속들을 제공하며, 전기적 및 열적 접속들을 제공하는 솔더 볼(solder ball)들을 포함할 수 있다. 일부 실시예들에서, IC(102)는 BGA(106)에 의해 PCB(108)에 본딩된 플립-칩(flip-chip)이다. IC(102)에서 생성된 열을 방출시키기 위해, 열적 접속들에 솔더 볼들이 제공된다. 일부 실시예들에서, 열적 접속들은 접지에 또한 연결된다. 추가적인 열적 방출을 위해, 스루 비아들(도시되지 않음)이, 열 확산기(110)에 연결되는 PCB(108)에 포함될 수 있다. 일부 실시예들에서, 재분배층(104)은 생략될 수 있다.
도 2a는 레이더 시스템과 같은 RF 전송 시스템을 위한 실시예의 회로 보드(200)의 레이아웃도를 도시한다. 회로 보드(200)는 RF 집적 회로를 위한 칩 컨택 또는 랜딩 영역(201), 및 회로 보드(200) 내의 공동들로서 구현된 2개의 도파관들(210, 211)을 포함한다. 도파관(210)은 전송 라인(224)을 통해 랜딩 패드들(225)에 연결된다. 하나의 실시예에서, 랜딩 패드들(225)은 IC 상의 RF 입력 또는 출력을 위해 이용된 인터페이스 핀(interface pin)들에 대응한다. 도시된 바와 같이, 전송 라인(224)은 차동 신호 라인이지만, 전송 라인(224)은 대안적인 실시예들에서 단일 단부 전송 라인으로서 구현될 수 있다. 일부 실시예들에서, 밀리미터 파장들, 즉, 10s 또는 100s의 GHz 정도의 주파수들을 갖는 RF 신호들이 IC에 의해 회로 보드(200) 상에서 전송 및 수신된다. 회로 보드(200)는 칩 랜딩(201), 다른 IC 접속들을 위한 추가적인 랜딩 패드들(202), 스루 비아들(204), 블라인드 비아들(206) 및 마이크로비아들(218)을 또한 포함하며, 본 명세서에서 다른 도면들을 참조하여 이하에 보다 상세히 기술될 것이다. 도파관(210) 및 회로 보드(200)의 구조를 보다 명확하게 설명하기 위해, 단면 CS1, CS2, CS3이 도면 5a, 5b, 5c를 각각 참조하여 이하에 또한 기술된다.
다양한 실시예들에 따르면, 공간에서 전파되는 RF 신호들이, 공동(208) 및 둘러싸는 스루 비아들(204)을 포함하는 도파관(210)에서의 공동(208)에 의해 전송된다. 일부 실시예들에서, 도파관(210)은 RF 신호들을 공동(208)을 통해, 공동 위의 도전성 재료로 형성된 도파관 전이(transition)(220)로 유도한다. TSA(tapered slot antenna)로서 구현될 수 있는 도파관 전이(220)가, 연결된 도파관(210)을, 도 1에 도시되고 본 명세서에서 이하에 기술되는 BGA 패키지와 인터페이스하는 전송 라인(224) 및 랜딩 패드들(225)에 대해 전이한다. 다양한 실시예들에서, 회로 보드(200)의 전송 부분(222)은, 랜딩 패드들(225), 전송 라인(224) 및 도파관(210)을 포함하는, 도 2a의 우측 상의 요소들을 포함하는 반면, 수신 부분(221)은 랜딩 패드들(235), 전송 라인(234) 및 도파관(211)을 포함하는, 도 2a의 좌측 상의 요소들을 포함한다. 다양한 실시예들에 따르면, 수신 부분(221) 및 전송 부분(222)은 동일하거나 또는 유사한 구조들을 포함하거나, 또는 상이한 구조들로 구현될 수 있다. 일부 실시예들에 따르면, 공동들(208) 및 전송 라인들(224) 사이의 전이들에서, 스루 홀들 및/또는 블라인드 비아들(206)이 도파관(210)에 대한 벽들로서 구현될 수 있다.
일부 실시예들에서, 도파관(210), 전송 라인(224) 및 랜딩 패드들(225)을 둘러싸는 스루 비아들(204) 및 마이크로비아 세트들(228)은 이하의 기능들, 즉, (1) 비아들이 도파관들(210) 및 전송 라인들(224)에 대한 전자기 차폐 및 벽들로서 기능하고, (2) 비아들이 회로 보드(200)의 상부 표면 상의 열 발생 구성요소들을 회로 보드(200)의 하부 표면 상의 열 확산기에 열적으로 연결하도록 기능하고, (3) 비아들 및 마이크로비아 세트들(228)이 접지 접속들에 대한 접지면의 확고한 커플링(firm coupling)을 제공하는 기능을 가질 수 있으며, 도 2c를 참조하여 이하에 기술된다.
다양한 실시예들에 따르면, 스루 비아들(204)은 가장 인접한 스루 비아들(204)로부터 λ/4의 거리만큼 서로 분리되며, 여기서 λ는 특정한 동작 주파수의 파장이다. 다양한 실시예들에서, λ는 수 밀리미터 정도일 수 있다. 따라서, 스루 홀들 사이의 거리는 수 밀리미터 이하 정도일 수 있다. 특정한 실시예에서, 80GHz 정도의 동작 주파수가 이용될 수 있다. 약 3-5mm의 대응하는 파장이, 약 1mm 이하의 스루 비아들 사이의 거리를 제공할 수 있다. 마이크로비아들(218)이 스루 비아들(204)로부터 및 다른 마이크로비아들(218)로부터 λ/4 미만의 거리로 또한 위치된다. 특히, 마아크로비아 세트들(228)에서의 마이크로비아들은 마이크로비아 세트(228)에서의 다른 마이크로비아들 및 인접한 스루 비아들(204)로부터 λ/4 미만의 거리만큼 분리되도록 위치될 수 있다. 일부 실시예들에 따르면, 마이크로비아들(218)은 스루 비아들(204)보다 작은 직경을 가지며, 회로 보드(200) 전체를 통해 빽빽하거나 또는 제한된 위치들에 위치될 수 있다.
일부 실시예들에서, 스루 비아들(204)의 간격은 수신 부분(221) 및 전송 부분(222)을 둘러싸는 스루 비아들에 특히 관련된다. 도시된 바와 같이, 복수의 스루 비아들(204)이 전송 라인(224), 랜딩 패드들(225) 및 공동(208)을 포함하는, 수신기(221) 및 전송기(222) 부근의 비아 인클로저(via enclosure) 또는 비아 펜스(via fence)를 형성한다. 일부 실시예들에서, 도시된 바와 같이, 2개 행의 스루 비아들이 이용될 수 있다. 다른 실시예들에서, 수신 부분(221) 및 전송 부분(222)을 둘러싸는 2개보다 많거나 적은 행들이 이용될 수 있다. 공동(208)에 대하여, 스루 비아들(204) 및 블라인드 비아들(206)은 도파관의 전기 벽들을 형성한다. 일부 실시예들에서, 공동(208)의 내부 벽들은 도금되지 않은 채로 남겨진다.
도 2b는 2개의 도파관(210, 211) 및 IC 랜딩(201)을 포함하는 실시예의 회로 보드(200)의 레이아웃도를 도시한다. IC 랜딩(201)은 도 1에서의 PCB(108) 상의 IC(102)의 위치에 대응한다. 다양한 실시예들에서, IC 다이 또는 다이 스택이 IC 랜딩(201)에 본딩될 수 있다. 도시된 바와 같이, 좌측 및 우측 상의 인접한 IC 랜딩(201)은 수신 부분(221) 및 전송 부분(222)이며, 각각은 도파관(210, 211)을 포함한다. 다양한 실시예들에서, 도파관들(210, 211)은 스루 비아들(204), 블라인드 비아들(206), 공동들(208) 및 도파관 전이들(220)을 포함한다. 일부 실시예들에서, 도파관 전이들(220)은 TSA(tapered slot antennas)일 수 있다. 다른 실시예들에서, 도파관 전이들(220)은 비발디 타입(Vivaldi type)일 수 있다. 다른 실시예들에서, 도파관 전이들(220)은 다른 타입의 안테나들로서 구현될 수 있다. 다양한 실시예들에 따르면, 도파관 전이들(220)은 회로 보드(200)에서 구현된다. 회로 보드(200)는 도 1에서의 PCB(108)에 대응할 수 있다.
도 2c는 도 2a의 회로 보드(200)의 보다 상세한 레이아웃도를 도시한다. 다양한 실시예들에서, IC 랜딩(201)은 랜딩 패드들(202) 및 스루 비아들(204)을 포함한다. 랜딩 패드들(202)은 IC 랜딩(201) 상에 칩 또는 IC를 본딩하기 위해 BGA가 부착되는 컨택 포인트들로서 이용될 수 있다. 재료(212)는 특정 랜딩 패드들(202)을 회로 보드(200) 상의 전기 라우팅에 연결하는, 구리와 같은 도전성 재료일 수 있다. 재료(212)는 랜딩 패드들(202)을 회로 보드(200) 전체를 통해 입력 및 출력(I/O) 핀들 또는 패드들, 접지 접속들, 또는 전원 접속들에 연결할 수 있다. 예를 들어, 랜딩 패드들(202s)에 연결되는 리드(lead)들(214)이 다양한 I/O에 연결되어 신호들을 운반하는 반면, 랜딩 패드들(202g)은 접지면에 직접 연결될 수 있다.
다양한 실시예들에 따르면, 스루 비아들(204)은 적어도 3개의 기능들, 즉, (1) 열 에너지(열)를 회로 보드(200)의 상부 측면으로부터 회로 보드(200)의 하부 측면 상의 열 확산기로 전달, (2) 회로 보드(200)의 하부 측면 상의 접지 접속들과 접지면(216) 사이에 저임피던스 경로를 제공, 및 (3) EMR 전송기들 및 수신기들에 대한 전자기 차폐를 제공하는 기능들을 갖는다. 일부 실시예들에서, 보다 작은 비아들이 회로 보드(200) 전체를 통해 위치되어, 물리적으로 빽빽한 영역들에서 접지 및 차폐를 제공할 수 있다. 마이크로비아들(218)로서 도시되는 그러한 보다 작은 비아들은 열거된 3개의 목적들을 제공할 수도 있다. 대안적인 실시예들에서, 마이크로비아들은 랜딩 패드들(202) 아래에 위치될 수 있다.
다른 설명으로써, 접지면(216)을 참조하면, 기생 인덕턴스 및 캐피시턴스가 고주파수에서 짧은 배선들 및 금속 접속들에서 현저할 수 있기 때문에, 접지면들은 다수의 위치들에서 접지에 연결될 수 있다. 예를 들어, 영역(226a)은 접지면(216)에 연결되는 재료(212)의 좁은 섹션일 수 있다. 회로 보드(200)가 30GHz보다 높은, 예를 들면, 일부 통신 백홀 시스템들의 경우 80GHz에서 동작할 때, 영역(226a)의 인덕턴스 및/또는 캐패시턴스는 차동 라인들(224) 상의 신호를 감쇠시키고, 불균형화시키고, 또는 그렇지 않은 경우 영향을 미치도록 중요해질 수 있다. 따라서, 마이크로비아 세트(228a)는 접지면(216)을 영역(226a) 근처의 접지 접속들에 보다 확고하게 연결하기 위해 영역(226a)에 가장 가까운 곳에 위치될 수 있다. 그러한 실시예에서, 영역(226a)에서의 기생 인덕턴스 및/또는 캐패시턴스의 영향은 마이크로비아 세트(228a)에 의해 생성된 보다 확고하고 보다 가까운 곳의 접지 접속에 의해 감소될 수 있다. 유사한 효과들이 마이크로비아 세트들(228b-d) 근처에서 관측될 수 있다. 일부 실시예들에서, 근처의 마이크로비아 세트(228b)와 같은 영역(226b)은 영역(226a)과 같은 다른 영역들보다 덜 좁을 수 있으며, 감소된 기생 임피던스들을 갖는다. 재료(212)를 갖는 좁고 넓은 상호접속들의 레이아웃은 I/O 및 시스템 요건들에 의해 결정되지만, 위에서의 3개의 목적을 참조한 특정한 개선사항들이, 본 명세서에서 기술된 실시예들에 의해 얻어질 수 있다.
다양한 실시예들에서, 전송 라인(224)은 도시된 바와 같이 재료(212)의 병렬 스트라이프들로 이루어질 수 있다. 전송 라인(224)의 측면들을 따라 배열된 마이크로비아 세트들(228a-d) 및 스루 비아들(204)은 EMR 간섭 및 누설로 인한 신호 저하에 대한 차폐를 제공할 수 있으며, 전송 라인(224)에 대한 안정된 임피던스 환경을 제공한다. 일부 실시예들에서, 랜딩 패드들(225) 근처의 전송 라인(224)에 평행한 마이크로비아 세트들(228a-d)의 특정한 배치가 개선된 성능 및 차폐를 제공할 수 있다.
도 3은 도 1 및 2에서의 PCB(108) 또는 회로 보드(200)와 같은 회로 보드와의 다양한 타입의 접속들을 나타내는 실시예의 BGA 핀 분포(300)의 도면을 도시한다. 예를 들어, BGA 핀 분포(300)는 도 2의 칩 랜딩(201)에서의 랜딩 패드들(202)과 대응하며 그것에 연결된다. 일부 실시예들에서, 다수의 접지 패드들(302)이 BGA 핀 분포(300)를 통해 분포된다. 본 명세서에서 나타낸 바와 같이, 접지 패드들(302)은 열 전송을 위해서도 또한 유용하다. 다양한 실시예들에서, 칩 또는 IC에서 발생된 열은 접지 패드들(302)을 통해, IC가 연결되는 회로 보드로 전송된다. 예시된 실시예에 의해 나타낸 바와 같이, 공간 영역(304)이, BGA 핀 분포(300)의 중심을 통해, 상호접속 패드들 없이, 위치될 수 있다. 다양한 실시예들에서, 공간 영역(304)은 도 2에 도시된 스루 비아들(204)과 같은 스루 비아들을 위한 공간을 제공하기 위해 상호접속 패드들 없이 남겨진다. 공간 영역(304)은 칩 랜딩(201)의 중심에 위치된 스루 비아들(204)에 대응할 수 있다. 다른 가능한 상호접속 패드들이 도 3에서 표시 및 라벨링된다.
도 1에서의 시스템(100)과 함께 BGA 핀 분포(300)는 특정한 특징들을 나타내는데 유용한 일반적인 구조를 나타낸다. 특정 실시예들에서, 솔더 볼들 및 스루 비아들은 동일한 위치에 배치되지 않으며, 특정 수의 위치들은 BGA 핀 분포(300)에 의해 도시된 바와 같이 솔더 볼들을 갖도록 선택되고, 특정 수의 위치들은 공간 영역(304)에 대응할 수 있는 스루 비아들을 갖도록 선택되게 한다. 따라서, 도 1에서의 IC(102)로부터 PCB(108)로의 열 전송과 PCB(108)로부터 열 확산기(110)로의 열 전송 사이에 트레이드오프가 존재한다.
다양한 실시예들에 따르면, BGA 핀 분포(300)의 패드 분포는 BGA를 통해 회로 보드에 본딩될 특정 IC 또는 칩에 따라 변한다. 특정한 BGA 실시예에서, 119개의 랜딩 패드가 이용되고, 그 중에서 55개는 접지면에 연결된 접지 패드이다. 일부 실시예들에서, 랜딩 패드들의 서브세트가 회로 보드의 상부 도전층의 연속적인 영역에 의해 함께 접속된다. 이러한 랜딩 패드들의 서브세트는 일부 경우들에 있어서 적어도 27개의 랜딩 패드를 포함할 수 있다. 또한, 17개의 스루 비아들이 칩 랜딩의 중심을 통해, 그 근처에 위치될 수 있다. 다른 실시예들에서, 임의의 수의 랜딩 패드들, 접지 패드들 및 비아들이, 특정 실시예 및 그 요건들에 따라 이용될 수 있다. 일부 실시예들에서, 스루 비아들 각각은 약 100㎛와 700㎛ 사이, 예를 들면, 약 400㎛의 직경을 가질 수 있다. 또한, 이러한 스루 비아들은 열 비아들로서 기능할 수 있으며, 회로 보드의 하부에 부착된 열 싱크에 연결될 수 있다.
다른 실시예들에 따르면, 접지면은 열 방출을 개선하기 위해 회로 보드의 하부 표면 상의 도전성 재료로 형성될 수 있다. 하나의 특정한 실시예에서, 접지면은 약 8.5 mm2이지만, 특정 실시예 및 그 사양들에 따라 임의의 크기가 이용될 수 있다. 그러한 실시예에서, 접지 패드들(302)이 칩 랜딩에서의 랜딩 패드들을 통해 회로 보드의 상부 표면 상에 접지면을 형성하는 도전성 재료에 연결되고, 스루 비아들이 하부 표면 상의 접지면에 상부 표면 상의 접지면을 연결한다. 일부 실시예들에서, 복수의 마이크로비아들이 공간 영역(304) 내의 칩 랜딩에서의 스루 비아들 사이에 위치된다. 그러한 마이크로비아들은 약 200㎛와 약 400㎛ 사이, 또는 예를 들면, 대략 250㎛의 직경을 가질 수 있다.
도 4는 상면도(400a) 및 컷어웨이 단면들(400b, 400c)을 포함하는, 실시예의 회로 보드(400)의 상면도 및 2개의 컷어웨이 단면들을 도시한다. 다양한 실시예들에서, 회로 보드(400)는 회로 보드(200)에 대응할 수 있다. 단면(400b)은 스루 비아(404)를 도시하고, 단면(400c)은 블라인드 비아(406)를 도시한다. 상면도(400a)로부터, 단면들(400b, 400c)의 위치들이 식별될 수 있다. 두 개의 단면(400b, 400c)에 의해 도시된 바와 같이, 회로 보드(400)는 일련의 층들로 구현될 수 있다. 다양한 실시예들에 따르면, 층들(432, 434, 436, 438)은, 예를 들면, 구리와 같은 도전성 재료들로서 구현된다. 다른 실시예들에서, 층들(432-438)은 상이한 타입의 도전성 재료들이거나, 또는 재료들의 일부 조합일 수 있다. 층들(442, 446)은 고주파수 래미네이트(high frequency laminate)와 같은 래미네이트로서 구현될 수 있다. 특정 실시예에서, 층들(442, 446)은 래미네이트들의 RO3003 패밀리, 그리고 일부 실시예들에서는, 특히 R3003에 속하는, 로저스 코포레이션(Rogers Corporation)으로부터의 래미네이트로서 구현될 수 있다. 더욱이, 층(444)은 래미네이트로서 또한 구현될 수 있다. 특정 실시예들에서, 층(444)은 예를 들면, FR-4와 같은, 유리섬유 및 에폭시 래미네이트로서 구현될 수 있다. 층(444)이 FR-4로 이루어지고, 층들(442, 446)이 RO3003으로 이루어지는 특정 실시예에서, 결과적인 회로 보드는 R3003으로 인해 우수한 RF 성능을 나타내며, FR-4로 인해 플렉시블하고 비용 효율적일 수 있다. 다른 실시예들에서, 층들(442, 444, 446)에서의 래미네이트들은 임의의 타입의 유전체, 절연 재료, 플라스틱, 에폭시, 섬유유리, 구조적 재료, 또는 이들의 임의의 조합으로서 구현될 수 있다.
다양한 실시예들에서, 층들(432-446)은 다야한 성능 특성들이 균형을 이루도록 선택된다. 특히, 층들(432-446)의 재료들 및 두께들은, (1) 적절한 경도를 갖고, (2) 우수한 RF 신호 성능을 제공하고, (3) 우수한 전기적 성능을 제공하고, (4) 비용 효율성을 유지하도록 선택될 수 있다. 경도(hardness)에 대하여, 층들(432-446)은 너무 단단하지 않으면서 우수한 구조적 지지를 유지하도록 선택될 수 있다. 선택된 재료들이 너무 단단하다면, 크랙킹(cracking) 및 다른 고장 메카니즘들이 회로 보드(400) 내에서 발생될 수 있다. 신호 성능, 전기적 성능 및 비용에 대하여, 우수한 전기적 및 RF 성능이 선택될 수 있지만, 비용 효율적인 재료들의 균형이 또한 고려될 수 있다. FR-4 및 로저스 RO3003을 포함하는, 위에서 기술된 특정 층들은 다양한 고주파수 실시예들에서 특히 적합할 수 있다. 일부 실시예들에서, 이러한 고려사항들 전부 중의 일부는 고려되지 않을 수 있다.
다양한 실시예들에 따르면, 회로 보드(400)에서의 다양한 층들은 임의의 두께를 가질 수 있다. 일부 실시예들에서, 특정 층들의 두께는 다음과 같은 범위들, 즉, 층(432)이 약 25㎛와 약 50㎛사이이고, 층(434)이 약 50㎛와 약 100㎛사이이고, 층(436)이 약 25㎛와 약 50㎛사이이고, 층(438)이 약 50㎛와 약 100㎛사이이고, 층(442)이 약 100㎛와 약 150㎛사이이고, 층(444)이 약 100㎛와 약 300㎛사이이고, 층(446)이 약 100㎛와 약 150㎛사이인 범위들을 취할 수 있다. 특정 실시예에서, 각각의 층의 두께는 이하에 따라서, 즉, 층(432)이 약 35㎛이고, 층(534)이 약 70㎛이고, 층(436)이 약 35㎛이고, 층(438)이 약 70㎛이고, 층(442)이 약 130㎛이고, 층(444)이 약 165㎛이고, 층(446)이 약 130㎛로 구현될 수 있다.
도 4에 도시된 바와 같이, 스루 비아(404)는 회로 보드(400)의 상부 표면과 회로 보드(400)의 하부 표면 사이에 접속될 수 있다. 블라인드 비아(406)는 회로 보드(400)의 상부 표면으로부터, 도시된 바와 같은 층(446)과 같은 중간 층까지 접속될 수 있다. 다른 실시예들에서, 블라인드 비아(406)는 회로 보드(400)의 하부 표면으로부터, 층(442)과 같은 중간 층까지 접속될 수 있다. 다양한 실시예들에서, 스루 비아(404) 및 블라인드 비아(406) 둘다, 예를 들면, 구리와 같은 전기적 및 열적 도전성 재료로 채워진다.
도 5a는 도 2에서 도시된 바와 같은 단면 CS1의 위치에서의, 실시예의 회로 보드(200)의 층형 단면 CS1을 도시한다. 다양한 실시예들에 따르면, 스루 비아들(504)의 2개의 세트가 차동 쌍(524)의 각 측면 상에 벽 또는 차폐(shield)를 형성한다. 다양한 실시예들에서, 스루 비아들(504) 및 차동 쌍(524)은 스루 비아들(204) 및 차동 전송 라인(224)에 대응한다. 다양한 실시예들에서, 층들(532, 534, 536, 538)은 예를 들면, 구리와 같은 도전성 재료로 형성되고, 층들(542, 544, 546)은 각각 RO3003, FR-4 및 RO3003과 같은 래미네이트 재료들로 형성된다. 층들(532-546)의 다양한 두께는 도 4에서의 층들(432-446)을 참조하여 기술된 두께에 따라 구현될 수 있다.
도 5b는 도 2에서 도시된 바와 같은 단면 CS2의 위치에서의, 실시예의 회로 보드(200)의 층형 단면 CS2를 도시한다. 층들(532-546) 및 스루 비아들(504)은 도 5a에 도시된 바와 같은 단면 CS1에서의 그것들과 일치하거나 또는 유사하다. 도 5b에 도시된 실시예에서, 단면 CS2는 차동 쌍(524)이 공동(508) 위에 놓이는 포인트에서 취해진다. 공동(508)은 타입 WR-12 또는 WR-15의 공동일 수 있다. 다양한 실시예들에서, 공동(508)은 도 2에서의 공동(208)에 대응한다. 도시된 바와 같이, 공동(508)은 층(542)으로부터, 층(538)으로 이루어지는 회로 보드(200)에 대응하는 회로 보드의 하부 표면까지 아래로 연장된다. 다양한 실시예들에서, 공동(508)은 RF 신호들을 공동을 통해서 차동 전송 라인들(524) 및 도파관 전이(220)(단면 CS2에서 도시되지 않음)로 또는 그들로부터 안내할 수 있다. 그러한 실시예들에서, 공동(508)의 양 측면 상의 스루 비아들(504)은 공동(508) 및 스루 비아들(504)을 포함하는 도파관에 대한 유효 벽들을 형성할 수 있다. 다양한 실시예들에서, 공동(504)은 예를 들면, 금과 같은 임의의 타입의 도전성 재료로 도금되지 않는다.
도 5c는 도 2에 도시된 바와 같은 단면 CS3의 위치에서의, 실시예의 회로 보드(200)의 층형 단면 CS3을 도시한다. 층들(532-546) 및 스루 비아들(504)은 도 5a에서 도시된 바와 같은 단면 CS1에서의 그것들과 일치하거나 또는 유사하다. 도 5c에 도시된 바와 같이, 단면 CS3은 차동 전송 라인들(524)과 병렬의 세로 절단이다. 여기서 공동(508)은 블라인드 비아(506)에 인접한 영역으로부터 스루 비아들(504)에 인접한 영역까지 연장되는 사각형의 공동으로서 도시된다. 도 5b를 참조하여 기술된 바와 같이, 공동(508)은 스루 비아들(504) 뿐만 아니라 블라인드 비아(506)에 의해 제공된 도전성 벽들을 갖는 도파관을 형성할 수 있다. 다수의 블라인드 비아들이 다른 도면들에서 도시된 바와 같이 포함될 수 있다. 다양한 실시예들에서, 차동 쌍(524)은 공동(508) 위에 놓이는 영역에서 종료된다. 층(532)은 도 2에서 도시된 바와 같이, 공동(508) 위에 놓이는 영역에서 도파관 전이(220)를 형성할 수 있다. 따라서, 차동 쌍은 도 2에서 도시된 바와 같이 공동(508) 위의 어딘가에서 도파관 내로 전이할 수 있다.
다양한 실시예들에 따르면, RF 신호들이 공동(508)을 통해 전달되고, 차동 쌍(524) 상의 전기 신호들에 대한 인터페이스로서의 도파관 전이(220)에서 수신 또는 전송된다.
하나의 실시예에 따르면, 회로 보드는 회로 보드에서의 공동 위에서 공동의 제1 측면으로부터 연장되는 제1 부분을 포함하는 제1 도전층 상에 신호 라인을 포함한다. 또한, 회로 보드는 공동을 둘러싸는 제1의 복수의 도전성 비아들을 포함하고, 제1의 복수의 비아들은 공동의 제1 측면에 인접하여 배치된 적어도 하나의 블라인드 비아를 포함한다.
다양한 실시예들에서, 신호 라인의 제1 부분은 테이퍼링된다(tapered). 공동 및 복수의 도전성 비아들은 도파관으로서 구성될 수 있고, 신호의 제1 부분은 도파관 피드(waveguide feed)로서 구성될 수 있다. 더욱이, 도파관은 제1 파장에서 동작하도록 구성될 수 있고, 복수의 도전성 비아들의 피치는 제1 파장의 1/4 이하일 수 있다. 일부 실시예들에서, 적어도 하나의 블라인드 비아가 신호 라인 아래에 배치된다. 신호 라인은 회로 보드의 상부 도전층 상에 배치될 수 있고, 적어도 하나의 블라인드 비아는 회로 보드의 하부 도전층으로부터 회로 보드의 중간 도전층까지 연장되는 비아를 포함할 수 있으며, 제1의 복수의 도전성 비아들은 회로 보드의 하부 도전층으로부터 회로 보드의 상부 도전층까지 연장되는 비아들을 더 포함할 수 있다.
다양한 실시예들에서, 회로 보드는 신호 라인과 공동 사이에 배치된 절연층을 포함할 수 있다. 절연층은 제1 고주파수 래미네이트층을 포함할 수 있다. 일부 실시예들에서, 회로 보드는 제2 고주파수 래미네이트층 및 제1 FR-4 층을 더 포함할 수 있다. 신호 라인은 전송 라인으로서 구성된 제2 부분 및 집적 회로에 대한 컨택을 위한 랜딩 패드로서 구성된 제3 부분을 포함할 수 있다. 더욱이, 회로 보드는 전송 라인의 제2 부분에 인접하여 배치된 제2의 복수의 도전성 비아들을 포함할 수 있다. 제2의 복수의 도전성 비아들은 회로 보드의 상부 도전층을 회로 보드의 하부 도전층에 접속하는 제1 도전성 비아들, 및 회로 보드의 상부 도전층을 회로 보드의 하부 도전층에 접속하는 제2 도전성 비아들을 포함할 수 있다. 그러한 실시예에서, 제1 도전성 비아들은 제1 직경을 갖고, 제2 도전성 비아들은 제1 직경보다 작은 제2 직경을 갖는다.
하나의 실시예에 따르면, 밀리미터파 시스템은 복수의 랜딩 패드들을 갖는 컨택 영역, 제1 신호 랜딩 패드에 연결된 전송 라인, 전송 라인에 인접한 컨택 영역에 배치된 제1의 복수의 비아들, 및 전송 라인에 인접하여 배치된 제2의 복수의 비아들을 포함하는 회로 보드를 포함한다. 그러한 실시예에서, 복수의 랜딩 패드들은 무선 주파수(RF) 집적 회로에 연결되도록 구성되고, 랜딩 패드들은 RF 집적 회로의 RF 신호 인터페이스에 연결되도록 구성된 제1 신호 랜딩 패드를 포함하며, 제1의 복수의 비아들 중 적어도 하나가 제1 신호 랜딩 패드에 인접하여 배치된다.
일부 실시예들에서, 회로 보드는 랜딩 패드들에 인접한 컨택 영역에 배치되고 전송 라인에 인접하여 또한 배치된 제1의 복수의 비아들을 포함하고, 제1의 복수의 비아들 중 적어도 하나는 제1 신호 랜딩 패드에 인접하여 배치되고, 제1 복수의 비아들의 제1 서브세트는 제1 직경을 갖고, 제1의 복수의 비아들의 제2 서브세트는 제1 직경보다 작은 제2 직경을 갖는다.
다양한 실시예들에서, 밀리미터파 시스템은 RF 집적 회로를 포함한다. 제1의 복수의 비아들 및 제2의 복수의 비아들은 회로 보드의 상부 도전층과 회로 보드의 하부 도전층 사이에 접속된 비아를 포함할 수 있다. 더욱이, 제1의 복수의 비아들 및 제2의 복수의 비아들의 제1 서브세트는 제1 직경을 가질 수 있고, 제2의 복수의 비아들의 제2 서브세트는 제1 직경보다 작은 제2 직경을 가질 수 있다. 일부 실시예들에서, RF 집적 회로의 RF 신호 인터페이스는 제1 파장에서 동작하도록 구성되고, 제1의 복수의 비아들의 피치 및 제2의 복수의 비아들의 피치는 제1 파장의 1/4보다 작다.
다양한 실시예들에서, 회로 보드는 제1 고주파수 래미네이트층과 제2 고주파수 래미네이트층 사이에 배치된 FR-4 층을 포함한다. 회로 보드는 제1 고주파수 래미네이트층 위에 배치된 제1 도전층, 제1 고주파수 래미네이트층과 FR-4 층 사이에 배치된 제2 도전층, FR-4 층과 제2 고주파수 래미네이트층 사이에 배치된 제3 도전층, 및 제2 고주파수 래미네이트층 아래에 배치된 제4 도전층을 또한 포함할 수 있다. 제1 도전층, 제2 도전층, 제3 도전층 및 제4 도전층은 구리를 포함할 수 있다.
다양한 실시예들에서, 회로 보드는 전송 라인에 연결된 도파관을 또한 포함할 수 있다. 도파관은 전송 라인에 연결된 도파관 전이 요소 및 공동을 둘러싸는 제1의 복수의 도전성 비아들을 포함할 수 있다. 그러한 실시예에서, 도파관 전이 요소는 회로 보드에서의 공동 위에서 공동의 제1 측면으로부터 연장되는 제1 부분을 갖는 제1 도전층 상의 신호 라인을 포함하고, 제1의 복수의 비아들은 공동의 제1 측면에 인접하여 배치된 적어도 하나의 블라인드 비아를 포함한다.
다양한 실시예들에서, 제1의 복수의 비아들은 RF 집적 회로를, 컨택 영역 반대의 회로 보드 상에 배치된 도전층에 열적으로 연결하도록 구성된다. 복수의 랜딩 패드들이 119개의 솔더 볼을 수용하도록 구성된 119개의 랜딩 패드들을 포함할 수 있다.
하나의 실시예에 따르면, 밀리미터파 시스템을 동작하는 방법은 RF 신호를, 회로 보드 상의 랜딩 패드들에 인접하여 배치된 제1의 복수의 전기적 및 열적 도전성 비아들에 인접하여 배치된 랜딩 패드를 통해, 집적 회로로부터 전송 라인으로 전송하고, RF 신호를, 전송 라인에 연결된 도파관 전이 요소를 통해, 전송 라인으로부터 회로 보드의 공동에 배치된 도파관으로 전이하는 것을 포함한다. 그러한 실시예에서, 도파관 전이 요소는 회로 보드에서의 공동 위에서 공동의 제1 측면으로부터 연장되는 제1 부분을 갖는 제1 도전층 상의 신호 라인을 포함하고, 도파관은 공동을 둘러싸는 제1의 복수의 도전성 비아들을 더 포함한다. 제1의 복수의 비아들은 공동의 제1 측면에 인접하여 배치된 적어도 하나의 블라인드 비아를 포함한다.
본 명세서에서 기술된 다양한 실시예들에 따르면, 이점들은 회로 보드를 포함하는 시스템 전체를 통한 열 방출, 구조적인 강도 및 융통성, 회로 보드 전체를 통한 안정되고 확고하게 연결된 접지 접속들, 및 차동 신호 라인들을 따른, 그리고 도금된 공동 벽들이 없는 도파관들에서의 EMR 차폐 및 전송을 포함할 수 있다.
본 발명은 예시적인 실시예들을 참조하여 설명되었지만, 그러한 설명은 제한적인 의미로서 해석되도록 의도하지 않는다. 당업자라면, 그러한 설명을 참조함으로써, 예시된 실시예들의 다양한 수정들 및 조합들 뿐만 아니라 본 발명의 다른 실시예들이 가능함을 명백히 이해할 것이다. 따라서, 첨부된 청구항들은 임의의 그러한 수정들 또는 실시예들을 포함하는 것으로 의도된다.
Claims (27)
- 회로 보드로서,
제1 도전층의 적어도 일부분을 포함하는 신호 라인 - 상기 신호 라인은 상기 회로 보드에서의 공동(a cavity) 위에서 상기 공동의 제1 측면으로부터 연장되는 제1 부분을 가짐 - 과,
상기 공동을 둘러싸는 제1의 복수의 도전성 비아들 - 상기 제1의 복수의 도전성 비아들은 상기 공동의 제1 측면에 인접하여 배치된 적어도 하나의 블라인드 비아(blind via)를 포함함 - 을 포함하는
회로 보드.
- 제1항에 있어서,
상기 신호 라인의 상기 제1 부분은 테이퍼링되는(tapered)
회로 보드.
- 제1항에 있어서,
상기 공동 및 상기 복수의 도전성 비아들은 도파관(a waveguide)으로서 구성되고,
상기 신호 라인의 상기 제1 부분은 도파관 피드(a waveguide feed)로서 구성되는
회로 보드.
- 제3항에 있어서,
상기 도파관은 제1 파장에서 동작하도록 구성되고,
상기 복수의 도전성 비아들의 피치(a pitch)는 상기 제1 파장의 1/4 이하인
회로 보드.
- 제1항에 있어서,
상기 적어도 하나의 블라인드 비아는 상기 신호 라인 아래에 배치되는
회로 보드.
- 제5항에 있어서,
상기 제1 도전층은 상기 회로 보드의 상부 도전층(a top conductive layer)이고,
상기 적어도 하나의 블라인드 비아는 상기 회로 보드의 하부 도전층(a bottom conductive layer)으로부터 상기 회로 보드의 중간 도전층까지 연장되는 비아를 포함하고,
상기 제1의 복수의 도전성 비아들은 상기 회로 보드의 상기 하부 도전층으로부터 상기 회로 보드의 상기 상부 도전층까지 연장되는 비아들을 더 포함하는
회로 보드.
- 제1항에 있어서,
상기 신호 라인과 상기 공동 사이에 배치된 절연층을 더 포함하는
회로 보드.
- 제7항에 있어서,
상기 절연층은 제1 고주파수 래미네이트층(a first high frequency laminate layer)을 포함하는
회로 보드.
- 제8항에 있어서,
상기 회로 보드는 제2 고주파수 래미네이트층 및 제1 FR-4 층을 더 포함하는
회로 보드.
- 제1항에 있어서,
상기 신호 라인은,
전송 라인으로서 구성된 제2 부분과,
집적 회로에 대한 컨택을 위한 랜딩 패드(a landing pad)로서 구성된 제3 부분을 더 포함하는
회로 보드.
- 제10항에 있어서,
상기 전송 라인의 상기 제2 부분에 인접하여 배치된 제2의 복수의 도전성 비아들을 더 포함하는
회로 보드.
- 제11항에 있어서,
상기 제2의 복수의 도전성 비아들은,
상기 회로 보드의 상부 도전층을 상기 회로 보드의 하부 도전층에 접속하는 제1 도전성 비아들 - 상기 제1 도전성 비아들은 제1 직경을 가짐 - 과,
상기 회로 보드의 상기 상부 도전층을 상기 회로 보드의 상기 하부 도전층에 접속하는 제2 도전성 비아들 - 상기 제2 도전성 비아들은 상기 제1 직경보다 작은 제2 직경을 가짐 - 을 포함하는
회로 보드.
- 회로 보드를 포함하는 밀리미터파 시스템(a millimeter-wave system)으로서,
상기 회로 보드는,
무선 주파수(RF) 집적 회로에 연결되도록 구성된 복수의 랜딩 패드들을 포함하는 컨택 영역 - 상기 랜딩 패드들은 상기 RF 집적 회로의 RF 신호 인터페이스에 연결되도록 구성된 제1 신호 랜딩 패드를 포함함 - 과,
상기 제1 신호 랜딩 패드에 연결된 전송 라인과,
상기 랜딩 패드들에 인접한 상기 컨택 영역에 배치되고, 상기 전송 라인에 인접하여 또한 배치되는 제1의 복수의 비아들을 포함하며,
상기 제1의 복수의 비아들 중 적어도 하나는 상기 제1 신호 랜딩 패드에 인접하여 배치되고,
상기 제1의 복수의 비아들의 제1 서브세트는 제1 직경을 갖고,
상기 제1의 복수의 비아들의 제2 서브세트는 상기 제1 직경보다 작은 제2 직경을 갖는
밀리미터파 시스템.
- 제13항에 있어서,
상기 RF 집적 회로를 더 포함하는
밀리미터파 시스템.
- 제13항에 있어서,
상기 제1의 복수의 비아들은 상기 회로 보드의 상부 도전층과 상기 회로 보드의 하부 도전층 사이에 접속된 비아를 포함하는
밀리미터파 시스템.
- 제13항에 있어서,
상기 제1의 복수의 비아들의 상기 제2 서브세트 중 적어도 하나는 상기 컨택 영역 내에 배치되는
밀리미터파 시스템.
- 제13항에 있어서,
상기 RF 집적 회로의 상기 RF 신호 인터페이스는 제1 파장에서 동작하도록 구성되고,
상기 제1의 복수의 비아들의 피치는 상기 제1 파장의 1/4 미만인
밀리미터파 시스템.
- 제13항에 있어서,
상기 회로 보드는 제1 고주파수 래미네이트층과 제2 고주파수 래미네이트층 사이에 배치된 FR-4 층을 포함하는
밀리미터파 시스템.
- 제18항에 있어서,
상기 회로 보드는,
상기 제1 고주파수 래미네이트층 위에 배치된 제1 도전층과,
상기 제1 고주파수 래미네이트층과 상기 FR-4 층 사이에 배치된 제2 도전층과,
상기 FR-4 층과 상기 제2 고주파수 래미네이트층 사이에 배치된 제3 도전층과,
상기 제2 고주파수 래미네이트층 아래에 배치된 제4 도전층을 더 포함하는
밀리미터파 시스템.
- 제19항에 있어서,
상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층 및 상기 제4 도전층은 구리를 포함하는
밀리미터파 시스템.
- 제13항에 있어서,
상기 전송 라인에 연결된 도파관을 더 포함하는
밀리미터파 시스템.
- 제21항에 있어서,
상기 도파관은,
상기 전송 라인에 연결된 도파관 전이 요소(a waveguide transition element) - 상기 도파관 전이 요소는 상기 회로 보드에서의 공동 위에서 상기 공동의 제1 측면으로부터 연장되는 제1 부분을 갖는 제1 도전층 상의 신호 라인을 포함함 - 와,
상기 공동을 둘러싸는 제2의 복수의 비아들 - 상기 제2의 복수의 비아들은 상기 공동의 제1 측면에 인접하여 배치된 적어도 하나의 블라인드 비아를 포함함 - 을 포함하는
밀리미터파 시스템.
- 제13항에 있어서,
상기 컨택 영역에 배치된 상기 제1의 복수의 비아들의 일부분은, 상기 RF 집적 회로를 상기 컨택 영역 반대의 상기 회로 보드 상에 배치된 도전층에 열적으로 연결하도록 구성되는
밀리미터파 시스템.
- 제13항에 있어서,
상기 복수의 랜딩 패드들은 119개의 솔더 볼을 수용하도록 구성되는
밀리미터파 시스템.
- 제13항에 있어서,
상기 랜딩 패드들의 제1 서브세트는 상기 회로 보드의 상부 도전층의 연속 영역에 의해 함께 접속되는
밀리미터파 시스템.
- 제25항에 있어서,
상기 랜딩 패드들의 제1 서브세트는 적어도 27개의 랜딩 패드를 포함하는
밀리미터파 시스템.
- 밀리미터파 시스템을 동작하는 방법으로서,
RF 신호를, 회로 보드 상의 랜딩 패드들에 인접하여 배치된 제1의 복수의 전기적 및 열적 도전성 비아들에 인접하여 배치된 랜딩 패드를 통해, 집적 회로로부터 전송 라인으로 전송하는 단계와,
상기 RF 신호를, 상기 전송 라인에 연결된 도파관 전이 요소를 통해, 상기 전송 라인으로부터 회로 보드의 공동에 배치된 도파관으로 전이하는 단계를 포함하되,
상기 도파관 전이 요소는, 제1 도전층의 적어도 일부분을 포함하는 신호 라인 - 상기 신호 라인은 상기 회로 보드에서의 공동 위에서 상기 공동의 제1 측면으로부터 연장되는 제1 부분을 가짐 - 을 포함하고,
상기 도파관은, 상기 공동을 둘러싸는 제1의 복수의 도전성 비아들 - 상기 제1의 복수의 비아들은 상기 공동의 제1 측면에 인접하여 배치된 적어도 하나의 블라인드 비아를 포함함 - 을 더 포함하는
밀리미터파 시스템을 동작하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/067,640 US9337522B2 (en) | 2013-10-30 | 2013-10-30 | Millimeter-wave system including a waveguide transition connected to a transmission line and surrounded by a plurality of vias |
| US14/067,640 | 2013-10-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150050469A true KR20150050469A (ko) | 2015-05-08 |
| KR101702717B1 KR101702717B1 (ko) | 2017-02-03 |
Family
ID=52811874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140148707A KR101702717B1 (ko) | 2013-10-30 | 2014-10-29 | 밀리미터파 회로 보드를 위한 시스템 및 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9337522B2 (ko) |
| KR (1) | KR101702717B1 (ko) |
| CN (1) | CN104602449B (ko) |
| DE (1) | DE102014115313B4 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10466772B2 (en) | 2017-01-09 | 2019-11-05 | Infineon Technologies Ag | System and method of gesture detection for a remote device |
| US10425214B2 (en) | 2017-10-11 | 2019-09-24 | Skyriver Communications, Inc. | Method and apparatus for millimeter-wave hybrid beamforming to form subsectors |
| KR102411287B1 (ko) | 2017-11-22 | 2022-06-22 | 삼성전자 주식회사 | 미디어 출력 제어 장치 및 방법 |
| CN108156748A (zh) * | 2017-12-29 | 2018-06-12 | 加弘科技咨询(上海)有限公司 | 印制电路板双面贴装时的信号线扇出方法及印制电路板 |
| US11133594B2 (en) * | 2019-01-04 | 2021-09-28 | Veoneer Us, Inc. | System and method with multilayer laminated waveguide antenna |
| US11374321B2 (en) | 2019-09-24 | 2022-06-28 | Veoneer Us, Inc. | Integrated differential antenna with air gap for propagation of differential-mode radiation |
| CN115458501A (zh) * | 2022-09-20 | 2022-12-09 | 盛合晶微半导体(江阴)有限公司 | 一种芯片封装结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118357A (en) * | 1999-02-15 | 2000-09-12 | Trw Inc. | Wireless MMIC chip packaging for microwave and millimeterwave frequencies |
| KR20110114372A (ko) * | 2010-04-13 | 2011-10-19 | 삼성전기주식회사 | 대역폭 향상을 위한 다층 기판에 내장된 유전체 공진기 안테나 |
| JP2013081009A (ja) * | 2011-09-30 | 2013-05-02 | Toshiba Corp | 高周波線路−導波管変換器 |
| KR20130055281A (ko) * | 2011-11-18 | 2013-05-28 | 삼성전기주식회사 | 유전체 캐비티 안테나 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3269397B2 (ja) | 1995-09-19 | 2002-03-25 | 株式会社デンソー | プリント配線基板 |
| CN1316858C (zh) * | 2001-04-27 | 2007-05-16 | 日本电气株式会社 | 高频电路基板及其制造方法 |
| AU2003226604A1 (en) * | 2002-04-19 | 2003-11-03 | Roadeye Flr General Partnership | Rf system concept for vehicular radar having several beams |
| JP3891918B2 (ja) | 2002-10-29 | 2007-03-14 | Ｔｄｋ株式会社 | 高周波モジュール |
| JP2005101095A (ja) * | 2003-09-22 | 2005-04-14 | Kyocera Corp | 磁器用組成物及び磁器、並びに磁器の製造方法 |
| DE102007021615A1 (de) * | 2006-05-12 | 2007-11-15 | Denso Corp., Kariya | Dielektrisches Substrat für einen Wellenhohlleiter und einen Übertragungsleitungsübergang, die dieses verwenden |
| US7696941B2 (en) | 2006-09-11 | 2010-04-13 | Elster Electricity, Llc | Printed circuit notch antenna |
| JP5371997B2 (ja) * | 2008-09-05 | 2013-12-18 | 三菱電機株式会社 | 高周波回路パッケージおよびセンサモジュール |
| US8912858B2 (en) * | 2009-09-08 | 2014-12-16 | Siklu Communication ltd. | Interfacing between an integrated circuit and a waveguide through a cavity located in a soft laminate |
| JP5493801B2 (ja) | 2009-12-14 | 2014-05-14 | 富士通株式会社 | 信号変換器及び高周波回路モジュール |
| CN101937900B (zh) * | 2010-07-31 | 2013-01-09 | 华为技术有限公司 | 一种微波毫米波电路 |
| KR101255947B1 (ko) * | 2011-10-05 | 2013-04-23 | 삼성전기주식회사 | 대역폭 조절 가능한 유전체 공진기 안테나 |
| US9136230B2 (en) * | 2013-03-28 | 2015-09-15 | Broadcom Corporation | IC package with integrated waveguide launcher |
-
2013
- 2013-10-30 US US14/067,640 patent/US9337522B2/en active Active
-
2014
- 2014-10-21 CN CN201410563373.XA patent/CN104602449B/zh active Active
- 2014-10-21 DE DE102014115313.8A patent/DE102014115313B4/de active Active
- 2014-10-29 KR KR1020140148707A patent/KR101702717B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118357A (en) * | 1999-02-15 | 2000-09-12 | Trw Inc. | Wireless MMIC chip packaging for microwave and millimeterwave frequencies |
| KR20110114372A (ko) * | 2010-04-13 | 2011-10-19 | 삼성전기주식회사 | 대역폭 향상을 위한 다층 기판에 내장된 유전체 공진기 안테나 |
| JP2013081009A (ja) * | 2011-09-30 | 2013-05-02 | Toshiba Corp | 高周波線路−導波管変換器 |
| KR20130055281A (ko) * | 2011-11-18 | 2013-05-28 | 삼성전기주식회사 | 유전체 캐비티 안테나 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104602449B (zh) | 2018-01-19 |
| DE102014115313A1 (de) | 2015-04-30 |
| CN104602449A (zh) | 2015-05-06 |
| KR101702717B1 (ko) | 2017-02-03 |
| DE102014115313B4 (de) | 2024-02-08 |
| US20150117862A1 (en) | 2015-04-30 |
| US9337522B2 (en) | 2016-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101702717B1 (ko) | 밀리미터파 회로 보드를 위한 시스템 및 방법 | |
| US9196951B2 (en) | Millimeter-wave radio frequency integrated circuit packages with integrated antennas | |
| US10038232B2 (en) | Semiconductor wafer including an integrated waveguide for communicating signals between first and second integrated circuit dies | |
| KR101780024B1 (ko) | 안테나-회로기판 패키지 | |
| US11800636B2 (en) | Electronic substrate having differential coaxial vias | |
| US9153863B2 (en) | Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications | |
| US8587482B2 (en) | Laminated antenna structures for package applications | |
| US7675465B2 (en) | Surface mountable integrated circuit packaging scheme | |
| EP2253045B1 (en) | Radio frequency (rf) integrated circuit (ic) packages with integrated aperture-coupled patch antenna(s) | |
| US11328987B2 (en) | Waver-level packaging based module and method for producing the same | |
| KR101581225B1 (ko) | 표면 장착가능한 집적회로 패키징 수단 | |
| TWI557854B (zh) | 整合式毫米波晶片封裝結構 | |
| US9093442B1 (en) | Apparatus and method for achieving wideband RF performance and low junction to case thermal resistance in non-flip bump RFIC configuration | |
| CN102201607A (zh) | 基于ltcc技术的微带-带状线转换 | |
| EP2178119B1 (en) | Surface mountable integrated circuit package | |
| JP2010098274A (ja) | 表面実装可能な集積回路のパッケージ化機構 | |
| CN215299243U (zh) | 具有耦合面的集成电路、电子设备以及具有印刷电路板的设备 | |
| JP2015026873A (ja) | 表面実装可能な集積回路のパッケージ化機構 | |
| JP5762452B2 (ja) | 表面実装可能な集積回路のパッケージ化機構 | |
| Ravichandran et al. | Packaging approaches for mm wave and sub-THz communication | |
| JP2011172173A (ja) | ミリ波回路モジュール及びそれを用いたミリ波送受信機 | |
| US11742303B2 (en) | Systems for millimeter-wave chip packaging | |
| JP2021035001A (ja) | アンテナ一体型モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |