CN111200903A - 一种精细线路的双面板制作方法 - Google Patents

一种精细线路的双面板制作方法 Download PDF

Info

Publication number
CN111200903A
CN111200903A CN202010136075.8A CN202010136075A CN111200903A CN 111200903 A CN111200903 A CN 111200903A CN 202010136075 A CN202010136075 A CN 202010136075A CN 111200903 A CN111200903 A CN 111200903A
Authority
CN
China
Prior art keywords
copper
copper plating
manufacturing
dry film
namely
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010136075.8A
Other languages
English (en)
Inventor
续振林
陈妙芳
许燕辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Hongxin Electronic Technology Group Co Ltd
Original Assignee
Xiamen Hongxin Electronic Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Hongxin Electronic Technology Group Co Ltd filed Critical Xiamen Hongxin Electronic Technology Group Co Ltd
Priority to CN202010136075.8A priority Critical patent/CN111200903A/zh
Publication of CN111200903A publication Critical patent/CN111200903A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Abstract

本发明公开了一种精细线路的双面板制作方法，工艺制作流程如下：步骤A：基材下料；步骤B：镭射钻孔；步骤C：等离子处理；步骤D：真空溅镀；步骤E：第一次镀铜；步骤F：第二次镀铜；步骤G：微蚀处理；步骤H：真空贴膜；步骤I：线路曝光；步骤J：干膜显影；步骤K：蚀刻脱膜；步骤L：闪蚀。采用本发明可以制作蚀刻因子≥5、线宽线距35/35μm、30/30μm的精细线路。

Description

一种精细线路的双面板制作方法
技术领域
本发明涉及柔性电路板的技术领域，特别是指一种精细线路的双面板制作方法。
背景技术
随着电子产品的高速发展趋势，作为元器件支撑体与传输电信号载体的柔性电路板也逐渐朝向微型化、轻量化、高密度与多功能化发展，因此，对柔性电路板的性能提出更高的要求，特别是线路要求越来越精细，线路的制作能力受限于铜层的厚度，铜层厚度越薄，可制作线路越精细，而市场上常规铜箔的铜层厚度为12μm，因线路板的孔铜一般有8μm以上要求，经钻孔镀铜后面铜一般达到22μm以上，以此面铜制作线路，最小线路制作能力为45/45μm，已无法满足越来越精细化的线路要求，如35/35μm、30/30μm的精细线路，而近年来发展的MSAP工艺，工艺难度高且设备、材料、药水等投入成本极高，因此，在现有线路制作工艺的基础上，对精细线路的研究优化改善成为更为经济及迫切的需求。
有鉴于此，本设计人针对柔性线路板的精细线路制作工艺上未臻完善所导致的诸多缺失与不便深入构思，且积极研究改良试做而开发设计出本发明。
发明内容
本发明的目的在于克服现有技术的不足，提供一种精细线路的双面板制作方法。
为了达成上述目的，本发明的解决方案是：
一种精细线路的双面板制作方法，工艺制作流程如下：
步骤A：基材下料，基材为PI材料，基材的厚度≥20μm；
步骤B：镭射钻孔，将基材进行镭射钻孔，最小孔径≥25μm；
步骤C：等离子处理，等离子处理基材孔内残胶和清洁基材表面；
步骤D：真空溅镀，在基材的表面和孔内真空溅镀上一层导电介质层；
步骤E：第一次镀铜，在基材的表面及孔内的导电介质层上镀上一层薄薄的第一镀铜层，使基材的表面及孔内具备超薄的基底铜；
步骤F：第二次镀铜，在第一镀铜层的基础上进行加厚镀铜得到第二镀铜层，第二镀铜层的厚度依产品孔铜及细线路制作厚度要求，使基材的表面及孔内具备产品所需的孔铜及细线路所需的面铜；
步骤G：微蚀处理，在铜表面进行微蚀处理，微蚀粗化和清洁铜表面，提高铜表面与干膜的结合力；
步骤H：真空贴膜，在铜表面上真空压合干膜，干膜的厚度10-20μm；
步骤I：线路曝光，将线路图形曝光转移到干膜上，采用LDI曝光机曝光或平行曝光机和玻璃菲林曝光；
步骤J：干膜显影，将干膜图形显影出，显影点为50-70％；
步骤K：蚀刻脱膜，真空蚀刻去除无干膜覆盖处的第一镀铜层和第二镀铜层，然后脱膜去除干膜层，显现出线路初步图形；
步骤L：闪蚀，闪蚀蚀刻去除非线路区域，将线路图形完全蚀刻出。
进一步，步骤B镭射钻孔中，最小孔径为50、75或100μm。
进一步，步骤D真空溅镀中，导电介质层为镍、铬、铜、钛、铝、钯或镉。
进一步，步骤D真空溅镀)中，导电介质层厚度为100-300nm。
进一步，步骤E第一次镀铜中，第一镀铜层的厚度为2-4μm。
进一步，步骤F第二次镀铜中，第二次镀铜层的厚度为6-8μm，两次镀铜总体面铜厚度为8-12μm。
进一步，步骤F第二次镀铜中，二次镀铜总体面铜厚度为9μm或12μm。
进一步，步骤H真空贴膜中，干膜的厚度为15μm，干膜解析度≤30μm。
进一步，步骤L闪蚀中，采用的闪蚀药水包含有蚀刻抑制剂，蚀刻抑制剂主要吸附在线路的顶面及侧面，线距处没有吸附或少量吸附蚀刻抑制剂，在闪蚀过程中，线距处的导电介质层被快速蚀刻去除，线路的顶面及侧面因有蚀刻抑制剂保护被微量均匀蚀刻，得到所需的精细线路。
进一步，本发明一种精细线路的双面板制作方法，还包括设置在步骤J之后且位于步骤K之前的步骤M烘干和步骤N等离子处理，步骤M：烘干，烘干板子上水分，烘干温度80-120℃，烘干时间15-45min；步骤N：等离子处理，等离子处理去除线距处干膜根部边缘残胶，改善蚀刻时线路毛边不良，提高线路精度。
采用上述方案后，本发明采用在PI基材上镭射钻孔，最小可以镭射钻孔25μm孔径，在PI基材孔内及表面先溅镀上导电介质层，在导电介质层上镀上一层超薄的第一镀铜层，使基材的表面及孔内具备一层超薄的基底铜，第二次镀铜在第一镀铜层的基础上加厚镀上第二镀铜层，两次镀铜使基材的表面及孔内得到产品所需的孔铜及细线路所需的面铜，分二次镀铜，工艺条件分开别控制，第一次铜铜确保导电介质层不被损坏，在第二镀铜时可提高镀铜效率，可以依产品要求灵活得到所需的面铜及孔铜；采用微蚀处理和真空贴膜工艺，提高干膜与铜面的结合力；采用LDI曝光机曝光或平行曝光机和玻璃菲林曝光，完成精细线路图形转移；采用真空蚀刻工艺，完成线路初步图形，改善蚀刻时水池效应，提高蚀刻因子；采用闪蚀工艺，采用含有蚀刻抑制剂的闪蚀药水，蚀刻抑制剂主要吸附在线路的顶面及侧面，线距没有吸附或少量吸附蚀刻抑制剂，在闪蚀过程中，线距的导电介质层被快速蚀刻去除，线路的顶面及侧面因有蚀刻抑制剂保护被微量均匀蚀刻，改善线距导电介质层蚀刻不净或线路根部蚀刻过度现象，提高精细线路制作能力；进一步，在显影步骤后，采用烘干和等离子处理工艺，除去干膜根部边缘残胶，改善蚀刻时线路毛边不良，提高线路精度；采用本发明可以制作蚀刻因子≥5、线宽线距35/35μm、30/30μm的精细线路。
附图说明
图1为本发明的一种实施例的工艺流程图；
图2为本发明基材的结构示意图；
图3为本发明步骤B(镭射钻孔)后的结构示意图；
图4为本发明步骤D(真空溅镀)后的结构示意图；
图5为本发明步骤E(第一次镀铜)后的结构示意图；
图6为本发明步骤F(第二次镀铜)后的结构示意图；
图7为本发明步骤H(真空贴膜)后的结构示意图；
图8为本发明步骤J(显影)后的结构示意图；
图9为本发明步骤K(蚀刻脱膜)后的结构示意图；
图10为本发明步骤L(闪蚀)后的结构示意图；
图11为本发明另一较佳实施例的工艺流程图；
图12为图8中X处显影后干膜根部残胶的示意图；
图13为图8中X等离子处理干膜根部残胶后的示意图。
具体实施方式
为了进一步解释本发明的技术方案，下面通过具体实施例来对本发明进行详细阐述。
如图1所示，本发明是一种精细线路的双面板制作方法，工艺制作流程如下：
步骤A：基材下料，基材1为PI材料，基材1的厚度≥20μm，如图2所示；
步骤B：镭射钻孔，将基材1进行镭射钻孔，最小孔径≥25μm，如图3所示；
步骤C：等离子处理，等离子处理基材1孔内残胶和清洁基材1表面；
步骤D：真空溅镀，在基材1的表面和孔内真空溅镀上一层导电介质层2，如图4所示；
步骤E：第一次镀铜，在基材1的表面及孔内的导电介质层2上镀上一层薄薄的第一镀铜层3，使基材1的表面及孔内具备超薄的基底铜，如图5所示；
步骤F：第二次镀铜，在第一镀铜层3的基础上进行加厚镀铜得到第二镀铜层4，第二镀铜层4的厚度依产品孔铜及细线路制作厚度要求，使基材1的表面及孔内具备产品所需的孔铜及细线路所需的面铜，如图6所示；
步骤G：微蚀处理，在铜表面进行微蚀处理，微蚀粗化和清洁铜表面，提高铜表面与干膜的结合力；
步骤H：真空贴膜，在铜表面上真空压合干膜5，干膜5的厚度10-20μm，如图7所示；
步骤I：线路曝光，将线路图形曝光转移到干膜6上，采用LDI曝光机曝光或平行曝光机和玻璃菲林曝光；
步骤J：干膜显影，将干膜图形显影出，显影点为50-70％，如图8所示；
步骤K：蚀刻脱膜，真空蚀刻去除无干膜覆盖处的第一镀铜层3和第二镀铜层4，然后脱膜去除干膜层，显现出线路初步图形，如图9所示；
步骤L：闪蚀，闪蚀蚀刻去除非线路区域即线距S处的导电介质层2，将线路图形W完全蚀刻出，如图10所示。
进一步，步骤B(镭射钻孔)中，最小孔径为50、75或100μm。
进一步，步骤D(真空溅镀)中，导电介质层2为镍、铬、铜、钛、铝、钯或镉。
进一步，步骤D(真空溅镀)中，导电介质层2厚度为100-300nm。
进一步，步骤E(第一次镀铜)中，第一镀铜层3的厚度为2-4μm。
进一步，步骤F(第二次镀铜)中，第二次镀铜层4的厚度为6-8μm，两次镀铜总体面铜厚度为8-12μm。
进一步，步骤F(第二次镀铜)中，二次镀铜总体面铜厚度为9μm或12μm。
进一步，步骤H(真空贴膜)中，干膜5的厚度为15μm，干膜解析度≤30μm。
进一步，步骤L(闪蚀)中，采用的闪蚀药水包含有蚀刻抑制剂，蚀刻抑制剂主要吸附在线路L的顶面及侧面，线距S处没有吸附或少量吸附蚀刻抑制剂，在闪蚀过程中，线距S处的导电介质层2被快速蚀刻去除，线路L的顶面及侧面因有蚀刻抑制剂保护被微量均匀蚀刻，得到所需的精细线路。
如图11所示，本发明一种精细线路的双面板制作方法，还包括设置在步骤J之后且位于步骤K之前的步骤M烘干和步骤N等离子处理，步骤M：烘干，烘干板子上水分，烘干温度80-120℃，烘干时间15-45min；步骤N：等离子处理，等离子处理去除线距S处干膜根部边缘残胶51，改善蚀刻时线路毛边不良，提高线路精度。
采用上述方案后，本发明采用在PI基材上镭射钻孔，最小可以镭射钻孔25μm孔径，在PI基材孔内及表面先溅镀上导电介质层，在导电介质层上镀上一层超薄的第一镀铜层，使基材的表面及孔内具备一层超薄的基底铜，第二次镀铜在第一镀铜层的基础上加厚镀上第二镀铜层，两次镀铜使基材的表面及孔内得到产品所需的孔铜及细线路所需的面铜，分二次镀铜，工艺条件分开别控制，第一次铜铜确保导电介质层不被损坏，在第二镀铜时可提高镀铜效率，可以依产品要求灵活得到所需的面铜及孔铜；采用微蚀处理和真空贴膜工艺，提高干膜与铜面的结合力；采用LDI曝光机曝光或平行曝光机和玻璃菲林曝光，完成精细线路图形转移；采用真空蚀刻工艺，完成线路初步图形，改善蚀刻时水池效应，提高蚀刻因子；采用闪蚀工艺，采用含有蚀刻抑制剂的闪蚀药水，蚀刻抑制剂主要吸附在线路L的顶面及侧面，线距S处没有吸附或少量吸附蚀刻抑制剂，在闪蚀过程中，线距S处的导电介质层被快速蚀刻去除，线路L的顶面及侧面因有蚀刻抑制剂保护被微量均匀蚀刻，改善线距S处导电介质层蚀刻不净或线路L根部蚀刻过度现象，提高精细线路制作能力；进一步，在显影步骤后，采用烘干和等离子处理工艺，除去干膜根部边缘残胶，改善蚀刻时线路毛边不良，提高线路精度；采用本发明可以制作蚀刻因子≥5、线宽线距35/35μm、30/30μm的精细线路。
上述实施例和图式并非限定本发明的产品形态和式样，任何所属技术领域的普通技术人员对其所做的适当变化或修饰，皆应视为不脱离本发明的专利范畴。

Claims (10)

1.一种精细线路的双面板制作方法，其特征在于，工艺制作流程如下：
步骤A：基材下料，基材为PI材料，基材的厚度≥20μm；
步骤B：镭射钻孔，将基材进行镭射钻孔，最小孔径≥25μm；
步骤C：等离子处理，等离子处理基材孔内残胶和清洁基材表面；
步骤D：真空溅镀，在基材的表面和孔内真空溅镀上一层导电介质层；
步骤E：第一次镀铜，在基材的表面及孔内的导电介质层上镀上一层第一镀铜层，使基材的表面及孔内具备超薄的基底铜；
步骤F：第二次镀铜，在第一镀铜层的基础上进行加厚镀铜得到第二镀铜层，第二镀铜层的厚度依产品孔铜及细线路制作厚度要求，使基材的表面及孔内具备产品所需的孔铜及细线路所需的面铜；
步骤G：微蚀处理，在铜表面进行微蚀处理，微蚀粗化和清洁铜表面；
步骤H：真空贴膜，在铜表面上真空压合干膜，干膜的厚度10-20μm；
步骤I：线路曝光，将线路图形曝光转移到干膜上，采用LDI曝光机曝光或平行曝光机和玻璃菲林曝光；
步骤J：干膜显影，将干膜图形显影出，显影点为50-70％；
步骤K：蚀刻脱膜，真空蚀刻去除无干膜覆盖处的第一镀铜层和第二镀铜层，然后脱膜去除干膜层，显现出线路初步图形；
步骤L：闪蚀，闪蚀蚀刻去除非线路区域，将线路图形完全蚀刻出。
2.如权利要求1所述的一种精细线路的双面板制作方法，其特征在于：步骤B镭射钻孔中，最小孔径为50、75或100μm。
3.如权利要求1所述的一种精细线路的双面板制作方法，其特征在于：步骤D真空溅镀中，导电介质层为镍、铬、铜、钛、铝、钯或镉。
4.如权利要求1所述的一种精细线路的双面板制作方法，其特征在于：步骤D真空溅镀)中，导电介质层厚度为100-300nm。
5.如权利要求1所述的一种精细线路的双面板制作方法，其特征在于：步骤E第一次镀铜中，第一镀铜层的厚度为2-4μm。
6.如权利要求1所述的一种精细线路的双面板制作方法，其特征在于：步骤F第二次镀铜中，第二次镀铜层的厚度为6-8μm，两次镀铜总体面铜厚度为8-12μm。
7.如权利要求1所述的一种精细线路的双面板制作方法，其特征在于：步骤F第二次镀铜中，二次镀铜总体面铜厚度为9μm或12μm。
8.如权利要求1所述的一种精细线路的双面板制作方法，其特征在于：步骤H真空贴膜中，干膜的厚度为15μm，干膜解析度≤30μm。
9.如权利要求1所述的一种精细线路的双面板制作方法，其特征在于：步骤L闪蚀中，采用的闪蚀药水包含有蚀刻抑制剂，蚀刻抑制剂吸附在线路的顶面及侧面，线距处没有吸附或少量吸附蚀刻抑制剂，在闪蚀过程中，线距的导电介质层被快速蚀刻去除，线路的顶面及侧面因有蚀刻抑制剂保护被微量均匀蚀刻，得到所需的精细线路。
10.如权利要求1所述的一种精细线路的双面板制作方法，其特征在于：还包括设置在步骤J之后且位于步骤K之前的步骤M烘干和步骤N等离子处理，步骤M：烘干，烘干板子上水分，烘干温度80-120℃，烘干时间15-45min；步骤N：等离子处理，等离子处理去除线距处的干膜根部边缘残胶。
CN202010136075.8A 2020-03-02 2020-03-02 一种精细线路的双面板制作方法 Pending CN111200903A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010136075.8A CN111200903A (zh) 2020-03-02 2020-03-02 一种精细线路的双面板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010136075.8A CN111200903A (zh) 2020-03-02 2020-03-02 一种精细线路的双面板制作方法

Publications (1)

Publication Number Publication Date
CN111200903A true CN111200903A (zh) 2020-05-26

Family

ID=70747335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010136075.8A Pending CN111200903A (zh) 2020-03-02 2020-03-02 一种精细线路的双面板制作方法

Country Status (1)

Country Link
CN (1) CN111200903A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111629526A (zh) * 2020-06-09 2020-09-04 瑞声精密制造科技(常州)有限公司 Lcp基板的制作方法
CN113056093A (zh) * 2021-03-09 2021-06-29 深圳市昱安旭瓷电子科技有限公司 一种tft电路基板生产工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103140026A (zh) * 2013-02-04 2013-06-05 深圳市佳捷特陶瓷电路技术有限公司 陶瓷覆铜板及其制备方法
CN103781285A (zh) * 2014-02-18 2014-05-07 华中科技大学 陶瓷基板表面导电线路的制作与修复方法
CN104582320A (zh) * 2013-12-16 2015-04-29 厦门弘信电子科技股份有限公司 一种柔性线路板的前段制作工艺
CN105282986A (zh) * 2015-10-14 2016-01-27 苏州福莱盈电子有限公司 一种精细柔性线路板的生产工艺
US20170006708A1 (en) * 2015-06-30 2017-01-05 Unitech Printed Circuit Board Corp. Method of manufacturing printed circuit board with embedded electronic components positioned by using solder paste

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103140026A (zh) * 2013-02-04 2013-06-05 深圳市佳捷特陶瓷电路技术有限公司 陶瓷覆铜板及其制备方法
CN104582320A (zh) * 2013-12-16 2015-04-29 厦门弘信电子科技股份有限公司 一种柔性线路板的前段制作工艺
CN103781285A (zh) * 2014-02-18 2014-05-07 华中科技大学 陶瓷基板表面导电线路的制作与修复方法
US20170006708A1 (en) * 2015-06-30 2017-01-05 Unitech Printed Circuit Board Corp. Method of manufacturing printed circuit board with embedded electronic components positioned by using solder paste
CN105282986A (zh) * 2015-10-14 2016-01-27 苏州福莱盈电子有限公司 一种精细柔性线路板的生产工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111629526A (zh) * 2020-06-09 2020-09-04 瑞声精密制造科技(常州)有限公司 Lcp基板的制作方法
CN111629526B (zh) * 2020-06-09 2021-09-24 瑞声精密制造科技(常州)有限公司 Lcp基板的制作方法
CN113056093A (zh) * 2021-03-09 2021-06-29 深圳市昱安旭瓷电子科技有限公司 一种tft电路基板生产工艺

Similar Documents

Publication Publication Date Title
US8124880B2 (en) Circuit board and method for manufacturing thereof
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
WO2015085933A1 (zh) 一种无引线局部镀硬金印制线路板制作方法
KR100834515B1 (ko) 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법
KR100632577B1 (ko) 인쇄회로기판의 전해 금도금 방법
KR20060009649A (ko) Ｂｇａ 패키지 기판 및 그 제작 방법
JP5379281B2 (ja) プリント基板の製造方法
CN114222434B (zh) 一种阶梯线路的制作方法及线路板
JP2006073984A (ja) 抵抗内蔵型プリント基板およびその製造方法
CN111200903A (zh) 一种精细线路的双面板制作方法
CN112312662A (zh) 一种精细线路印制电路板的制作方法
CN111200912B (zh) 一种改善精度的精细线路制作方法
KR830008634A (ko) 후막파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
CN112996265A (zh) 一种无需补偿的精细线路板制作方法
CN111787708A (zh) 一种高低铜pad线路板的制作方法
TWI656819B (zh) 柔性電路板製作方法
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
CN102686052A (zh) 软性印刷电路板及其制造方法
CN103582323B (zh) 一种多层pcb板线路图形的制作方法
CN112218437B (zh) 一种薄膜电路图形电镀连线的去除方法
CN110856359B (zh) 一种半减成法高精密蚀刻方法
KR101313155B1 (ko) 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법
TW592010B (en) Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate
JP2009094330A (ja) 配線基板用基材及び配線基板用基材の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200526

RJ01 Rejection of invention patent application after publication