CN114080089B - 传输线结构及其制作方法 - Google Patents

传输线结构及其制作方法 Download PDF

Info

Publication number
CN114080089B
CN114080089B CN202010820278.9A CN202010820278A CN114080089B CN 114080089 B CN114080089 B CN 114080089B CN 202010820278 A CN202010820278 A CN 202010820278A CN 114080089 B CN114080089 B CN 114080089B
Authority
CN
China
Prior art keywords
layer
signal line
line
cavity
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010820278.9A
Other languages
English (en)
Other versions
CN114080089A (zh
Inventor
李成佳
王建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202010820278.9A priority Critical patent/CN114080089B/zh
Publication of CN114080089A publication Critical patent/CN114080089A/zh
Application granted granted Critical
Publication of CN114080089B publication Critical patent/CN114080089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
    • Y02A30/00—Adapting or protecting infrastructure or their operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种传输线结构，包括：线缆线路层，线缆线路层包括接地线路及信号线路，接地线路位于信号线路的两侧；信号线路厚度小于接地线路厚度；接地线路与信号线路之间存在高度差；粘结层，粘结层填充在接地线路与信号线路之间；形成在接地线路及粘结层上的第一保护层；粘结层、信号线路及第一保护层围成第一空腔，第一空腔内填充有空气或呈真空；及形成在接地线路及粘结层上的第二保护层；粘结层、信号线路及第二保护层围成第二空腔，第二空腔内填充空气或呈真空。本发明还涉及一种传输线结构的制作方法。本发明提供的传输线结构的传输损耗小，能够满足高频高速需求。

Description

传输线结构及其制作方法
技术领域
本发明涉及电路板技术领域，尤其涉及一种传输线结构及其制作方法。
背景技术
印刷线路板是电子设备的血脉，伴随5G时代的来临，高频高速是印刷线路板永久的技术追求。通常电子信号在线路中传输会产生传输损耗，电信号传输的速度与介电常数平方根成反比，介电常数越低，信号传送速度越快。对于高速印刷线路板而言，在设计时需要考量材料的选择及设计等是否满足信号完整性要求，这就要求尽量减小信号的传输损耗。信号传输损耗主要为介质损耗和导体损耗。其中，高速信号在传输过程中的介质损耗与材料的介电常数Dk、损耗因子Df及传输频率等因素有关，导体损耗主要包括趋肤效应导致的热损耗和导体粗糙度导致的反射和叠加损耗两方面。现有技术中，通常采用低介电损耗的材料作为基材，形成空腔使信号线路悬空，如此制得的传输线结构的信号传输损耗并不能满足人们对传输线结构的高频高速的要求。且产品厚度大，无法满足轻薄或挠折需求。
发明内容
有鉴于此，本发明提供一种能够满足高频高速、轻薄及挠折需求的传输线结构。
还有必要提供一种如上所述的传输线结构的制作方法。
一种传输线结构，包括：至少一线缆线路层，所述线缆线路层包括至少两条接地线路及至少一条信号线路，两条所述接地线路分别位于所述信号线路的两侧；所述信号线路的厚度小于所述接地线路的厚度；所述接地线路与所述信号线路之间存在高度差；一粘结层，所述粘结层填充在所述接地线路与所述信号线路之间；一形成在两条所述接地线路及所述粘结层一表面上的第一保护层；所述粘结层、所述信号线路及所述第一保护层围成一第一空腔，所述第一空腔内填充有空气或呈真空；及一形成在两条所述接地线路及所述粘结层另一表面上的第二保护层；所述粘结层、所述信号线路及所述第二保护层围成一第二空腔，所述第二空腔内填充空气或呈真空。
进一步地，在自所述第一保护层向所述第二保护层的方向上，所述粘结层的两端分别与所述接地线路的两端相平齐。
进一步地，所述信号线路包括一铜层及形成在所述铜层的相背两表面上的第一银层及第二银层，所述铜层、所述第一银层及所述第二银层的面向所述接地线路的两侧面均与所述粘结层接触。
进一步地，所述信号线路与填充在所述第一空腔及/或所述第二空腔内的所述空气的接触面积大于所述信号线路与所述粘结层的接触面积。
进一步地，所述粘结层与所述信号线路之间存在高度差，所述粘结层还填充在相邻的两条信号线路之间。
一种传输线结构的制作方法，包括：提供一承载基板；在所述承载基板上形成一导电线路层，所述导电线路层上形成有第二图案沟槽；所述导电线路层包括至少两条接地线路及至少一条第一信号线路中间体；在所述第二图案沟槽内填充粘结片以形成一粘结层；通过减铜工艺对所述第一信号线路中间体进行第一次减铜处理，得到一第二信号线路中间体；在所述接地线路及所述粘结层上形成一第一保护层；所述粘结层、所述第二信号线路中间体及所述第一保护层围成一第一空腔，所述第一空腔内充满空气或呈真空；去除所述承载基板，得到一传输线路结构中间体；通过减铜工艺对所述第一信号线路中间体的远离所述第一保护层的表面进行第二次减铜处理，得到一信号线路；所述信号线路与所述接地线路之间存在高度差，所述信号线路及所述接地线路构成线缆线路层；及在所述接地线路及所述粘结层的另一表面上形成一第二保护层，得到一传输线路结构；所述粘结层、所述信号线路及所述第二保护层围成一第二空腔，所述第二空腔内充满空气或呈真空。
进一步地，所述信号线路的面向所述接地线路的两侧面均与所述粘结层接触。
进一步地，所述信号线路与填充在所述第一空腔及/或所述第二空腔内的所述空气的接触面积大于所述信号线路与所述粘结层的接触面积。
进一步地，所述接地线路的厚度大于所述信号线路的厚度，所述粘结层与所述信号线路之间存在高度差。
进一步地，所述第二信号线路中间体在进行第二次减铜处理后得到一铜层；在“在所述接地线路及所述粘结层上形成一第一保护层”的步骤之前还包括步骤：通过选择性电镀在所述第二信号线路中间体的一外露表面上形成第一银层；在进行“进行第二次减铜处理”的步骤之后，还包括步骤：通过选择性电镀在所述铜层的远离所述第一银层的表面上形成第二银层，所述铜层、所述第一银层及所述第二银层构成所述信号线路。
本发明提供的传输线结构及其制作方法，1)传输线的接地线路与信号线路之间填充有粘结层，传输线的信号线路在第一方向上以空气作为传输介质，在第二方向上以粘结层作为传输介质，能够降低所述传输线在高频高速传输过程中的传输损耗，从而能够满足高频高速需求；2)在铜层的相背两表面上设置第一银层及第二银层，以铜层、第一银层及第二银层作为信号线路，所述第一银层及所述第二银层具有较小的表面粗糙度及导体电阻，从而不仅能够防止所述铜层被氧化，还能够降低所述信号线路的导体电阻和趋肤效应引起的热效应及粗糙度引起的反射和叠加损耗，符合信号完整性的要求；3)接地线路的厚度大于信号线路的厚度且二者之间存在高度差，不仅可以起到电磁屏蔽的作用，还能够使所述信号线路悬空在空气中；4)粘结层的厚度大于信号线路的厚度且二者之间存在高度差，不仅能够使所述信号线路悬空在空气中，还可以作为与信号线路接触的传输介质，从而能够降低传输损耗；5)第一空腔与第二空腔为真空介质，可以在受热时降低材料膨胀，提高产品的信赖性。
附图说明
图1为本发明较佳实施方式提供的一传输线结构的剖视图。
图2为本发明较佳实施方式提供的一承载基板的剖视图。
图3为在图2所示的承载基板的相背两表面上分别形成一第一干膜层及一第二干膜层后的剖视图。
图4将图3所示的第一干膜层制成第一干膜图案层后的剖视图。
图5为在图4所示的第一干膜图案层的图案沟槽内选择性电镀形成导电线路层后的剖视图。
图6为去除图5所示的第一干膜图案层及第二干膜层后的剖视图。
图7为在图6所示的导电线路层的图案沟槽内填充粘结片形成粘结层后的剖视图。
图8为在图7所示的粘结层及导电线路层的一表面形成一第三干膜层并在承载基板的另一表面形成一第四干膜层后的剖视图。
图9为将图8所示的第三干膜层制成第二干膜图案层后的剖视图。
图10为将从第二干膜图案层的图案沟槽内裸露出来的部分导电线路层蚀刻掉一部分(第一次减铜)，形成第二信号线路中间体，并去除第二干膜图案层后的剖视图。
图11为在图10所示的第一次减铜后的导电线路层及粘结层的表面形成一第五干膜层并在所述承载基板的另一表面形成一第六干膜层后的剖视图。
图12是将图11所示的第五干膜层制成第三干膜图案层后的剖视图。
图13是在从所述第三干膜图案层的图案沟槽内裸露出来的第一信号线路中间体的表面上形成一第一银层并去除所述第三干膜图案层及所述第六干膜层后的剖视图；其中，所述第一银层与所述。
图14为在图13所述的接地线路及粘结层的表面形成一第一保护层后的剖视图。
图15为去除图14所示的承载基板中的支撑板后的剖视图。
图16为蚀刻掉图15所示的承载基板中的晶种层，形成传输线路结构中间体后的剖视图。
图17为在图16所示的传输线路结构中间体的远离所述第一保护层的表面形成一第七干膜层后的剖视图。
图18为将图17所述的第七干膜层制成第四干膜图案层后的剖视图。
图19是将从第四干膜图案层的图案沟槽内裸露出来的部分第一信号线路中间体蚀刻掉一部分(第二次减铜)，以形成铜层，并去除第四干膜图案层，形成第二传输线路结构中间体后的剖视图。
图20为在图19所示的第二传输线路结构中间体的表面形成一第五干膜图案层后的剖视图。
图21为在从图20所示的第五干膜图案层的图案沟槽中裸露出来的铜层的表面上形成一第二银层，以形成信号线路，并去除第五干膜图案层后的剖视图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为能进一步阐述本发明达成预定发明目的所采取的技术手段及功效，以下结合附图1-21及较佳实施方式，对本发明提供的传输线结构及其制作方法的具体实施方式、结构、特征及其功效，作出如下详细说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中设置的元件。当一个元件被认为是“设置在”另一个元件，它可以是直接设置在另一个元件上或者可能同时存在居中设置的元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1，本发明提供一种传输线结构100。所述传输线结构100包括至少一线缆线路层50、一粘结层17、一第一保护层30及一第二保护层60。其中，所述线缆线路层50包括至少两条接地线路163及至少一条信号线路51，两条所述接地线路163分别位于至少一条所述信号线路51的两侧。所述粘结层17填充在所述接地线路163与所述信号线路51之间。所述第一保护层30及所述第二保护层60分别形成在两条所述接地线路163及所述粘结层17的相背的表面上。其中，所述粘结层17、所述第一银层164及所述第一保护层30围成一第一空腔25，所述第一空腔25内充满空气或为真空。所述接地线路163与所述信号线路51之间存在高度差且所述接地线路163的厚度大于所述信号线路51的厚度。所述粘结层17、所述第二银层46及所述第二保护层60围成一第二空腔47，所述第二空腔47内充满空气或为真空。在本实施方式中，所述第一空腔25及所述第二空腔47内充满空气。
具体地，所述接地线路163包括一第一接地表面1631及一与所述第一接地表面1631相背的第二接地表面1632。所述第一保护层30与所述第一接地表面1631相接触，所述第二保护层60与所述第二接地表面1632相接触。
具体地，所述信号线路51包括一第一信号表面511及一与所述第一信号表面511相背的第二信号表面512。所述第一信号表面511面向所述第一保护层30，所述第二信号表面512面向所述第二保护层60。
其中，所述第一接地表面1631与所述第一信号表面511之间存在高度差且所述第一接地表面1631高于所述第一信号表面511，所述第二接地表面1632与所述第二信号表面512之间存在高度差且所述第二接地表面1632高于所述第二信号表面512，不仅可以起到电磁屏蔽的作用，还有利于所述第一空腔25及所述第二空腔47的形成。
其中，所述信号线路51还包括一铜层43及形成在所述铜层43的相背两表面上的第一银层164及第二银层46。所述铜层43、所述第一银层164及所述第二银层46的面向所述接地线路163的两侧面均与所述粘结层17接触，且所述信号线路51与填充在所述第一空腔25及/或所述第二空腔47内的所述空气的接触面积大于所述信号线路51与所述粘结层17的接触面积。
在本实施方式中，所述线缆线路层50包括两条接地线路163及两条信号线路51，两条所述信号线路51相邻且位于两条接地线路163之间。
相比于所述铜层43，所述第一银层164及所述第二银层46具有较小的的表面粗糙度及导体电阻，从而不仅能够防止所述铜层43被氧化，还能够降低所述信号线路51的导体电阻和趋肤效应引起的热效应及粗糙度引起的反射和叠加损耗，符合信号完整性的要求。
在本实施方式中，所述粘结层17还填充在相邻两条所述信号线路51之间。
其中，所述粘结层17包括一第一粘结表面171及一与所述第一粘结表面171相背的第二粘结表面172。所述第一粘结表面171与所述第一保护层30相接触，所述第二粘结表面172与所述第二保护层60相接触。所述第一粘结表面171与所述第一接地表面1631平齐，所述第二粘结表面172与所述第二接地表面1632平齐。所述第一粘结表面171与所述第一信号表面511之间存在高度差，所述第二粘结表面172与所述第二信号表面512之间存在高度差。自所述第一粘结表面171向所述第二粘结表面172的方向看，所述第一粘结表面171高于所述第一信号表面511，所述第二粘结表面172低于所述第二信号表面512。如此，不仅有利于第一空腔25与第二空腔47的形成，还能够增强所述第一保护层30及所述第二保护层60与所述接地线路163之间的连接牢靠度。
其中，所述粘结层17具有较低的介电常数Dk及损耗因子Df。在本实施方式中，所述粘结层17的材质为Panasonic公司生产的产品型号为R-BM17的ABS型胶、Taiflex公司生产的产品型号为BHF的聚烯烃类胶、DuPont公司生产的产品型号为GPL的胶、Aplus公司生产的产品型号为TFBS的聚酰亚胺型胶、Arisawa公司生产的产品型号为A26P的环氧树脂型胶、Nikkan公司生产的产品型号为SAFR的环氧树脂型胶、Dexeerial公司生产的产品型号为D5320P的环氧树脂型胶、Toagosei公司生产的产品型号为AF-711的胶、TOYO CHEM公司生产的产品型号为TSU530的环氧树脂型胶等中的至少一种。人为定义所述信号线路51的长度方向为第一方向，所述信号线路51的宽度方向为第二方向。在第一方向上，所述信号线路51以空气作为介质层，在第二方向上，所述信号线路51以所述粘结层17作为介质层，从而能够进一步降低所述线缆线路层50在高频高速传输过程中的传输损耗。
其中，所述第一保护层30及所述第二保护层60可以是防焊层，也可以是覆盖膜或其他材质的保护层。
在本实施方式中，所述第一保护层30及所述第二保护层60均为覆盖膜。
具体地，所述第一保护层30包括一第一粘胶层31及一形成在所述第一粘胶层31上的第一膜层32，所述第一粘胶层31形成在所述接地线路163的所述第一接地表面1631及所述粘结层17的所述第一粘结表面171上。在本实施方式中，所述第一粘胶层31上对应所述信号线路51的位置处还形成有第一开口311，所述第一开口311能够增大所述第一空腔25的体积。
具体地，所述第二保护层60包括一第二粘胶层61及一形成在所述第二粘胶层61上的第二膜层62，所述第二粘胶层61形成在所述接地线路163的所述第二接地表面1632及所述粘结层17的所述第二粘结表面172上。在本实施方式中，所述第二粘胶层61上对应所述信号线路51的位置处还形成有第二开口611，所述第二开口611能够增大所述第二空腔47的体积。
请参阅图1-21，本发明还提供一种传输线结构100的制作方法，包括步骤：
第一步，请参阅图2，提供一承载基板10，其中，所述承载基板10包括一支撑板11及一形成在所述支撑板11一表面上的晶种层12。
在本实施方式中，所述支撑板11的材质可以为电路板行业的常用硬质基材、陶瓷板、金属板等。所述晶种层12的材质为铜。所述晶种层12的厚度小于所述支撑板11的厚度。
第二步，请参阅图3-6，通过选择性电镀在所述晶种层12的远离所述支撑板11的表面上形成一导电线路层16，所述导电线路层16上形成有第二图案沟槽161。
其中，通过选择性电镀在所述晶种层12的远离所述支撑板11的表面上形成所述导电线路层16的步骤包括：首先，请参阅图3，在所述晶种层12及所述支撑板11上分别贴合一第一干膜层13及一第二干膜层14。其次，请参阅图4，通过曝光、显影剂蚀刻制程将所述第一干膜层13制作形成一第一干膜图案层15，所述第一干膜图案层15上形成有第一图案沟槽151，部分所述晶种层12从所述第一图案沟槽151内裸露出来。再次，请参阅图5，通过电镀在所述第一图案沟槽151内填充电镀铜，以形成导电线路层16。之后，请参阅图6，去除所述第一干膜图案层15及所述第二干膜层14。其中，所述导电线路层16上形成有第二图案沟槽161，所述第二图案沟槽161对应于所述第一干膜图案层15的图案部分，部分所述晶种层12从所述第二图案沟槽161内裸露出来。所述导电线路层16包括至少两条接地线路163及至少一条第一信号线路中间体165，至少两条所述接地线路163位于至少一条所述第一信号线路中间体165的两侧。在本实施方式中，所述导电线路层16包括两条所述接地线路163及两条所述第一信号线路中间体165。两条所述接地线路163与两条所述第一信号线路中间体165的厚度相同。具体地，所述接地线路163包括一第一接地表面1631及一与所述第一接地表面1631相背的第二接地表面1632。所述第二接地表面1632与所述晶种层12相接触。
第三步，请参阅图7，在所述第二图案沟槽161内填充粘结片，所述第二图案沟槽161内的所述粘结片构成一粘结层17。
其中，所述粘结层17包括包括一第一粘结表面171及一与所述第一粘结表面171相背的第二粘结表面172。所述第二粘结表面172与所述晶种层12接触。所述第一粘结表面171与所述第一接地表面1631相平齐。
其中，所述粘结层17具有较低的介电常数Dk及损耗因子Df。在本实施方式中，所述粘结层17的材质为Panasonic公司生产的产品型号为R-BM17的ABS型胶、Taiflex公司生产的产品型号为BHF的聚烯烃类胶、DuPont公司生产的产品型号为GPL的胶、Aplus公司生产的产品型号为TFBS的聚酰亚胺型胶、Arisawa公司生产的产品型号为A26P的环氧树脂型胶、Nikkan公司生产的产品型号为SAFR的环氧树脂型胶、Dexeerial公司生产的产品型号为D5320P的环氧树脂型胶、Toagosei公司生产的产品型号为AF-711的胶、TOYO CHEM公司生产的产品型号为TSU530的环氧树脂型胶等中的至少一种。
第四步，请参阅图8-10，通过贴干膜、曝光、显影及蚀刻制程对所述第一信号线路中间体165进行第一次减铜处理，以得到一第二信号线路中间体162。
其中，所述第二信号线路中间体162包括一第一表面1621及一与所述第一表面1621相背的第二表面1622。所述第二表面1622与所述晶种层12相接触。所述第一表面1621与所述第一粘结表面171之间存在高度差。自所述第一粘结表面171向所述第二粘结表面172方向看，所述第一表面1621低于所述第一粘结表面171。认为定义所述粘结层17与所述第二信号线路中间体162的所述第一表面1621围成的空间为第三空腔21。
其中，对所述第一信号线路中间体165进行第一次减铜处理包括步骤：首先，请参阅图8，在所述导电线路层16及所述粘结层17的远离所述晶种层12的表面上形成一第三干膜层18，在所述支撑板11的远离所述晶种层12的表面上形成一第四干膜层19。其次，请参阅图9，通过曝光、显影及蚀刻制程将所述第三干膜层18制成第二干膜图案层20，所述第二干膜图案层20上形成有第三图案沟槽201，所述第一信号线路中间体165及所述粘结层17从所述第三图案沟槽201内裸露出来。再次，请参阅图10，通过蚀刻将从所述第三图案沟槽201内裸露出来的部分所述第一信号线路中间体165蚀刻掉，实现第一次减铜，得到所述第二信号线路中间体162，并去除所述第二干膜图案层20及所述第四干膜层19。
第五步，请参阅图11-13，通过选择性电镀在所述第二信号线路中间体162的所述第一表面1621上形成第一银层164，所述第一银层164与所述粘结层17相接触。其中，自所述第一粘结表面171向所述第二粘结表面172方向看，所述第一银层164的远离所述第二信号线路中间体162的表面低于所述第一粘结表面171。
其中，通过选择性电镀在所述第二信号线路中间体162的所述第一表面1621上形成第一银层164，包括如下步骤：首先，请参阅图11，在所述接地线路163的所述第一接地表面1631、所述粘结层17的所述第一粘结表面171及所述第一银层164上形成一第五干膜层22，并在所述支撑板11的远离所述晶种层12的表面上形成一第六干膜层23。其次，请参阅图12，通过曝光、显影及蚀刻制程将所述第五干膜层22制成第三干膜图案层24，所述第三干膜图案层24上形成有第四图案沟槽241，所述第四图案沟槽241与所述第三空腔21位置相对。再次，请参阅图13，通过电镀在所述第二信号线路中间体162的所述第一表面1621上形成第一银层164，并去除所述第三干膜图案层24及所述第六干膜层23。
第六步，请参阅图14-16，在所述接地线路163的所述第一接地表面1631及所述粘结层17的所述第一粘结表面171上形成一第一保护层30，去除所述承载基板10，得到一传输线路结构中间体110。
其中，所述粘结层17、所述第一银层164及所述第一保护层30围成一第一空腔25，所述第一空腔25内充满空气。
其中，所述第一保护层30可以是防焊层，也可以是覆盖膜或其他材质的保护层。在本实施方式中，所述第一保护层30为覆盖膜。
具体地，所述第一保护层30包括一第一粘胶层31及一形成在所述第一粘胶层31上的第一膜层32，所述第一粘胶层31形成在所述接地线路163的所述第一接地表面1631及所述粘结层17的所述第一粘结表面171上。在本实施方式中，所述第一粘胶层31上对应所述信号线路51的位置处还形成有第一开口311，所述第一开口311能够增大所述第一空腔25的体积。
其中，“去除所述承载基板10”包括如下步骤：首先，请参阅图15，移除所述支撑板11。具体地，可以通过机械或是化学方法移除所述支撑板11.其次，请参阅图16，通过蚀刻制程蚀刻掉所述晶种层12。
第七步，请参阅图17-19，通过贴干膜、曝光、显影及蚀刻制程等减铜工艺对所述第二信号线路中间体162进行第二次减铜处理，得到一铜层43。其中，自所述第一粘结表面171向所述第二粘结表面172方向看，所述铜层43的远离所述第一银层164的表面高于所述粘结层17的所述第二粘结表面172。
其中，人为定义所述粘结层17与所述铜层43围成的空间为第四空腔44。
其中，得到所述铜层43的步骤包括：首先，请参阅图17，在所述接地线路163的所述第二接地表面1632、所述第二信号线路中间体162的所述第二表面1622及所述粘结层17的所述第二粘结表面172上形成一第七干膜层41。其次，请参阅图18，通过贴曝光、显影及蚀刻制程将所述第七干膜层41制成第四干膜图案层42，所述第四干膜图案层42包括第五图案沟槽421，所述第二信号线路中间体162的所述第二表面1622从所述第五图案沟槽421内裸露出来。再次，请参阅图19，通过蚀刻将从所述第五图案沟槽421内裸露出来的部分所述第二信号线路中间体162蚀刻掉，实现第二次减铜，得到所述铜层43，并去除所述第四干膜图案层42。
第八步，请参阅图20-21，通过选择性电镀在所述铜层43的远离所述第一银层164的表面上形成第二银层46，所述第二银层46与所述粘结层17相接触。其中，自所述第一粘结表面171向所述第二粘结表面172方向看，所述第二银层46的远离所述第一银层164的表面高于所述第二粘结表面172。所述铜层43、所述第一银层164及所述第二银层46构成信号线路51，所述信号线路51及所述接地线路163构成线缆线路层50。
其中，通过选择性电镀形成第二银层46的步骤包括：首先，请参阅图19，在所述接地线路163的所述第二接地表面1632、所述粘结层17的所述第二粘结表面172及所述铜层43上形成一第五干膜图案层45。其中，所述第五干膜图案层45可以通过贴干膜、曝光、显影剂蚀刻制程形成。所述第五干膜图案层45上形成有第六图案沟槽451，所述第六图案沟槽451与所述第四空腔44位置相对。其次，请参阅图21，通过电镀在所述铜层43上形成第二银层46，并去除所述第五干膜图案层45。
第九步，请参阅图1，在所述接地线路163的所述第二接地表面1632及所述粘结层17的所述第二粘结表面172上形成一第二保护层60，得到一传输线结构100。
其中，所述粘结层17、所述第二银层46及所述第二保护层60围成一第二空腔47，所述第二空腔47内充满空气或呈真空。
其中，所述第二保护层60可以是防焊层，也可以是覆盖膜或其他材质的保护层。在本实施方式中，所述第二保护层60均为覆盖膜。
具体地，所述第二保护层60包括一第二粘胶层61及一形成在所述第二粘胶层61上的第二膜层62，所述第二粘胶层61形成在所述接地线路163的所述第二接地表面1632及所述粘结层17的所述第二粘结表面172上。在本实施方式中，所述第二粘胶层61上对应所述信号线路51的位置处还形成有第二开口611，所述第二开口611能够增大所述第二空腔47的体积。
本发明提供的传输线结构及其制作方法，1)信号线路悬空设置且在接地线路与信号线路之间填充粘结层，传输线的信号线路在第一方向上以空气作为传输介质，在第二方向上以粘结层作为传输介质，能够降低所述传输线在高频高速传输过程中的传输损耗，从而能够满足高频高速需求；2)在铜层的相背两表面上设置第一银层及第二银层，以铜层、第一银层及第二银层作为信号线路，所述第一银层及所述第二银层具有较小的的表面粗糙度及导体电阻，从而不仅能够防止所述铜层被氧化，还能够降低所述信号线路的导体电阻和趋肤效应引起的热效应及粗糙度引起的反射和叠加损耗，符合信号完整性的要求；3)接地线路的厚度大于信号线路的厚度且二者之间存在高度差，不仅可以起到电磁屏蔽的作用，还能够使所述信号线路悬空在空气中；4)粘结层的厚度大于信号线路的厚度且二者之间存在高度差，不仅能够使所述信号线路悬空在空气中，还可以作为与信号线路接触的传输介质，从而能够降低传输损耗；5)第一空腔与第二空腔内为真空，可以在受热时降低材料膨胀，提高产品的信赖性。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种传输线结构，其特征在于，包括：
至少一线缆线路层，所述线缆线路层包括至少两条接地线路及至少一条信号线路，两条所述接地线路分别位于所述信号线路的两侧；所述信号线路的厚度小于所述接地线路的厚度；所述接地线路与所述信号线路之间存在高度差；
一粘结层，所述粘结层填充在所述接地线路与所述信号线路之间；
一形成在两条所述接地线路及所述粘结层一表面上的第一保护层；所述粘结层、所述信号线路及所述第一保护层围成一第一空腔，所述第一空腔内填充有空气或呈真空；及
一形成在两条所述接地线路及所述粘结层另一表面上的第二保护层；所述粘结层、所述信号线路及所述第二保护层围成一第二空腔，所述第二空腔内填充空气或呈真空。
2.如权利要求1所述的传输线结构，其特征在于，在所述第一保护层至所述第二保护层的方向上，所述粘结层的两端分别与所述接地线路的两端相平齐。
3.如权利要求1所述的传输线结构，其特征在于，所述信号线路包括一铜层及形成在所述铜层的相背两表面上的第一银层及第二银层，所述铜层、所述第一银层及所述第二银层的面向所述接地线路的两侧面均与所述粘结层接触。
4.如权利要求1所述的传输线结构，其特征在于，所述信号线路与填充在所述第一空腔及/或所述第二空腔内的所述空气的接触面积大于所述信号线路与所述粘结层的接触面积。
5.如权利要求1所述的传输线结构，其特征在于，所述粘结层与所述信号线路之间存在高度差，所述粘结层还填充在相邻的两条信号线路之间。
6.一种传输线结构的制作方法，其特征在于，包括：
提供一承载基板；
在所述承载基板上形成一导电线路层，所述导电线路层上形成有第二图案沟槽；所述导电线路层包括至少两条接地线路及至少一条第一信号线路中间体；
在所述第二图案沟槽内填充粘结片以形成一粘结层；
通过减铜工艺对所述第一信号线路中间体进行第一次减铜处理，得到一第二信号线路中间体；
在所述接地线路及所述粘结层上形成一第一保护层；所述粘结层、所述第二信号线路中间体及所述第一保护层围成一第一空腔，所述第一空腔内充满空气或呈真空；
去除所述承载基板，得到一传输线路结构中间体；
通过减铜工艺对所述第二信号线路中间体的远离所述第一保护层的表面进行第二次减铜处理，得到一信号线路；所述信号线路与所述接地线路之间存在高度差，所述信号线路及所述接地线路构成线缆线路层；及
在所述接地线路及所述粘结层的另一表面上形成一第二保护层，得到一传输线路结构；所述粘结层、所述信号线路及所述第二保护层围成一第二空腔，所述第二空腔内充满空气或呈真空。
7.如权利要求6所述的传输线结构的制作方法，其特征在于，所述信号线路的面向所述接地线路的两侧面均与所述粘结层接触。
8.如权利要求6所述的传输线结构的制作方法，其特征在于，所述信号线路与填充在所述第一空腔及/或所述第二空腔内的所述空气的接触面积大于所述信号线路与所述粘结层的接触面积。
9.如权利要求6所述的传输线结构的制作方法，其特征在于，所述信号线路的厚度小于所述接地线路的厚度，所述粘结层与所述信号线路之间存在高度差。
10.如权利要求6所述的传输线结构的制作方法，其特征在于，所述第二信号线路中间体在进行第二次减铜处理后得到一铜层；在“在所述接地线路及所述粘结层上形成一第一保护层”的步骤之前还包括步骤：
通过选择性电镀在所述第二信号线路中间体的一外露表面上形成第一银层；在对所述第二信号线路中间体的远离所述第一保护层的表面进行第二次减铜处理的步骤之后，还包括步骤：
通过选择性电镀在所述铜层的远离所述第一银层的表面上形成第二银层，所述铜层、所述第一银层及所述第二银层构成所述信号线路。
CN202010820278.9A 2020-08-14 2020-08-14 传输线结构及其制作方法 Active CN114080089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010820278.9A CN114080089B (zh) 2020-08-14 2020-08-14 传输线结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010820278.9A CN114080089B (zh) 2020-08-14 2020-08-14 传输线结构及其制作方法

Publications (2)

Publication Number Publication Date
CN114080089A CN114080089A (zh) 2022-02-22
CN114080089B true CN114080089B (zh) 2023-08-18

Family

ID=80280131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010820278.9A Active CN114080089B (zh) 2020-08-14 2020-08-14 传输线结构及其制作方法

Country Status (1)

Country Link
CN (1) CN114080089B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275995A (ja) * 1997-03-28 1998-10-13 Kyocera Corp 伝送線路構造
CN106332434A (zh) * 2015-06-24 2017-01-11 富葵精密组件(深圳)有限公司 柔性线路板及其制作方法
CN106922072A (zh) * 2015-12-28 2017-07-04 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN107666764A (zh) * 2016-07-27 2018-02-06 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN108289368A (zh) * 2017-01-09 2018-07-17 鹏鼎控股(深圳)股份有限公司 高频信号传输结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275995A (ja) * 1997-03-28 1998-10-13 Kyocera Corp 伝送線路構造
CN106332434A (zh) * 2015-06-24 2017-01-11 富葵精密组件(深圳)有限公司 柔性线路板及其制作方法
CN106922072A (zh) * 2015-12-28 2017-07-04 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN107666764A (zh) * 2016-07-27 2018-02-06 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN108289368A (zh) * 2017-01-09 2018-07-17 鹏鼎控股(深圳)股份有限公司 高频信号传输结构及其制作方法

Also Published As

Publication number Publication date
CN114080089A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
US10993331B2 (en) High-speed interconnects for printed circuit boards
KR102517144B1 (ko) 다층 플렉시블 프린트 배선판 및 그 제조방법
US7581312B2 (en) Method for manufacturing multilayer flexible printed circuit board
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
US8826526B2 (en) Method of manufacturing multilayer wiring substrate
CN102686053A (zh) 多层布线基板的制造方法
TWI640234B (zh) 具厚銅線路的電路板及其製作方法
CN108966478B (zh) 柔性电路板及其制作方法
CN106572587B (zh) 柔性电路板及其制作方法
US8604346B2 (en) Flex-rigid wiring board and method for manufacturing the same
US20040150487A1 (en) Semi-suspended coplanar waveguide on a printed circuit board
CN111295056B (zh) 一种阶梯线路柔性板的制作方法
CN114080089B (zh) 传输线结构及其制作方法
KR20150070012A (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
JPH0341803A (ja) 信号線相互間のクロストークノイズを低減した配線板およびその製造法
TW201822602A (zh) 透明電路板及其製作方法
KR20180013017A (ko) 인쇄회로기판
CN109890132A (zh) 一种屏蔽信号线的多层柔性线路板及其制作方法
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP2011222962A (ja) プリント基板およびその製造方法
CN111447745A (zh) 埋入式电路板的制备方法
WO2021232322A1 (zh) 电路板及其制作方法
CN116581087A (zh) 一种高频高速半导体器件结构及其制备方法
CN113993293A (zh) 一种细线路板制备方法
CN117062322A (zh) 具有厚铜细线路的电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant