JPH10275995A - 伝送線路構造 - Google Patents

伝送線路構造

Info

Publication number
JPH10275995A
JPH10275995A JP9078474A JP7847497A JPH10275995A JP H10275995 A JPH10275995 A JP H10275995A JP 9078474 A JP9078474 A JP 9078474A JP 7847497 A JP7847497 A JP 7847497A JP H10275995 A JPH10275995 A JP H10275995A
Authority
JP
Japan
Prior art keywords
line
dielectric
conductor
inner layer
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9078474A
Other languages
English (en)
Other versions
JP3692204B2 (ja
Inventor
Takehiro Okumichi
武宏 奥道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP07847497A priority Critical patent/JP3692204B2/ja
Publication of JPH10275995A publication Critical patent/JPH10275995A/ja
Application granted granted Critical
Publication of JP3692204B2 publication Critical patent/JP3692204B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 マイクロストリップ線路と内層線路を接続し
て成る高周波信号の伝送線路構造において、内層線路が
ストリップ線路である場合、ストリップ線路の上面接地
導体に高周波信号による電位が生じて特性インピーダン
スの不整合を生じるために高周波信号の伝送特性が低下
する。 【解決手段】 マイクロストリップ線路21a・21bと、
上部誘電体26の上面が導体非形成面である内層線路22と
を接続し、線路導体25a・25bと内層線路導体28とを接
続するとともに接地導体24a・24bと下面接地導体29と
を接続して成り、内層線路導体28と下面接地導体29間に
電界が集中するようにした伝送線路構造である。線路導
体25a・25bと内層線路導体28における伝搬モードが近
づくことで伝搬モードの不整合の発生がなくなり、高周
波信号の伝送特性が良好となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高周波回路用パッケ
ージや高周波用多層回路基板等の信号入出力部に使用さ
れる伝送線路構造に関し、特にマイクロストリップ線路
と内層線路とを接続して成る高周波信号の伝送特性を改
善した伝送線路構造に関する。
【0002】
【従来の技術】MHz帯やGHz帯の高周波信号を用い
る無線通信機器用等の高速デジタル回路や高周波回路も
しくは高周波半導体素子等を収容する高周波用パッケー
ジ、あるいは高周波用多層回路基板等に搭載した高周波
半導体素子等を気密封止した場合などの高周波信号の信
号入出力部においては、高周波信号の伝送線路としてマ
イクロストリップ線路を用い、パッケージの内部や回路
基板上の半導体素子搭載部に回路や素子等を収容して気
密封止する構造がとられるために、例えば図6に斜視図
で、また図7にそのA−A’線断面図で示すようなマイ
クロストリップ線路とストリップ線路とを接続した伝送
線路構造が用いられる。
【0003】図6および図7において1aおよび1bは
マイクロストリップ線路であり、それぞれが例えば高周
波回路用パッケージの内側および外側に位置している。
2はストリップ線路であり、高周波回路用パッケージの
容器等としての側壁の一部ともなる。マイクロストリッ
プ線路1a・1bはそれぞれ誘電体3a・3bと、その
下面に形成された接地導体4a・4bと、その上面に形
成された線路導体5a・5bとから成る。ストリップ線
路2は上部誘電体6と、下部誘電体7と、それらの間に
挟持された内層線路導体8とから成り、下部誘電体7の
下面に下面接地導体9が、上部誘電体6の上面に上面接
地導体10がそれぞれ形成され、さらに必要に応じて、上
部誘電体6と下部誘電体7の側面に下面接地導体9と上
面接地導体10との導通をとるための側面導体11が設けら
れる。なお、側面導体11に代えて上部誘電体6内に設け
られたビアホール等が用いられる場合もある。
【0004】従来の伝送線路構造においては、通常はマ
イクロストリップ線路1a・1bの誘電体3a・3bと
ストリップ線路2の上部誘電体6と下部誘電体7とには
それぞれ同じ誘電体材料が使用され、また、ほぼ同じ厚
みの誘電体として形成されており、ストリップ線路2に
おける内層線路導体8と下面接地導体9間および内層線
路導体8と上面接地導体10間の静電容量はほぼ同じ値で
あった。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の伝送線路構造においては、信号入出力部の
ストリップ線路2において、マイクロストリップ線路1
a・1bの接地導体4a・4bに接続された下面接地導
体9から側面導体11等の金属部を介して上面接地導体10
の導通をとっているためにその導通経路上に内層線路導
体8に生じる電位に誘起されることによる電位が生じ、
それに伴う電流が流れる。このため、ストリップ線路2
における高周波信号の伝搬モードが理想的なストリップ
線路の伝搬モードから外れてしまい、周波数によっては
上面接地導体10に、あるいはそこから下面接地導体9に
わたって電位が定在的に分布することとなり、それによ
って高周波信号との間で共振特性を有することとなる結
果、特性インピーダンスの不整合を生じて入射した高周
波信号の伝搬が妨げられ、高周波信号の伝送特性を低下
させてしまうという問題点があった。
【0006】本発明は上記従来技術における問題点に鑑
みて本発明者が鋭意研究に努めた結果完成されたもので
あり、その目的は、マイクロストリップ線路と誘電体に
狭持された内層線路とから成る伝送線路構造における高
周波信号の伝送特性を改善して、高周波信号の入出力を
安定に効率良く行なうことができる伝送線路構造を提供
することにある。
【0007】
【課題を解決するための手段】本発明の請求項1に係る
伝送線路構造は、誘電体の上面に線路導体が、下面に接
地導体が形成されたマイクロストリップ線路と、上面が
導体非形成面である上部誘電体と下面に下面接地導体が
形成された下部誘電体との間に内層線路導体を挟持した
内層線路とを、前記線路導体と前記内層線路導体とを接
続するとともに前記接地導体と前記下面接地導体とを接
続して成ることを特徴とするものである。
【0008】また、本発明の請求項2に係る伝送線路構
造は、請求項1に係る伝送線路構造において、前記下部
誘電体の誘電率を前記上部誘電体の誘電率よりも高くし
たことを特徴とするものである。
【0009】また、本発明の請求項3に係る伝送線路構
造は、請求項1または請求項2に係る伝送線路構造にお
いて、前記下部誘電体の厚みを前記上部誘電体の厚みよ
りも小さくしたことを特徴とするものである。
【0010】
【発明の実施の形態】本発明の伝送線路構造によれば、
内層線路部分の上部誘電体の上面を導体非形成面とし
て、通常のストリップ線路における上面接地導体を有し
ない構造としたことにより、内層線路における電界の分
布が内層線路導体から下面接地導体側に集中することと
なるため、従来のように内装線路導体の上下に接地導体
を有し、かつ内層線路導体と上下の接地導体との間の静
電容量がほぼ同じである場合と比較して、内層線路の内
層線路導体における高周波信号の伝搬モードをマイクロ
ストリップ線路の線路導体における伝搬モードに近づけ
ることができる。その結果、内層線路の下面接地導体の
電位が接地として安定するために電位の定在的な分布や
それによる特性インピーダンスの不整合の発生がなくな
るので、高周波信号の伝送特性を良好なものとして安定
に効率良く高周波信号の入出力を行なうことができる伝
送線路構造となる。
【0011】また、本発明の請求項2に係る伝送線路構
造によれば、内層線路部分において下部誘電体の誘電率
を上部誘電体の誘電率よりも高くしたことから、それぞ
れの誘電体をほぼ同じ厚みの単一の誘電体層により構成
した場合にも内層線路の伝搬モードを容易にマイクロス
トリップ線路の伝搬モードに近づけることができる。
【0012】また、それぞれの誘電体を異なる誘電率を
有する誘電体材料から成る複数の誘電体層を積層し、あ
るいは内層線路導体を中心にして入れ子状に組み合わせ
て構成した場合には、それぞれの誘電率を所望の値に精
密にかつ容易に制御して形成することができるため、内
層線路の伝搬モードをマイクロストリップ線路の伝搬モ
ードに容易に近づけることができる。
【0013】そして、この請求項2に係る伝送線路構造
によっても、上部誘電体と下部誘電体とを同じ誘電体材
料で構成し、上部誘電体の上面に上面接地導体を形成し
たストリップ線路構造とした場合と比較して、内層線路
の内層線路導体における高周波信号の伝搬モードをマイ
クロストリップ線路の線路導体における伝搬モードに精
度よく近づけることができるため、高周波信号の伝送特
性を良好なものとして安定に効率良く高周波信号の入出
力を行なうことができるとともに、上下の誘電体をほぼ
同じ厚みで形成することができるので薄型とすることが
できるという利点を有する伝送線路構造となる。
【0014】また、本発明の請求項3に係る伝送線路構
造によれば、内層線路部分において下部誘電体の厚みを
上部誘電体の厚みよりも小さくしたことから、下部誘電
体の誘電率と上部誘電体の誘電率が同じ場合であっても
内層線路の内層線路導体における高周波信号の伝搬モー
ドをマイクロストリップ線路の線路導体における伝搬モ
ードに近づけることができるとともに、下部誘電体の誘
電率を上部誘電体の誘電率よりも高くした場合には内層
線路導体における伝搬モードをより一層マイクロストリ
ップ線路の伝搬モードに近づけることができる。従っ
て、これによっても内層線路における電界を内層線路導
体と下面接地導体との間に集中させることができ、その
結果、同じ上部誘電体と下部誘電体とを同じ厚みで形成
し、上部誘電体の上面に上面接地導体を形成したストリ
ップ線路構造とした場合と比較して、また下部誘電体の
誘電率を高くした場合にはより一層、内層線路の内層線
路導体における高周波信号の伝搬モードをマイクロスト
リップ線路の線路導体における伝搬モードに近づけるこ
とができるため、高周波信号の伝送特性を良好なものと
して安定に効率良く高周波信号の入出力を行なうことが
できる伝送線路構造となる。
【0015】本発明において下部誘電体の誘電率を上部
誘電体の誘電率よりも高くする場合は、誘電率の比で
1.5倍以上高いと内層線路導体と下面接地導体間の静電
容量が十分に大きくなって電界が効果的に集中すること
となって好ましく、好適には誘電率の比で2倍以上高い
ことが望ましい。
【0016】以下、図面に基づいて本発明を詳細に説明
する。なお、本発明は以下の例に限定されるものではな
く、本発明の要旨を逸脱しない範囲で変更・改良を施す
ことは何ら差し支えない。
【0017】図1は本発明の伝送線路構造の例を示す斜
視図である。また、図2はその信号入出力部の内層線路
の部分の断面図である。
【0018】図1および図2において、21aおよび21b
はマイクロストリップ線路であり、それぞれ例えば高周
波IC用パッケージの内側および外側に位置している。
22は内層線路であり、マイクロストリップ線路21a・21
bと接続されて伝送線路構造を構成するとともに、高周
波IC用パッケージの内部や回路基板上の半導体素子搭
載部に回路や素子等を収容して気密封止するための容器
もしくは気密封止部としての側壁の一部ともなる。マイ
クロストリップ線路21a・21bはそれぞれ誘電体23a・
23bと、その下面のほぼ全面に被着形成された接地導体
24a・24bと、その上面に被着形成された線路導体25a
・25bとから成る。内層線路22は上部誘電体26と、下部
誘電体27と、それらの間に挟持した内層線路導体28とか
ら成り、下部誘電体27の下面に下面接地導体29が被着形
成されている。ここで、下部誘電体27は上部誘電体26よ
りも高い誘電率を有するほぼ同じ厚みの誘電体により構
成することが好ましい。
【0019】さらに必要に応じて、上部誘電体26と下部
誘電体27の側面に下面接地導体29と電気的に接続された
側面導体30が設けられる。なお、31は高周波IC用パッ
ケージの仕様などの必要に応じて上部誘電体26上に設け
られる上面誘電体であり、図2においては図示していな
い。
【0020】そして、線路導体25a・25bと内層線路導
体28とが接続され、接地導体24a・24bと下面接地導体
29とが接続されて、それぞれ信号線路と接地電位面とを
形成している。これら線路導体25a・25bならびに内層
線路導体28は伝送線路構造が使用される高周波回路用パ
ッケージや高周波多層回路基板等の仕様に応じて複数本
並列に形成される場合もある。また、側面導体30はこれ
に代えて上部誘電体26内に設けられたビアホール(貫通
導体)や導通スルーホール等が用いられる場合もあり、
メタライズ層として形成される場合や金属ブロックによ
り形成される場合もある。
【0021】このような構成の本発明の伝送線路構造に
よれば、内層線路22において電界の分布が内層線路導体
28と下面接地導体29間に集中するため、マイクロストリ
ップ線路21a・21bの線路導体25a・25bを伝搬する電
磁波(高周波信号)による電界分布としてほとんどの電
界が線路導体25a・25bから接地導体24a・24bへ向け
て生じるのに対して内層線路22においても内層線路導体
28からの電界を下面接地導体29側へ向けて集中させるこ
とができ、それによりマイクロストリップ線路21a・21
bの電界分布に近づくことで、線路導体25a・25bと内
層線路導体28における高周波信号の伝搬モードを近づけ
て特性インピーダンスの不整合をなくし、反射の少ない
伝送特性の良好な伝送線路構造とすることが可能とな
る。
【0022】また、図3は本発明の伝送線路構造の他の
例を示す内層線路の部分の断面図である。
【0023】図3の内層線路32において、33は上部誘電
体、34は上部誘電体33よりも厚みの小さい下部誘電体で
あり、35は上部誘電体33と下部誘電体34との間で挟持し
た内層線路導体である。下部誘電体34の下面には下面接
地導体36が被着形成されている。さらに必要に応じて、
上部誘電体33と下部誘電体34の側面に下面接地導体36と
電気的に接続された側面導体37が設けられている。
【0024】そして、内層線路32に接続されたマイクロ
ストリップ線路の線路導体と内層線路導体35とが接続さ
れ、マイクロストリップ線路の接地導体と下面接地導体
36とが接続されて、それぞれ信号線路と接地電位面とを
形成している。
【0025】下部誘電体34の誘電率は上部誘電体33の誘
電率と同じか、またはより高くすることが好ましく、こ
のような内層線路32によれば、内層線路32において電界
の分布が内層線路導体35と下面接地導体36間に集中する
ため、マイクロストリップ線路の線路導体を伝搬する電
磁波による電界分布としてほとんどの電界が線路導体か
ら接地導体へ向けて生じるのに対して内層線路32の内層
線路導体35においてもそのようなマイクロストリップ線
路の電界分布に近づくことから、それにより線路導体と
内層線路導体35における高周波信号の伝搬モードを近づ
けて特性インピーダンスの不整合をなくし、反射の少な
い伝送特性の良好な伝送線路構造とすることが可能とな
る。
【0026】なお、この内層線路導体35も伝送線路構造
が使用される高周波IC用パッケージや高周波多層回路
基板等の仕様に応じてマイクロストリップ線路の線路導
体とともに複数本並列に形成される場合もある。また、
側面導体37に代えて上部誘電体33内に設けられたビアホ
ールや導通スルーホール等が用いられる場合もある。
【0027】さらに、下部誘電体34の厚みを上部誘電体
33の3分の2以下とすれば、内層線路32における伝搬方
向に垂直な面内での電界分布の下面接地導体36側への集
中がより顕著となるために、マイクロストリップ線路の
線路導体での伝搬モードとストリップ線路32の内層線路
導体35での伝搬モードがさらに近づき、内層線路32の下
面接地導体36の電位が接地として一層安定するため、高
周波信号の伝送特性がより一層良好なものとなる。ま
た、下部誘電体34の厚みを上部誘電体33の2分の1以下
とすれば、これらの作用効果がより顕著となって好適な
ものとなる。
【0028】本発明の伝送線路構造における誘電体23a
・23bおよび上部誘電体26・33、下部誘電体27・34とし
ては、例えばアルミナやムライト等のセラミックスやい
わゆるガラセラ(ガラス+セラミックス)、あるいはテ
フロン(PTFE)・ガラスエポキシ・ポリイミド等の
樹脂系材料などが用いられる。これら誘電体の厚みや幅
は、伝送される高周波信号の周波数や特性インピーダン
スなどに応じて設定される。
【0029】また、内層線路22・32の上部誘電体26・33
と下部誘電体27・34とは高周波IC用パッケージや高周
波多層回路基板の半導体素子搭載部等の信号入出力部に
おいて気密封止部としても利用されるため、内層線路導
体28・35を上下から挟み込むように形成される。これら
上部誘電体26・33と下部誘電体27・34は、マイクロスト
リップ線路21a・21bの誘電体23a・23bと一体的に形
成してもよく、別々に作製したものを接合するようにし
てもよい。
【0030】線路導体25a・25bおよび内層線路導体28
・35は、高周波線路導体用の金属材料、例えばCuやM
oMn+Cu・W+Au・Cr+Cu・Cr+Cu+N
i+Au・Ta2 N+NiCr+Au・Ti+Pd+A
u・NiCr+Pd+Auなどを用いて厚膜印刷法ある
いは各種の薄膜形成方法やメッキ処理法などにより形成
され、その厚みや幅も伝送される高周波信号の周波数や
特性インピーダンスなどに応じて設定される。
【0031】接地導体24a・24bおよび下面接地導体29
・36、側面導体30・37は、線路導体25a・25bおよび内
層線路導体28・35と同様の材料を用いて同様の方法によ
り誘電体23a・23bの下面のほぼ全面または下部誘電体
27・34の下面、または上部誘電体26・33と下部誘電体27
・34の側面に被着形成され、その厚みは、例えば厚膜で
あれば20μm程度、薄膜であれば5μm程度に設定され
る。
【0032】
【実施例】以下、本発明の具体例を示す。マイクロスト
リップ線路の誘電体および内層線路の下部誘電体として
厚み0.20mmのアルミナ(比誘電率9.6 )を、内層線路
の上部誘電体として同じ材料の厚み0.50mmのものを用
い、幅0.10mmの内層線路導体を有する長さ0.5 mm、
下部誘電体および上部誘電体の幅1.0 mmの内層線路
に、幅0.2 mmの線路導体を有するマイクロストリップ
線路を接続して成る伝送線路構造を作製し、本発明の伝
送線路構造の試料Aを得た。
【0033】また、比較例の伝送線路構造として、上部
誘電体の上面に上面接地導体を被着形成してストリップ
線路とし、上部誘電体の厚みを0.37mmとした他は上記
と同様にして、伝送線路構造の試料Bを得た。
【0034】これらの試料AおよびBに対して、3次元
の電磁界解析により抽出した特性から入力した信号のう
ちの反射された量(S11)を、周波数に対する反射特性
として求めた。また、3次元の電磁界解析により抽出し
た特性から入力した信号のうちの伝送された量の評価指
標として挿入損失量(S21)を、周波数に対する伝送特
性として求めた。これらの結果について、反射特性を図
4に、伝送特性を図5に線図で示す。なお、図4におい
て横軸は周波数(単位:GHz)、縦軸は反射量(単
位:dB)を表わし、試料AのS11の特性曲線を実線
で、試料BのS11の特性曲線を破線で示している。ま
た、図5において横軸は周波数(単位:GHz)、縦軸
は挿入損失量(単位:dB)を表わし、試料AのS21の
特性曲線を実線で、試料BのS21の特性曲線を点線で示
している。
【0035】図4および図5の結果より、試料Bにおい
ては43GHz付近に強い共振特性が生じていて反射量お
よび挿入損失量が大きくなっていることが分かる。一
方、試料Aにおいては内層線路の内層線路導体の伝搬モ
ードをマイクロストリップ線路の線路導体の伝搬モード
に近づけて強い共振特性を抑圧することができ、しかも
共振周波数をより高周波側へ変化させることができたこ
とが分かる。
【0036】これにより、本発明の伝送線路構造は高周
波信号の伝送特性を良好なものとして安定に効率良く高
周波信号の入出力を行なうことができるものであること
が確認できた。
【0037】
【発明の効果】本発明の伝送線路構造によれば、内層線
路部分の上部誘電体の上面を導体非形成面として、通常
のストリップ線路における上面接地導体を有しない構造
としたことから、内層線路において電界の分布が内層線
路導体と下面接地導体間に集中するため、マイクロスト
リップ線路を伝搬する電磁波による電界分布としてほと
んどの電界が線路導体から接地導体へ向けて生じるのに
対して、内層線路の内層線路導体においてもマイクロス
トリップ線路の電界分布に近づくことで、線路導体と内
層線路導体における高周波信号の伝搬モードを近づけて
特性インピーダンスの不整合の発生がなくなり、高周波
信号の伝送特性を良好なものとして安定に効率良く高周
波信号の入出力を行なうことができる伝送線路構造を提
供することができた。
【0038】また、本発明の請求項2に係る伝送線路構
造によれば、内層線路において下部誘電体の誘電率を上
部誘電体の誘電率よりも高くしたことから、下部誘電体
の厚みと上部誘電体の厚みが同じ場合であっても内層線
路において電界の分布が内層線路導体と下面接地導体間
に集中するため、マイクロストリップ線路を伝搬する電
磁波による電界分布としてほとんどの電界が線路導体か
ら接地導体へ向けて生じるのに対して、内層線路の内層
線路導体においてもマイクロストリップ線路の電界分布
により近づくことで、線路導体と内層線路導体における
高周波信号の伝搬モードを近づけて特性インピーダンス
の不整合の発生がなくなり、高周波信号の伝送特性を良
好なものとして安定に効率良く高周波信号の入出力を行
なうことができるとともに、上下の誘電体をほぼ同じ厚
みで形成することができるので薄型とすることができる
という利点を有する伝送線路構造を提供することができ
た。
【0039】また、本発明の請求項3に係る伝送線路構
造によれば、内層線路において下部誘電体の厚みを上部
誘電体の厚みよりも小さくしたことから、下部誘電体の
誘電率と上部誘電体の誘電率が同じ場合であっても内層
線路において電界の分布が内層線路導体と下面接地導体
間に集中し、また、下部誘電体の誘電率を上部誘電体の
誘電率よりも高くした場合には内層線路導体と下面接地
導体間により一層集中するため、マイクロストリップ線
路を伝搬する電磁波による電界分布としてほとんどの電
界が線路導体から接地導体へ向けて生じるのに対して、
内層線路の内層線路導体においてもマイクロストリップ
線路の電界分布により近づくとともに、下部誘電体の誘
電率を上部誘電体の誘電率よりも高くした場合にはより
一層、高周波信号の伝送特性を反射の少ない良好なもの
として安定に効率良く高周波信号の入出力を行なうこと
ができる伝送線路構造を提供することができた。
【図面の簡単な説明】
【図1】本発明の伝送線路構造の実施の形態の一例を示
す斜視図である。
【図2】本発明の伝送線路構造における内層線路の部分
の例を示す断面図である。
【図3】本発明の伝送線路構造における内層線路の部分
の他の例を示す断面図である。
【図4】伝送線路構造における周波数に対する反射特性
を示す線図である。
【図5】伝送線路構造における周波数に対する伝送特性
を示す線図である。
【図6】従来の伝送線路構造の例を示す斜視図である。
【図7】図6のA−A’線断面図である。
【符号の説明】
21a、21b・・・・・マイクロストリップ線路 23a、23b・・・・・誘電体 24a、24b・・・・・接地導体 25a、25b・・・・・線路導体 22、32・・・・・・・内層線路 26、33・・・・・・・上部誘電体 27、34・・・・・・・下部誘電体 28、35・・・・・・・内層線路導体 29、36・・・・・・・下面接地導体 30、37・・・・・・・上面接地導体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 誘電体の上面に線路導体が、下面に接地
    導体が形成されたマイクロストリップ線路と、上面が導
    体非形成面である上部誘電体と下面に下面接地導体が形
    成された下部誘電体との間に内層線路導体を挟持した内
    層線路とを、前記線路導体と前記内層線路導体とを接続
    するとともに前記接地導体と前記下面接地導体とを接続
    して成ることを特徴とする伝送線路構造。
  2. 【請求項2】 前記下部誘電体の誘電率を前記上部誘電
    体の誘電率よりも高くしたことを特徴とする請求項1記
    載の伝送線路構造。
  3. 【請求項3】 前記下部誘電体の厚みを前記上部誘電体
    の厚みよりも小さくしたことを特徴とする請求項1また
    は請求項2記載の伝送線路構造。
JP07847497A 1997-03-28 1997-03-28 伝送線路構造 Expired - Lifetime JP3692204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07847497A JP3692204B2 (ja) 1997-03-28 1997-03-28 伝送線路構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07847497A JP3692204B2 (ja) 1997-03-28 1997-03-28 伝送線路構造

Publications (2)

Publication Number Publication Date
JPH10275995A true JPH10275995A (ja) 1998-10-13
JP3692204B2 JP3692204B2 (ja) 2005-09-07

Family

ID=13663023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07847497A Expired - Lifetime JP3692204B2 (ja) 1997-03-28 1997-03-28 伝送線路構造

Country Status (1)

Country Link
JP (1) JP3692204B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010528A (ja) * 2008-06-30 2010-01-14 Nitto Denko Corp 配線回路基板およびその製造方法
CN114080089A (zh) * 2020-08-14 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 传输线结构及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010528A (ja) * 2008-06-30 2010-01-14 Nitto Denko Corp 配線回路基板およびその製造方法
CN114080089A (zh) * 2020-08-14 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 传输线结构及其制作方法
CN114080089B (zh) * 2020-08-14 2023-08-18 宏启胜精密电子(秦皇岛)有限公司 传输线结构及其制作方法

Also Published As

Publication number Publication date
JP3692204B2 (ja) 2005-09-07

Similar Documents

Publication Publication Date Title
EP0503200B1 (en) Package for microwave integrated circuit
JP3500268B2 (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JP3241019B2 (ja) コプレーナ線路
US6674347B1 (en) Multi-layer substrate suppressing an unwanted transmission mode
WO2006033204A1 (ja) 高周波発振回路および送受信装置
CA2262357C (en) Dielectric resonant having a coupling line formed thereon
JPH02280502A (ja) Vhf集積回路用パッケージ
EP1585184B1 (en) Direct current cut structure
JP2002252505A (ja) 高周波用配線基板
JPH027702A (ja) マイクロ波機器の基板接続構造
JP3692204B2 (ja) 伝送線路構造
JP3619396B2 (ja) 高周波用配線基板および接続構造
JP3281813B2 (ja) 伝送線路構造
JP2002185201A (ja) 高周波用配線基板
JP3618046B2 (ja) 高周波回路用パッケージ
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3297607B2 (ja) 高周波回路用パッケージ
JPH05199019A (ja) 高周波回路パッケージ
JP2002190541A (ja) 高周波回路用パッケージ
JPH1022415A (ja) 高周波用半導体装置
JP2000164755A (ja) 高周波回路用パッケージ
JP3395290B2 (ja) 高周波用回路基板
JP4363717B2 (ja) 高周波半導体装置
JP2001298306A (ja) 高周波伝送線路基板、及び高周波パッケージ
JP2000183230A (ja) 高周波回路用パッケージの実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

EXPY Cancellation because of completion of term