CN112788866A - 线路板及表面处理方法 - Google Patents
线路板及表面处理方法 Download PDFInfo
- Publication number
- CN112788866A CN112788866A CN201911067162.6A CN201911067162A CN112788866A CN 112788866 A CN112788866 A CN 112788866A CN 201911067162 A CN201911067162 A CN 201911067162A CN 112788866 A CN112788866 A CN 112788866A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- layer
- metal layer
- pattern
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明提供了一种线路板及表面处理方法,通过对线路板进行贴膜、曝光、显影处理,在线路板形成需要进行表面处理的图案,对线路板的图案部分或者全部使用化学沉积的方法形成金属层,完成线路板的表面处理,制成成品线路板。解决了线路板表面处理需要设计导电引线,传统电镀方法电镀金属层均匀性差,成本较高过程繁琐的技术问题。
Description
技术领域
本发明涉及线路板领域,更具体地说,尤其涉及一种线路板及表面处理方法。
背景技术
线路板,又可称之为电路板、PCB(PrintedCircuitBoard,印刷电路板)。线路板具有背对设置的焊接面及元件面。焊接面用于通过焊接实现电子器件的连接。元件面,又可称之为器件面,用于设置电子器件。电路板为了达到相应的承载、连接电子器件等功能需求,一般需要进行相应的工艺处理。特别是随着电子产品朝着轻、薄、高密度化、多功能化发展,电路板上集成电子器件的密度也越来越大,所需要采用的封装技术也越来越多样化。相应地,电路板表面处理技术要求也日益严格及多样化。
现在目前常用的是电镀的方法针对线路板表面进行处理,但是电镀的方法必须在线路板表面设计导电引线,而导电引线占用板面空间,使板面有效布线密度受到限制;而且电镀的金属层均匀性较差,焊盘最小间距加工能力受到电镀金属层的限制;而且成本较高过程繁琐。
发明内容
本发明主要解决的技术问题是线路板表面处理需要设计导电引线,传统电镀方法电镀金属层均匀性差,成本较高过程繁琐的技术问题。
为解决上述技术问题,本发明采用的一个技术方案是:提供了一种线路板表面处理方法,包括:对线路板进行贴膜、曝光、显影处理,在线路板形成需要进行表面处理的图案,对线路板的图案部分或者全部使用化学沉积的方法形成金属层,褪膜,将线路板加工成指定形状。
进一步地,对线路板的图案部分或者全部使用化学沉积的方法形成金属层,制成第一焊盘。
进一步地,将线路板加工成指定形状之后还包括,对线路板进行电测试处理,对线路板的图案部分或者全部进行OSP处理,制成第二焊盘。
进一步地,金属层为沉积镍钯金层或者沉积镍钯层或者沉积钯金层。
进一步地,还包括在线路板不需要表面处理的位置涂覆防焊层,防焊层为油墨。
还提供了一种线路板,包括:至少一层基板,基板至少一表面设有第一焊盘和第二焊盘,第一焊盘表面化学沉积有金属层,第二焊盘表面化学沉积有有机抗氧化层。
进一步地,金属层为镍钯金层或者镍钯层或者钯金层。
进一步地,板线路板不需要表面处理的图形线路的位置涂覆有防焊层,防焊层为油墨。
本发明的有益效果是:通过对线路板进行贴膜、曝光、显影处理,在线路板形成需要进行表面处理的图案;对线路板的图案部分或者全部使用化学沉积的方法形成金属层;完成线路板的表面处理。制成成品线路板。解决了线路板表面处理需要设计导电引线,传统电镀方法电镀金属层均匀性差,成本较高过程繁琐的技术问题。
附图说明
图1是本发明线路板表面处理方法的流程示意图;
图2是本发明第一实施例线路板结构示意图;
图3是本发明第一实施例线路板的侧面结构示意图;
图4是本发明第二实施例线路板结构示意图;
图5是本发明第二实施例线路板的侧面结构示意图。
具体实施方式
下面结合附图和实施例,对本发明作进一步的详细描述。特别指出的是,以下实施例仅用于说明本发明,但不对本发明的范围进行限定。同样的,以下实施例仅为本发明的部分实施例而非全部实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
本发明中的术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。本申请实施例中的术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或组件。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
请参阅图1,是本发明线路板表面处理方法的流程示意图。本实施例提供了一种线路板表面处理方法,具体包括:
步骤S101,在线路板未形成图形层的位置涂覆防焊层。
首先需要对线路板上不需要表面处理的图形线路的位置涂覆防焊层,保护线路板。在本实施例中防焊层为油墨,在其他实施例中可以为其他稳定的绝缘材料。
步骤S102,对线路板进行贴膜、曝光、显影处理,在线路板形成需要进行表面处理的图案。
在本实施例中,线路板可以由单层芯板组成也可以由多层芯板压合形成线路板。在线路板的最外层形成有铜箔层,以方便进行曝光显影处理形成需要的图案。具体为:将一层设有预设图案的感光干膜涂布在线路板的最外层的铜箔层上。在本实施例中为涂布感光干膜,在其他实施例中可以为涂布感光油墨等其他感光材料。然后进行曝光。曝光时线路板感光处的油墨或干膜发生聚合反应,最后经过显影机,线路板上被感光的油墨或干膜不被显影液溶化,而未感光的油墨或干膜在显影液被溶化去除,这样就会在线路板表面形成需要进行处理的图案。其中包括第一焊盘和第二焊盘的图案。
步骤S103,对线路板的图案部分或者全部使用化学沉积的方法形成金属层,制成第一焊盘。
在经过步骤S102之后的线路板表面形成有第一焊盘的图案,在第一焊盘的图案的位置使用化学沉积的方式沉积一层金属层。制成第一焊盘。在本实施例中金属层可以为沉积镍钯金层或者沉积镍钯层或者沉积钯金层其中的一种,在此不做限定。并且第一焊盘上的金属层的厚度维持在小于0.05微米大于等于0.04微米的范围内。在本实施例中金属层的厚度维持在小于0.05微米大于等于0.04微米的范围内在其他实施例中金属层的厚度可以在其他范围内。通过化学沉积金属层的方式减少了线路板的成本。并且化学沉积的金属层均匀性较好。有效地提升了最小焊盘间距的加工能力。
步骤S104,褪膜。
在经过步骤S103后在线路板上制成第一焊盘。然后去除线路板上的油墨或干膜。去除油墨或干膜的方式可以为人工手动去除也可以为化学去除。
步骤S105,将线路板加工成指定形状。
在本步骤中,对线路板进行外形加工,加工成预定的形状。
步骤S106,对线路板进行电测试处理。
电测试处理是为了检测线路板上的图形层的导电情况,电压情况,线路板是否短路,保证了线路板的成品率,检测电路板上的零组件有没有符合规格以及焊接是否良好。
步骤S107,对线路板的图案部分或者全部进行OSP处理,制成第二焊盘;
在经过步骤S102之后的线路板表面形成有第二焊盘的图案,在形成有第二焊盘图案的位置处通过化学沉积的方法沉积一层有机膜。有机膜的作用是防止氧化为焊接提供条件。
本实施例经过沉积金属层制成的第一焊盘用于线路板绑定、焊接、铜焊盘保护,尤其适用于线路板封装工艺。第二焊盘用于线路板的焊接。
本实施例通过对线路板进行贴膜、曝光、显影处理,在线路板形成需要进行表面处理的图案;对线路板的图案部分或者全部使用化学沉积的方法形成金属层制成第一焊盘;再经过OSP处理制成第二焊盘。解决了线路板表面处理需要设计导电引线,传统电镀方法电镀金属层均匀性差,成本较高过程繁琐的技术问题。
请参阅图2,是本发明第一实施例线路板结构示意图。请参阅图3,是本发明第一实施例线路板的侧面结构示意图。
在本实施例中,线路板1包括一层基板5,在基板5的上表面和下表面都有一层铜箔层。在线路板1上表面的铜箔层上通过贴膜、曝光、显影处理形成需要进行表面处理的图案。其中包括第一焊盘3和第二焊盘2的图案。
通过化学沉积的方法在线路板1上第一焊盘3的相应位置沉积一层金属层。在本实施例中金属层可以为沉积镍钯金层或者沉积镍钯层或者沉积钯金层其中的一种,在此不做限定。并且第一焊盘3上的金属层的厚度维持在小于0.05微米大于等于0.04微米的范围内。该金属层的厚度可以根据不同的要求进行调节沉积金属层的厚度。沉积金属层的方法减少了线路板1的成本。并且化学沉积的金属层均匀性较好,有效地提升了最小焊盘间距的加工能力。
通过化学沉积的方法在线路板上第二焊盘2的相应位置沉积一层有机膜。有机膜的作用是防止氧化为焊接提供条件。
在线路板1不需要表面处理的图形线路的位置涂覆有一层防焊层4即就是在线路板1未形成有第一焊盘3和第二焊盘2的位置涂覆有一层防焊层4。该防焊层4形成于进行制作第一焊盘3和第二焊盘2之前,用来保护线路板1和保护线路板1中的图形层。在本实施例中防焊层4为油墨,在其他实施例中可以为其他稳定的绝缘材料。
请参阅图4,是本发明第二实施例线路板结构示意图。请参阅图5,是本发明第二实施例线路板的侧面结构示意图。
在本实施例中,线路板6包括两层基板,分别为第一基板10和第二基板11,在第一基板10的上表面和第二基板11下表面都有一层铜箔层。在线路板1上表面的铜箔层和下表面的铜箔层上通过贴膜、曝光、显影处理形成需要进行表面处理的图案。其中包括第一焊盘8和第二焊盘7的图案。在线路板6的上表面和下表面形成有第一焊盘8和第二焊盘7的图案。
通过化学沉积的方法在线路板6上表面和下表面第一焊盘8的相应位置沉积一层金属层。在本实施例中金属层可以为沉积镍钯金层或者沉积镍钯层或者沉积钯金层其中的一种,在此不做限定。并且第一焊盘8上的金属层的厚度维持在小于0.05微米大于等于0.04微米的范围内。化学沉积金属层的方法可以精准控制金属层的厚度减少了线路板6的成本。并且化学沉积的金属层均匀性较好,有效地提升了最小焊盘间距的加工能力。
第二焊盘7通过化学沉积的方法在线路板上表面和下表面第二焊盘7的相应位置沉积一层有机膜。有机膜的作用是防止氧化为焊接提供条件。
在线路板6不需要表面处理的位置涂覆有一层防焊层9,该防焊层9形成于制作好第一焊盘8和第二焊盘7之前。防焊层9用于保护保护线路板6和线路板6中的图形层。在本实施例中防焊层9为油墨,在其他实施例中可以为其他稳定的绝缘材料。
本实施例提供的线路板通过贴膜、曝光、显影处理在线路板上或/和下表面形成第一焊盘和第二焊盘的图案,对第一焊盘的图案使用化学沉积的方法形成金属层制成第一焊盘,再经过OSP处理制成第二焊盘。解决了线路板表面处理需要设计导电引线,传统电镀方法电镀金属层均匀性差,成本较高过程繁琐的技术问题。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种线路板表面处理方法,其特征在于,包括:
对所述线路板进行贴膜、曝光、显影处理,在所述线路板形成需要进行表面处理的图案;
对所述线路板的所述图案部分或者全部使用化学沉积的方法形成金属层;
褪膜;
将所述线路板加工成指定形状。
2.根据权利要求1所述的线路板表面处理方法,其特征在于,所述对所述线路板的所述图案部分或者全部使用化学沉积的方法形成金属层,制成第一焊盘。
3.根据权利要求1所述的线路板表面处理方法,其特征在于,所述将所述线路板加工成指定形状之后还包括;
对所述线路板进行电测试处理;
对所述线路板的所述图案部分或者全部进行OSP处理,制成第二焊盘。
4.根据权利要求2所述的线路板表面处理方法,其特征在于,所述金属层为沉积镍钯金层或者沉积镍钯层或者沉积钯金层。
5.根据权利要求1-4任一项所述的线路板表面处理方法,其特征在于,还包括在线路板表面涂覆防焊层覆盖不需要表面处理的图形线路,所述防焊层为油墨。
6.一种线路板,其特征在于,包括:
至少一层基板,所述基板至少一表面设有第一焊盘和第二焊盘;
所述第一焊盘表面化学沉积有金属层,所述第二焊盘表面化学沉积有有机抗氧化层。
7.根据权利要求6所述的线路板,其特征在于,所述金属层为镍钯金层或者镍钯层或者钯金层。
8.根据权利要求7所述的线路板,其特征在于,所述线路板不需要表面处理的图形线路的位置涂覆有防焊层,所述防焊层为油墨。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911067162.6A CN112788866A (zh) | 2019-11-04 | 2019-11-04 | 线路板及表面处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911067162.6A CN112788866A (zh) | 2019-11-04 | 2019-11-04 | 线路板及表面处理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112788866A true CN112788866A (zh) | 2021-05-11 |
Family
ID=75748673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911067162.6A Pending CN112788866A (zh) | 2019-11-04 | 2019-11-04 | 线路板及表面处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112788866A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070019629A (ko) * | 2006-11-30 | 2007-02-15 | 삼성전자주식회사 | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 |
CN101657069A (zh) * | 2009-08-28 | 2010-02-24 | 深圳华为通信技术有限公司 | 印刷电路板的表面处理方法及印刷电路板 |
CN202759660U (zh) * | 2012-06-14 | 2013-02-27 | 广州美维电子有限公司 | 一种enig印刷电路板 |
CN104994688A (zh) * | 2015-07-01 | 2015-10-21 | 江门崇达电路技术有限公司 | 一种集多种表面处理的pcb的制作方法 |
CN106604561A (zh) * | 2017-01-18 | 2017-04-26 | 维沃移动通信有限公司 | 一种电路板的制作方法及移动终端 |
CN107072062A (zh) * | 2017-05-04 | 2017-08-18 | 东莞市黄江大顺电子有限公司 | 一种电路板的表面处理方法 |
-
2019
- 2019-11-04 CN CN201911067162.6A patent/CN112788866A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070019629A (ko) * | 2006-11-30 | 2007-02-15 | 삼성전자주식회사 | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 |
CN101657069A (zh) * | 2009-08-28 | 2010-02-24 | 深圳华为通信技术有限公司 | 印刷电路板的表面处理方法及印刷电路板 |
CN202759660U (zh) * | 2012-06-14 | 2013-02-27 | 广州美维电子有限公司 | 一种enig印刷电路板 |
CN104994688A (zh) * | 2015-07-01 | 2015-10-21 | 江门崇达电路技术有限公司 | 一种集多种表面处理的pcb的制作方法 |
CN106604561A (zh) * | 2017-01-18 | 2017-04-26 | 维沃移动通信有限公司 | 一种电路板的制作方法及移动终端 |
CN107072062A (zh) * | 2017-05-04 | 2017-08-18 | 东莞市黄江大顺电子有限公司 | 一种电路板的表面处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1319423C (zh) | 印刷线路板及半导体装置 | |
US10537021B2 (en) | Three-dimensional wiring board production method, three-dimensional wiring board, and substrate for three-dimensional wiring board | |
CN107920415B (zh) | 具厚铜线路的电路板及其制作方法 | |
EP0396248B1 (en) | Electrical pin and method for making same | |
CN110612783B (zh) | 印刷配线板及其制造方法 | |
JP6376637B2 (ja) | 立体配線基板の製造方法 | |
CN113613399A (zh) | 电路板制作方法及电路板 | |
CN113630962B (zh) | 基于四面包金工艺的印制线路板制作方法及印制线路板 | |
US6136512A (en) | Method of forming resistors | |
CN111837210B (zh) | 布线基板及其制造方法 | |
CN108551725B (zh) | 一种印制电路板线路电镀镍金的方法及其印制电路板线路 | |
KR20110009790A (ko) | 플렉서블 인쇄 회로 기판 및 그 제조 방법 | |
CN110944454A (zh) | 电路板生产工艺 | |
CN112788866A (zh) | 线路板及表面处理方法 | |
WO2006098863A1 (en) | A 2-metal flex circuit and a method of manufacturing the same | |
IL137026A (en) | Method for manufacturing multi-layer wiring boards | |
CN114554709A (zh) | 一种电路板的制造方法 | |
CN103582323B (zh) | 一种多层pcb板线路图形的制作方法 | |
JP4705972B2 (ja) | プリント配線板及びその製造方法 | |
KR20140039921A (ko) | 인쇄회로기판의 제조 방법 | |
CN104979733B (zh) | 连接器的制造方法 | |
CN114641136B (zh) | 电路板的铜层凸台制作方法及电路板 | |
JPH1117315A (ja) | 可撓性回路基板の製造法 | |
CN110856359B (zh) | 一种半减成法高精密蚀刻方法 | |
JPH1117331A (ja) | 可撓性回路基板の製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210511 |