DE2209178B2 - Verfahren zur Herstellung gedruckter Schaltungen - Google Patents

Verfahren zur Herstellung gedruckter Schaltungen

Info

Publication number
DE2209178B2
DE2209178B2 DE19722209178 DE2209178A DE2209178B2 DE 2209178 B2 DE2209178 B2 DE 2209178B2 DE 19722209178 DE19722209178 DE 19722209178 DE 2209178 A DE2209178 A DE 2209178A DE 2209178 B2 DE2209178 B2 DE 2209178B2
Authority
DE
Germany
Prior art keywords
layer
plate
protective layer
copper
eyes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19722209178
Other languages
English (en)
Other versions
DE2209178A1 (de
Inventor
Emil 6100 Darmstadt Blasche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch Fernsehanlagen GmbH
Original Assignee
Robert Bosch Fernsehanlagen GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Fernsehanlagen GmbH filed Critical Robert Bosch Fernsehanlagen GmbH
Priority to DE19722209178 priority Critical patent/DE2209178B2/de
Publication of DE2209178A1 publication Critical patent/DE2209178A1/de
Publication of DE2209178B2 publication Critical patent/DE2209178B2/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung gedruckter Schaltungen mit galvanisch verzinnten Lötaugen und Lochwandungen und mit einer Abdeckung der übrigen Oberfläche einschließlich der Leiterbahnen mit Lötstoplack.
Die Herstellung von Leiterplatten, wie sie heute als Träger von Schaltungen der Nachrichtentechnik in weitem Umfang verwendet werden, erfordert zur Erhöhung der Wirtschaftlichkeit ein hohes Maß an Zuverlässigkeit und Rationalisierung. Grundsätzlich sind zwei Arten von Herstellungsverfahren bekannt, das Aufbau-Verfahren und das Abbauverfahren. Bei Aufbauverfahren werden die Leiterbahnen und Lötaugen sowie die Cochmetallisierungen durch chemische oder galvanische Prozesse auf einer Isolierfläche aufgebaut, beim Abbauverfahren werden die Leiterbahnen und die Löt- «ugen aus einer Grundkaschierung aus der Isolierplatte lierausgeätzt. Bei de"· Erfindung handelt es sich um ein Abbauverfahren.
Im Endergebnis wird eine Leiterplatte gewünscht, ieren Leiter mit Lötstoplack abgedeckt sind, während die Lölaugen und die Bohrungen frei liegen und mi; einer Verzinnung versehen sind. Die Abstände der Leiterbahnen sollen weniger als 1 mm betragen können, die Lackschicht auf alle Fälle so beständig sein, daß sie beim späteren Eintauchen der bestückten Leiterplatte in flüssiges Zinn nicht beschädigt wird. Die &5 auf den Lötaugen und Lochwandungen erzeugten Schichten sollen so dick sein, daß sie das darunterliegende Kupfer auch bei Lagerzeiten von einem Jahr und mehr gegen Korrosion schützen. Die Abdeckung der Leiterbahnen mit Lötstoplack ist aus dem G;unde erwünscht, weil dadurch eine Brückenbildung zwischen benachbarten Leitern beim Eintauchen der Platte in geschmolzenes Zinn vermieden wird.
Durch die USA.-Patentschrift 3 296 861 ist ein Verfahren zur Herstellung von Leiterplatten bekanntgeworden, bei dem eine melallkaschierte. mit Löchern versehene Platte im Positivdruck mit einer ersten At/-schutzschicht versehen wird und die Leiterbahn herausgeätzt werden, die erste Ätzschutzschicht entfernt und eine, die Lötaugen frei lassende, zweite Schutzschicht aufgebracht wird und die Bohrungen anschließend verzinnt werden.
Dieses Verfahren arbeitet sehr sparsam und beansprucht das Kupferbad sehr wenig. Die chemische Verzinnung ist jedoch zu dünn und nicht für Zeiten von mehr als einem halben Jahr beständig. Auch wird der Lötstoplack, der vor der chemischen Verzinnung aufgebracht wird, durch das heiße und sehr saure Bad gelegentlich angegriffen, wenn die Lack/usammepsetzung zu große Toleranzen hat. Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, nach dem Leiterplatten mit auf Jahre hinaus beständiger Korrosionsfestigkeit unter Verwendung eines Lötstoplacks von geringerer Widerstandsfähigkeit hergestellt werden kö.inen.
Diese Aufgabe wird durch die im Anspruch I angegebene Erfindung gelöst.
Im Endergebnis haben die Leiterbahnen dann etwa die gleiche Stärke wie die ursprüngliche Kupferkaschierung, sind die Lötaugen zusätzlich mit Kupfer und Zinn bedeckt und weisen die Lochwandungen eine Verkupferung von etwa 20 μ und eine Verzinnung von 10 μιη auf. Die Platte ist ausschließlich der Lötaugen und Bohrungen mit Lötstoplack überzogen.
Im folgenden wird das Verfahren an Hand eines Ausführungsbeispiels ausführlich beschrieben und unter Bezugnahme auf die Begleitzeichnung näher erläutert.
F i g. 1 zeigt das Bild einer ersten Schutzschicht in schematischer Darstellung;
F i g. 2 das einer zweiten Schutzschicht; und
F i g. 3 dasjenige der fertigen Platte mit Lötstoplackabdeckung.
Ausgangspunkt des Verfahrens in emer beispielswcisen Ausführung ist eine mit den erforderlichen Bohrungen versehene Isolierplatte, etwa aus Epoxiglas. die auf beiden Seiten :i.:i Kupfer bedeckt ist. Diese Platte wird nach Vorna! :'■" der üblichen Reinigungsverfahren mit einer ei:»:c-i. ··-'»eständigen Schutzschicht versehen, welche ein.T **~r:i!ivdruck des Leiterbildes darstellt. Wie in Fig.; - kennbar, weist die Platte Bohrungen a, ferner je zwei Bohrungen verbindende Leiter b auf; die dunkel gezeichneten Flächen sind die Abdeckungen der Isolierplatte mit der Schutzschicht. Nunmehr wird die Platte in ein Ätzbad, z. B. aus Eisenchlorid, getaucht, wobei das Kupfer an den nichtbedeckten Stellen weggelöst wird, so daß die Oberfläche der Isolierschicht hervortritt. Man kann nun die Schutzschicht beseitigen und die Platte mit einem Katalysator behandeln, welcher in einem nachfolgenden chemischen Kupferbad eine Abscheidung von Kupfer der gesamten Oberfläche einschließlich der Lochwandungen herbeiführt. Ein bekannter Katalysator besteht aus einer Mischung von PdCl2, SnCb und KCl. Danach wird eine zweite Schutzschicht aufgebracht, welche lediglich die Lötaugen a freigibt, während die Leuer b und die übrige Oberfläche der Platte bedeckt sind. Wird die Plntir nun in pin
galvanisches oder chemisch wirkendes Kupferbad gelaucht. so überziehen sich die Lötaugen und die Lochwandungen mit Kupfer. Zweckmäßig wird die Schichtdicke auf 20 bis 30 μπι Kupfer eingestellt. Danach behandelt man die Platte in einem galvanischen Zinnbad, wobei z.B. 10μιη Zinn abgeschieden werden. Hierauf entfernt man die zweite Schutzschicht und ätzt die Platte so lange durch ein die Zinnschicht nicht angreifendes Ätzmittel, bis die dünne Kupferschicht völlig abgetragen ist. Zweckmäßig läßt man 1 bis 2 pm mehr Kupier abtragen, als vorher in dem chemischen Kupferbad aufgebracht war, damit auf alle Fälle die Flächen zwischen den Leitern von Kupfer befreit werden. Schließlich erfolgt die Bedeckung der Platte mit Lötstoplack, wobei lediglich die Lötaugen freigehalten werden. Man kann hierzu die gleiche Siebdruckschablone verwenden wie diejenige, die zur Erzeugung der zweiten Schutzschicht diente. In F i g. 3 sind a die verzinnten Lötaugen, b die Leite/, letztere wegen der Bedeckung mit Lötstoplack nur in strichlierter Form dargestellt.
Hierzu 1 Blatt Zeichnungen

Claims (2)

  1. 209 178
    Patentansprüche:
    I. Verfahren zur Herstellung gedruckter Schaltungen, bei dem eine metallkaschierte, mit Löchern versehene Platte im Positivdruck mit einer ersten Ätzschutzschicht versehen wird und die Leiterbahn herausgeätzi werden, die erste Ätzschutzschicht entfernt und eine, die Lötaugen frei lassende zweite Schutzschicht aufgebracht wird und die Bohrungen anschließend verzinnt werden, dadurch gekennzeichnet, daß nach dem Entfernen eier ersten Ätzschutzschicht durch Behandeln mit einem Katalysator und darauffolgendem chemischem Verkupfern eine die Platte und die Lochwandungen bedeckende dünne Kupferschirht von 2 bis 5 u Dicke erzeugt wird, daß die Platte nach dem Aufbringen der zweiten Schutzschicht in ein galvanisch oder chemisch wirkendes Kupferbad getaucht wird, wobei Lötaugen und Lochwandungen mit einer 20 bis JO μ dicken Kupferschicht überzogen wird, hierauf die Platte in ein galvanisches Zinnbad getaucht wird, wobei Lötaugen und Lochwände mit einer etwa 10 μ dicken Zinnschicht bedeckt werden und daß nach Entfernen der zweiten Schutzschicht die Platte so lange durch ein die Zinnschicht nicht angreifendes Ätzmittel geätzt wird, bis die dünne Kupferschicht völlig abgetragen ist und daß dann unter Abdeckung der Lötaugen Lötstoplack auf die Platte aufgebracht wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schutzschicht und der Lötstoplack mit der gleichen Siebdruckschablone aufgebracht werden.
DE19722209178 1972-02-26 1972-02-26 Verfahren zur Herstellung gedruckter Schaltungen Ceased DE2209178B2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19722209178 DE2209178B2 (de) 1972-02-26 1972-02-26 Verfahren zur Herstellung gedruckter Schaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19722209178 DE2209178B2 (de) 1972-02-26 1972-02-26 Verfahren zur Herstellung gedruckter Schaltungen

Publications (2)

Publication Number Publication Date
DE2209178A1 DE2209178A1 (de) 1973-09-06
DE2209178B2 true DE2209178B2 (de) 1974-12-19

Family

ID=5837217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722209178 Ceased DE2209178B2 (de) 1972-02-26 1972-02-26 Verfahren zur Herstellung gedruckter Schaltungen

Country Status (1)

Country Link
DE (1) DE2209178B2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2835017A1 (de) * 1978-08-10 1980-02-21 Telefonbau & Normalzeit Gmbh Verfahren zur herstellung von ueberspannungsableitern
DE3412502A1 (de) * 1984-04-03 1985-10-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von leiterplatten
EP0252399A2 (de) * 1986-07-09 1988-01-13 Deutsche Telephonwerke und Kabelindustrie Aktiengesellschaft Verfahren zum Herstellen von Leiterplatten mit Kupferoberflächen
DE102007045930A1 (de) * 2007-09-24 2009-04-09 Rolf Bauer Verfahren zur Herstellung einer partiellen galvanischen Reinzinn-Oberfläche auf Leiterplatten

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2835017A1 (de) * 1978-08-10 1980-02-21 Telefonbau & Normalzeit Gmbh Verfahren zur herstellung von ueberspannungsableitern
DE3412502A1 (de) * 1984-04-03 1985-10-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von leiterplatten
EP0252399A2 (de) * 1986-07-09 1988-01-13 Deutsche Telephonwerke und Kabelindustrie Aktiengesellschaft Verfahren zum Herstellen von Leiterplatten mit Kupferoberflächen
DE3623505A1 (de) * 1986-07-09 1988-01-21 Deutsche Telephonwerk Kabel Verfahren zum herstellen von leiterplatten mit selektiv auf den loetaugen und lochwandungen aufgebrachten galvanischen blei-zinn-schichten
EP0252399A3 (de) * 1986-07-09 1989-06-28 Deutsche Telephonwerke und Kabelindustrie Aktiengesellschaft Verfahren zum Herstellen von Leiterplatten mit Kupferoberflächen
DE102007045930A1 (de) * 2007-09-24 2009-04-09 Rolf Bauer Verfahren zur Herstellung einer partiellen galvanischen Reinzinn-Oberfläche auf Leiterplatten

Also Published As

Publication number Publication date
DE2209178A1 (de) 1973-09-06

Similar Documents

Publication Publication Date Title
EP0227857B1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE3341431A1 (de) Verfahren zum reinigen von loechern in gedruckten schaltungsplatten mit permanganathaltigen und basischen loesungen
DE3408630A1 (de) Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
DE3013667A1 (de) Leiterplatte und verfahren zu deren herstellung
EP0185303B1 (de) Elektrisch leitende Kupferschichten und Verfahren zur Herstellung derselben
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
DE1142926B (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE2209178B2 (de) Verfahren zur Herstellung gedruckter Schaltungen
EP0757885B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE3121131C2 (de) Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen
DE1496984C3 (de) Verfahren zum Herstellen gedruckter Schaltungen mit galvanisch erzeugten Leiterbahnen nach der Aufbaumethode
DE69023816T2 (de) Verfahren zur Herstellung gedruckter Schaltungsplatten.
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE1206976B (de) Verfahren zum Herstellen gedruckter Schaltungen nach der Aufbaumethode
DE2541280A1 (de) Verfahren zur herstellung einer gedruckten verdrahtung mit lotabweisenden teilbereichen
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
DE2809013C2 (de) Verfahren zum Herstellen einer mit Bauelementen bestückten gedruckten Schaltungsplatte
DE1665771B1 (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE68904363T2 (de) Verfahren zur herstellung einer gedruckten leiterplatte.
DE3412502A1 (de) Verfahren zur herstellung von leiterplatten
DE69210471T2 (de) Verfahren zur Herstellung von Leiterplatten unter Verwendung von elektrophoretisch abscheidbaren organischen Schutzschichten
DE2161829B2 (de) Verfahren zur Herstellung einer gedruckten Schaltungsplatte
DE1954973C (de) Verfahren zur Herstellung von mit einem Metallkern versehenen gedruck ten Schaltungen
DE2655997A1 (de) Verfahren zur herstellung von schaltkarten mit gedruckten leiterzuegen

Legal Events

Date Code Title Description
BHV Refusal