DE2209178A1 - Verfahren zur herstellung von leiterplatten mit galvanisch verzinnten loetaugen und lochwandungen - Google Patents

Verfahren zur herstellung von leiterplatten mit galvanisch verzinnten loetaugen und lochwandungen

Info

Publication number
DE2209178A1
DE2209178A1 DE19722209178 DE2209178A DE2209178A1 DE 2209178 A1 DE2209178 A1 DE 2209178A1 DE 19722209178 DE19722209178 DE 19722209178 DE 2209178 A DE2209178 A DE 2209178A DE 2209178 A1 DE2209178 A1 DE 2209178A1
Authority
DE
Germany
Prior art keywords
hole walls
protective layer
plate
copper
eyes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19722209178
Other languages
English (en)
Other versions
DE2209178B2 (de
Inventor
Emil Blasche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch Fernsehanlagen GmbH
Original Assignee
Robert Bosch Fernsehanlagen GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Fernsehanlagen GmbH filed Critical Robert Bosch Fernsehanlagen GmbH
Priority to DE19722209178 priority Critical patent/DE2209178B2/de
Publication of DE2209178A1 publication Critical patent/DE2209178A1/de
Publication of DE2209178B2 publication Critical patent/DE2209178B2/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

  • Verfahren zur Herstellung von Leiterplatten mit galvanisch verzinnten Lötaugen und Lochwandungen Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Leiterplatten rnit galvanisch verzinnten Lötaugen und Lochwandungen und mit einer Abdeckung der übrigen Oberfläche einschließlich der Leiterbahnen mit Lötstoplack.
  • Die Herstellung von Leiterplatten, wie sie heute als Träger von Schaltungen der Nachrichtentechnik in weitem Umfang verwendet werden, erfordert zur Erhöhung der Wirtschaftlichkeit ein hohes Maß an Zuverlässigkeit und Rationalisierung. Grundsätzlich sind zwei Arten von Merstellungsverfahren bekannt, das Aufbauverfahren und das Abbauverfahren. Bei Aufbauverfahren werden die Leiterbahnen und Lötaugen sowie die Lochmetallisierungen durch chemische oder galvanische Prozesse auf einer Isolieroberfläche aufgebaut, beim Abbauverfahren werden die Leiterbahnen und die Lötaugen aus einer Grundkaschierung aus der Isolierplatte herausgeätzt. Bei der Erfindung handelt es sich um ein Abbauverfahren.
  • Im Endergebhis wird eine Leiterplatte gewünscht, deren Leiter mit Lötstoplack abgedeckt sind, während die Lötaugen und die Bohrungen freiliegen und mit einer Verzinnung versehen sind.
  • Die Abstände der Leiterbahnen sollen weniger als 1 mm betragen können, die Lackschicht auf alle Fälle so beständig sein, daß sie beim späteren Eintauchen der bestückten Leiterplatte in flüssiges Zinn nicht beschädigt wird. Die auf den Lötaugen un& Lochwandungen erzeugten Schichten sollen so dick sein, daß sie das darunter liegende Kupfer auch bei Lagerzeiten von einem Jahr und mehr gegen Korrosion schützen. Die Abdeckung der Leiterbahnen mit Lötstoplack ist aus dem Grunde erwünscht, weil dadurch einen Brückenbildung zwischen benachbarten Leitern beim Eintauchen der Platte ifl geschmolzenes Zinn vermieden wird.
  • Es wurde bereits ein Verfahren zur Herstellung von Leiterplatton angegeben, das unter ausschließlicher Verwendung von chemischen Plattierungsbädern arbeitet. Es besteht in wesentlichen aus den folgenden Schritten: Aufbringen eines Katalysators auf die Platte, Herausätzen der Leiterpiatten nach Positivdruck, Entfernen des Schutzlackes, Aufbringen eines die Lötaugen freigebenden Negativdruckes, Reaktivieren des Katalysators, chemisches Metallisieren der Bohrungen der Lötaugen, chemisches Verrinnen. Ein gewisser flachteil besteht jedoch darin, daß das chemische Zinnbad sehr aggressiv ist und daher einen sehr beständigen Lötstoplack als Schutzschicht für die übrige Oberfläche erfordert.
  • Dieses Verfahren arbeitet sehr sparsam und beansprucht das Karpferbad sehr wenig. Es hat nur den Nachteil, daß die chemische Verzinnung zu dünn und nicht für Zeiten von mehr als einem halben Jahr beständig ist. Auch wird der Lötstoplack, der vor der chemischen Verzinnung aufgebracht wird, durch das heiße und sehr saure Bad gelegentlich angegriffen, wenn die Lackzusammensetzung zu große Toleranzen hat. Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren ansugeben, nach dem Leiterplatten mit auf Jahre hinaus beständiger Korrosionsfestigkeit unter Verwendung eines Lötstoplackes von geringerer Widerstandsfçhigkeit hergestellt werden können.
  • Ein Verfahren, welches die obengenannten Vorteile erbringt, wird erhalten, wenn erfindungsgemäß nach der Erzeugung des Leiterbildes durch Auftragen einer ersten ätz beständigen Schutzschicht durch Positivdruck des Leiterbildes und Herausätzen der Leiterbahnen aus der Grundkaschierung in an sich bekannter Weise zunächst durch Behandeln mit einem Katalysator und darauffolgendes chemisches Verkupfern in - einem chemischen Kupferbad eine die Platte und die Lochwandungen bedeckende dünne Kupferschicht von 2 bis 5/um erzeugt, sodann nach Entfernung der ersten Schutzschicht eine zweite in nachfolgenden chemischen Bädern beständige Schutzschicht aufgebracht wird, welche lediglich die Lötaugen und Lochwandungen freigibt danach die Platte in ein galvanisch oder chemisch wirkendes Kupferbnd getaucht wird, wobei Lötaugen und Lochwandungen mit 20 bis 30 µm Kupfer überzogen werden, hierauf die Platte in ein galvanisches Zinnbad getaucht wird, wobei die Lötaugen und die Lochwandungen mit ca 10µm Zinn bedeckt werden, sodann die zweite Schutzschicht entfernt und die Platte solange durch ein die Zinnschicht nicht angreifendes Ätzmittel geätzt wird, bis die dünne Kupferschicht völlig abgetragen ist, und schließlich unter Abdeckung der Lötaugen Lötstoplack auf die Platte gebracht wird.
  • Im Endergebnis haben die Leiterbahnen dann etwa die gleiche ärke wie die ursprüngliche Kupferkaschierung, sind die Lötaugen zusätzlich mit Kupfer und Zinn bedeckt und weisen dieLochwandungen einer Verkupferung von ca. 20 und eine Verzinnung von 10 µm auf. Die Platte ist ausschließlich der Lötaugen und Bohrungen mit Lötstoplack überzogen.
  • Im folgenden wird da. Verfahren anhand eines Ausführungsbeispiels ausführlich beschrieben und unter Bezugnahme auf die Begleitzeichnung näher erläutert.
  • Fig. 1 zeigt das Bild einer ersten Schutzschicht in schera2tischer Darstellung, Fig. 2 das einer zweiten Schutzschicht und Fig. 3 dasjenige der fertigen Platte mit Lötstoplackabdeckung.
  • Ausgangspunkt des Verfahrens in einer beispielsweisen Ausführung ist eine mit den erforderlichen Bohrungen versehene Isolierplatte, etwa aus Epoxiglas, die auf beiden Seiten mit Mupfer bedeckt ist. Diese Platte wirl nach Vornahme der üblichen Reinigungsverfahren mit einer ersten ätzebeständigen Schutzschicht versehen, welche einen Positivdruck des Leiterbildes darstellt. Wie in Fig. 1 erkennbar, weist st die Platte Bohrungen a, ferner je zwei Bohrungen verbindende Leiter b auf; die dunkel gezeichneten Flächen sind die Abdeckungen der Isolierplatte mit der Schutzschicht. Nunmehr wird die Platte in ein Ätzbad z. B. aus Eisenchlorid getaucht, wobei das Kupfer an den nichtbedeckten Stellen weggelöst wird, so daß die Oberfläche der Isolierschicht hervortritt. Man kann nun die Schutzschicht beseitigen und die Platte mit einem Katalysator behandeln, welcher in einem nachfolgenden chemischen kupferbad eine Abscheidung von Kupfer der gesamten Oberfläche einschließllich der Lochwandungen herbeiführt. win bekannter Katalysator besteht aus einer Mischung von PdCl2, SnCl2 und nCl. Danach wird eine zweite Schutzschicht aufgebracht, velche lediglich die Lötaugen a freigibt, während die Leiter b und die übrige Oberfläche der Flatte bedeckt sind.
  • Wird die Flatte nun in ein galvanisches oder chemisch wirkendes Kupferbad getaucht, so hbernichen sich die Lötaugeu und die Lochwandungen mit Kupfer. Zweckmäßig wird die Schichtdickte auf 20 bis 30 um Kupfer eingestellt. Danach behandelt man die Platte in einen galvanischen ainnbad, wobei z. B. 10 µm Zinn abgeschieden werden. Hierauf entfernt man die zweite Schutzschicht und ätzt die Platte solange durch ein die Zinnschicht nicht angreifendes ätzmittel, bis die dünne Kupferschicht völlig abgetragen ist. Zweckmäßig läßt man 1 bis 2 ijm mehr Kupfer abtragen, als vorher in dem chemischen Kupferbad aufgebracht war, damit auf alle Fälle die Flächen zwischen den Leitern von Kupfer befreit werden. Schließlich erfolgt die Bedeckung der Platte mit Lötstoplack, wobei lediglich die Lötaugen freigehalten werden.
  • Man kann hierzu die gleiche Siebdruckschablone verwenden wie diejenige, die zur Erzeugung der zweiten Schutzschicht diente.
  • In Fig. 3 sind a die verzinnten Lötaugen, b die Leiter, letztere wegen der Bedeckung mit Lötstoplack nur in strichlierter Form dargestellt.

Claims (2)

  1. Patentansprüche
    Verfahren zur lierstellung von Leiterplatten mit galvanisch verzinnten Lötaugen und Lochwandungen und mit einer Abdekkung der übrigen Oberfläche einschließlich der Leiterbahnen durch Lötstoplack, dadurch gekennzeichnet, daß nach der Erzeugung des Leiterbildes durch Auftragen einer ersten ätzbeständigen Schutzschicht durch Positivdruck des Leiterbildes und fjerausätzen der Leiterbahnen aus der Grundkaschierung in an sich bekannter Weise nach Entfernen der ersten Schutzschicht durch Behandeln mit einem Katalysator und darauffolgendes chemisches Verkupfern in einem chemischen Kupferbad eine die Platte und die Lochwandungen bedeckende dünne Kupferschicht von 2 bis 5 um erzeugt, sodann eine im galvanischen Zinnbad beständige zweite Schutzschicht aufgebracht wird, welche lediglich die Lötaugen und Lochwandungen freigibt, danach die Platte in ein galvanisch oder chemisch wirkendes Kupferbad getaucht wird, wobei Lötaugen und Lochwandungen mit 20 bis 30 Um Kupfer überzogen werden, hierauf die Platte in ein galvanisches Zinnbad getaucht wird, wobei Lötaugen und Lochwände mit ca. 10 uni Zinn bedeckt werden, sodann die zweite Schutzschicht entfernt und die Platte solange durch ein die Zinnschicht nicht angreifendes Åtzmittel geätzt wird, bis die dünne Kupferschicht vcllig abgetragen ist, und schließlich unter Abdeckung der Lötaugen Lötstoplack auf die Platte gebracht wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schutzschicht und der Lötstoplack mit der gleichen Siebdruckschablone aufgebracht werden.
    L e e r s e i t e
DE19722209178 1972-02-26 1972-02-26 Verfahren zur Herstellung gedruckter Schaltungen Ceased DE2209178B2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19722209178 DE2209178B2 (de) 1972-02-26 1972-02-26 Verfahren zur Herstellung gedruckter Schaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19722209178 DE2209178B2 (de) 1972-02-26 1972-02-26 Verfahren zur Herstellung gedruckter Schaltungen

Publications (2)

Publication Number Publication Date
DE2209178A1 true DE2209178A1 (de) 1973-09-06
DE2209178B2 DE2209178B2 (de) 1974-12-19

Family

ID=5837217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722209178 Ceased DE2209178B2 (de) 1972-02-26 1972-02-26 Verfahren zur Herstellung gedruckter Schaltungen

Country Status (1)

Country Link
DE (1) DE2209178B2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2835017C2 (de) * 1978-08-10 1986-10-30 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Verfahren zur Herstellung von Überspannungsableitern
DE3412502A1 (de) * 1984-04-03 1985-10-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von leiterplatten
DE3623505A1 (de) * 1986-07-09 1988-01-21 Deutsche Telephonwerk Kabel Verfahren zum herstellen von leiterplatten mit selektiv auf den loetaugen und lochwandungen aufgebrachten galvanischen blei-zinn-schichten
DE102007045930A1 (de) * 2007-09-24 2009-04-09 Rolf Bauer Verfahren zur Herstellung einer partiellen galvanischen Reinzinn-Oberfläche auf Leiterplatten

Also Published As

Publication number Publication date
DE2209178B2 (de) 1974-12-19

Similar Documents

Publication Publication Date Title
DE2856954C2 (de)
DE4447897B4 (de) Verfahren zur Herstellung von Leiterplatten
DE2713393A1 (de) Verfahren zum herstellen von gedruckten schaltungen
DE3008143C2 (de) Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
EP0639043A1 (de) Verfahren zur Herstellung von durchkontaktierten Leiterplatten mit sehr kleinen Lötaugen
DE1142926B (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
DE3217983A1 (de) Verfahren und vorrichtung zum herstellen von leiterplatten
DE2209178A1 (de) Verfahren zur herstellung von leiterplatten mit galvanisch verzinnten loetaugen und lochwandungen
EP0757885B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE1496984C3 (de) Verfahren zum Herstellen gedruckter Schaltungen mit galvanisch erzeugten Leiterbahnen nach der Aufbaumethode
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE2541280A1 (de) Verfahren zur herstellung einer gedruckten verdrahtung mit lotabweisenden teilbereichen
EP0355194B1 (de) Verfahren zum Herstellen von durchkontaktierten Leiterplatten mit sehr kleinen oder keinen Löträndern um die Durchkontaktierungslöcher
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE1206976B (de) Verfahren zum Herstellen gedruckter Schaltungen nach der Aufbaumethode
DE2809013C2 (de) Verfahren zum Herstellen einer mit Bauelementen bestückten gedruckten Schaltungsplatte
DE1615853A1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE3412502A1 (de) Verfahren zur herstellung von leiterplatten
DE69210471T2 (de) Verfahren zur Herstellung von Leiterplatten unter Verwendung von elektrophoretisch abscheidbaren organischen Schutzschichten
DE1665771B1 (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
EP0599122B1 (de) Verfahren zum Herstellen von durchkontaktierten Leiterplatten mit sehr kleinen oder keinen Lötaugen
DE2930666C2 (de) Leiterplatte mit durchmetallisierten Löchern und Verfahren zu ihrer Herstellung
DE2161829A1 (de) Verfahren zur Herstellung einer gedruckten Schaltungsplatte

Legal Events

Date Code Title Description
BHV Refusal