DE3412502A1 - Verfahren zur herstellung von leiterplatten - Google Patents
Verfahren zur herstellung von leiterplattenInfo
- Publication number
- DE3412502A1 DE3412502A1 DE19843412502 DE3412502A DE3412502A1 DE 3412502 A1 DE3412502 A1 DE 3412502A1 DE 19843412502 DE19843412502 DE 19843412502 DE 3412502 A DE3412502 A DE 3412502A DE 3412502 A1 DE3412502 A1 DE 3412502A1
- Authority
- DE
- Germany
- Prior art keywords
- copper
- layer
- covered
- tin
- circuit boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0542—Continuous temporary metal layer over metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
-
- Verfahren zur Herstellung von Leiterplatten
- Die Erfindung betrifft ein Verfahren entsprechend dem Oberbegriff des Patentanspruches 1.
- Zur Verbesserung der Lötbarkeit werden Leiterplatten häufig mit verzinnten Leiterbahnen hergestellt. Die Herstellung erfolgt dabei so, daß zunächst eine mechanische Bearbeitung der Leiterplatten vorgenommen wird, die auch das Bohren der Durchkontaktierungen und das Entgraten - beispielsweise durch Bürsten - der Bohrungen einschließt. Bei einem üblicherweise angewendeten Verfahren erfolgt nach den mechanischen Arbeitsgängen das Durchkontaktieren der Bohrungen, wobei zunächst chemisch eine Kupferschicht von etwa 1 Dicke und daran anschließend elektrolytisch eine Kupferschicht von etwa 10 pm Dicke abgeschieden wird, es kann auch in einem chemischen Arbeitsgang eine Kupferschicht von 5 jim Dicke abgeschieden werden. Nach dem Bürsten der abgeschiedenen Schichten erfolgt eine Maskierung, wobei mittels Siebdruck oder fotolithografischer Verfahren eine Maske auf der Leiterplatte abgeschieden wird, die die Leiterbahnen und die Durchkontaktierungen freiläßt. Die freiliegenden Leiterbahnen und die Durchkontaktierungen werden anschließend elektrolytisch um eine Kupferschicht von ca. 25-30 pm IA#lm Dicke verstärkt, auf die eine Zinn-Bleischicht von etwa 10-15#m Dicke aufgebracht wird. Nach dem Ablösen (strippen) des Lacks erfolgt das Abätzen der Kupferschichten mit einer Ätzflüssigkeit, die zwar Kupfer, aber nicht Lötzinn angreift. Durch Erhitzen muß abschließend ein Umschmelzen der Lötzinnschicht vorgenommen werden, da sonst abbrechende Zinnflitter die Funktion der Leiterplatte gefährden. Erforderlichenfalls kann auch ein Lötstcpplack aufgedruckt werden, bevor die Endmechanik und die Prüfung vorgenommen wird.
- Bei einem als Zinnstripp-Verfahren bekannten Verfahren zur Herstellung von Leiterplatten und von Mehrlagenleiterplatten mit beloteten Durchkontaktierungen schließt sich an die dem vorgenannten Verfahren entsprechende mechanische Behandlung mit Bohren und Ent graten ebenfalls ein chemisches oder chemisch-elektrolytisches Durchkontaktieran der Bohrungen mit Bürsten und anschließender Maskierung an.
- Ebenfalls wird wie beim vorgenannten Verfahren das Kupfer der Leiterbahnen und der Durchkontaktierungen verstärkt. Abweichend vom ersten Verfahren wird nur eine vergleichsweise dünne (5/com) Zinnschicht galvanisch aufgebracht, danach der Lack abgelöst und das freiliegende Kupfer abgeätzt. Anschließend wird das Zinn abgelöst, das also lediglich als Ätzreserve bei der Kupferätzung diente. Die nach dem Zinnstrippen freiliegenden Kupferschichten werden mit einer schwarzen Kupferoxyidschicht als Haftvermittler versehen (ebonolisieren) und daraufhin die Oberflächenteile, die nicht verzinnt werden sollen, mit einem Lötstopplack bedruckt. Nach dem Ablösen der Kupferoxydschicht von den freiliegenden Stellen erfolgt ein Heißverzinnen der freiliegenden Kupferschicht, an das sich eine mechanische Endbehandlung sowie das Prüfen anschließen kann.
- Ein weiteres Verfahren zur Herstellung von Leiterplatten und von Mehrlagenleiterplatten mit beloteten Durchkontaktierungen ist unter der Bezeichnung ~tenting-Verfahren" bekannt. Bei diesem Verfahren wird ebenso wie bei den vorstehend geschilderten Verfahren zunächst eine mechanische Vorbehandlung vorgenommen , die das Bohren und Entgraten der Durchbohrungen einschließt, ebenso wird ein Durchkontaktieren durch die Bohrungen durch chemisches und galvanisches Abscheiden von Kupfer mit anschließendem Bürsten vorgenommen. Bei dem anschließenden Maskierungsprozeß wird eine lichtempfindliche Folie verwendet, dabei die Leiterplatten abgedeckt und die Löcher überdeckt bzw. überzeltet. Dadurch sind beim anschließenden Kuwerätzen die Durchkontaktierungen geschützt. Nach dem Ätzen erfolgt das Ablösen der Fotofolie und das Erzeugen einer Kupferoxidschicht als Haftvermittler, auf die Lötstopplack aufgebracht wird. Falls sichergestellt ist, daß der Lötstopplack auch auf den Leiterbahnen gut haftet, kann auf die Kupferoxidschicht als Haftvermittler verzichtet werden, sonst läßt sich diese vor dem anschließenden Heißverzinnen an den von Lötstopplack freiliegenden Stellen beispielsweise mittels verdünnter Salzsäure entfernen. Nach dem Heißverzinnen der freiliegenden Kupferstellen erfolgt üblicherweise eine Endmechanik und die Prüfung der erzeugten Leiterplatte.
- Bei den geschilderten Verfahren zur Leiterplattenherstellung ergibt sich eine ungleichmäßige Verzinnung, wobei sich besonders an den Kanten der Lötaugen sehr wenig Lot befindet. Ursache dafür ist die Oberflächenspannung des flüssigen Lotes, da bei dem geschilderten Verfahren entweder durch das Umschmelzen oder durch das Heißverzinnen das Lot in flüssiger Phase vorliegt.
- Zusätzlich wird im Bereiche der dünnen Lotschichten eine Diffusionsschicht gebildet, die die Lötbarkeit weiter herabsetzt. Auf der anderen Seite ergibt sich durch die Oberflächenspannung des flüssigen Lotes eine Lotanhäufig im Inneren von Durchbohrungen, durch das die Einhaltung von Lochtoleranzen sehr erschwert wird.
- Wegen der Gefahr abbrechender Lotteilchen kann beim eingangs geschilderten Verfahren wird das Lot durch Heißverzinnen aufgebracht, so daß dort die flüssige Phase nicht umgangen werden kann, außerdem wird durch die Verfahrensschritte Zinnstrippen;aufbringen und schließlich wieder entfernen; einer Kupf eroxids chichtl, auch Kupfer aus den Durchbohrungen entfernt und dadurch das Auftreten sogenannter Ausbläser beim späteren Löten begünstigt.
- Beim dritten geschilderten Verfahren wird das Kupfer der Kaschierung der Leiterplatte und das für die Durchkontaktierung benötigte ganzflächig aufgebrachte Kupfer weggeätzt, so daß es sich um ein vergleichsweise unökonomisches Verfahren handelt. Außerdem ist dieses Verfahren wegen des Heißverzinnens und auch wegen des überzeltens der Durchkontaktierungen kritisch, da bei einem ungenügenden Uberzelten beim Ätzvorgang das Kupfer auch aus den Durchkontaktierungen entfernt wird.
- Die Aufgabe bei der vorliegenden Erfindung besteht also darin, Leiterplatten herzustellen, deren Lötbarkeit auch nach längerer Lagerzeit über zwei Jahre gewährleistet ist und bei deren Herstellung problematische Verfahrensschritte wie Zinnstrippen, Lotumschmelzen, Heißverzinnen und das Aufbringen und Entfernen einer Kupferoxydschicht als Haftvermittler eliminiert werden.
- Erfindungsgemäß wird die Aufgabe durch ein Verfahren entsprechend dem Kennzeichen des Patentanspruches 1 gelöst. Beim erfindungsgemäßen Verfahren tritt in vorteilhafter Weise keine flüssige Lotphase auf, nach dem Abscheiden des Lotes erfolgen auch keine längeren Ätzprozesse, die die abgeschiedene Lotschicht beeinträchtigen könnten.
- Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden.
- In der Zeichnung sind in den Figuren 1 bis 6 einzelne Verfahrensschritte bei der Herstellung von Leiterplatten dargestellt, die Darstellung beschränkt sich dabei auf eine Leiterplattenseite.
- Die ersten Verfahrensschritte des erfindungsgemäßen Verfahrens entsprechen dem Verfahren nach dem Stande der Technik, es wird also ebenfalls zunächst eine mechanische Vorbehandlung vorgenommen, in deren Verlauf auch die Löcher für die späteren Durchkontaktierungen gebohrt und diese entgratet werden.
- Die Figur 1 zeigt eine derart behandelte Leiterplatte, die aus einer Isolierschichtplatte 1 und einer Kupferkaschierung 2 besteht und in die ein Loch für eine spätere Durchkontaktierung DK eingebracht ist.
- Im Anschluß an die mechanischen Bearbeitungen der Leiterplatte verfolgt eine Maskierung der Kupferkaschierung mittels Siebdruck oder auf fotografischem Wege, wobei die späteren Leiterbahnen, die Lötaugen und die Meßpunkte abgedeckt werden.
- In der Fig. 2 ist eine derartige Leiterplatte dargestellt, die auf der Kupferkaschierung 2 Lackflächen 3 enthält.
- In der Fig. 3 ist die Leiterplatte nach dem Kupferätzen dargestellt, außerdem sind bereits die Lackreste 3 entfernt. Die Leiterplatte enthält nunmehr ein Leiterbild, jedoch kein Kupfer in der Durchkontaktierung.
- In einem anschließenden Verfahrensschritt wird deshalb Kupfer auf chemischem Wege mit einer Dicke zwischen 1 und 4 pm ganzflächig auf der Leiterplatte und auch in den Bohrungen abgeschieden. Diese Schicht ist in der Fig. 4 mit 4 bezeichnet. Auf dieser Schicht wird an den Stellen, an denen sich Lötaugen, Meßpunkte oder Durchbohrungen befinden, eine zweite Maskierung 5 aufgebracht, die wie dib erste Maskierung mittels Siebdruck oder auf fotografischem Wege erzeugt wird. Die zweite Maskierung 5 dient nicht als Ätzreserve, sondern als Maske beim galvanischen Verstärken der freiliegenden Kupferschichten um etwa 30 #m Dicke. Auf diese Kupferschichten wird anschließend ebenfalls auf galvanischem Wege eine etwa 1O,#m dicke Zinn oder Zinn-Blei-Lotschicht 7 abgeschieden. In der Fig. 5 ist die Leiterplatte in diesem Verfahrensstadium dargestellt, die Kupferschicht 6 und die Lotschicht 7 werden dabei auch in der Durchkontaktierung aufgebaut. Anschließend wird der Lack entsprechend der zweiten Maskierung 5 abgelöst und die dünne Kupferschicht 4, die zur Kontaktierunge der Lötaugen und Meßpunkte für die galvanische Kupferabschaltung diente, entfernt. Es ergibt sich die Leiterplatte entsprechend der Fig. 6, auf die gegebenenfalls noch Lötstopplack aufgebracht werden kann und die der mechanischen Endbearbeitung der der Prüfung unterworfen wird. Die abgeschiedenen Lotschichten werden dabei keiner Wärmebehandlung unterworfen, da im Anschluß an die Abscheidung des Lotes nur eine vergleichsweise dünne Kupferschicht, nämlich die Schicht 4 mit einer Dicke zwischen 1 und 4 Mm abgeätzt wird, dem steht die Notwendigkeit gegenüber, beim erfindungsgemäßen Verfahren einen zweiten Maskierungsprozeß einzusetzen.
- 6 Patentansprückæ 6 Figuren
Claims (6)
- Patentans#rüche 1. Verfahren zur Herstellung von verzinnten Durchkontaktierungen enthaltende Leiterplatten, bei dem wenigstens einseitig kupferkaschierte Leiterplatten zunächst mechanisch bearbeitet, mit Bohrungen versehen und diese entgratet werden, gekennzeichnet durch die Kombination folgender Verfahrensschritte, die sich aneinander anschließen und auf wenigstens einer Leiterplattenseite vorgenommen werden: auf einer mit einer Kupferkaschierung (2) bedeckten Seite der Isolierstoffplatte (1) wird in einem ersten Maskierungsprozeß mittels Siebdruck oder fotografischer Verfahren eine erste Maske (3) aufgebracht, die diejenigen Stellen der Kupferkaschierung (2) abdeckt, an denen Leiterbahnen, Lötaugen oder Meßpunkte entstehen sollen, die Leiterplatte wird einem Ätzprozeß unterworfen, durch den die Kupferkaschierung (2) an den nicht maskierten Stellen abgeätzt wird, die erste Maskierung (3) wird abgelöst (gestrippt), die Leiterplatte und die Bohrungen werden mit einer vergleichsweise dünnen Kupferschicht (4) auf chemischem Wege ganzflächig bedeckt, die Leiterplatte wird mit einer zweiten Maskierung (5) mittels Siebdruck oder auf fotografischem Wege bedeckt, wobei Lötaugen, Bohrungen und Meßpunkte freibleiben, die freiliegenden Teile der Leiterplatte werden mit einer vergleichsweise dicken Kupferschicht (6) insbesondere auf galvanischem Wege bedeckt, auf die vergleichsweise dicke Kupferschicht wird eine Zinn- oder Zinnbleischicht (7) mittlerer Dicke insbesondere auf galvanischem Wege aufgebracht, die zweite Maskierungsschicht (5) wird abgelöst, so daß die auf chemischem Wege ganzflächig aufgebrachte vergleichsweise dünne Kupferschicht (4) freiliegt und die vergleichsweise dünne Kupferschicht (4) wird abgeätzt.
- 2. Verfahren nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die vergleichsweise dünne chemisch abgeschiedene Kupferschicht (4) eine Dicke im Bereiche von 1 bis 4 aufweist.
- 3. Verfahren nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die vergleichsweise dicke galvanisch abgeschiedene Kuperschicht (6) eine Dicke von etwa 30 Mm aufweist.
- 4. Verfahren nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Lotschicht (7) eine Dicke im Bereiche von etwa 10 tm aufweist.
- 5. Verfahren nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß abschließend ein Lötstopplack aufgebracht wird.
- 6. Verfahren nach einem der vorhergehenden Patentansprüche, d a d u r c h g e k e n n z e i c h n e t daß auf dem freiliegenden Kupfer Zinn, Zinn Blei eine andere gut lötfähige Schicht aufgebracht wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843412502 DE3412502A1 (de) | 1984-04-03 | 1984-04-03 | Verfahren zur herstellung von leiterplatten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843412502 DE3412502A1 (de) | 1984-04-03 | 1984-04-03 | Verfahren zur herstellung von leiterplatten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3412502A1 true DE3412502A1 (de) | 1985-10-10 |
Family
ID=6232553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843412502 Ceased DE3412502A1 (de) | 1984-04-03 | 1984-04-03 | Verfahren zur herstellung von leiterplatten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3412502A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0472158A2 (de) * | 1990-08-20 | 1992-02-26 | Mitsubishi Rayon Company Ltd. | Verfahren zur Herstellung einer gedruckten Leiterplatte |
US5252195A (en) * | 1990-08-20 | 1993-10-12 | Mitsubishi Rayon Company Ltd. | Process for producing a printed wiring board |
WO1997002727A1 (en) * | 1995-07-06 | 1997-01-23 | International Business Machines Corporation | Method of manufacturing a printed circuit board |
CN114980568A (zh) * | 2021-02-20 | 2022-08-30 | 嘉联益电子(昆山)有限公司 | 具导通孔的电路板线路结构的制作方法及所制成的具导通孔的电路板线路结构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2209178B2 (de) * | 1972-02-26 | 1974-12-19 | Robert Bosch Fernsehanlagen Gmbh, 6100 Darmstadt | Verfahren zur Herstellung gedruckter Schaltungen |
-
1984
- 1984-04-03 DE DE19843412502 patent/DE3412502A1/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2209178B2 (de) * | 1972-02-26 | 1974-12-19 | Robert Bosch Fernsehanlagen Gmbh, 6100 Darmstadt | Verfahren zur Herstellung gedruckter Schaltungen |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0472158A2 (de) * | 1990-08-20 | 1992-02-26 | Mitsubishi Rayon Company Ltd. | Verfahren zur Herstellung einer gedruckten Leiterplatte |
EP0472158A3 (en) * | 1990-08-20 | 1992-10-28 | Mitsubishi Rayon Company Ltd. | Process for producing a printed wiring board |
US5252195A (en) * | 1990-08-20 | 1993-10-12 | Mitsubishi Rayon Company Ltd. | Process for producing a printed wiring board |
WO1997002727A1 (en) * | 1995-07-06 | 1997-01-23 | International Business Machines Corporation | Method of manufacturing a printed circuit board |
US5863406A (en) * | 1995-07-06 | 1999-01-26 | International Business Machines Corp. | Method of manufacturing a printed circuit board |
CN114980568A (zh) * | 2021-02-20 | 2022-08-30 | 嘉联益电子(昆山)有限公司 | 具导通孔的电路板线路结构的制作方法及所制成的具导通孔的电路板线路结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2856954C2 (de) | ||
EP0185303B1 (de) | Elektrisch leitende Kupferschichten und Verfahren zur Herstellung derselben | |
EP0639043A1 (de) | Verfahren zur Herstellung von durchkontaktierten Leiterplatten mit sehr kleinen Lötaugen | |
DE69530698T2 (de) | Verfahren zur herstellung einer leiterplatte | |
DE69027530T2 (de) | Verfahren zur erhöhung des isolationswiderstandes von leiterplatten | |
DE69730288T2 (de) | Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen | |
EP0757885B1 (de) | Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen | |
DE3412502A1 (de) | Verfahren zur herstellung von leiterplatten | |
DE69922271T2 (de) | Leiterplattenherstellungsmethode | |
DE2838982A1 (de) | Verfahren zum herstellen von mehrebenen-leiterplatten | |
EP0370133A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE3006117C2 (de) | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen | |
DE2014138C3 (de) | Verfahren zur Herstellung von gedruckten Leiterplatten | |
DE69210471T2 (de) | Verfahren zur Herstellung von Leiterplatten unter Verwendung von elektrophoretisch abscheidbaren organischen Schutzschichten | |
DE1665771B1 (de) | Verfahren zur Herstellung gedruckter Schaltungsplatten | |
DE2903428C2 (de) | Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten | |
DE1811377A1 (de) | Verfahren zur Herstellung gedruckter Leiterplatten | |
DE3623505C2 (de) | ||
DE2541280A1 (de) | Verfahren zur herstellung einer gedruckten verdrahtung mit lotabweisenden teilbereichen | |
EP0355194A1 (de) | Verfahren zum Herstellen von durchkontaktierten Leiterplatten mit sehr kleinen oder keinen Löträndern um die Durchkontaktierungslöcher | |
DE1615853A1 (de) | Verfahren zum Herstellen von gedruckten Schaltungen | |
DE3427015C2 (de) | ||
DE2234408A1 (de) | Verfahren zur herstellung einer elektrischen leiteranordnung | |
DE2209178A1 (de) | Verfahren zur herstellung von leiterplatten mit galvanisch verzinnten loetaugen und lochwandungen | |
DE4239328C2 (de) | Verfahren zum Herstellen von durchkontaktierten Leiterplatten mit sehr kleinen oder keinen Lötaugen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |