JP2004518307A - 粗い導体構造と、細かな導体構造を備える少なくとも１つの領域とを有する配線を作製する方法 - Google Patents
粗い導体構造と、細かな導体構造を備える少なくとも１つの領域とを有する配線を作製する方法 Download PDFInfo
- Publication number
- JP2004518307A JP2004518307A JP2002565400A JP2002565400A JP2004518307A JP 2004518307 A JP2004518307 A JP 2004518307A JP 2002565400 A JP2002565400 A JP 2002565400A JP 2002565400 A JP2002565400 A JP 2002565400A JP 2004518307 A JP2004518307 A JP 2004518307A
- Authority
- JP
- Japan
- Prior art keywords
- conductor structure
- etching resist
- photoresist
- region
- coarse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 6
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 238000009713 electroplating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005253 cladding Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/146—Laser beam
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
電気絶縁性のベース（Ｕ１）に順次、金属層（ＭＳ１）、エッチングレジスト（ＡＲ１）およびフォトレジスト（ＰＲ１）をデポジットし、つぎのにこのフォトレジスト（ＰＲ１）をフォトリソグラフィによって構造化して、このフォトレジストが、後の粗い導体構造（ＧＬ１）のパターンと、後の細かな導体構造（ＦＬ１）の領域（Ｂ１）全体とを覆うようにする。露出したエッチングレジスト（ＡＲ１）をストリップした後、上記のフォトレジスト（ＰＲ１）を除去し、つぎにエッチングレジスト（ＡＲ１）をレーザビーム（ＬＳ１）によって構造化して、このエッチングレジストが前記の細かな導体構造（ＦＬ１）を有するようにする。つぎに粗い導体構造（ＧＬ１）および細かな導体構造（ＦＬ１）を共通の１エッチングプロセスで形成する。
Description
【０００１】
ＥＰ−Ａ−０６０２２５８からプリント基板を作製する方法が公知であり、ここでこのプリント基板は粗い導体構造を有するが、このプリント基板の区画された所定の領域が極めて高い配線密度を有するようにされる。これは付加的な配線位置によって達成され、ここでこの配線位置は、上記の区画された領域にだけデポジットされ、その下の配線位置にスルーホールを介して接続されるのである。
【０００２】
ＥＰ−Ａ−００６２３００から、プリント基板の作製方法が公知であり、ここでは金属層の全面にデポジットされた金属製のエッチングレジストが、導体構造に相応しない領域においてレーザビームによって選択的に元のように除去され、さらにこのようにして露出された金属層をエッチング除去することによって導体構造が形成される。
【０００３】
ＷＯ−Ａ−００／０４７５０から、粗い導体構造と、細かな導体構造を有する少なくとも１つの領域とを有するプリント基板の作製方法が公知であり、ここでは粗い導体構造と、細かな導体構造とが共通のエッチングプロセスにおいて金属層からエッチングされて形成される。この共通のエッチングプロセスでは粗い導体構造の領域においてフォトリソグラフィを用いて構造化されたエッチングレジストと、細かな導体構造の領域においてレーザビームを用いて構造化されたエッチングレジストとが使用される。この公知の方法の第１実施例によれば、金属層にフォトレジストがデポジットされてフォトリソグラフィを用いて構造化され、これによってこのフォトレジストが、粗い導体構造の領域において、この粗い導体構造のネガティブなパターンを有し、またこのフォトレジストが細かな導体構造の領域全体を覆うようにする。つぎに上記の細かな導体構造の領域においてこのフォトレジストをレーザビームによって構造化して、このフォトレジストが細かな導体構造のネガティブなパターンを有するようにする。つぎに上記のエッチングレジストが、例えば錫の部無電解めっき（ａｕｓｓｅｎ ｓｔｒｏｍｌｏｓｅ Ａｂｓｃｈｅｉｄｕｎｇ）によって単一の作業過程で上記の粗い導体構造および細かな導体構造にデポジットされて、フォトレジストを除去した後に上記の共通のエッチングプロセスが実行できるようにする。この公知の方法の第２実施例によれば、金属層にデポジットされたフォトレジストがフォトリソグラフィによって構造化され、これによってこのフォトレジストが、粗い導体構造の領域において、この粗い導体構造のネガティブなパターンを有するようにする。つぎに上記のエッチングレジストが、粗い導体構造と、細かな導体構造の領域全体とにデポジットされる。つぎにフォトレジストを除去した後、エッチングレジストを、細かな導体構造の領域においてレーザビームで構造化して、このエッチングレジストが細かな導体構造のパターンを有するようにする。つぎに粗い導体構造および細かな導体構造の作製がここでも共通のエッチングプロセスで行われるのである。
【０００４】
請求項１に示した本発明の基礎にある課題は、上記のＷＯ−Ａ−００／０４７５０から公知の、粗い導体構造と、細かな導体構造を備える少なくとも１つの領域とを有するプリント基板の作製方法を改善して、この方法がわずかな時間的コストで実行できるようにすることである。
【０００５】
本発明の基礎にある知識は、粗い導体構造を作製するための慣用のフォトエッチング法と、細かな導体構造を作製するためのレーザ構造化とを組み合わせれば、フォトレジスト、エッチングレジストおよび金属層の大きな領域をそれぞれ、フォトレジストの露光および現像、エッチングレジストのストリップおよび金属層のエッチングによって高速に除去できるという知識である。細かな導体構造の領域におけるエッチングレジストのレーザ構造化はいずれにせよ高速に実施できるため、全体として最小の時間コストが得られるのである。
【０００６】
本発明の方法の有利な実施形態は請求項２〜８に記載されている。
【０００７】
エッチングレジストとして原理的には有機レジストも使用可能であるが、請求項２のように金属製のエッチングレジストが有利である。この場合、金属層へのこの金属製のエッチングレジストのデポジットは、請求項３により、外部無電解金属めっきまたは電気金属めっきによって高速かつわずかなコストで行うことができる。この際に請求項４にようにエッチングレジストとして錫または錫−鉛を使用すると殊に有効であることが示された。
【０００８】
請求項５に記載の構成によって、粗い導体構造においても、細かな導体構造の領域においても共にスルーホールを作製可能である。
【０００９】
請求項６に記載の発展形態により、スルーホールの領域においてエッチングレジストを殊に簡単に保護することができる。
【００１０】
配線の他の処理の際にエッチングレジストが邪魔になる場合、請求項７により、これを元のように除去する。この場合、例えば別の金属層を上記の粗い導体構造および細かな導体構造にデポジットすることができる。
【００１１】
請求項８に記載の実施形態より、同様に粗い導体構造と細かな導体構造とを有する２つまたはそれ以上の配線位置を有する配線が簡単に作製される。
【００１２】
以下では本発明の実施例を図面に基づいて詳しく説明する。
【００１３】
ここで、
図１〜９は、粗い導体構造と、細かな導体構造を有する領域とを有するプリント基板を作製する方法の様々な方法ステップを示しており、
図１０〜１８は、２つの配線位置を有するプリント基板を作製する際の種々の方法ステップを示しており、ここでこれらの配線位置は、粗い導体構造と、細かな導体構造を有する領域とをそれぞれ有する。
【００１４】
図１のように、断面で示した電気絶縁性のベースＵ１に第１金属層ＭＳ１をデポジットする。この第１金属層はベースＵ１に設けられたスルーホールＤＬ１の壁部も覆う。ベースＵ１は、例えば、プリント基板に対する通常のベース材料である。第１金属層ＭＳ１は、銅を外部無電解めっきし、引き続いて電気めっきすることによってベースＵ１にデポジットされる。銅張りのベースＵ１から出発することも可能であり、つぎにこのベースにスルーホールＤＬ１を開け、このスルーホールＤＬ１を外部無電解めっきし、引き続いて電気めっきすることによってメタライゼーションする。スルーホールＤＬ１をメタライゼーションする際に上記の銅張りは相応に強化される。
【００１５】
図２によると、第１金属層ＭＳ１にエッチングレジストＡＲ１がデポジットされる。このエッチングレジストは、スルーホールＤＬ１における金属層ＭＳ１も覆う。エッチングレジストＡＲ１は例えば錫であり、これは外部無電解金属めっきによってデポジットされる。
【００１６】
図３によると、つぎにベースＵ１の上面に第１フォトレジストＰＲ１が上記のＡＲ１の上にデポジットされる。この図からわかるのは、この第１フォトレジストＰＲ１がスルーホールＤＬ１の開口部を覆うことである。第１フォトレジストＰＲ１は例えば、フィルムの形態でラミネートされる。
【００１７】
つぎのステップではこのフォトレジストＰＲ１を露光および現像とよって構造化して、後の粗い導体構造である参照符号ＧＬ１で示したパターンと、後の細かな導体構造の参照符号Ｂ１で示した領域とが覆われるようにする。フォトリソグラフィを用いたフォトレジストＰＲ１のこの構造化は図４からわかる。
【００１８】
フォトレジストＰＲ１を構造化した後、図５により、露出している領域のエッチングレジストＡＲ１を除去する。ここでわかるのは、エッチングレジストＡＲ１が、スルーホールＤＬ１の領域では除去されないことである。それはこれが、フォトレジストと、スルーホールＤＬ１の図示しない下側からの相応のシーリングとによって保護されているからである。ストリッピングとも称されるエッチングレジストＡＲ１の除去は、図示の実施例において市販の錫ストリッパ（Ｚｉｎｎ−Ｓｔｒｉｐｐｅｒ）によって行われる。しかしながらこの錫ストリッパは第１フォトレジストＰＲ１を損傷してはならない。
【００１９】
つぎのステップでは図６のように第１フォトレジストＰＲ１を完全に除去する。このために使用される市販のレジストストリッパは、この際に第１エッチングレジストＡＲ１を損傷してはならない。図からわかるのは、残った第１エッチングレジストＡＲ１が、後の粗い導体構造ＧＬ１と、スルーホールＤＬ１の壁部と、後の細かな導体構造の領域Ｂ１全体とを覆うことである。
【００２０】
つぎに図７のようにこの領域Ｂ１において第１エッチングレジストＡＲ１をレーザビームＬＳ１によって構造化して、第１エッチングレジストが後の細かな導体構造ＦＬ１のパターンを有するようにする。
【００２１】
領域Ｂ１においてレーザ構造化を行った後、図８のように、エッチングレジストＡＲ１によって保護されていない領域において金属層ＭＳ１をベースＵ１の表面までエッチング除去して、粗い導体構造ＧＬ１と、細かな導体構造ＦＬ１とが共通のエッチングプロセスで形成されるようにする。
【００２２】
つぎに最後のステップでは図９のように残りのエッチングレジストＡＲ１を除去する。このプロセスに対し、ここでもすでに説明した錫ストリッパを使用する。
【００２３】
２つの配線位置を有するプリント基板を作製する際には、粗い導体構造ＧＬ１と細かな導体構造ＦＬ１とを有する第１配線位置を、図１〜９に基づいて上述したステップに相応して作製する。相応する第１配線位置は図１０からわかり、ここで粗い導体構造ＧＬ１および細かな導体構造ＦＬ１は、図９に示した構造とはやや異なっている。この場合、第１配線位置に電気絶縁性の第２のベースＵ２がデポジットされ、ここでこれはカーテン注ぎ込み（Ｖｏｒｈａｎｇｇｉｅｓｓｅｎ）および後続の硬化によって行われる。つぎに後のスルーホールの位置では、例えばレーザ穴開けによってこの第２ベースＵ２にスルーホールＤＬ２およびＤＬ３が設けられる。第２ベースＵ２に第２金属層ＭＳ２をデポジットする際には、スルーホールＤＬ２およびＤＬ３の壁部もメタライゼーションされる。これは図１０からわかる通りである。またこの図でわかるのは、スルーホールＤＬ３において第２金属層ＭＳ２が、その下にある第１配線位置の導体構造に対してコンタクトを形成することである。
【００２４】
つぎのステップでは図１１のように第２エッチングレジストＡＲ２が第２金属層ＭＳ２にデポジットされる。その後、図１２のように第２フォトレジストＰＲ２がデポジットされ、ここでこれはスルーホールＤＬ２およびＤＬ３の開口部も覆う。
【００２５】
露光および現像によって第２フォトレジストＰＲ２を構造化した後は、図１３のように第２配線位置の後の粗い導体構ＧＬ２のパターンと、後の細かな導体構造の領域Ｂ２全体とだけが覆われる。
【００２６】
引き続き図１４のように第２フォトレジストＰＲ２によって保護されていない第２エッチングレジストＡＲ２が除去され、続いて図１５のように第２フォトレジストＰＲ２が完全に除去される。
【００２７】
つぎのステップでは図１６のように領域Ｂ２において第２エッチングレジストＡＲ２をレーザビームＬＳ２によって構造化して、この第２エッチングレジストが、第２配線位置における後の第２の細かな導体構造ＦＬ２のパターンを有するようにする。
【００２８】
領域Ｂ２におけるレーザ構造化の後（図１５を参照されたい）、図１７のように、第２エッチングレジストＡＲ２によって保護されていない領域において第２金属層ＭＳ２を第２ベースＵ２の表面までエッチング除去して、第２配線位置の粗い導体構造ＧＬ２と、細かな導体構造ＦＬ２とが共通のエッチングプロセスで形成されるようにする。つぎに最後のステップでは、残りの第２エッチングレジストＡＲ２を除去する。得られた２つの配線位置を有するプリント基板は、図１８に示されている通りである。
【図面の簡単な説明】
【図１】
粗い導体構造と、細かな導体構造を有する領域とを有するプリント基板を作製する方法の１ステップを示す図である。
【図２】
図１のステップのつぎのステップを示す図である。
【図３】
図２のステップのつぎのステップを示す図である。
【図４】
図３のステップのつぎのステップを示す図である。
【図５】
図４のステップのつぎのステップを示す図である。
【図６】
図５のステップのつぎのステップを示す図である。
【図７】
図６のステップのつぎのステップを示す図である。
【図８】
図７のステップのつぎのステップを示す図である。
【図９】
図８のステップのつぎのステップを示す図である。
【図１０】
２つの配線位置を有するプリント基板を作製する際の１ステップを示す図である。
【図１１】
図１０のステップのつぎのステップを示す図である。
【図１２】
図１１のステップのつぎのステップを示す図である。
【図１３】
図１２のステップのつぎのステップを示す図である。
【図１４】
図１３のステップのつぎのステップを示す図である。
【図１５】
図１４のステップのつぎのステップを示す図である。
【図１６】
図１５のステップのつぎのステップを示す図である。
【図１７】
図１６のステップのつぎのステップを示す図である。
【図１８】
図１７のステップのつぎのステップを示す図である。
ＥＰ−Ａ−０６０２２５８からプリント基板を作製する方法が公知であり、ここでこのプリント基板は粗い導体構造を有するが、このプリント基板の区画された所定の領域が極めて高い配線密度を有するようにされる。これは付加的な配線位置によって達成され、ここでこの配線位置は、上記の区画された領域にだけデポジットされ、その下の配線位置にスルーホールを介して接続されるのである。
【０００２】
ＥＰ−Ａ−００６２３００から、プリント基板の作製方法が公知であり、ここでは金属層の全面にデポジットされた金属製のエッチングレジストが、導体構造に相応しない領域においてレーザビームによって選択的に元のように除去され、さらにこのようにして露出された金属層をエッチング除去することによって導体構造が形成される。
【０００３】
ＷＯ−Ａ−００／０４７５０から、粗い導体構造と、細かな導体構造を有する少なくとも１つの領域とを有するプリント基板の作製方法が公知であり、ここでは粗い導体構造と、細かな導体構造とが共通のエッチングプロセスにおいて金属層からエッチングされて形成される。この共通のエッチングプロセスでは粗い導体構造の領域においてフォトリソグラフィを用いて構造化されたエッチングレジストと、細かな導体構造の領域においてレーザビームを用いて構造化されたエッチングレジストとが使用される。この公知の方法の第１実施例によれば、金属層にフォトレジストがデポジットされてフォトリソグラフィを用いて構造化され、これによってこのフォトレジストが、粗い導体構造の領域において、この粗い導体構造のネガティブなパターンを有し、またこのフォトレジストが細かな導体構造の領域全体を覆うようにする。つぎに上記の細かな導体構造の領域においてこのフォトレジストをレーザビームによって構造化して、このフォトレジストが細かな導体構造のネガティブなパターンを有するようにする。つぎに上記のエッチングレジストが、例えば錫の部無電解めっき（ａｕｓｓｅｎ ｓｔｒｏｍｌｏｓｅ Ａｂｓｃｈｅｉｄｕｎｇ）によって単一の作業過程で上記の粗い導体構造および細かな導体構造にデポジットされて、フォトレジストを除去した後に上記の共通のエッチングプロセスが実行できるようにする。この公知の方法の第２実施例によれば、金属層にデポジットされたフォトレジストがフォトリソグラフィによって構造化され、これによってこのフォトレジストが、粗い導体構造の領域において、この粗い導体構造のネガティブなパターンを有するようにする。つぎに上記のエッチングレジストが、粗い導体構造と、細かな導体構造の領域全体とにデポジットされる。つぎにフォトレジストを除去した後、エッチングレジストを、細かな導体構造の領域においてレーザビームで構造化して、このエッチングレジストが細かな導体構造のパターンを有するようにする。つぎに粗い導体構造および細かな導体構造の作製がここでも共通のエッチングプロセスで行われるのである。
【０００４】
請求項１に示した本発明の基礎にある課題は、上記のＷＯ−Ａ−００／０４７５０から公知の、粗い導体構造と、細かな導体構造を備える少なくとも１つの領域とを有するプリント基板の作製方法を改善して、この方法がわずかな時間的コストで実行できるようにすることである。
【０００５】
本発明の基礎にある知識は、粗い導体構造を作製するための慣用のフォトエッチング法と、細かな導体構造を作製するためのレーザ構造化とを組み合わせれば、フォトレジスト、エッチングレジストおよび金属層の大きな領域をそれぞれ、フォトレジストの露光および現像、エッチングレジストのストリップおよび金属層のエッチングによって高速に除去できるという知識である。細かな導体構造の領域におけるエッチングレジストのレーザ構造化はいずれにせよ高速に実施できるため、全体として最小の時間コストが得られるのである。
【０００６】
本発明の方法の有利な実施形態は請求項２〜８に記載されている。
【０００７】
エッチングレジストとして原理的には有機レジストも使用可能であるが、請求項２のように金属製のエッチングレジストが有利である。この場合、金属層へのこの金属製のエッチングレジストのデポジットは、請求項３により、外部無電解金属めっきまたは電気金属めっきによって高速かつわずかなコストで行うことができる。この際に請求項４にようにエッチングレジストとして錫または錫−鉛を使用すると殊に有効であることが示された。
【０００８】
請求項５に記載の構成によって、粗い導体構造においても、細かな導体構造の領域においても共にスルーホールを作製可能である。
【０００９】
請求項６に記載の発展形態により、スルーホールの領域においてエッチングレジストを殊に簡単に保護することができる。
【００１０】
配線の他の処理の際にエッチングレジストが邪魔になる場合、請求項７により、これを元のように除去する。この場合、例えば別の金属層を上記の粗い導体構造および細かな導体構造にデポジットすることができる。
【００１１】
請求項８に記載の実施形態より、同様に粗い導体構造と細かな導体構造とを有する２つまたはそれ以上の配線位置を有する配線が簡単に作製される。
【００１２】
以下では本発明の実施例を図面に基づいて詳しく説明する。
【００１３】
ここで、
図１〜９は、粗い導体構造と、細かな導体構造を有する領域とを有するプリント基板を作製する方法の様々な方法ステップを示しており、
図１０〜１８は、２つの配線位置を有するプリント基板を作製する際の種々の方法ステップを示しており、ここでこれらの配線位置は、粗い導体構造と、細かな導体構造を有する領域とをそれぞれ有する。
【００１４】
図１のように、断面で示した電気絶縁性のベースＵ１に第１金属層ＭＳ１をデポジットする。この第１金属層はベースＵ１に設けられたスルーホールＤＬ１の壁部も覆う。ベースＵ１は、例えば、プリント基板に対する通常のベース材料である。第１金属層ＭＳ１は、銅を外部無電解めっきし、引き続いて電気めっきすることによってベースＵ１にデポジットされる。銅張りのベースＵ１から出発することも可能であり、つぎにこのベースにスルーホールＤＬ１を開け、このスルーホールＤＬ１を外部無電解めっきし、引き続いて電気めっきすることによってメタライゼーションする。スルーホールＤＬ１をメタライゼーションする際に上記の銅張りは相応に強化される。
【００１５】
図２によると、第１金属層ＭＳ１にエッチングレジストＡＲ１がデポジットされる。このエッチングレジストは、スルーホールＤＬ１における金属層ＭＳ１も覆う。エッチングレジストＡＲ１は例えば錫であり、これは外部無電解金属めっきによってデポジットされる。
【００１６】
図３によると、つぎにベースＵ１の上面に第１フォトレジストＰＲ１が上記のＡＲ１の上にデポジットされる。この図からわかるのは、この第１フォトレジストＰＲ１がスルーホールＤＬ１の開口部を覆うことである。第１フォトレジストＰＲ１は例えば、フィルムの形態でラミネートされる。
【００１７】
つぎのステップではこのフォトレジストＰＲ１を露光および現像とよって構造化して、後の粗い導体構造である参照符号ＧＬ１で示したパターンと、後の細かな導体構造の参照符号Ｂ１で示した領域とが覆われるようにする。フォトリソグラフィを用いたフォトレジストＰＲ１のこの構造化は図４からわかる。
【００１８】
フォトレジストＰＲ１を構造化した後、図５により、露出している領域のエッチングレジストＡＲ１を除去する。ここでわかるのは、エッチングレジストＡＲ１が、スルーホールＤＬ１の領域では除去されないことである。それはこれが、フォトレジストと、スルーホールＤＬ１の図示しない下側からの相応のシーリングとによって保護されているからである。ストリッピングとも称されるエッチングレジストＡＲ１の除去は、図示の実施例において市販の錫ストリッパ（Ｚｉｎｎ−Ｓｔｒｉｐｐｅｒ）によって行われる。しかしながらこの錫ストリッパは第１フォトレジストＰＲ１を損傷してはならない。
【００１９】
つぎのステップでは図６のように第１フォトレジストＰＲ１を完全に除去する。このために使用される市販のレジストストリッパは、この際に第１エッチングレジストＡＲ１を損傷してはならない。図からわかるのは、残った第１エッチングレジストＡＲ１が、後の粗い導体構造ＧＬ１と、スルーホールＤＬ１の壁部と、後の細かな導体構造の領域Ｂ１全体とを覆うことである。
【００２０】
つぎに図７のようにこの領域Ｂ１において第１エッチングレジストＡＲ１をレーザビームＬＳ１によって構造化して、第１エッチングレジストが後の細かな導体構造ＦＬ１のパターンを有するようにする。
【００２１】
領域Ｂ１においてレーザ構造化を行った後、図８のように、エッチングレジストＡＲ１によって保護されていない領域において金属層ＭＳ１をベースＵ１の表面までエッチング除去して、粗い導体構造ＧＬ１と、細かな導体構造ＦＬ１とが共通のエッチングプロセスで形成されるようにする。
【００２２】
つぎに最後のステップでは図９のように残りのエッチングレジストＡＲ１を除去する。このプロセスに対し、ここでもすでに説明した錫ストリッパを使用する。
【００２３】
２つの配線位置を有するプリント基板を作製する際には、粗い導体構造ＧＬ１と細かな導体構造ＦＬ１とを有する第１配線位置を、図１〜９に基づいて上述したステップに相応して作製する。相応する第１配線位置は図１０からわかり、ここで粗い導体構造ＧＬ１および細かな導体構造ＦＬ１は、図９に示した構造とはやや異なっている。この場合、第１配線位置に電気絶縁性の第２のベースＵ２がデポジットされ、ここでこれはカーテン注ぎ込み（Ｖｏｒｈａｎｇｇｉｅｓｓｅｎ）および後続の硬化によって行われる。つぎに後のスルーホールの位置では、例えばレーザ穴開けによってこの第２ベースＵ２にスルーホールＤＬ２およびＤＬ３が設けられる。第２ベースＵ２に第２金属層ＭＳ２をデポジットする際には、スルーホールＤＬ２およびＤＬ３の壁部もメタライゼーションされる。これは図１０からわかる通りである。またこの図でわかるのは、スルーホールＤＬ３において第２金属層ＭＳ２が、その下にある第１配線位置の導体構造に対してコンタクトを形成することである。
【００２４】
つぎのステップでは図１１のように第２エッチングレジストＡＲ２が第２金属層ＭＳ２にデポジットされる。その後、図１２のように第２フォトレジストＰＲ２がデポジットされ、ここでこれはスルーホールＤＬ２およびＤＬ３の開口部も覆う。
【００２５】
露光および現像によって第２フォトレジストＰＲ２を構造化した後は、図１３のように第２配線位置の後の粗い導体構ＧＬ２のパターンと、後の細かな導体構造の領域Ｂ２全体とだけが覆われる。
【００２６】
引き続き図１４のように第２フォトレジストＰＲ２によって保護されていない第２エッチングレジストＡＲ２が除去され、続いて図１５のように第２フォトレジストＰＲ２が完全に除去される。
【００２７】
つぎのステップでは図１６のように領域Ｂ２において第２エッチングレジストＡＲ２をレーザビームＬＳ２によって構造化して、この第２エッチングレジストが、第２配線位置における後の第２の細かな導体構造ＦＬ２のパターンを有するようにする。
【００２８】
領域Ｂ２におけるレーザ構造化の後（図１５を参照されたい）、図１７のように、第２エッチングレジストＡＲ２によって保護されていない領域において第２金属層ＭＳ２を第２ベースＵ２の表面までエッチング除去して、第２配線位置の粗い導体構造ＧＬ２と、細かな導体構造ＦＬ２とが共通のエッチングプロセスで形成されるようにする。つぎに最後のステップでは、残りの第２エッチングレジストＡＲ２を除去する。得られた２つの配線位置を有するプリント基板は、図１８に示されている通りである。
【図面の簡単な説明】
【図１】
粗い導体構造と、細かな導体構造を有する領域とを有するプリント基板を作製する方法の１ステップを示す図である。
【図２】
図１のステップのつぎのステップを示す図である。
【図３】
図２のステップのつぎのステップを示す図である。
【図４】
図３のステップのつぎのステップを示す図である。
【図５】
図４のステップのつぎのステップを示す図である。
【図６】
図５のステップのつぎのステップを示す図である。
【図７】
図６のステップのつぎのステップを示す図である。
【図８】
図７のステップのつぎのステップを示す図である。
【図９】
図８のステップのつぎのステップを示す図である。
【図１０】
２つの配線位置を有するプリント基板を作製する際の１ステップを示す図である。
【図１１】
図１０のステップのつぎのステップを示す図である。
【図１２】
図１１のステップのつぎのステップを示す図である。
【図１３】
図１２のステップのつぎのステップを示す図である。
【図１４】
図１３のステップのつぎのステップを示す図である。
【図１５】
図１４のステップのつぎのステップを示す図である。
【図１６】
図１５のステップのつぎのステップを示す図である。
【図１７】
図１６のステップのつぎのステップを示す図である。
【図１８】
図１７のステップのつぎのステップを示す図である。
Claims (8)
- 粗い導体構造（ＧＬ１；ＧＬ２）と、細かな導体構造（ＦＬ１；ＦＬ２）を備える少なくとも１つの区画された領域（Ｂ１；Ｂ２）とを有する配線を作製する方法において、
ａ） 電気絶縁性のベース（Ｕ１；Ｕ２）に金属層（ＭＳ１；ＭＳ２）をデポジットするステップと、
ｂ） 該金属層（ＭＳ１；ＭＳ２）にエッチングレジスト（ＡＲ１；ＡＲ２）をデポジットするステップと、
ｃ） 該エッチングレジスト（ＡＲ１；ＡＲ２）にフォトレジスト（ＰＲ１；ＰＲ２）をデポジットするステップと、
ｄ） 該フォトレジスト（ＰＲ１；ＰＲ２）をフォトリソグラフィによって構造化して、前記の粗い導体構造（ＧＬ１；ＧＬ２）のパターンと、前記の細かな導体構造（ＦＬ１；ＦＬ２）の領域（Ｂ１；Ｂ２）とを覆うようにするステップと、
ｅ） 前記フォトレジスト（ＰＲ１；ＰＲ２）によって覆われていない領域にて前記エッチングレジスト（ＡＲ１；ＡＲ２）を除去するステップと、
ｆ） 前記フォトレジスト（ＰＲ１；ＰＲ２）を除去するステップと、
ｇ） 前記エッチングレジスト（ＡＲ１；ＡＲ２）をレーザビーム（ＬＳ１；ＬＳ２）によって構造化して、該エッチングレジストが前記細かな導体構造（ＦＬ１；ＦＬ２）のパターンを有するようにするステップと、
ｈ） 共通のエッチングプロセスにて、前記の粗い導体構造（ＧＬ１；ＧＬ２）と、細かな導体構造（ＦＬ１；ＦＬ２）とを形成するため、前記エッチングレジスト（ＡＲ１；ＡＲ２）によって保護されていない金属層（ＭＳ１；ＭＳ２）の領域を前記ベース（Ｕ１；Ｕ２）の表面までエッチング除去するステップとを有することを特徴とする、
粗い導体構造（ＧＬ１；ＧＬ２）と、細かな導体構造（ＦＬ１；ＦＬ２）を備える少なくとも１つの区画された領域（Ｂ１；Ｂ２）とを有する配線を作製する方法。 - 前記ステップｂ）にて金属製のエッチングレジスト（ＡＲ１；ＡＲ２）を前記金属層（ＭＳ１；ＭＳ２）にデポジットする、
請求項１に記載の方法。 - 前記金属製のエッチングレジスト（ＡＲ１；ＡＲ２）を、外部無電解金属めっきまたは電気金属めっきによって、前記金属層（ＭＳ１；ＭＳ２）にデポジットする、
請求項２に記載の方法。 - エッチングレジスト（ＡＲ１；ＡＲ２）として錫または錫−鉛を使用する、
請求項１から３までのいずれか１項に記載の方法。 - 前記の粗い導体構造（ＧＬ１；ＧＬ２）の領域にて、および／または細かな導体構造（ＦＬ１；ＦＬ２）の領域にて、スルーホール（ＤＬ１；ＤＬ２，ＤＬ３）を前記ベース（Ｕ１；Ｕ２）に設け、
前記スルーホール（ＤＬ１；ＤＬ２，ＤＬ３）の壁部に、前記ステップａ）およびステップｂ）にて前記の金属層（ＭＳ１；ＭＳ２）およびエッチングレジスト（ＡＲ１；ＡＲ２）をデポジットする、
請求項１から４までのいずれか１項に記載の方法。 - 前記のステップｃ）にてフォトレジスト（ＰＲ１；ＰＲ２）をデポジットして、前記スルーホール（ＤＬ１；ＤＬ２，ＤＬ３）の開口部が該フォトレジスト（ＰＲ１；ＰＲ２）によって覆われるようにする、
請求項５に記載の方法。 - 前記エッチングレジスト（ＡＲ１；ＡＲ２）を前記ステップｈ）の後、完全に除去する、
請求項１から６までのいずれか１項に記載の方法。 - 電気絶縁性の第１ベース（Ｕ１）に第１の粗い導体構造（ＧＬ１）および／または第１の細かな導体構造（ＦＬ１）を有する第１配線位置を形成し、
該第１配線位置に電気絶縁性の第２ベース（Ｕ２）をデポジットし、
該第２ベース（Ｕ２）にスルーホール（ＤＬ３）を設け、
つぎに前記第２ベース（Ｕ２）に、前記ステップａ）〜ｈ）に相応して、第２の粗い導体構造（ＧＬ２）と第２の細かな導体構造（ＦＬ２）とを有する第２の配線位置を形成し、
前記スルーホール（ＤＬ３）の壁部にステップａ）およびｂ）にて金属層（ＭＳ２）およびエッチングレジスト（ＡＲ２）をデポジットする、
請求項１から７までのいずれか１項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10106399A DE10106399C1 (de) | 2001-02-12 | 2001-02-12 | Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen |
| PCT/DE2002/000190 WO2002065822A1 (de) | 2001-02-12 | 2002-01-22 | Verfahren zur herstellung von verdrahtungen mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004518307A true JP2004518307A (ja) | 2004-06-17 |
Family
ID=7673721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002565400A Pending JP2004518307A (ja) | 2001-02-12 | 2002-01-22 | 粗い導体構造と、細かな導体構造を備える少なくとも１つの領域とを有する配線を作製する方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6576402B2 (ja) |
| EP (1) | EP1360881B1 (ja) |
| JP (1) | JP2004518307A (ja) |
| KR (1) | KR20030074806A (ja) |
| CN (1) | CN1222201C (ja) |
| DE (2) | DE10106399C1 (ja) |
| TW (1) | TW543350B (ja) |
| WO (1) | WO2002065822A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7461437B1 (ja) | 2022-10-21 | 2024-04-03 | 旭東 陳 | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10127357C1 (de) * | 2001-06-06 | 2002-09-26 | Siemens Dematic Ag | Verfahren und Einrichtung zur Strukturierung von Leiterplatten |
| DE10221552A1 (de) * | 2002-05-14 | 2003-11-27 | Rotra Leiterplatten Produktion | Mehrlagen-Leiterplatten-Verbundkörper sowie Verfahren zu dessen Herstellung |
| US7387740B2 (en) * | 2003-01-17 | 2008-06-17 | Sutech Trading Limited | Method of manufacturing metal cover with blind holes therein |
| CN102958279B (zh) * | 2011-08-23 | 2016-03-16 | 北大方正集团有限公司 | Pcb的蚀刻方法和pcb在制板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2008886B2 (de) * | 1970-02-26 | 1972-05-10 | Krause, Willy, 8104 Grainau | Kunststoff-traegerplatte zur herstellung von gedruckten schaltungen |
| DE3113855A1 (de) * | 1981-04-06 | 1982-10-21 | Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München | Verfahren zur herstellung von leiterplatten |
| US4527041A (en) * | 1983-06-02 | 1985-07-02 | Kazuo Kai | Method of forming a wiring pattern on a wiring board |
| GB2213325B (en) * | 1987-12-04 | 1992-01-02 | Marconi Electronic Devices | A method of forming electrical conductors |
| JP3090453B2 (ja) * | 1989-07-10 | 2000-09-18 | 株式会社日立製作所 | 厚膜薄膜積層基板およびそれを用いた電子回路装置 |
| IL105925A (en) * | 1992-06-22 | 1997-01-10 | Martin Marietta Corp | Ablative process for printed circuit board technology |
| DE59208900D1 (de) * | 1992-12-12 | 1997-10-16 | Ibm | Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten |
| EP0602258B1 (de) * | 1992-12-14 | 1997-04-09 | International Business Machines Corporation | Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten |
| JP3149352B2 (ja) * | 1996-02-29 | 2001-03-26 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 基板の導体層の形成方法 |
| US5837427A (en) * | 1996-04-30 | 1998-11-17 | Samsung Electro-Mechanics Co Co., Ltd. | Method for manufacturing build-up multi-layer printed circuit board |
| DE59701896D1 (de) * | 1996-09-30 | 2000-07-20 | Siemens Sa | Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen |
| US5895581A (en) * | 1997-04-03 | 1999-04-20 | J.G. Systems Inc. | Laser imaging of printed circuit patterns without using phototools |
| TW453139B (en) * | 1998-07-13 | 2001-09-01 | Siemens Ag | Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns |
-
2001
- 2001-02-12 DE DE10106399A patent/DE10106399C1/de not_active Expired - Fee Related
- 2001-04-16 US US09/835,336 patent/US6576402B2/en not_active Expired - Fee Related
-
2002
- 2002-01-22 JP JP2002565400A patent/JP2004518307A/ja active Pending
- 2002-01-22 CN CNB028048040A patent/CN1222201C/zh not_active Expired - Fee Related
- 2002-01-22 KR KR10-2003-7010460A patent/KR20030074806A/ko not_active Application Discontinuation
- 2002-01-22 EP EP02703496A patent/EP1360881B1/de not_active Expired - Lifetime
- 2002-01-22 WO PCT/DE2002/000190 patent/WO2002065822A1/de active IP Right Grant
- 2002-01-22 DE DE50200662T patent/DE50200662D1/de not_active Expired - Fee Related
- 2002-02-08 TW TW091102360A patent/TW543350B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7461437B1 (ja) | 2022-10-21 | 2024-04-03 | 旭東 陳 | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6576402B2 (en) | 2003-06-10 |
| TW543350B (en) | 2003-07-21 |
| CN1491528A (zh) | 2004-04-21 |
| DE50200662D1 (de) | 2004-08-26 |
| WO2002065822A1 (de) | 2002-08-22 |
| DE10106399C1 (de) | 2002-09-05 |
| EP1360881A1 (de) | 2003-11-12 |
| EP1360881B1 (de) | 2004-07-21 |
| KR20030074806A (ko) | 2003-09-19 |
| US20020110752A1 (en) | 2002-08-15 |
| CN1222201C (zh) | 2005-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
| EP0483979B1 (en) | Method for producing printed circuit boards | |
| KR100384354B1 (ko) | 러프 도체 구조 및 미세 도체 구조를 가지는 적어도 하나의 영역을 가지는 인쇄회로기판 제조 방법 | |
| TW201720247A (zh) | 線路板結構及其製作方法 | |
| JP2004518307A (ja) | 粗い導体構造と、細かな導体構造を備える少なくとも１つの領域とを有する配線を作製する方法 | |
| KR100642741B1 (ko) | 양면 배선기판의 제조방법 | |
| TWM522542U (zh) | 線路板結構 | |
| JPH04286389A (ja) | 回路基板の製造方法 | |
| JP3275378B2 (ja) | プリント配線板の製造方法 | |
| US6360434B1 (en) | Circuit fabrication | |
| JP7461437B1 (ja) | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 | |
| JPH10200234A (ja) | 微細パターンのプリント配線板およびその製造方法 | |
| JPH1197809A (ja) | 立体回路基板 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JP3821072B2 (ja) | 電子回路基板およびその製造方法 | |
| JPS6369290A (ja) | プリント配線板の製造方法 | |
| KR100261578B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH06252529A (ja) | プリント配線板の製造方法 | |
| KR100259081B1 (ko) | 다층 배선 기판 및 그의 제조방법 | |
| KR100332516B1 (ko) | 인쇄회로기판의 블라인드 비아 홀 형성방법 | |
| JPH03181195A (ja) | 配線基板の製造方法 | |
| JP3005546B1 (ja) | ビルドアップ配線基板の製造方法 | |
| JPH10173315A (ja) | プリント配線板の製造方法およびプリント配線板 | |
| JPH0637427A (ja) | 銅ポリイミド配線板の製造方法並びにその構造 | |
| JP2005026646A (ja) | 回路基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071122 |