JP2004518307A - 粗い導体構造と、細かな導体構造を備える少なくとも1つの領域とを有する配線を作製する方法 - Google Patents
粗い導体構造と、細かな導体構造を備える少なくとも1つの領域とを有する配線を作製する方法 Download PDFInfo
- Publication number
- JP2004518307A JP2004518307A JP2002565400A JP2002565400A JP2004518307A JP 2004518307 A JP2004518307 A JP 2004518307A JP 2002565400 A JP2002565400 A JP 2002565400A JP 2002565400 A JP2002565400 A JP 2002565400A JP 2004518307 A JP2004518307 A JP 2004518307A
- Authority
- JP
- Japan
- Prior art keywords
- conductor structure
- etching resist
- photoresist
- region
- coarse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 6
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 238000009713 electroplating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005253 cladding Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/146—Laser beam
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
電気絶縁性のベース(U1)に順次、金属層(MS1)、エッチングレジスト(AR1)およびフォトレジスト(PR1)をデポジットし、つぎのにこのフォトレジスト(PR1)をフォトリソグラフィによって構造化して、このフォトレジストが、後の粗い導体構造(GL1)のパターンと、後の細かな導体構造(FL1)の領域(B1)全体とを覆うようにする。露出したエッチングレジスト(AR1)をストリップした後、上記のフォトレジスト(PR1)を除去し、つぎにエッチングレジスト(AR1)をレーザビーム(LS1)によって構造化して、このエッチングレジストが前記の細かな導体構造(FL1)を有するようにする。つぎに粗い導体構造(GL1)および細かな導体構造(FL1)を共通の1エッチングプロセスで形成する。
Description
【0001】
EP−A−0602258からプリント基板を作製する方法が公知であり、ここでこのプリント基板は粗い導体構造を有するが、このプリント基板の区画された所定の領域が極めて高い配線密度を有するようにされる。これは付加的な配線位置によって達成され、ここでこの配線位置は、上記の区画された領域にだけデポジットされ、その下の配線位置にスルーホールを介して接続されるのである。
【0002】
EP−A−0062300から、プリント基板の作製方法が公知であり、ここでは金属層の全面にデポジットされた金属製のエッチングレジストが、導体構造に相応しない領域においてレーザビームによって選択的に元のように除去され、さらにこのようにして露出された金属層をエッチング除去することによって導体構造が形成される。
【0003】
WO−A−00/04750から、粗い導体構造と、細かな導体構造を有する少なくとも1つの領域とを有するプリント基板の作製方法が公知であり、ここでは粗い導体構造と、細かな導体構造とが共通のエッチングプロセスにおいて金属層からエッチングされて形成される。この共通のエッチングプロセスでは粗い導体構造の領域においてフォトリソグラフィを用いて構造化されたエッチングレジストと、細かな導体構造の領域においてレーザビームを用いて構造化されたエッチングレジストとが使用される。この公知の方法の第1実施例によれば、金属層にフォトレジストがデポジットされてフォトリソグラフィを用いて構造化され、これによってこのフォトレジストが、粗い導体構造の領域において、この粗い導体構造のネガティブなパターンを有し、またこのフォトレジストが細かな導体構造の領域全体を覆うようにする。つぎに上記の細かな導体構造の領域においてこのフォトレジストをレーザビームによって構造化して、このフォトレジストが細かな導体構造のネガティブなパターンを有するようにする。つぎに上記のエッチングレジストが、例えば錫の部無電解めっき(aussen stromlose Abscheidung)によって単一の作業過程で上記の粗い導体構造および細かな導体構造にデポジットされて、フォトレジストを除去した後に上記の共通のエッチングプロセスが実行できるようにする。この公知の方法の第2実施例によれば、金属層にデポジットされたフォトレジストがフォトリソグラフィによって構造化され、これによってこのフォトレジストが、粗い導体構造の領域において、この粗い導体構造のネガティブなパターンを有するようにする。つぎに上記のエッチングレジストが、粗い導体構造と、細かな導体構造の領域全体とにデポジットされる。つぎにフォトレジストを除去した後、エッチングレジストを、細かな導体構造の領域においてレーザビームで構造化して、このエッチングレジストが細かな導体構造のパターンを有するようにする。つぎに粗い導体構造および細かな導体構造の作製がここでも共通のエッチングプロセスで行われるのである。
【0004】
請求項1に示した本発明の基礎にある課題は、上記のWO−A−00/04750から公知の、粗い導体構造と、細かな導体構造を備える少なくとも1つの領域とを有するプリント基板の作製方法を改善して、この方法がわずかな時間的コストで実行できるようにすることである。
【0005】
本発明の基礎にある知識は、粗い導体構造を作製するための慣用のフォトエッチング法と、細かな導体構造を作製するためのレーザ構造化とを組み合わせれば、フォトレジスト、エッチングレジストおよび金属層の大きな領域をそれぞれ、フォトレジストの露光および現像、エッチングレジストのストリップおよび金属層のエッチングによって高速に除去できるという知識である。細かな導体構造の領域におけるエッチングレジストのレーザ構造化はいずれにせよ高速に実施できるため、全体として最小の時間コストが得られるのである。
【0006】
本発明の方法の有利な実施形態は請求項2〜8に記載されている。
【0007】
エッチングレジストとして原理的には有機レジストも使用可能であるが、請求項2のように金属製のエッチングレジストが有利である。この場合、金属層へのこの金属製のエッチングレジストのデポジットは、請求項3により、外部無電解金属めっきまたは電気金属めっきによって高速かつわずかなコストで行うことができる。この際に請求項4にようにエッチングレジストとして錫または錫−鉛を使用すると殊に有効であることが示された。
【0008】
請求項5に記載の構成によって、粗い導体構造においても、細かな導体構造の領域においても共にスルーホールを作製可能である。
【0009】
請求項6に記載の発展形態により、スルーホールの領域においてエッチングレジストを殊に簡単に保護することができる。
【0010】
配線の他の処理の際にエッチングレジストが邪魔になる場合、請求項7により、これを元のように除去する。この場合、例えば別の金属層を上記の粗い導体構造および細かな導体構造にデポジットすることができる。
【0011】
請求項8に記載の実施形態より、同様に粗い導体構造と細かな導体構造とを有する2つまたはそれ以上の配線位置を有する配線が簡単に作製される。
【0012】
以下では本発明の実施例を図面に基づいて詳しく説明する。
【0013】
ここで、
図1〜9は、粗い導体構造と、細かな導体構造を有する領域とを有するプリント基板を作製する方法の様々な方法ステップを示しており、
図10〜18は、2つの配線位置を有するプリント基板を作製する際の種々の方法ステップを示しており、ここでこれらの配線位置は、粗い導体構造と、細かな導体構造を有する領域とをそれぞれ有する。
【0014】
図1のように、断面で示した電気絶縁性のベースU1に第1金属層MS1をデポジットする。この第1金属層はベースU1に設けられたスルーホールDL1の壁部も覆う。ベースU1は、例えば、プリント基板に対する通常のベース材料である。第1金属層MS1は、銅を外部無電解めっきし、引き続いて電気めっきすることによってベースU1にデポジットされる。銅張りのベースU1から出発することも可能であり、つぎにこのベースにスルーホールDL1を開け、このスルーホールDL1を外部無電解めっきし、引き続いて電気めっきすることによってメタライゼーションする。スルーホールDL1をメタライゼーションする際に上記の銅張りは相応に強化される。
【0015】
図2によると、第1金属層MS1にエッチングレジストAR1がデポジットされる。このエッチングレジストは、スルーホールDL1における金属層MS1も覆う。エッチングレジストAR1は例えば錫であり、これは外部無電解金属めっきによってデポジットされる。
【0016】
図3によると、つぎにベースU1の上面に第1フォトレジストPR1が上記のAR1の上にデポジットされる。この図からわかるのは、この第1フォトレジストPR1がスルーホールDL1の開口部を覆うことである。第1フォトレジストPR1は例えば、フィルムの形態でラミネートされる。
【0017】
つぎのステップではこのフォトレジストPR1を露光および現像とよって構造化して、後の粗い導体構造である参照符号GL1で示したパターンと、後の細かな導体構造の参照符号B1で示した領域とが覆われるようにする。フォトリソグラフィを用いたフォトレジストPR1のこの構造化は図4からわかる。
【0018】
フォトレジストPR1を構造化した後、図5により、露出している領域のエッチングレジストAR1を除去する。ここでわかるのは、エッチングレジストAR1が、スルーホールDL1の領域では除去されないことである。それはこれが、フォトレジストと、スルーホールDL1の図示しない下側からの相応のシーリングとによって保護されているからである。ストリッピングとも称されるエッチングレジストAR1の除去は、図示の実施例において市販の錫ストリッパ(Zinn−Stripper)によって行われる。しかしながらこの錫ストリッパは第1フォトレジストPR1を損傷してはならない。
【0019】
つぎのステップでは図6のように第1フォトレジストPR1を完全に除去する。このために使用される市販のレジストストリッパは、この際に第1エッチングレジストAR1を損傷してはならない。図からわかるのは、残った第1エッチングレジストAR1が、後の粗い導体構造GL1と、スルーホールDL1の壁部と、後の細かな導体構造の領域B1全体とを覆うことである。
【0020】
つぎに図7のようにこの領域B1において第1エッチングレジストAR1をレーザビームLS1によって構造化して、第1エッチングレジストが後の細かな導体構造FL1のパターンを有するようにする。
【0021】
領域B1においてレーザ構造化を行った後、図8のように、エッチングレジストAR1によって保護されていない領域において金属層MS1をベースU1の表面までエッチング除去して、粗い導体構造GL1と、細かな導体構造FL1とが共通のエッチングプロセスで形成されるようにする。
【0022】
つぎに最後のステップでは図9のように残りのエッチングレジストAR1を除去する。このプロセスに対し、ここでもすでに説明した錫ストリッパを使用する。
【0023】
2つの配線位置を有するプリント基板を作製する際には、粗い導体構造GL1と細かな導体構造FL1とを有する第1配線位置を、図1〜9に基づいて上述したステップに相応して作製する。相応する第1配線位置は図10からわかり、ここで粗い導体構造GL1および細かな導体構造FL1は、図9に示した構造とはやや異なっている。この場合、第1配線位置に電気絶縁性の第2のベースU2がデポジットされ、ここでこれはカーテン注ぎ込み(Vorhanggiessen)および後続の硬化によって行われる。つぎに後のスルーホールの位置では、例えばレーザ穴開けによってこの第2ベースU2にスルーホールDL2およびDL3が設けられる。第2ベースU2に第2金属層MS2をデポジットする際には、スルーホールDL2およびDL3の壁部もメタライゼーションされる。これは図10からわかる通りである。またこの図でわかるのは、スルーホールDL3において第2金属層MS2が、その下にある第1配線位置の導体構造に対してコンタクトを形成することである。
【0024】
つぎのステップでは図11のように第2エッチングレジストAR2が第2金属層MS2にデポジットされる。その後、図12のように第2フォトレジストPR2がデポジットされ、ここでこれはスルーホールDL2およびDL3の開口部も覆う。
【0025】
露光および現像によって第2フォトレジストPR2を構造化した後は、図13のように第2配線位置の後の粗い導体構GL2のパターンと、後の細かな導体構造の領域B2全体とだけが覆われる。
【0026】
引き続き図14のように第2フォトレジストPR2によって保護されていない第2エッチングレジストAR2が除去され、続いて図15のように第2フォトレジストPR2が完全に除去される。
【0027】
つぎのステップでは図16のように領域B2において第2エッチングレジストAR2をレーザビームLS2によって構造化して、この第2エッチングレジストが、第2配線位置における後の第2の細かな導体構造FL2のパターンを有するようにする。
【0028】
領域B2におけるレーザ構造化の後(図15を参照されたい)、図17のように、第2エッチングレジストAR2によって保護されていない領域において第2金属層MS2を第2ベースU2の表面までエッチング除去して、第2配線位置の粗い導体構造GL2と、細かな導体構造FL2とが共通のエッチングプロセスで形成されるようにする。つぎに最後のステップでは、残りの第2エッチングレジストAR2を除去する。得られた2つの配線位置を有するプリント基板は、図18に示されている通りである。
【図面の簡単な説明】
【図1】
粗い導体構造と、細かな導体構造を有する領域とを有するプリント基板を作製する方法の1ステップを示す図である。
【図2】
図1のステップのつぎのステップを示す図である。
【図3】
図2のステップのつぎのステップを示す図である。
【図4】
図3のステップのつぎのステップを示す図である。
【図5】
図4のステップのつぎのステップを示す図である。
【図6】
図5のステップのつぎのステップを示す図である。
【図7】
図6のステップのつぎのステップを示す図である。
【図8】
図7のステップのつぎのステップを示す図である。
【図9】
図8のステップのつぎのステップを示す図である。
【図10】
2つの配線位置を有するプリント基板を作製する際の1ステップを示す図である。
【図11】
図10のステップのつぎのステップを示す図である。
【図12】
図11のステップのつぎのステップを示す図である。
【図13】
図12のステップのつぎのステップを示す図である。
【図14】
図13のステップのつぎのステップを示す図である。
【図15】
図14のステップのつぎのステップを示す図である。
【図16】
図15のステップのつぎのステップを示す図である。
【図17】
図16のステップのつぎのステップを示す図である。
【図18】
図17のステップのつぎのステップを示す図である。
EP−A−0602258からプリント基板を作製する方法が公知であり、ここでこのプリント基板は粗い導体構造を有するが、このプリント基板の区画された所定の領域が極めて高い配線密度を有するようにされる。これは付加的な配線位置によって達成され、ここでこの配線位置は、上記の区画された領域にだけデポジットされ、その下の配線位置にスルーホールを介して接続されるのである。
【0002】
EP−A−0062300から、プリント基板の作製方法が公知であり、ここでは金属層の全面にデポジットされた金属製のエッチングレジストが、導体構造に相応しない領域においてレーザビームによって選択的に元のように除去され、さらにこのようにして露出された金属層をエッチング除去することによって導体構造が形成される。
【0003】
WO−A−00/04750から、粗い導体構造と、細かな導体構造を有する少なくとも1つの領域とを有するプリント基板の作製方法が公知であり、ここでは粗い導体構造と、細かな導体構造とが共通のエッチングプロセスにおいて金属層からエッチングされて形成される。この共通のエッチングプロセスでは粗い導体構造の領域においてフォトリソグラフィを用いて構造化されたエッチングレジストと、細かな導体構造の領域においてレーザビームを用いて構造化されたエッチングレジストとが使用される。この公知の方法の第1実施例によれば、金属層にフォトレジストがデポジットされてフォトリソグラフィを用いて構造化され、これによってこのフォトレジストが、粗い導体構造の領域において、この粗い導体構造のネガティブなパターンを有し、またこのフォトレジストが細かな導体構造の領域全体を覆うようにする。つぎに上記の細かな導体構造の領域においてこのフォトレジストをレーザビームによって構造化して、このフォトレジストが細かな導体構造のネガティブなパターンを有するようにする。つぎに上記のエッチングレジストが、例えば錫の部無電解めっき(aussen stromlose Abscheidung)によって単一の作業過程で上記の粗い導体構造および細かな導体構造にデポジットされて、フォトレジストを除去した後に上記の共通のエッチングプロセスが実行できるようにする。この公知の方法の第2実施例によれば、金属層にデポジットされたフォトレジストがフォトリソグラフィによって構造化され、これによってこのフォトレジストが、粗い導体構造の領域において、この粗い導体構造のネガティブなパターンを有するようにする。つぎに上記のエッチングレジストが、粗い導体構造と、細かな導体構造の領域全体とにデポジットされる。つぎにフォトレジストを除去した後、エッチングレジストを、細かな導体構造の領域においてレーザビームで構造化して、このエッチングレジストが細かな導体構造のパターンを有するようにする。つぎに粗い導体構造および細かな導体構造の作製がここでも共通のエッチングプロセスで行われるのである。
【0004】
請求項1に示した本発明の基礎にある課題は、上記のWO−A−00/04750から公知の、粗い導体構造と、細かな導体構造を備える少なくとも1つの領域とを有するプリント基板の作製方法を改善して、この方法がわずかな時間的コストで実行できるようにすることである。
【0005】
本発明の基礎にある知識は、粗い導体構造を作製するための慣用のフォトエッチング法と、細かな導体構造を作製するためのレーザ構造化とを組み合わせれば、フォトレジスト、エッチングレジストおよび金属層の大きな領域をそれぞれ、フォトレジストの露光および現像、エッチングレジストのストリップおよび金属層のエッチングによって高速に除去できるという知識である。細かな導体構造の領域におけるエッチングレジストのレーザ構造化はいずれにせよ高速に実施できるため、全体として最小の時間コストが得られるのである。
【0006】
本発明の方法の有利な実施形態は請求項2〜8に記載されている。
【0007】
エッチングレジストとして原理的には有機レジストも使用可能であるが、請求項2のように金属製のエッチングレジストが有利である。この場合、金属層へのこの金属製のエッチングレジストのデポジットは、請求項3により、外部無電解金属めっきまたは電気金属めっきによって高速かつわずかなコストで行うことができる。この際に請求項4にようにエッチングレジストとして錫または錫−鉛を使用すると殊に有効であることが示された。
【0008】
請求項5に記載の構成によって、粗い導体構造においても、細かな導体構造の領域においても共にスルーホールを作製可能である。
【0009】
請求項6に記載の発展形態により、スルーホールの領域においてエッチングレジストを殊に簡単に保護することができる。
【0010】
配線の他の処理の際にエッチングレジストが邪魔になる場合、請求項7により、これを元のように除去する。この場合、例えば別の金属層を上記の粗い導体構造および細かな導体構造にデポジットすることができる。
【0011】
請求項8に記載の実施形態より、同様に粗い導体構造と細かな導体構造とを有する2つまたはそれ以上の配線位置を有する配線が簡単に作製される。
【0012】
以下では本発明の実施例を図面に基づいて詳しく説明する。
【0013】
ここで、
図1〜9は、粗い導体構造と、細かな導体構造を有する領域とを有するプリント基板を作製する方法の様々な方法ステップを示しており、
図10〜18は、2つの配線位置を有するプリント基板を作製する際の種々の方法ステップを示しており、ここでこれらの配線位置は、粗い導体構造と、細かな導体構造を有する領域とをそれぞれ有する。
【0014】
図1のように、断面で示した電気絶縁性のベースU1に第1金属層MS1をデポジットする。この第1金属層はベースU1に設けられたスルーホールDL1の壁部も覆う。ベースU1は、例えば、プリント基板に対する通常のベース材料である。第1金属層MS1は、銅を外部無電解めっきし、引き続いて電気めっきすることによってベースU1にデポジットされる。銅張りのベースU1から出発することも可能であり、つぎにこのベースにスルーホールDL1を開け、このスルーホールDL1を外部無電解めっきし、引き続いて電気めっきすることによってメタライゼーションする。スルーホールDL1をメタライゼーションする際に上記の銅張りは相応に強化される。
【0015】
図2によると、第1金属層MS1にエッチングレジストAR1がデポジットされる。このエッチングレジストは、スルーホールDL1における金属層MS1も覆う。エッチングレジストAR1は例えば錫であり、これは外部無電解金属めっきによってデポジットされる。
【0016】
図3によると、つぎにベースU1の上面に第1フォトレジストPR1が上記のAR1の上にデポジットされる。この図からわかるのは、この第1フォトレジストPR1がスルーホールDL1の開口部を覆うことである。第1フォトレジストPR1は例えば、フィルムの形態でラミネートされる。
【0017】
つぎのステップではこのフォトレジストPR1を露光および現像とよって構造化して、後の粗い導体構造である参照符号GL1で示したパターンと、後の細かな導体構造の参照符号B1で示した領域とが覆われるようにする。フォトリソグラフィを用いたフォトレジストPR1のこの構造化は図4からわかる。
【0018】
フォトレジストPR1を構造化した後、図5により、露出している領域のエッチングレジストAR1を除去する。ここでわかるのは、エッチングレジストAR1が、スルーホールDL1の領域では除去されないことである。それはこれが、フォトレジストと、スルーホールDL1の図示しない下側からの相応のシーリングとによって保護されているからである。ストリッピングとも称されるエッチングレジストAR1の除去は、図示の実施例において市販の錫ストリッパ(Zinn−Stripper)によって行われる。しかしながらこの錫ストリッパは第1フォトレジストPR1を損傷してはならない。
【0019】
つぎのステップでは図6のように第1フォトレジストPR1を完全に除去する。このために使用される市販のレジストストリッパは、この際に第1エッチングレジストAR1を損傷してはならない。図からわかるのは、残った第1エッチングレジストAR1が、後の粗い導体構造GL1と、スルーホールDL1の壁部と、後の細かな導体構造の領域B1全体とを覆うことである。
【0020】
つぎに図7のようにこの領域B1において第1エッチングレジストAR1をレーザビームLS1によって構造化して、第1エッチングレジストが後の細かな導体構造FL1のパターンを有するようにする。
【0021】
領域B1においてレーザ構造化を行った後、図8のように、エッチングレジストAR1によって保護されていない領域において金属層MS1をベースU1の表面までエッチング除去して、粗い導体構造GL1と、細かな導体構造FL1とが共通のエッチングプロセスで形成されるようにする。
【0022】
つぎに最後のステップでは図9のように残りのエッチングレジストAR1を除去する。このプロセスに対し、ここでもすでに説明した錫ストリッパを使用する。
【0023】
2つの配線位置を有するプリント基板を作製する際には、粗い導体構造GL1と細かな導体構造FL1とを有する第1配線位置を、図1〜9に基づいて上述したステップに相応して作製する。相応する第1配線位置は図10からわかり、ここで粗い導体構造GL1および細かな導体構造FL1は、図9に示した構造とはやや異なっている。この場合、第1配線位置に電気絶縁性の第2のベースU2がデポジットされ、ここでこれはカーテン注ぎ込み(Vorhanggiessen)および後続の硬化によって行われる。つぎに後のスルーホールの位置では、例えばレーザ穴開けによってこの第2ベースU2にスルーホールDL2およびDL3が設けられる。第2ベースU2に第2金属層MS2をデポジットする際には、スルーホールDL2およびDL3の壁部もメタライゼーションされる。これは図10からわかる通りである。またこの図でわかるのは、スルーホールDL3において第2金属層MS2が、その下にある第1配線位置の導体構造に対してコンタクトを形成することである。
【0024】
つぎのステップでは図11のように第2エッチングレジストAR2が第2金属層MS2にデポジットされる。その後、図12のように第2フォトレジストPR2がデポジットされ、ここでこれはスルーホールDL2およびDL3の開口部も覆う。
【0025】
露光および現像によって第2フォトレジストPR2を構造化した後は、図13のように第2配線位置の後の粗い導体構GL2のパターンと、後の細かな導体構造の領域B2全体とだけが覆われる。
【0026】
引き続き図14のように第2フォトレジストPR2によって保護されていない第2エッチングレジストAR2が除去され、続いて図15のように第2フォトレジストPR2が完全に除去される。
【0027】
つぎのステップでは図16のように領域B2において第2エッチングレジストAR2をレーザビームLS2によって構造化して、この第2エッチングレジストが、第2配線位置における後の第2の細かな導体構造FL2のパターンを有するようにする。
【0028】
領域B2におけるレーザ構造化の後(図15を参照されたい)、図17のように、第2エッチングレジストAR2によって保護されていない領域において第2金属層MS2を第2ベースU2の表面までエッチング除去して、第2配線位置の粗い導体構造GL2と、細かな導体構造FL2とが共通のエッチングプロセスで形成されるようにする。つぎに最後のステップでは、残りの第2エッチングレジストAR2を除去する。得られた2つの配線位置を有するプリント基板は、図18に示されている通りである。
【図面の簡単な説明】
【図1】
粗い導体構造と、細かな導体構造を有する領域とを有するプリント基板を作製する方法の1ステップを示す図である。
【図2】
図1のステップのつぎのステップを示す図である。
【図3】
図2のステップのつぎのステップを示す図である。
【図4】
図3のステップのつぎのステップを示す図である。
【図5】
図4のステップのつぎのステップを示す図である。
【図6】
図5のステップのつぎのステップを示す図である。
【図7】
図6のステップのつぎのステップを示す図である。
【図8】
図7のステップのつぎのステップを示す図である。
【図9】
図8のステップのつぎのステップを示す図である。
【図10】
2つの配線位置を有するプリント基板を作製する際の1ステップを示す図である。
【図11】
図10のステップのつぎのステップを示す図である。
【図12】
図11のステップのつぎのステップを示す図である。
【図13】
図12のステップのつぎのステップを示す図である。
【図14】
図13のステップのつぎのステップを示す図である。
【図15】
図14のステップのつぎのステップを示す図である。
【図16】
図15のステップのつぎのステップを示す図である。
【図17】
図16のステップのつぎのステップを示す図である。
【図18】
図17のステップのつぎのステップを示す図である。
Claims (8)
- 粗い導体構造(GL1;GL2)と、細かな導体構造(FL1;FL2)を備える少なくとも1つの区画された領域(B1;B2)とを有する配線を作製する方法において、
a) 電気絶縁性のベース(U1;U2)に金属層(MS1;MS2)をデポジットするステップと、
b) 該金属層(MS1;MS2)にエッチングレジスト(AR1;AR2)をデポジットするステップと、
c) 該エッチングレジスト(AR1;AR2)にフォトレジスト(PR1;PR2)をデポジットするステップと、
d) 該フォトレジスト(PR1;PR2)をフォトリソグラフィによって構造化して、前記の粗い導体構造(GL1;GL2)のパターンと、前記の細かな導体構造(FL1;FL2)の領域(B1;B2)とを覆うようにするステップと、
e) 前記フォトレジスト(PR1;PR2)によって覆われていない領域にて前記エッチングレジスト(AR1;AR2)を除去するステップと、
f) 前記フォトレジスト(PR1;PR2)を除去するステップと、
g) 前記エッチングレジスト(AR1;AR2)をレーザビーム(LS1;LS2)によって構造化して、該エッチングレジストが前記細かな導体構造(FL1;FL2)のパターンを有するようにするステップと、
h) 共通のエッチングプロセスにて、前記の粗い導体構造(GL1;GL2)と、細かな導体構造(FL1;FL2)とを形成するため、前記エッチングレジスト(AR1;AR2)によって保護されていない金属層(MS1;MS2)の領域を前記ベース(U1;U2)の表面までエッチング除去するステップとを有することを特徴とする、
粗い導体構造(GL1;GL2)と、細かな導体構造(FL1;FL2)を備える少なくとも1つの区画された領域(B1;B2)とを有する配線を作製する方法。 - 前記ステップb)にて金属製のエッチングレジスト(AR1;AR2)を前記金属層(MS1;MS2)にデポジットする、
請求項1に記載の方法。 - 前記金属製のエッチングレジスト(AR1;AR2)を、外部無電解金属めっきまたは電気金属めっきによって、前記金属層(MS1;MS2)にデポジットする、
請求項2に記載の方法。 - エッチングレジスト(AR1;AR2)として錫または錫−鉛を使用する、
請求項1から3までのいずれか1項に記載の方法。 - 前記の粗い導体構造(GL1;GL2)の領域にて、および/または細かな導体構造(FL1;FL2)の領域にて、スルーホール(DL1;DL2,DL3)を前記ベース(U1;U2)に設け、
前記スルーホール(DL1;DL2,DL3)の壁部に、前記ステップa)およびステップb)にて前記の金属層(MS1;MS2)およびエッチングレジスト(AR1;AR2)をデポジットする、
請求項1から4までのいずれか1項に記載の方法。 - 前記のステップc)にてフォトレジスト(PR1;PR2)をデポジットして、前記スルーホール(DL1;DL2,DL3)の開口部が該フォトレジスト(PR1;PR2)によって覆われるようにする、
請求項5に記載の方法。 - 前記エッチングレジスト(AR1;AR2)を前記ステップh)の後、完全に除去する、
請求項1から6までのいずれか1項に記載の方法。 - 電気絶縁性の第1ベース(U1)に第1の粗い導体構造(GL1)および/または第1の細かな導体構造(FL1)を有する第1配線位置を形成し、
該第1配線位置に電気絶縁性の第2ベース(U2)をデポジットし、
該第2ベース(U2)にスルーホール(DL3)を設け、
つぎに前記第2ベース(U2)に、前記ステップa)〜h)に相応して、第2の粗い導体構造(GL2)と第2の細かな導体構造(FL2)とを有する第2の配線位置を形成し、
前記スルーホール(DL3)の壁部にステップa)およびb)にて金属層(MS2)およびエッチングレジスト(AR2)をデポジットする、
請求項1から7までのいずれか1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10106399A DE10106399C1 (de) | 2001-02-12 | 2001-02-12 | Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen |
PCT/DE2002/000190 WO2002065822A1 (de) | 2001-02-12 | 2002-01-22 | Verfahren zur herstellung von verdrahtungen mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004518307A true JP2004518307A (ja) | 2004-06-17 |
Family
ID=7673721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002565400A Pending JP2004518307A (ja) | 2001-02-12 | 2002-01-22 | 粗い導体構造と、細かな導体構造を備える少なくとも1つの領域とを有する配線を作製する方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6576402B2 (ja) |
EP (1) | EP1360881B1 (ja) |
JP (1) | JP2004518307A (ja) |
KR (1) | KR20030074806A (ja) |
CN (1) | CN1222201C (ja) |
DE (2) | DE10106399C1 (ja) |
TW (1) | TW543350B (ja) |
WO (1) | WO2002065822A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7461437B1 (ja) | 2022-10-21 | 2024-04-03 | 旭東 陳 | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10127357C1 (de) * | 2001-06-06 | 2002-09-26 | Siemens Dematic Ag | Verfahren und Einrichtung zur Strukturierung von Leiterplatten |
DE10221552A1 (de) * | 2002-05-14 | 2003-11-27 | Rotra Leiterplatten Produktion | Mehrlagen-Leiterplatten-Verbundkörper sowie Verfahren zu dessen Herstellung |
US7387740B2 (en) * | 2003-01-17 | 2008-06-17 | Sutech Trading Limited | Method of manufacturing metal cover with blind holes therein |
CN102958279B (zh) * | 2011-08-23 | 2016-03-16 | 北大方正集团有限公司 | Pcb的蚀刻方法和pcb在制板 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2008886B2 (de) * | 1970-02-26 | 1972-05-10 | Krause, Willy, 8104 Grainau | Kunststoff-traegerplatte zur herstellung von gedruckten schaltungen |
DE3113855A1 (de) * | 1981-04-06 | 1982-10-21 | Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München | Verfahren zur herstellung von leiterplatten |
US4527041A (en) * | 1983-06-02 | 1985-07-02 | Kazuo Kai | Method of forming a wiring pattern on a wiring board |
GB2213325B (en) * | 1987-12-04 | 1992-01-02 | Marconi Electronic Devices | A method of forming electrical conductors |
JP3090453B2 (ja) * | 1989-07-10 | 2000-09-18 | 株式会社日立製作所 | 厚膜薄膜積層基板およびそれを用いた電子回路装置 |
IL105925A (en) * | 1992-06-22 | 1997-01-10 | Martin Marietta Corp | Ablative process for printed circuit board technology |
DE59208900D1 (de) * | 1992-12-12 | 1997-10-16 | Ibm | Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten |
EP0602258B1 (de) * | 1992-12-14 | 1997-04-09 | International Business Machines Corporation | Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten |
JP3149352B2 (ja) * | 1996-02-29 | 2001-03-26 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 基板の導体層の形成方法 |
US5837427A (en) * | 1996-04-30 | 1998-11-17 | Samsung Electro-Mechanics Co Co., Ltd. | Method for manufacturing build-up multi-layer printed circuit board |
DE59701896D1 (de) * | 1996-09-30 | 2000-07-20 | Siemens Sa | Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen |
US5895581A (en) * | 1997-04-03 | 1999-04-20 | J.G. Systems Inc. | Laser imaging of printed circuit patterns without using phototools |
TW453139B (en) * | 1998-07-13 | 2001-09-01 | Siemens Ag | Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns |
-
2001
- 2001-02-12 DE DE10106399A patent/DE10106399C1/de not_active Expired - Fee Related
- 2001-04-16 US US09/835,336 patent/US6576402B2/en not_active Expired - Fee Related
-
2002
- 2002-01-22 JP JP2002565400A patent/JP2004518307A/ja active Pending
- 2002-01-22 CN CNB028048040A patent/CN1222201C/zh not_active Expired - Fee Related
- 2002-01-22 KR KR10-2003-7010460A patent/KR20030074806A/ko not_active Application Discontinuation
- 2002-01-22 EP EP02703496A patent/EP1360881B1/de not_active Expired - Lifetime
- 2002-01-22 WO PCT/DE2002/000190 patent/WO2002065822A1/de active IP Right Grant
- 2002-01-22 DE DE50200662T patent/DE50200662D1/de not_active Expired - Fee Related
- 2002-02-08 TW TW091102360A patent/TW543350B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7461437B1 (ja) | 2022-10-21 | 2024-04-03 | 旭東 陳 | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 |
Also Published As
Publication number | Publication date |
---|---|
US6576402B2 (en) | 2003-06-10 |
TW543350B (en) | 2003-07-21 |
CN1491528A (zh) | 2004-04-21 |
DE50200662D1 (de) | 2004-08-26 |
WO2002065822A1 (de) | 2002-08-22 |
DE10106399C1 (de) | 2002-09-05 |
EP1360881A1 (de) | 2003-11-12 |
EP1360881B1 (de) | 2004-07-21 |
KR20030074806A (ko) | 2003-09-19 |
US20020110752A1 (en) | 2002-08-15 |
CN1222201C (zh) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
EP0483979B1 (en) | Method for producing printed circuit boards | |
KR100384354B1 (ko) | 러프 도체 구조 및 미세 도체 구조를 가지는 적어도 하나의 영역을 가지는 인쇄회로기판 제조 방법 | |
TW201720247A (zh) | 線路板結構及其製作方法 | |
JP2004518307A (ja) | 粗い導体構造と、細かな導体構造を備える少なくとも1つの領域とを有する配線を作製する方法 | |
KR100642741B1 (ko) | 양면 배선기판의 제조방법 | |
TWM522542U (zh) | 線路板結構 | |
JPH04286389A (ja) | 回路基板の製造方法 | |
JP3275378B2 (ja) | プリント配線板の製造方法 | |
US6360434B1 (en) | Circuit fabrication | |
JP7461437B1 (ja) | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 | |
JPH10200234A (ja) | 微細パターンのプリント配線板およびその製造方法 | |
JPH1197809A (ja) | 立体回路基板 | |
JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
JP3821072B2 (ja) | 電子回路基板およびその製造方法 | |
JPS6369290A (ja) | プリント配線板の製造方法 | |
KR100261578B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH06252529A (ja) | プリント配線板の製造方法 | |
KR100259081B1 (ko) | 다층 배선 기판 및 그의 제조방법 | |
KR100332516B1 (ko) | 인쇄회로기판의 블라인드 비아 홀 형성방법 | |
JPH03181195A (ja) | 配線基板の製造方法 | |
JP3005546B1 (ja) | ビルドアップ配線基板の製造方法 | |
JPH10173315A (ja) | プリント配線板の製造方法およびプリント配線板 | |
JPH0637427A (ja) | 銅ポリイミド配線板の製造方法並びにその構造 | |
JP2005026646A (ja) | 回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070725 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071122 |