DE10127357C1 - Verfahren und Einrichtung zur Strukturierung von Leiterplatten - Google Patents
Verfahren und Einrichtung zur Strukturierung von LeiterplattenInfo
- Publication number
- DE10127357C1 DE10127357C1 DE10127357A DE10127357A DE10127357C1 DE 10127357 C1 DE10127357 C1 DE 10127357C1 DE 10127357 A DE10127357 A DE 10127357A DE 10127357 A DE10127357 A DE 10127357A DE 10127357 C1 DE10127357 C1 DE 10127357C1
- Authority
- DE
- Germany
- Prior art keywords
- laser
- wavelength
- conductor structures
- field size
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
- H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metallurgy (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Laser Beam Processing (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Mit dem erfindungsgemäßen Verfahren werden sowohl für grobe Leiterstrukturen (31) vorgesehene Bereiche (3) einer Leiterplatte (1) als auch für feinere Leiterstrukturen (41) der Leiterplatte (1) vorgesehene Bereiche jeweils durch Laserbearbeitung strukturiert. Dabei werden beide Bereiche (3, 4) zunächst mit einer durchgehenden Metallisierungsschicht überzogen und mit einem Ätzresist bedeckt. Die groben Leiterstrukturen werden mit einem Laserstrahl (14) größerer Wellenlänge durch Freilegen der nicht benötigten Metalloberflächen vorgegeben. Außerdem werden die feinen Leiterstrukturen durch Bearbeiten des Ätzresists mit einem Laserstrahl (24) kleinerer Wellenlänge ebenfalls vorgeformt. Danach werden in einem gemeinsamen Ätzprozeß alle freigelegten Oberflächenbereiche der Metallschicht weggeätzt, so daß lediglich die von dem verbleibenden Ätzresist bedeckten groben und feinen Leiterbahnstrukturen stehen bleiben. Durch Entfernen des restlichen Ätzresists liegen dann die Oberflächen der erzeugten Leiterbahnen frei.
Description
Die Erfindung betrifft ein Verfahren sowie eine Einrichtung
zur Strukturierung von Leiterplatten mit groben Leiterstruk
turen und mit mindestens einem Bereich mit feinen Leiter
strukturen, wobei auf ein elektrisch isolierendes Substrat
eine Metallschicht aufgebracht und aus dieser Metallschicht
durch partielles Ätzen die gewünschte Leiterstruktur freige
legt wird.
Aus der EP 0 062 300 A2 ist bereits ein Verfahren zur Her
stellung von Leiterplatten bekannt, bei welchem ein ganzflä
chig auf eine Metallschicht aufgebrachtes metallisches Ätzre
sist mittels Laserstrahlung selektiv in den nicht den Leiter
strukturen entsprechenden Bereichen wieder entfernt wird und
danach die Leiterstrukturen durch Abätzen der derart freige
legten Metallschicht gebildet werden.
Aus der DE 41 31 065 A1 ist weiterhin ein Verfahren zur Her
stellung von Leiterplatten bekannt, bei welchem auf ein Sub
strat nacheinander eine Metallschicht und eine metallische
oder organische Ätzresistschicht aufgebracht werden, worauf
diese Ätzresistschicht mittels Laserstrahlung in den unmit
telbar an das spätere Leiterbahnmuster angrenzenden Bereichen
entfernt und die dadurch freigelegte Metallschicht derart
weggeätzt wird, daß das Leiterbahnmuster und durch Ätzgräben
elektrisch davon isolierte Inselbereiche der Metallschicht
auf dem Substrat verbleiben. Die Strukturierung mittels La
serstrahlung kann rasch vorgenommen werden, da die zu entfer
nenden Bereiche der Ätzresistschicht nur eine geringe Breite
aufweisen müssen und die größeren Flächen zwischen zwei Lei
terbahnen stehen bleiben.
In der WO 00/04750 A1 ist ferner ein Verfahren zur Herstel
lung von groben Leiterstrukturen und feinen Leiterstrukturen
beschrieben, bei dem im Bereich der groben Leiterstrukturen
ein Ätzresist mittels Fotolithografie strukturiert wird, wäh
rend im Bereich der feinen Leiterstrukturen ein Ätzresist mit
Hilfe eines Laserstrahls strukturiert wird. Die derart auf
verschiedene Weise strukturierten Ätzresistschichten werden
dann in bekannter Weise geätzt. Zwar ist dort die Möglichkeit
angesprochen, für die verschiedenen Strukturierungsverfahren
mit dem gleichen Ätzresist zu arbeiten und sowohl die groben
als auch die feinen Leiterstrukturen in einem Arbeitsgang zu
ätzen, doch ergibt sich dabei kein optimaler Arbeitsablauf,
da das gewöhnlich für die Laserstrukturierung verwendete me
tallische Ätzresist (zum Beispiel Zinn) für das Fotolithogra
fieverfahren weniger gut geeignet ist.
Aus der DE 197 19 700 A1 ist es auch bereits bekannt, zur
Herstellung von Sacklöchern in einer Leiterplatte zwei Laser
mit unterschiedlichen Wellenlängen zu verwenden. Dabei wird
zunächst in einer Kupferschicht mit einem Laser einer ersten
Wellenlänge ein Loch erzeugt, und danach wird mittels eines
zweiten Lasers mit einer zweiten Wellenlänge das Loch inner
halb einer Dielektrikumsschicht vertieft. Beim Erreichen ei
ner zweiten Kupferschicht stoppt die Bohrung, weil die Laser
strahlung der zweiten Wellenlänge von Kupfer reflektiert
wird.
Ziel der vorliegenden Erfindung ist es, ein Verfahren und ei
ne Einrichtung anzugeben, womit Leiterplatten mit groben und
feinen Leiterstrukturen in möglichst einfacher und wirt
schaftlicher Weise strukturiert werden können. Erfindungsge
mäß wird dieses Ziel mit folgenden Verfahrensschritten er
reicht:
- a) auf ein elektrisch isolierendes Substrat wird eine Metall schicht aufgebracht,
- b) auf die Metallschicht wird eine Ätzresistschicht aufgetra gen,
- c) durch partielles Abtragen der Ätzresistschicht (61) mit einem ersten Laserstrahl (14) einer vorgegebenen ersten Wellenlänge und einer durch eine erste Abbildungseinheit (13) vorgegebenen ersten Bearbeitungs-Feldgröße (3) werden die Konturen (62) der vorgesehenen groben Leiterstrukturen (31) freigelegt,
durch partielles Abtragen der Ätzresistschicht (
61
) mit einem
zweiten Laserstrahl (
24
) einer vorgegebenen zweiten Wellen
länge und einer durch eine zweite Abbildungseinheit (
23
) vor
gegebenen zweiten Bearbeitungs-Feldgröße (
4
) werden
die Konturen (
63
) der feinen Leiterstrukturen freige
legt, wobei die zweite Wellenlänge kleiner ist als die er
ste Wellenlänge und/oder die zweite Feldgröße (
4
) kleiner
ist als die erste Feldgröße (
3
),
- a) durch Ätzen der freigelegten Metallbereiche (62, 67) werden die groben und die feinen Leiterstrukturen (31, 41) gleich zeitig erzeugt und
- b) durch Abtragen der restlichen Ätzresistschicht werden die Oberflächen der Leiterstrukturen freigelegt.
Bei der Erfindung geht es also darum, sowohl grobe als auch
feine Leiterstrukturen mit gleichen Verfahrensschritten, näm
lich durch Strukturierung einer Ätzresistschicht und an
schließendes Ätzen zu erzeugen, jedoch durch die Wahl unter
schiedlicher Laser den unterschiedlichen Leiterstrukturen und
entsprechend unterschiedlichen Isolierabständen Rechnung zu
tragen und dabei für die jeweilige Struktur die optimale Be
arbeitungsgeschwindigkeit zu erzielen. Dabei macht sich die
Erfindung die Erkenntnis zunutze, daß ein Laserstrahl mit ge
ringer Wellenlänge und kurzer Brennweite in einem kleinen Be
arbeitungsfeld feine Strukturen genau erzeugen kann, aber für
die Bearbeitung breiterer Strukturen und größerer Felder für
eine wirtschaftliche Arbeitsweise zu langsam ist, während ein
Laserstrahl mit langer Wellenlänge und einer Einstellung auf
große Brennweite breitere Strukturen in einem großen Bearbei
tungsfeld mit erheblich größerer Geschwindigkeit bearbeiten
kann. In einer vorteilhaften Ausgestaltung des erfindungsge
mäßen Verfahrens ist vorgesehen, daß für die Bearbeitung der
groben Leiterstrukturen der erste Laser eine Wellenlänge zwi
schen 1064 nm und 355 nm, vorzugsweise 1064 nm, und der zwei
te Laser eine Wellenlänge zwischen 532 und 266 nm, vorzugs
weise 532 oder 355 nm, aufweist, wobei die Wellenlänge des
ersten Lasers in jedem Fall größer als die des zweiten Lasers
ist. Weiterhin ist in der bevorzugten Ausgestaltung des er
findungsgemäßen Verfahrens vorgesehen, daß der Strahl des er
sten Lasers über eine größere Brennweite fokussiert wird als
der Strahl des zweiten Lasers, wodurch der erste Laser eine
größere Bearbeitungsfläche überstreicht als der zweite.
Eine erfindungsgemäße Einrichtung zur Strukturierung von Lei
terplatten mit groben Leiterstrukturen und mit mindestens ei
nem Bereich mit feinen Leiterstrukturen weist folgende Merk
male auf:
- a) eine Aufnahme zur Positionierung einer Leiterplatte,
- b) einen ersten Laser mit einer Ablenkoptik und einer Abbil dungseinheit mit einer ersten Brennweite, die über der Leiterplattenoberfläche derart positionierbar ist, daß sie eine erste Bearbeitungsfeldgröße zu bestrahlen vermag,
- c) einen zweiten Laser mit einer Ablenkoptik und einer Abbil dungseinheit mit einer zweiten Brennweite, die eine zweite Bearbeitungsfeldgröße zu bestrahlen vermag, wobei der zweite Laser eine größere Wellenlänge als der erste Laser aufweist und/oder die zweite Brennweite sowie die zweite Feldgröße kleiner sind als die erste Brennweite und die erste Feldgröße, und
- d) eine Steuerungseinrichtung, um mit dem ersten Laser je weils große Felder der Leiterplatte mit groben Leiter strukturen und mit dem zweiten Laser kleinere Felder der Leiterplatte mit feineren Leiterstrukturen zu bestrahlen.
Die Erfindung wird nachfolgend an Ausführungsbeispielen an
hand der Zeichnung näher erläutert.
Es zeigt
Fig. 1 die schematische Anordnung von zwei Lasern für das
erfindungsgemäße Verfahren,
Fig. 2 eine Draufsicht auf eine schematisch dargestellte
Leiterplatte mit groben und feinen Leiterstrukturen,
Fig. 3 bis 6 einen Ausschnitt aus einer Leiterplatte - in
Schnittdarstellung - in den einzelnen Verfahrensstadien bei
der erfindungsgemäßen Herstellung der groben und feinen Lei
terstrukturen,
Fig. 7 eine Draufsicht auf die Leiterbahnstruktur gemäß
Fig. 6,
Fig. 8 ein Diagramm zur Darstellung der mit verschiedenen
Lasern in Abhängigkeit von verschiedenen Schichtdicken und
verschiedenen Feldgrößen erreichbaren Isolationsgräben zwi
schen den Leiterstrukturen sowie der erreichbaren Bearbei
tungsgeschwindigkeiten.
In Fig. 1 ist schematisch eine Anordnung gezeigt, wie sie
für die Durchführung des erfindungsgemäßen Verfahrens geeig
net ist. Über einer Leiterplatte 1, die in einer Bearbei
tungsfläche auf einem in seiner Ebene in x- und y-Richtung
verfahrenbaren Tisch 10 liegt, sind zwei Laser, nämlich ein
erster Laser 11 und ein zweiter Laser 21 angeordnet. Der er
ste Laser 11 erzeugt über eine Ablenkoptik 12 und eine Lin
senanordnung 13 einen ersten Laserstrahl 14, der auf die Flä
che der Leiterplatte 1 fokussiert ist und aufgrund einer re
lativ großen ersten Brennweite ein erstes, relativ großes Be
arbeitungsfeld 3 überstreichen kann. Der zweite Laser 21 er
zeugt über seine Ablenkoptik 22 und die Linsenanordnung 23 ei
nen zweiten Laserstrahl 24, der aufgrund der geringeren
Brennweite 25 ein kleineres Bearbeitungsfeld 4 zu überstrei
chen vermag. Beide Laser 11 und 21 weisen eine unterschiedli
che Wellenlänge auf. Beispielsweise ist der Laser 11 ein Neo
dymium-YAG-Laser mit einer Wellenlänge von 1024 nm, während
der Laser 21 ein Neodymium-Vanadat-Laser mit einer Wellenlän
ge von 532 oder 355 nm sein kann. Sowohl die beiden Laser 11
und 21 als auch der Tisch werden von einer zentralen Steue
rungseinheit 9 gesteuert.
Fig. 2 zeigt schematisch ein großes Bearbeitungsfeld 3 mit
groben Leiterbahnstrukturen 31 sowie ein innerhalb des Bear
beitungsfeldes 3 angeordnetes kleines Bearbeitungsfeld 4 mit
feinen Leiterstrukturen 41. Erfindungsgemäß werden sowohl die
groben Strukturen 31 als auch die feinen Strukturen 41 mit
Hilfe der beiden Laser 11 und 21 nach dem erfindungsgemäßen
Verfahren gewonnen.
Die einzelnen Verfahrensschritte sind anhand der Fig. 3
bis 6 zu verfolgen. In diesen Figuren ist ein Schnitt durch
einen Abschnitt einer Leiterplatte 1 gezeigt, welche bei
spielsweise zwei übereinanderliegende leitende Schichten 5
und 6 aufweist, die durch eine Dielektrikumsschicht 7 vonein
ander getrennt sind. Wie in Fig. 3 zu sehen ist, ist die in
nere Schicht 5 bereits strukturiert, und die äußere leitende
Schicht 6 ist über Bohrungen bzw. Ausnehmungen 8 in der Die
lektrikumsschicht 7 partiell mit der inneren leitenden
Schicht 5 verbunden.
Zur Strukturierung der leitenden Schicht 6 wird nunmehr so
wohl im Bereich des Bearbeitungsfeldes 3 als auch im Bereich
des Bearbeitungsfeldes 4 eine Ätzresistschicht 61 aufge
bracht, die beispielsweise aus Zinn besteht. Im Bereich der
gewünschten groben Leiterbahnstruktur 3 wird nun mit Laser
strahlen 14 von dem ersten Laser 11 die Ätzresistschicht 61
dort abgetragen, wo keine leitenden Flächen bzw. Leiterbahnen
entstehen sollen, d. h. wo Isolationsabstände gewünscht wer
den. Somit werden die Bereiche 62 freigelegt, wie dies in
Fig. 4 zu sehen ist. Danach werden mit den Laserstrahlen 24
des zweiten Lasers 2 ausgewählte Isolations-Bereiche des
zweiten Bearbeitungsfeldes 4 partiell derart bestrahlt, daß
die für die feinen Leiterstrukturen nicht erwünschten Berei
che der Metallschicht 6 freigelegt werden. Mit den derart er
zeugten Ausnehmungen 63 entsteht eine Struktur gemäß Fig. 5.
Danach wird die gesamte Leiterplatte geätzt, wodurch die un
terhalb der Bereiche 62 und 63 freigelegten Bereiche der Me
tallschicht 6 weggeätzt werden, so daß eine Struktur gemäß
Fig. 6 mit groben Leiterstrukturen 31 und feinen Leiter
strukturen 41 entsteht.
In einer Draufsicht gemäß Fig. 7 ist gezeigt, wie die Grö
ßenverhältnisse der groben Leiterstrukturen und der feinen
Leiterstrukturen sich unterscheiden. Die groben Leiterstruk
turen besitzen Leiterbahnbreiten in der Größenordnung von
100 µm, während die feinen Leiterbahnstrukturen Leiterbahn
breiten und entsprechende Abstände in der Größenordnung von
50 µm aufweisen. Die Grenze zwischen beiden Bereichen liegt
etwa bei 75 µm.
Eine Auswahl der jeweiligen Laser für die Grobstrukturierung
und für die Feinstrukturierung läßt sich anhand des Diagramms
von Fig. 8 treffen. Dort ist gezeigt, welche Mindestabstände
zwischen den Leiterbahnen durch die Bearbeitung mit dem je
weiligen Laser und das anschließende Ätzen entstehen, wobei
diese Grabenbreite aufgrund der zwangsläufigen Unterätzung
auch noch von der Stärke der Kupferschicht abhängt. Für jeden
Lasertyp ist zusätzlich angegeben, wie sich die Einstellung
der Brennweite, von der die Feldgröße des Bearbeitungsfeldes
abhängt, auf die Grabenbreite auswirkt. So erhält man bei
spielsweise mit einem Infrarot-Laser mit einer Wellenlänge
von 1064 nm bei einer Kupferschicht von 7 µm durch das an
schließende Ätzen eine Grabenbreite von etwa 28 µm, während
man mit dem gleichen Laser bei einer Kupferschicht von 20 µm
eine Grabenbreite von 50 µm erhält, dies alles unter der Vor
aussetzung, daß die Brennweite des Lasers auf eine Feldgröße
von 25 × 25 mm2 eingestellt ist. Stellt man den gleichen La
ser auf ein Feld von 150 × 150 mm2 ein, so werden die geätz
ten Gräben zwischen den Leiterbahnen bereits mindestens 100
bis 120 µm breit, je nach Stärke der Kupferschicht. Bei die
ser letzteren Einstellung erhält man allerdings eine wesent
lich höhere Bearbeitungsgeschwindigkeit, wie sich dies aus
der durchgezogenen Linie mit der Geschwindigkeitsskala auf
der rechten Seite des Diagramms ergibt. Mit den Lasern kürze
rer Wellenlängen, 532 nm bzw. 355 nm, erhält man entsprechend
kleinere Grabenbreiten für gewünschte Feinstrukturen, jedoch
auch mit einer geringeren Bearbeitungsgeschwindigkeit, wie
anhand der gestrichelten und der strichpunktierten Linie er
kennbar ist.
Claims (6)
1. Verfahren zur Strukturierung von Leiterplatten (1) mit
groben Leiterstrukturen (31) und mit mindestens einem Bereich
(4) mit feinen Leiterstrukturen (41) mit folgenden Schritten:
- a) auf ein elektrisch isolierendes Substrat (7) wird eine Me tallschicht (6) aufgebracht,
- b) auf die Metallschicht (6) wird eine Ätzresistschicht (61) aufgetragen,
- c) durch partielles Abtragen der Ätzresistschicht (61) mit einem ersten Laserstrahl (14) einer vorgegebenen ersten Wellenlänge und einer durch eine erste Abbildungseinheit (13) vorgegebenen ersten Bearbeitungs-Feldgröße (3) werden die Konturen (62) der vorgesehenen groben Leiterstrukturen (31) freigelegt,
- d) durch partielles Abtragen der Ätzresistschicht (61) mit einem zweiten Laserstrahl (24) einer vorgegebenen zweiten Wellenlänge und einer durch eine zweite Abbildungseinheit (23) vorgegebenen zweiten Bearbeitungs-Feldgröße (4) wer den die Konturen(63) der feinen Leiterstrukturen freige legt, wobei die zweite Wellenlänge kleiner ist als die er ste Wellenlänge und/oder die zweite Feldgröße (4) kleiner ist als die erste Feldgröße (3),
- e) durch Ätzen der freigelegten Metallbereiche (62, 67) werden die groben und die feinen Leiterstrukturen (31, 41) gleich zeitig erzeugt und
- f) durch Abtragen der restlichen Ätzresistschicht (61) werden die Oberflächen der Leiterstrukturen (31, 41) freigelegt.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß der Laser
strahl (14) des ersten Lasers (11) eine Wellenlänge zwischen
1064 nm und 355 nm und der Laserstrahl (24) des zweiten La
sers (21) eine Wellenlänge zwischen 532 nm und 266 nm auf
weist, wobei die Wellenlänge des zweiten Laserstrahls (24) in
jedem Fall gleich oder kleiner ist als die des ersten Laser
strahls (14).
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet, daß der erste
Laserstrahl eine Wellenlänge von 1064 nm und der zweite La
serstrahl eine Wellenlänge von 532 oder 355 nm aufweist.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß der erste
Laser (11) eine optische Abbildungseinheit (13) aufweist, die
eine größere Brennweite (15) erzeugt als die optische Abbil
dungseinheit (23) des zweiten Lasers (12).
5. Einrichtung zur Strukturierung von Leiterplatten (1) mit
groben Leiterstrukturen (31) und mit mindestens einem Bereich
(4) mit feinen Leiterstrukturen (41), welche folgende Merkma
le aufweist:
- a) eine Aufnahme (10) zur Positionierung einer Leiterplatte (1),
- b) einen ersten Laser (11) mit einer Ablenkoptik (12) und ei ner Abbildungseinheit (13) mit einer ersten Brennweite (15), die über der Leiterplattenoberfläche derart positio nierbar ist, daß sie eine erste Bearbeitungsfeldgröße (3) zu bestrahlen vermag,
- c) einen zweiten Laser (21) mit einer Ablenkoptik (22) und einer Abbildungseinheit (23) mit einer derartigen zweiten Brennweite (25), daß der Laser eine zweite Bearbeitungs feldgröße (4) zu bestrahlen vermag, wobei der zweite Laser (11) eine kleinere Wellenlänge als der erste Laser (12) aufweist und/oder wobei die zweite Brennweite (25) und die zweite Feldgröße (4) kleiner sind als die erste Brennweite (15) und die erste Feldgröße (3), und
- d) eine Steuerungseinrichtung (9), um mit dem ersten Laser (11) jeweils große Felder (3) der Leiterplatte (1) mit groben Leiterstrukturen (31) und mit dem zweiten Laser (12) kleinere Felder (4) der Leiterplatte mit feineren Leiterstrukturen (41) zu bestrahlen.
6. Einrichtung nach Anspruch 5,
dadurch gekennzeichnet, daß der erste
Laser eine Wellenlänge zwischen 1064 nm und 355 nm und der
zweite Laser (12) eine Wellenlänge zwischen 532 und 266 nm
aufweist, daß die erste Feldgröße zwischen 150 × 150 mm2 und
50 × 80 mm2 beträgt und die zweite Feldgröße zwischen 100 ×
100 mm2 und 25 × 25 mm2 beträgt.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10127357A DE10127357C1 (de) | 2001-06-06 | 2001-06-06 | Verfahren und Einrichtung zur Strukturierung von Leiterplatten |
US10/079,896 US6783688B2 (en) | 2001-06-06 | 2002-02-22 | Method and apparatus for structuring printed circuit boards |
TW091105155A TW520625B (en) | 2001-06-06 | 2002-03-19 | Method and device for patterning printed circuit boards |
PCT/DE2002/001750 WO2002100137A1 (de) | 2001-06-06 | 2002-05-15 | Verfahren und einrichtung zur strukturierung von leiterplatten |
JP2003501975A JP2004527923A (ja) | 2001-06-06 | 2002-05-15 | 導体路基板の構造化方法および構造化装置 |
CNA028113888A CN1513285A (zh) | 2001-06-06 | 2002-05-15 | 印制电路板的构造方法和装置 |
KR10-2003-7015842A KR20040014547A (ko) | 2001-06-06 | 2002-05-15 | 인쇄회로판을 구조화하기 위한 방법 및 장치 |
EP02740352A EP1393603A1 (de) | 2001-06-06 | 2002-05-15 | Verfahren und einrichtung zur strukturierung von leiterplatten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10127357A DE10127357C1 (de) | 2001-06-06 | 2001-06-06 | Verfahren und Einrichtung zur Strukturierung von Leiterplatten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10127357C1 true DE10127357C1 (de) | 2002-09-26 |
Family
ID=7687318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10127357A Expired - Fee Related DE10127357C1 (de) | 2001-06-06 | 2001-06-06 | Verfahren und Einrichtung zur Strukturierung von Leiterplatten |
Country Status (8)
Country | Link |
---|---|
US (1) | US6783688B2 (de) |
EP (1) | EP1393603A1 (de) |
JP (1) | JP2004527923A (de) |
KR (1) | KR20040014547A (de) |
CN (1) | CN1513285A (de) |
DE (1) | DE10127357C1 (de) |
TW (1) | TW520625B (de) |
WO (1) | WO2002100137A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW453139B (en) * | 1998-07-13 | 2001-09-01 | Siemens Ag | Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns |
JP4253280B2 (ja) * | 2003-12-05 | 2009-04-08 | 三井金属鉱業株式会社 | プリント配線基板の製造方法 |
TWI384925B (zh) * | 2009-03-17 | 2013-02-01 | Advanced Semiconductor Eng | 內埋式線路基板之結構及其製造方法 |
DE102010019406B4 (de) * | 2010-05-04 | 2012-06-21 | Lpkf Laser & Electronics Ag | Verfahren zum partiellen Lösen einer definierten Fläche einer leitfähigen Schicht |
CN106550545A (zh) * | 2016-12-08 | 2017-03-29 | 湖北第二师范学院 | 一种基于物联网的全自动pcb制板系统及方法 |
CN107846783B (zh) * | 2017-11-13 | 2020-05-12 | 上海安费诺永亿通讯电子有限公司 | 一种分布在绝缘体不同方位表面的金属线路制造方法 |
KR102147177B1 (ko) * | 2018-07-02 | 2020-08-25 | 유한회사 대구특수금속 | 레이저 식각을 이용한 투명기판 베이스 칼라 명판 제작방법 및 그 투명기판 베이스 칼라 명판 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0062300A2 (de) * | 1981-04-06 | 1982-10-13 | FRITZ WITTIG Herstellung gedruckter Schaltungen | Verfahren und Herstellung von Leiterplatten |
DE4131065A1 (de) * | 1991-08-27 | 1993-03-04 | Siemens Ag | Verfahren zur herstellung von leiterplatten |
DE19719700A1 (de) * | 1997-05-09 | 1998-11-12 | Siemens Ag | Verfahren zur Herstellung von Sacklöchern in einer Leiterplatte |
WO2000004750A1 (de) * | 1998-07-13 | 2000-01-27 | Siemens S.A. | Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60119790A (ja) * | 1983-12-01 | 1985-06-27 | 三菱電機株式会社 | ハイブリツドic基板の微細パタ−ン形成方法 |
JPH04168702A (ja) * | 1990-10-31 | 1992-06-16 | Kyocera Corp | 厚膜抵抗体の抵抗値調整方法 |
US5364493A (en) * | 1993-05-06 | 1994-11-15 | Litel Instruments | Apparatus and process for the production of fine line metal traces |
US5397433A (en) * | 1993-08-20 | 1995-03-14 | Vlsi Technology, Inc. | Method and apparatus for patterning a metal layer |
JP3153682B2 (ja) | 1993-08-26 | 2001-04-09 | 松下電工株式会社 | 回路板の製造方法 |
GB2286787A (en) | 1994-02-26 | 1995-08-30 | Oxford Lasers Ltd | Selective machining by dual wavelength laser |
US5989989A (en) * | 1996-05-31 | 1999-11-23 | Texas Instruments Incorporated | Die and cube reroute process |
US5895581A (en) * | 1997-04-03 | 1999-04-20 | J.G. Systems Inc. | Laser imaging of printed circuit patterns without using phototools |
WO2001038036A1 (de) | 1999-11-29 | 2001-05-31 | Siemens Production And Logistics Systems Ag | Verfahren und vorrichtung zum bearbeiten von substraten mittels laserstrahlen |
DE10106399C1 (de) * | 2001-02-12 | 2002-09-05 | Siemens Ag | Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen |
-
2001
- 2001-06-06 DE DE10127357A patent/DE10127357C1/de not_active Expired - Fee Related
-
2002
- 2002-02-22 US US10/079,896 patent/US6783688B2/en not_active Expired - Fee Related
- 2002-03-19 TW TW091105155A patent/TW520625B/zh active
- 2002-05-15 KR KR10-2003-7015842A patent/KR20040014547A/ko not_active Application Discontinuation
- 2002-05-15 EP EP02740352A patent/EP1393603A1/de not_active Withdrawn
- 2002-05-15 CN CNA028113888A patent/CN1513285A/zh active Pending
- 2002-05-15 WO PCT/DE2002/001750 patent/WO2002100137A1/de active Application Filing
- 2002-05-15 JP JP2003501975A patent/JP2004527923A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0062300A2 (de) * | 1981-04-06 | 1982-10-13 | FRITZ WITTIG Herstellung gedruckter Schaltungen | Verfahren und Herstellung von Leiterplatten |
DE4131065A1 (de) * | 1991-08-27 | 1993-03-04 | Siemens Ag | Verfahren zur herstellung von leiterplatten |
DE19719700A1 (de) * | 1997-05-09 | 1998-11-12 | Siemens Ag | Verfahren zur Herstellung von Sacklöchern in einer Leiterplatte |
WO2000004750A1 (de) * | 1998-07-13 | 2000-01-27 | Siemens S.A. | Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen |
Also Published As
Publication number | Publication date |
---|---|
US6783688B2 (en) | 2004-08-31 |
TW520625B (en) | 2003-02-11 |
KR20040014547A (ko) | 2004-02-14 |
US20030000916A1 (en) | 2003-01-02 |
EP1393603A1 (de) | 2004-03-03 |
WO2002100137A1 (de) | 2002-12-12 |
JP2004527923A (ja) | 2004-09-09 |
CN1513285A (zh) | 2004-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69728234T2 (de) | Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen | |
DE60038400T2 (de) | Laserverfahren zur Bearbeitung von Löchern nur in einer keramischen Grünfolie mit einem Trägerfilm | |
DE4417245A1 (de) | Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten | |
DE10312642A1 (de) | Halbleitereinrichtung und Herstellungsverfahren von Kontakthöcker auf Halbleiterchips | |
EP0175045A2 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
DE10307309B4 (de) | Vorrichtung und Verfahren zur Bearbeitung von elektrischen Schaltungssubstraten mittels Laser | |
DE19719700A1 (de) | Verfahren zur Herstellung von Sacklöchern in einer Leiterplatte | |
DE102004040068B4 (de) | Verfahren zum Laserbohren eines mehrschichtig aufgebauten Werkstücks | |
EP1169893B1 (de) | Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial | |
DE10127357C1 (de) | Verfahren und Einrichtung zur Strukturierung von Leiterplatten | |
DE4010899C2 (de) | ||
EP1097616B1 (de) | Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen | |
DE4103834A1 (de) | Verfahren zur herstellung von leiterplatten | |
DE60216182T2 (de) | Verfahren zur Herstellung einer gedruckten Leiterplatte | |
DE19929179A1 (de) | Flexible Leiterplatte mit beidseitigem Zugriff | |
DE4117938A1 (de) | Verfahren und vorrichtung zum perforieren einer leiterplatte | |
EP0931439B1 (de) | Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen | |
DE69931551T2 (de) | Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte | |
DE4437963C2 (de) | Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung | |
EP1360881B1 (de) | Verfahren zur herstellung von verdrahtungen mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen | |
EP1289354A1 (de) | Mehrlagenleiterplatte und Verfahren zum Herstellen von Löchern darin | |
WO1993005631A1 (de) | Leistungselektroniksubstrat und verfahren zu dessen herstellung | |
DE19538984C1 (de) | Laser-Bohrvorrichtung zur Erzeugung von Sacklöchern | |
DE69733801T2 (de) | Verfahren und herstellung erhöhter metallischer kontakte auf elektrischen schaltungen für permanente verbindungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SIEMENS AG, 80333 MUENCHEN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: HITACHI VIA MECHANICS,LTD., EBINA, KANAGAWA, JP |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: BEETZ & PARTNER PATENTANWAELTE, 80538 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |