WO1993005631A1 - Leistungselektroniksubstrat und verfahren zu dessen herstellung - Google Patents

Leistungselektroniksubstrat und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO1993005631A1
WO1993005631A1 PCT/DE1992/000691 DE9200691W WO9305631A1 WO 1993005631 A1 WO1993005631 A1 WO 1993005631A1 DE 9200691 W DE9200691 W DE 9200691W WO 9305631 A1 WO9305631 A1 WO 9305631A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal level
metal
metal plate
power electronics
insulation layer
Prior art date
Application number
PCT/DE1992/000691
Other languages
English (en)
French (fr)
Inventor
Guenther Krueger
Klaus Kuettner
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO1993005631A1 publication Critical patent/WO1993005631A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Definitions

  • the invention relates to a power electronics substrate according to the preamble of claim 1 and a method for its production according to the preamble of claim 8.
  • Known power electronics substrates have an aluminum plate serving as a base and heat sink, which are provided with a thin plastic layer serving as electrical insulation. This insulation layer is in turn laminated with a metal layer, for example with a copper foil. This method is known from printed circuit board technology.
  • the power electronics substrate is in principle one layer. Only the copper cladding is used to form conductor tracks which are electrically conductively connected to components which in turn are placed on the top of this metal cladding.
  • the power electronics substrates according to the invention have the advantage that they can be used in connection with complex circuits, since additional connecting lines can be produced between the connection points of the electronic components.
  • An embodiment of the power electronics substrate is particularly preferred in which a second signal level was created by applying a plastic layer laminated with a metal layer to the first signal level.
  • a copper foil is preferably used as the metal layer. Because of this design, numerous additional cross-connections can be created between the individual connection points, so that the circuit variety that can be implemented is significantly increased.
  • an exemplary embodiment of the power electronics substrate is preferred, which is characterized in that through openings are made in the power components in the first and / or second signal level up to the metal plate forming the base of the substrate can be brought in. These are attached directly to the metal plate so that an optimal heat transfer is guaranteed. Cooling elements to be provided on the upper side of the substrate can thus often be avoided and the circuit built up with the power electronics substrate can be made more compact overall.
  • An embodiment of the power electronics substrate is particularly preferred, which is characterized in that a plurality of signal planes lying one above the other are provided, of which only the uppermost serves to accommodate components.
  • the signal levels underneath are used for the forwarding of signals, and cross-connection can be established by appropriate plated-through holes.
  • Such a substrate can be used to build particularly compact circuits.
  • the method for producing power electronic substrates according to the invention has the advantage over the prior art that a very large variety of circuits can be implemented in a simple manner.
  • An embodiment of the method is particularly preferred in which lasers, preferably UV excimer lasers, are used to selectively remove the insulation layer.
  • lasers preferably UV excimer lasers
  • Such lasers enable media-free and contactless selective removal of plastics applied to metals.
  • the metal layers of the signal planes serve as a mask for the UV excimer laser processing of the substrate.
  • line structures can be worked out from the individual layers in a simple manner. The method can therefore be implemented inexpensively.
  • the invention is explained in more detail below with reference to the drawing.
  • the single figure shows a cross section through a multi-layer power electronics substrate with two signal levels.
  • the power electronics substrate 1 shown in the cross section has a metal plate serving as a base and heat sink, which is preferably made of aluminum.
  • first insulation layer 5 On the top of which individual conductor tracks 7, 9, 11 and 13 are indicated.
  • a via point 15 is provided which, starting from the top of the first insulation layer 5, creates an electrically conductive connection to the metal plate 3.
  • the individual conductor tracks 5 to 13, like the output conductor track 17 of the via location, are machined out of an originally continuous metal layer which is provided on the upper side of the first insulation layer 5.
  • Known methods can be used in the processing of the conductor tracks, in which the desired structure, for example in the photo process, can be applied to the top of the original metal layer and subsequently metal areas which are not desired can be removed in an etching process.
  • first insulation layer 5 Above the first insulation layer 5 and the associated conductor tracks 7 to 13 there is a second insulation layer 19, which also has some conductor tracks 21, 23, 25, 27 and 29 on its upper side.
  • the conductor tracks can be arranged as desired, as is also the case on the first insulation layer 5.
  • two vias are provided.
  • an electrically conductive connection to a conductor 7 on the first insulation layer 5 is created starting from a conductor 33 on the top of the second insulation layer 19.
  • a second via point 35 starting from an associated conductor track 37, an electrical connection overlapping the two insulation layers 5 and 19 to the metal plate 3 forming the base is created. 1, no conductor track of the first insulation layer 5 is connected to the metal layer of the two th insulation layer 19 connected.
  • an electrical connection of a conductor track on the second insulation layer 19 to be made both to a conductor track on the first insulation layer 5 and to the metal plate 3 with a through-contact point (not shown here).
  • the conductor tracks 21 to 29 produced on the surface of the second insulation layer 19 can likewise be produced in any manner. What has been said about the conductor tracks of the first insulation layer 5 applies accordingly.
  • Any electrical and electronic components 39 can be connected to the conductor tracks of the uppermost insulation layer.
  • a component in surface mounting technology (SMD) is shown here by way of example, which is in electrically conductive connection with the conductor tracks 23 and 25 of the second insulation layer 19.
  • a recess 41 is provided which extends through both insulation layers 5 and 19, the base of which is formed by the metal plate 3.
  • a power semiconductor 43 that is to say a semiconductor with high power dissipation, is applied here.
  • Connection pads 45 and 47 are provided on the surface of the power semiconductor 43 and are connected in an electrically conductive manner by bonding to conductor tracks on the second insulation layer 19.
  • the first electrical connection pad 45 is connected via a wire 49 to the conductor track 25 and the second connection pad 47 via a wire 51 to the conductor track 37 and thus electrically connected to the metal plate 3.
  • the power semiconductor substrate shown only by way of example in the figure can also have several superimposed insulation layers with associated conductor tracks, the individual conductor track layers forming so-called signal planes and the metal plate 3 a so-called ground layer.
  • the power semiconductor substrate can be constructed particularly compactly if all signal levels except the uppermost have only conductor tracks.
  • the components assigned to the power semiconductor are then arranged exclusively on the uppermost signal level, that is to say electrically connected to the conductor tracks provided there.
  • Numerous connection variants can be implemented by means of one or more interconnect levels or signal levels, it being possible to create a high degree of connections.
  • Through-holes which correspond to the opening 41 shown in the figure can also be provided in the case of power semiconductor substrates with more than two signal levels.
  • power semiconductors can be applied which are in direct thermal contact with the metal plate serving as a heat sink.
  • the power semiconductors can also have more than two have final pads that can be connected to conductor tracks of the most varied signal levels.
  • UV excimer lasers can preferably be used, which enable plastic and media-free removal of plastics.
  • This processing method enables economically advantageous production of multilayer structures.
  • the metal layers above the insulation layers to be processed can serve as a mask for the UV excimer laser treatment. That is to say, by removing the metal coating in the areas in which a through-contact or an opening is provided, the plastic layer serving as an insulation layer is exposed and thus accessible for the UV excimer laser treatment.
  • all that is then required is the metallic lining of the through holes in order to produce the electrical connection between the associated conductor tracks or the conductor tracks and the metallic base plate.
  • both components of the power electronics and components of the control electronics can be combined on a single signal level or on a substrate.
  • machining with the aid of a UV excimer laser enables high miniaturization, with bore diameters of less than 100 ⁇ m being feasible. Leave with such structures integrated circuits with large numbers of connections greater than 100 are used as unpackaged elements in bonding technology to save space.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Es wird ein Leistungselektroniksubstrat (1) mit einer eine Wärmesenke bildenden Metallplatte (3) und einer von dieser durch eine Isolationsschicht (5) getrennten Metallkaschierung (7 bis 13) vorgeschlagen, welche sich dadurch auszeichnet, daß eine elektrisch leitende Verbindung (15) zwischen der eine erste Signalebene bildenden Metallkaschierung und der eine ground- Lage bildenden Metallplatte (3) geschaffen wird. Vorzugsweise können mehrere aus Isolationsschichten (5, 19) mit zugehörigen Leiterbahnen (7 bis 13; 21 bis 29) bestehende Signalebenen über der die Basis bildenden Metallplatte (3) realisiert werden. Lediglich in der obersten Signalebene sind mit den zugehörigen Leiterbahnen elektronische Bauteile (39) verbunden. Die darunterliegenden Signalebenen dienen ausschließlich der Herstellung kreuzungsfreier elektrischer Verbindungen. Auf diese Weise lassen sich sehr kompakte Substrate auch mit komplexen Leiterbahnverläufen realisieren.

Description

Leistungselektroniksubstrat und Verfahren zu dessen Herstellung
Stand der Technik
Die Erfindung betrifft ein Leistungselektroniksub- strat, nach der Gattung des Anspruchs 1 sowie ein Verfahren zu dessen Herstellung gemäß Oberbegriff des Anspruchs 8.
Bekannte Leistungselektroniksubstrate weisen eine als Basis- und Wärmesenke dienende Aluminiumplatte auf, die mit einer als elektrische Isolation die¬ nenden dünnen Kunststoffschicht versehen sind. Diese Isolationsschicht ist ihrerseits mit einer Metallschicht, beispielsweise mit einer Kupferfo¬ lie, kaschiert. Dieses Verfahren ist aus der Lei¬ terplattentechnik bekannt. Das Leistungselektronik¬ substrat ist im Prinzip einlagig. Lediglich die Kupferkaschierung dient der Ausbildung von Leiter¬ bahnen, die mit Bauelementen elektrisch leitend verbunden werden, welche ihrerseits auf der Ober¬ seite dieser Metallkaschierung aufgesetzt werden. Vorteile der Erfindung
Die erfindungsgemäßen Leistungselektroniksubstrate haben demgegenüber den Vorteil, daß sie im Zusam¬ menhang mit komplexen Schaltungen verwendet werden können, da zusätzliche Verbindungsleitungen zwi¬ schen den Anschlußpunkten der elektronischen Bau¬ teile hergestellt werden können.
Dadurch, daß zwischen der Metallkaschierung und der die Basis bildenden Metallplatte eine die Kunst¬ stoffschicht durchgreifende Durchkontaktierung vor¬ gesehen ist, wird außer der ersten Signalebene in der Metallkaschierung eine zweite Ebene, eine soge¬ nannte ground-Lage geschaffen.
Besonders bevorzugt wird ein Ausführungsbeispiel des Leistungselektroniksubstrats, bei welchem eine zweite Signalebene dadurch geschaffen wurde, daß auf die erste Signalebene eine mit einer Metall- schicht kaschierte Kunststoffschicht aufgebracht wird. Vorzugsweise wird auch hier als Metallschicht eine Kupferfolie verwendet. Aufgrund dieser Aufbau- weise lassen sich zahlreiche zusätzliche Querver¬ bindungen zwischen den einzelnen Anschlußpunkten schaffen, so daß die realisierbare Schaltungsviel- falt wesentlich erhöht wird.
Überdies wird ein Ausführungsbeispiel des Lei¬ stungselektroniksubstrats bevorzugt, welches sich dadurch auszeichnet, daß in die erste und/oder zweite Signalebene bis zu der die Basis des Sub¬ strats bildenden Metallplatte durchgehende Öffnun¬ gen eingebracht werden, in die Leistungsbauelemente einbringbar sind. Diese werden unmittelbar auf der Metallplatte befestigt, daß ein optimaler Wär¬ meübergang gewährleistet ist. Damit lassen sich auf der Oberseite des Substrats vorzusehende Kühlele¬ mente häufig vermeiden und insgesamt die mit dem Leistungselektroniksubstrat aufgebaute Schaltung kompakter aufbauen.
Besonders bevorzugt wird eine Ausführungsform des Leistungselektroniksubstrats, welches dadurch ge¬ kennzeichnet ist, daß mehrere übereinanderliegende Signalebenen vorgesehen sind, von denen lediglich die oberste dazu dient, Bauelemente aufzunehmen. Die darunterliegenden Signalebenen dienen der Wei¬ terleitung von Signalen, wobei durch entsprechende Durchkontaktierungen kreuzungsfreie Verbindungen herstellbar sind. Ein derartiges Substrat kann zum Aufbau besonders kompakter Schaltungen verwendet werden.
Weitere Ausgestaltungen ergeben sich aus den übri¬ gen Ansprüchen.
Das Verfahren zur Herstellung von Leistungselektro- niksubstraten gemäß der Erfindung hat gegenüber dem Stand der Technik den Vorteil, daß auf einfache Weise eine sehr hohe Schaltungsvielfalt realisier¬ bar ist.
Besonders bevorzugt wird eine Ausführungsform des Verfahrens, bei welchem zum selektiven Abtragen der Isolationsschicht Laser, vorzugsweise UV-Excimerla- ser, eingesetzt werden. Derartige Laser ermöglichen ein edien- und berührungsloses selektives Abtragen von auf Metallen aufgebrachten Kunststoffen. Dabei dienen die Metallschichten der Signalebenen als Maskierung für die UV-Excimerlaser-Bearbeitung des Substrats. Mit Hilfe der Laser können auf einfache Weise LeitungsStrukturen aus den einzelnen Schich¬ ten herausgearbeitet werden. Das Verfahren ist da¬ her kostengünstig realisierbar.
Weitere Ausführungsformen des Herstellungsverfah¬ rens ergeben sich aus den übrigen Unteransprüchen.
Zeichnung
Die Erfindung wird im folgenden anhand der Zeich¬ nung näher erläutert. Die einzige Figur zeigt einen Querschnitt durch ein mehrlagiges Leistungselektro¬ niksubstrat mit zwei Signalebenen.
Beschreibung des Ausführungsbeispiels
Das in dem Querschnitt wiedergegebene Leistungs- elektroniksubstrat 1 weist eine als Basis- und Wär¬ mesenke dienende Metallplatte auf, die vorzugsweise aus Aluminium hergestellt ist.
über der Metallplatte 3 befindet sich eine erste Isolationsschicht 5, auf deren Oberseite einzelne Leiterbahnen 7, 9, 11 und 13 angedeutet sind. Zu¬ sätzlich ist eine Durchkontaktierungsstelle 15 vor¬ gesehen, die, ausgehend von der Oberseite der er¬ sten Isolationsschicht 5 eine elektrisch leitende Verbindung zur Metallplatte 3 schafft. Die einzelnen Leiterbahnen 5 bis 13 werden, ebenso, wie die Ausgangsleiterbahn 17 der Durchkontaktie- rungsstelle aus einer ursprünglich durchgehenden Metallschicht herausgearbeitet, die auf der Ober¬ seite der ersten Isolationsschicht 5 vorgesehen ist. Bei der Herausarbeitung der Leiterbahnen kön¬ nen bekannte Verfahren eingesetzt werden, bei wel¬ chen die gewünschte Struktur, beispielsweise im Fo¬ toverfahren, auf der Oberseite der ursprünglichen Metallschicht aufgebracht und anschließend in einem Ätzverfahren nicht gewünschte Metallbereiche abge¬ tragen werden können.
Über der ersten Isolationsschicht 5 und den zugehö¬ rigen Leiterbahnen 7 bis 13 befindet sich eine zweite Isolationsschicht 19, die auf ihrer Ober¬ seite ebenfalls einige Leiterbahnen 21, 23, 25, 27 und 29 aufweist. Die Anordnung der Leiterbahnen kann beliebig erfolgen, wie dies auch auf der er¬ sten Isolationsschicht 5 der Fall ist.
Zusätzlich zu den Leiterbahnen sind zwei Durchkon- taktierungen vorgesehen. Bei einer ersten Durchkon- taktierung 31 wird ausgehend von einer Leiterbahn 33 auf der Oberseite der zweiten Isolationsschicht 19 eine elektrisch leitende Verbindung zu einer Leiterbahn 7 auf der ersten Isolationsschicht 5 ge¬ schaffen. Bei einer zweiten Durchkontaktierungs- stelle 35 wird ausgehend von einer zugehörigen Lei¬ terbahn 37 eine die beiden Isolationsschichten 5 und 19 übergreifende elektrische Verbindung zu der die Basis bildenden Metallplatte 3 geschaffen. Da¬ bei wird gemäß Figur 1 keine Leiterbahn der ersten Isolationsschicht 5 mit der Metallschicht der zwei- ten Isolationsschicht 19 verbunden. Es ist jedoch auch sehr wohl denkbar, daß mit einer -hier nicht eingezeichneten- Durchkontaktierungsstelle eine elektrische Verbindung einer Leiterbahn auf der zweiten Isolationsschicht 19 sowohl zu einer Lei¬ terbahn auf der ersten Isolationsschicht 5 als auch zur Metallplatte 3 geschaffen wird.
Die auf der Oberfläche der zweiten Isolations¬ schicht 19 hergestellten Leiterbahnen 21 bis 29 können ebenfalls auf beliebige Weise hergestellt werden. Es gilt hier das zu den Leiterbahnen der ersten Isolationsschicht 5 Gesagte entsprechend.
Mit den Leiterbahnen der obersten Isolationsschicht können beliebige elektrische und elektronische Bau¬ teile 39 verbunden werden. Es ist hier lediglich beispielhaft ein Bauteil in Oberflächenmontagetech- nik (SMD) eingezeichnet, welches in elektrisch lei¬ tender Verbindung mit den Leiterbahnen 23 und 25 der zweiten Isolationsschicht 19 steht.
Bei dem in der Figur dargestellten Ausführungsbei- spiel ist eine beide Isolationsschichten 5 und 19 durchgreifende Ausnehmung 41 vorgesehen, deren Ba¬ sis durch die Metallplatte 3 gebildet wird. Auf diese ist hier ein Leistungshalbleiter 43, also ein Halbleiter mit hoher Verlustleistung , aufgebracht. Auf der Oberfläche des Leistungshalbleiters 43 sind Anschlußpads 45 und 47 vorgesehen, die durch Bonden mit Leiterbahnen auf der zweiten Isolationsschicht 19 elektrisch leitend verbunden sind. Dabei ist der erste elektrische Anschlußpad 45 über einen Draht 49 mit der Leiterbahn 25 und der zweite Anschlußpad 47 über einen Draht 51 mit der Leiterbahn 37 und damit mit der Metallplatte 3 elektrisch leitend verbunden.
Es ist selbstverständlich möglich, mehrere derarti¬ ger Leistungshalbleiter vorzusehen.
Das in der Figur lediglich beispielhaft darge¬ stellte Leistungshalbleitersubstrat kann auch meh¬ rere übereinanderliegende Isolationsschichten mit zugehörigen Leiterbahnen aufweisen, wobei die ein¬ zelnen Leiterbahnschichten sogenannte Signalebenen bilden und die Metallplatte 3 eine sogenannte ground-Lage.
Besonders kompakt läßt sich das Leistungshalblei¬ tersubstrat aufbauen, wenn alle Signalebenen außer der obersten lediglich Leiterbahnen aufweisen. Die dem Leistungshalbleiter zugeordneten Bauelemente sind dann ausschließlich auf der obersten Signal¬ ebene angeordnet, das heißt, mit den dort vorgese¬ hen Leiterbahnen elektrisch leitend verbunden. Durch eine oder mehrere Leiterbahnebenen be¬ ziehungsweise Signalebenen können zahlreiche Ver¬ bindungsvarianten realisiert werden, wobei ein ho¬ her Grad von Verknüpfungen geschaffen werden kann.
Auch bei Leistungshalbleitersubstraten mit mehr als zwei Signalebenen können durchgehende Öffnungen vorgesehen werden, die der in der Figur gezeigten Öffnung 41 entsprechen. Auf den Grund dieser Öff¬ nungen können Leistungshalbleiter aufgebracht wer¬ den, die in unmittelbarem Wärmeleit-Kontakt mit der als Wärmesenke dienenden Metallplatte stehen. Die Leistungshalbleiter können auch mehr als zwei An- schlußpads aufweisen, die mit Leiterbahnen der ver¬ schiedensten Signalebenen verbunden werden können.
Bei der Bearbeitung der einzelnen Signalebenen las¬ sen sich vorzugsweise UV-Excimerlaser einsetzen, die eine medien- und berührungslose Abtragung von Kunststoffen ermöglichen. Mit dieser Bearbeitungε- methode läßt sich eine wirtschaftlich günstige Her¬ stellung von Mehrlagenstrukturen realisieren. Dabei können die Metallschichten oberhalb der zu bearbei¬ tenden Isolationsschichten als Maskierung für die UV-Excimerlaser-Behandlung dienen. Das heißt, durch Abtragung der Metallbeschichtung in den Bereichen, in denen eine Durchkontaktierung oder eine Öffnung vorgesehen ist, wird die als Isolationsschicht die¬ nende Kunststoffschicht freigelegt und damit für die UV-Excimerlaser-Behandlung zugänglich. Bei der Herstellung von Durchgangskontaktierungen bedarf es anschließend lediglich der metallischen Auskleidung der Durchgangslöcher, um die elektrischen Verbin¬ dung zwischen den zugehörigen Leiterbahnen bezie¬ hungsweise den Leiterbahnen und der metallischen Grundplatte herzustellen.
Besonders vorteilhaft ist es, daß bei einem Lei- stungshalbleitersubstrat der hier beschriebenen Art sowohl Bauteile der Leistungselektronik als auch Bauteile der Steuerelektronik auf einer einzigen Signalebene beziehungsweise auf einem Substrat kom¬ biniert werden können. Zusätzlich ist festzuhalten, daß durch die Bearbeitung mit Hilfe eines UV-Exci¬ merlaser eine hohe Miniaturisierung möglich ist, wobei Bohrungsdurchmesser von weniger als 100 μm realisierbar sind. Mit derartigen Strukturen lassen sich integrierte Schaltkreise mit hohen Anschlu߬ zahlen von größer als 100 als unverpackte Elemente in Bond-Technik platzsparend einsetzen.
Insbesondere aufgrund der hier angesprochenen Mi¬ niaturisierung ist es besonders wünschenswert, eine hohe Anzahl von Über- beziehungsweise Unterkreuzun¬ gen realisieren zu können. Dies ist ohne weiteres dadurch möglich, daß eine Vielzahl von Signalebenen bei einem derartigen Leistungselektroniksubstrat verwirklicht werden kann.

Claims

Ansprüche
1. Leistungselektroniksubstrat mit einer eine Wärmesenk bildenden Metallplatte und einer von dieser durch eine Isolationsschicht getrennten Me¬ tallkaschierung, gekennzeichnet durch mindestens eine elektrisch leitende Verbindung (15) zwischen der eine erste Signalebene bildenden Metallkaschie¬ rung und der eine ground-Lage bildenden Metall¬ platte (3) .
2. Leistungselektroniksubstrat nach Anspruch 1, dadurch gekennzeichnet, daß eine zweite Signalebene durch eine auf die erste Signalebene aufgebrachte mit einer Metallschicht kaschierte Isolations¬ schicht (19) vorgesehen ist, die vorzugsweise aus Kunststoff besteht.
3. Leistungselektroniksubstrat nach Anspruch 1 oder 2, gekennzeichnet durch mindestens eine elek¬ trisch leitende Verbindung (35) der zweiten Signal¬ ebene mit der ersten Signalebene und/oder der Me¬ tallplatte (3) .
4. Leistungselektroniksubstrat nach einem der vorhergehenden Ansprüche, gekennzeichnet durch in die erste Signalebene und/oder in die zweite Si¬ gnalebene eingebrachte, bis zur Metallplatte (3) durchgehende Öffnungen (41) , in denen Lei¬ stungsbauelemente (43) unmittelbar auf der Metall¬ platte (3) montierbar sind.
5. Leistungselektroniksubstrat nach einem der vorhergehenden Ansprüche, gekennzeichnet durch mehr als zwei Signalebenen.
6. Leistungselektroniksubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß lediglich in der obersten Signalebene Bauele¬ mente (39) angeordnet sind, während in der/den dar¬ unterliegenden Signalebene(n) lediglich Leiterbah¬ nen vorgesehen sind.
7. Leistungselektroniksubstrat nach Anspruch 6,- dadurch gekennzeichnet, daß als Bauelemente Lei¬ stungselektronik-, Steuerelektronik-Bauteile und auch eine Kombination dieser Bauteile verwendbar sind.
8. Verfahren zur Herstellung von Leistungselek- troniksubstraten, insbesondere nach einem der An¬ sprüche 1 bis 7, die eine Metallplatte als Basis, eine auf dieser aufgebrachte Isolationsschicht so¬ wie eine auf die Isolationsschicht aufgebrachte Me¬ tallkaschierung aufweisen, dadurch gekennzeichnet, daß zur Bildung einer ersten Signalebene und einer ersten ground-Lage eine elektrisch leitende Verbin¬ dung zwischen der Metallkaschierung und der die Ba¬ sis bildenden Metallplatte hergestellt wird.
9. Verfahren nach Anspruch 8, dadurch gekenn¬ zeichnet, daß zur Bildung einer zweiten Signalebene auf die erste Signalebene eine zusätzliche Isolati¬ onsschicht, vorzugsweise aus Kunststoff, aufge¬ bracht und diese mit einer Metallkaschierung verse¬ hen wird.
10. Verfahren nach Anspruch 9, dadurch gekenn¬ zeichnet, daß elektrisch leitende Verbindungen von der zweiten Signalebene zur ersten Signalebene und/oder zu der die Basis bildenden Metallplatte hergestellt werden.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß in der unmittelbar auf die Basis folgenden ersten Signalebene ausschlie߬ lich Leiterbahnen hergestellt und in der obersten Signalebene, der zweiten Signalebene, Schaltungs¬ elemente angeordnet werden.
12. Verfahren nach Anspruch 11, dadurch gekenn¬ zeichnet, daß mehr als zwei Signalebenen herge¬ stellt werden, daß in der obersten Signalebene Schaltungselemente und daß in den darunterliegenden Signalebenen ausschließlich Leiterbahnen vorgesehen werden.
13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß die oberste Signalebene durch Aufkaschieren einer mit Metall, vorzugsweise Kupfer, belegten Isolationsschicht, vorzugsweise aus Kunststoff, hergestellt wird.
14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß zum selektiven Abtragen der Isolationsschicht Laser, vorzugsweise UV-Exci- merlaser, eingesetzt werden.
15. Verfahren nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, daß von mindestens einer Signalebene aus bis zu der die Basis bildenden Me¬ tallplatte reichende Öffnungen vorgesehen werden.
PCT/DE1992/000691 1991-09-07 1992-08-18 Leistungselektroniksubstrat und verfahren zu dessen herstellung WO1993005631A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4129835A DE4129835A1 (de) 1991-09-07 1991-09-07 Leistungselektroniksubstrat und verfahren zu dessen herstellung
DEP4129835.7 1991-09-07

Publications (1)

Publication Number Publication Date
WO1993005631A1 true WO1993005631A1 (de) 1993-03-18

Family

ID=6440135

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1992/000691 WO1993005631A1 (de) 1991-09-07 1992-08-18 Leistungselektroniksubstrat und verfahren zu dessen herstellung

Country Status (2)

Country Link
DE (1) DE4129835A1 (de)
WO (1) WO1993005631A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310479B1 (ko) * 1997-06-30 2001-11-30 이마이 기요스케 솔리드-스테이트 릴레이

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19542943C2 (de) * 1995-11-17 2001-03-08 Daimler Chrysler Ag Verfahren zur Herstellung eines mikroelektronischen Bauteils mit einer mehrlagigen Komposit-Struktur
JP3395621B2 (ja) 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
DE10230712B4 (de) * 2002-07-08 2006-03-23 Siemens Ag Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
DE102005053974B3 (de) * 2005-11-11 2007-03-01 Siemens Ag Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer elektronischen Schaltungsanordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0052738A1 (de) * 1980-11-25 1982-06-02 Contraves Ag Leiterplatte
US4355199A (en) * 1975-10-10 1982-10-19 Luc Penelope Jane Vesey Conductive connections
WO1983003943A1 (en) * 1982-05-03 1983-11-10 Motorola, Inc. Improved bonding means and methods for polymer coated devices
EP0399161A2 (de) * 1989-04-17 1990-11-28 International Business Machines Corporation Mehrschichtleiterplattenstruktur
EP0415336A2 (de) * 1989-08-31 1991-03-06 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung eines Substrates für Dickschichtschaltkreise

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355199A (en) * 1975-10-10 1982-10-19 Luc Penelope Jane Vesey Conductive connections
EP0052738A1 (de) * 1980-11-25 1982-06-02 Contraves Ag Leiterplatte
WO1983003943A1 (en) * 1982-05-03 1983-11-10 Motorola, Inc. Improved bonding means and methods for polymer coated devices
EP0399161A2 (de) * 1989-04-17 1990-11-28 International Business Machines Corporation Mehrschichtleiterplattenstruktur
EP0415336A2 (de) * 1989-08-31 1991-03-06 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung eines Substrates für Dickschichtschaltkreise

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310479B1 (ko) * 1997-06-30 2001-11-30 이마이 기요스케 솔리드-스테이트 릴레이

Also Published As

Publication number Publication date
DE4129835A1 (de) 1993-03-11

Similar Documents

Publication Publication Date Title
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE60131934T2 (de) Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung
DE69120198T2 (de) Mehrschichtige, gedruckte Leiterplatte und Verfahren zu ihrer Herstellung
DE2911620C2 (de) Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten
DE69024704T2 (de) Verfahren zur Herstellung einer mehrschichtigen Zwischenverbindungs-Leiterplattenanordnung unter Anwendung der Dünnfilmtechnik
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
EP2724597B1 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE1933547A1 (de) Anschlussvorrichtung fuer Halbleiterelemente
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
EP0920055A2 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
EP1356518B1 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
DE3874877T2 (de) Modulare hybride mikroelektronische struktur mit hoher integrationsdichte.
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE4140010A1 (de) Leiterplatte und verfahren zu ihrer herstellung
DE69630169T2 (de) Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE4134172A1 (de) Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung
DE19516547A1 (de) Leiterplatte mit elektrisch leitender Schicht und Verfahren zur Herstellung einer Leiterplatte
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
EP0167732B1 (de) Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung
DE69005225T2 (de) Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung.
EP0451541A1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
WO1993005631A1 (de) Leistungselektroniksubstrat und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL SE

122 Ep: pct application non-entry in european phase