JP2004527923A - 導体路基板の構造化方法および構造化装置 - Google Patents

導体路基板の構造化方法および構造化装置 Download PDF

Info

Publication number
JP2004527923A
JP2004527923A JP2003501975A JP2003501975A JP2004527923A JP 2004527923 A JP2004527923 A JP 2004527923A JP 2003501975 A JP2003501975 A JP 2003501975A JP 2003501975 A JP2003501975 A JP 2003501975A JP 2004527923 A JP2004527923 A JP 2004527923A
Authority
JP
Japan
Prior art keywords
laser
wavelength
laser beam
conductor track
field size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003501975A
Other languages
English (en)
Inventor
ド シュトゥール フーベルト
マルセル ヘールマン
エディー レランツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2004527923A publication Critical patent/JP2004527923A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • H05K2203/108Using a plurality of lasers or laser light with a plurality of wavelengths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本発明の方法により、粗い導体路構造(31)のために設けられた、導体路基板(1)の領域も、導体路基板(1)の微細な導体路構造(41)のために設けられた領域もそれぞれレーザ処理により構造化される。ここでは2つの領域(3,4)がまず連続した金属層によりコーティングされ、エッチングレジストにより覆われる。粗い導体路構造は比較的波長の大きなレーザビーム(14)により、不要の金属表面を露出することによって設定される。さらに微細な導体路構造はエッチングレジストを比較的波長の小さなレーザビーム(24)により処理することで成形される。その後、共通のエッチングプロセスで露出された金属層のすべてがエッチング除去され、残ったエッチングレジストにより覆われた粗い導体路構造と微細な導体路構造だけが残る。残りのエッチングレジストを除去することにより形成された導体路の表面が露出される。

Description

【技術分野】
【0001】
本発明は、粗い導体路構造と、微細な導体路構造を備える少なくとも1つの領域とを有する導体路基板の構造化方法並びに構造化装置に関する。ここでは電気的に絶縁された基板上に金属層が取り付けられており、この金属層から部分的エッチングにより書状の導体路構造が作製される。
【背景技術】
【0002】
EP0062300A2からすでに導体路基板の作製方法が公知である。この方法では金属層の全面に取り付けられた金属エッチングレジストがレーザビームにより選択的に、導体路構造に相応しない領域で再び除去され、その後、導体路構造がこのようにして作製された金属層のエッチングにより形成される。
【0003】
DE4131065A1からさらに導体路基板の作製方法が公知である。この方法では基板に金属層と金属または有機エッチングレジスト層とが順次取り付けられ、これに続いてエッチングレジスト層がレーザビームにより、後で導体路パターンに直接隣接する領域で除去され、これにより露出した金属層がエッチング除去され、導体路パターンと、エッチングトレンチによりこれから絶縁された金属層の島領域が基板上に残される。レーザビームによる構造化は迅速に行われる。なぜならエッチングレジスト層の除去すべき領域が僅かな幅しか有する必要がなく、2つの導体路間では大きな面積を残すからである。
【0004】
WO00/04750A1にはさらに、粗い導体路構造と微細な導体路構造を作製するための方法が記載されている。この方法では、粗い導体路構造の領域にエッチングレジストがフォトリソグラフにより構造化され、微細な導体路構造の領域ではエッチングレジストがレーザビームにより構造化される。このように異なる形式で構造化されたエッチングレジスト層は次に公知のようにエッチングされる。なるほどそこには異なる構造化方法に対して同じエッチングレジストにより作業し、粗い構造体も微細な構造体も1つの作業工程でエッチングすることが記載されているが、これは最適の作業工程ではない。なぜなら通常レーザ構造化に使用される金属エッチングレジスト(例えば錫)はフォトリソグラフ方に対しては適しないからである。
【0005】
本発明の課題は、導体路基板に粗い導体路構造と微細な導体路構造とをできるだけ簡単かつ経済的に構造化することのできる方法および装置を提供することである。本発明によればこの課題は次の方法ステップにより解決される。
a)電気的に絶縁された基板に金属層を取り付けるステップ、
b)金属層にエッチングレジスト層を取り付けるステップ、
c)エッチングレジスト層(61)を第1のレーザビーム(14)により部分的に切削することによって、所定の粗い導体路構造(31)の輪郭(62)を露出させるステップ、
ここで前記第1のレーザビーム(14)は所定の第1の波長と、第1の結像ユニット(13)により設定された第1の処理フィールドサイズ(3)を有し、
d)エッチングレジスト層(61)を第2のレーザビーム(24)により部分的に切削することによって、微細な導体路構造の輪郭(63)を露出させるステップ、
ここで前記第2のレーザビーム(24)は所定の第2の波長と、第2の結像ユニット(23)により設定された第2の処理フィールドサイズ(4)を有し、
前記第2の波長は前記第1の波長よりも小さく、および/または第2のフィールドサイズ(4)は第1のフィールドサイズ(3)よりも小さく、
e)露出された金属領域(62,67)をエッチングすることにより粗い導体路構造(31)と微細な導体路構造(41)とを同時に作製するステップ、
f)残ったエッチングレジスト層を切削することによって、導体路構造の表面を露出させるステップ。
【0006】
従って本発明では、粗い導体路構造も微細な導体路構造も同じ方法ステップで、すなわちエッチングレジスト層の構造化と、引き続くエッチングにより形成される。しかし異なるレーザを選択することにより異なる導体路構造と相応に異なる絶縁間隔が顧慮され、それぞれの構造に対して最適の処理速度が達成される。ここで本発明では、波長と焦点距離の小さなレーザビームは小さな作業フィールドにおいて微細な構造を正確に形成することができるが、比較的広い構造を比較的大きな処理フィールドで経済的に作業するには緩慢すぎ、一方、長い波長の有し、大きな焦点距離に調整されたレーザビームは比較的に広い構造を大きな処理フィールドで非常に高い速度で処理できるという事実が利用される。本発明の方法の有利な構成では、粗い導体路構造を処理するために第1のレーザは1064nmから355nmの間の波長、有利には1064nmの波長を有し、第2のレーザは532nmから266nmの間の波長、有利には532nmまたは355nmを有する。ここで第1レーザの波長はいずれにしろ第2レーザの波長よりも大きい。さらに本発明の方法の有利な構成では、第1レーザのビームは第2レーザのビームよりも大きな焦点距離を介してフォーカシングされる。これにより第1レーザは第2レーザよりも大きな処理面積を走査する。
【0007】
粗い導体路構造と、少なくとも微細な導体路構造の領域とを有する導体路基板を構造化する本発明の装置は次の特徴を有する:
a)導体路基板を位置決めするための収容部、
b)偏向光学系と第1焦点距離の結像ユニットとを有する第1のレーザ、該第1のレーザは導体路基板表面に、第1の処理フィールドサイズを照射できるように位置決めされ、
c)偏向光学系と第2焦点距離の結像ユニットとを有する第2のレーザ、該第2のレーザは第2処理フィールドサイズを照射でき、第2のレーザの波長は第1のレーザの波長よりも大きく、および/または第2の焦点距離並びに第2のフィールドサイズは第1の焦点距離並びに第1のフィールドサイズよりも小さく、
d)第1のレーザにより粗い導体路構造の導体路基板の大きなフィールドを、第2のレーザにより微細な導体路構造の導体路基板の小さなフィールドをそれぞれ照射する制御装置。
【0008】
本発明を以下、図面に基づき詳細に説明する。
図1は、本発明の方法に対する2つのレーザの構成を示す概略図。
図2は、粗い導体路構造と微細な導体路構造とを有する導体路基板の概略的平面図である。
図3から図6は、導体路基板の断面を、個々の方法ステップ段階で示す。
図7は、図6の導体路構造の平面図である。
図8は、種々のレーザにより種々の層厚および種々のフィールドサイズに依存して達成可能な導体路構造間の絶縁トレンチ並びに処理速度を示す線図である。
【0009】
図1には概略的に本発明の方法を実施するのに適した構成が示されている。導体路基板1は、x方向とy方向に走行可能なテーブル10の上の処理面に置かれている。導体路基板1の上には2つのレーザ、すなわち第1のレーザ11と第2のレーザ21が配置されている。第1のレーザ11は偏向光学系12とレンズ装置13を介して第1のレーザビーム14は形成する。この第1のレーザビームは導体路基板1の面にフォーカシングされ、比較的大きな第1の焦点距離により、比較的大きな第1の処理フィールド3を走査することができる。第2のレーザ21はその偏向光学系22とレンズ装置23を介して第2のレーザビーム24を形成する。第2のレーザビームは比較的小さな焦点距離25により比較的小さな処理フィールド4を走査することができる。2つのレーザ11と21は異なる波長を有する。例えばレーザ11は波長1024nmのネオジムYAGレーザであり、レーザ21は波長532nmまたは355nmのネオジム・バナジン酸塩レーザとすることができる。2つのレーザ11と21およびテーブルは両方とも中央制御ユニット9により制御される。
【0010】
図2は、粗い導体路構造を有する大きな処理フィールド3、並びに処理フィールド3内に配置された微細な導体路構造41を有する小さな処理フィールド4を示す。本発明によれば粗い構造体31も微細な構造体41も本発明の方法により2つのレーザ11と21によって得られる。
【0011】
個々の方法ステップが図3から図6に示されている。これらの図は導体路基板1の断面図であり、この導体路基板は例えば上下に重なった2つの導電層5と6を有する。これらの導電層は誘電層7により相互に分離されている。図3から分るように、内部層5はすでに構造化されており、外側導電層6は孔部ないし切欠部8を介して誘電層内7で部分的に内部導電層5と接続されている。
【0012】
導電層6の構造化のために処理フィールド3の領域にも処理フィールド4の領域にもエッチングレジスト層61が取り付けられる。このエッチングレジスト層は例えば錫からなる。次に所望の粗い導体路構造3の領域で、第1のレーザ11のレーザビーム14によりエッチングレジスト層61が、導電性面ないし導体路が発生すべきでない個所、すなわち絶縁状態が所望される個所で切削される。これにより領域62が図4に示すように露出される。その後、第2のレーザ2のレーザビーム24により、第2の処理フィールド4の選択された絶縁領域が部分的に照射され、微細な導体路構造に対しては所望されない金属層6の領域が露出される。このようにして形成された切欠部63により図5の構造体が発生する。
【0013】
その後、導体路基板全体がエッチングされ、これにより領域62と63の下に露出された金属層6の領域がエッチング除去される。そして図6のように粗い導体路構造31と微細な導体路構造41を有する構造体が発生する。
【0014】
図7の平面図では、粗い導体路構造の縮尺と微細な導体路構造と縮尺が異なる。粗い導体路構造は100μmのオーダーの導体路幅を有し、微細な導体路構造は50μmのオーダーの導体路幅と相応の間隔を有する。2つの領域間の境界は約75μmである。
【0015】
粗い構造体と微細な構造体に対するそれぞれのレーザの選択は図8の線図に基づいて行われる。そこには導体路間でどの程度の最小間隔がそれぞれのレーザを用いた処理とエッチングにより発生するかが示されており、このトレンチ幅は必然的なアンダーエッチングのため銅層の厚さにも依存する。各レーザタイプごとに付加的に、焦点距離(この焦点距離に処理フィールドのフィールドサイズが依存する)の調整がどの程度トレンチ幅に作用するかも示されている。これによれば波長1064nmの赤外線レーザと7μmの銅層を使用すると、引き続くエッチングにより約28μmのトレンチ幅が得られ、同じレーザを使用しても銅層が20μmであれば50μmのトレンチ幅が得られる。これらは共に焦点距離が25×25mmのフィールドサイズに調整されたレーザを使用する場合である。同じレーザを150×150mmのフィールドサイズに調整すれば、導体路間でエッチングされたトレンチの幅は少なくとも100から120μmに銅層の厚さに応じて拡大する。後者の調整の場合、格段に高い処理速度が得られる。これは実線と線図の右側の速度スケールにより示されている。比較的波長の短い532nmないし355nmのレーザにより、所望の微細構造に対する相応に比較的小さなトレンチ幅が得られる。しかし処理速度も低下する。これは破線および一点鎖線により示されている。
【図面の簡単な説明】
【0016】
【図1】本発明の方法に対する2つのレーザの構成を示す概略図。
【図2】粗い導体路構造と微細な導体路構造とを有する導体路基板の概略的平面図である。
【図3】導体路基板の断面を、個々の方法ステップ段階で示す。
【図4】導体路基板の断面を、個々の方法ステップ段階で示す。
【図5】導体路基板の断面を、個々の方法ステップ段階で示す。
【図6】導体路基板の断面を、個々の方法ステップ段階で示す。
【図7】図6の導体路構造の平面図である。
【図8】種々のレーザにより種々の層厚および種々のフィールドサイズに依存して達成可能な導体路構造間の絶縁トレンチ並びに処理速度を示す線図である。

Claims (6)

  1. 粗い導体路構造(31)と微細な導体路構造(41)とを有する導体路基板の構造化方法において、
    a)電気的に絶縁された基板(7)に金属層(6)を取り付けるステップ、
    b)該金属層(6)にエッチングレジスト層(61)を取り付けるステップ、
    c)該エッチングレジスト層(61)を第1のレーザビーム(14)により部分的に切削することによって、所定の粗い導体路構造(31)の輪郭(62)を露出させるステップ、
    ここで前記第1のレーザビーム(14)は所定の第1の波長と、第1の結像ユニット(13)により設定された第1の処理フィールドサイズ(3)を有し、
    d)前記エッチングレジスト層(61)を第2のレーザビーム(24)により部分的に切削することによって、微細な導体路構造の輪郭(63)を露出させるステップ、
    ここで前記第2のレーザビーム(24)は所定の第2の波長と、第2の結像ユニット(23)により設定された第2の処理フィールドサイズ(4)を有し、
    前記第2の波長は前記第1の波長よりも小さく、および/または第2のフィールドサイズ(4)は第1のフィールドサイズ(3)よりも小さく、
    e)露出された金属領域(62,67)をエッチングすることにより粗い導体路構造(31)と微細な導体路構造(41)とを同時に作製するステップ、
    f)残ったエッチングレジスト層を切削することによって、導体路構造の表面を露出させるステップ、
    を有することを特徴とする構造化方法。
  2. 第1のレーザ(11)のレーザビーム(14)は1064nmから355nmの間の波長を有し、第2のレーザ(21)のレーザビーム(24)は532nmから266nmの間の波長を有し、
    第2のレーザビーム(24)の波長はいずれにしろ第1のレーザビーム(14)の波長に等しいか、またはそれより小さい、請求項1記載の方法。
  3. 第1のレーザビームは1064nmの波長を有し、第2のレーザビームは532nmまたは355nmの波長を有する、請求項2記載の方法。
  4. 第1のレーザ(11)は光学的結像ユニット(13)を有し、該光学的結像ユニットは第2のレーザ(12)の光学的結像ユニット(23)よりも大きな焦点距離(15)を形成する、請求項1から3までのいずれか1項記載の方法。
  5. 粗い導体路構造(31)と、微細な導体路構造(41)の少なくとも1つの領域とを有する導体路基板(1)の構造化装置において、
    a)導体路基板(1)を位置決めするための収容部(10)、
    b)偏向光学系(12)と第1の焦点距離の結像ユニット(13)とを有する第1のレーザ(11)、
    該第1のレーザは導体路基板表面に、第1の処理フィールドサイズ(3)を照射できるように位置決めされ、
    c)偏向光学系(22)と第2の焦点距離の結像ユニット(23)とを有する第2のレーザ(21)、
    該第2のレーザは第2の処理フィールドサイズ(4)を照射でき、第2のレーザ(21)の波長は第1のレーザ(11)の波長よりも大きく、および/または第2の焦点距離(25)並びに第2のフィールドサイズ(4)は第1の焦点距離(15)並びに第1のフィールドサイズ(3)よりも小さく、
    d)第1のレーザ(11)により粗い導体路構造(31)の導体路基板(1)の大きなフィールド(3)を、第2のレーザ(12)により微細な導体路構造(41)の導体路基板の小さなフィールド(4)をそれぞれ照射する制御装置(9)、
    を有することを特徴とする構造化装置。
  6. 第1のレーザは1064nmから355nmの間の波長を有し、第2のレーザ(12)は532nmから266nmの間の波長を有し、
    第1のフィールドサイズは150×150mmから50×80mmの間であり、第2のフィールドサイズは100×100mmから25×25mmの間である、請求項5記載の装置。
JP2003501975A 2001-06-06 2002-05-15 導体路基板の構造化方法および構造化装置 Withdrawn JP2004527923A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10127357A DE10127357C1 (de) 2001-06-06 2001-06-06 Verfahren und Einrichtung zur Strukturierung von Leiterplatten
PCT/DE2002/001750 WO2002100137A1 (de) 2001-06-06 2002-05-15 Verfahren und einrichtung zur strukturierung von leiterplatten

Publications (1)

Publication Number Publication Date
JP2004527923A true JP2004527923A (ja) 2004-09-09

Family

ID=7687318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003501975A Withdrawn JP2004527923A (ja) 2001-06-06 2002-05-15 導体路基板の構造化方法および構造化装置

Country Status (8)

Country Link
US (1) US6783688B2 (ja)
EP (1) EP1393603A1 (ja)
JP (1) JP2004527923A (ja)
KR (1) KR20040014547A (ja)
CN (1) CN1513285A (ja)
DE (1) DE10127357C1 (ja)
TW (1) TW520625B (ja)
WO (1) WO2002100137A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200003646A (ko) * 2018-07-02 2020-01-10 유한회사 대구특수금속 레이저 식각을 이용한 투명기판 베이스 칼라 명판 제작방법 및 그 투명기판 베이스 칼라 명판

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW453139B (en) * 1998-07-13 2001-09-01 Siemens Ag Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns
JP4253280B2 (ja) * 2003-12-05 2009-04-08 三井金属鉱業株式会社 プリント配線基板の製造方法
TWI384925B (zh) * 2009-03-17 2013-02-01 Advanced Semiconductor Eng 內埋式線路基板之結構及其製造方法
DE102010019406B4 (de) * 2010-05-04 2012-06-21 Lpkf Laser & Electronics Ag Verfahren zum partiellen Lösen einer definierten Fläche einer leitfähigen Schicht
CN106550545A (zh) * 2016-12-08 2017-03-29 湖北第二师范学院 一种基于物联网的全自动pcb制板系统及方法
CN107846783B (zh) * 2017-11-13 2020-05-12 上海安费诺永亿通讯电子有限公司 一种分布在绝缘体不同方位表面的金属线路制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3113855A1 (de) * 1981-04-06 1982-10-21 Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München Verfahren zur herstellung von leiterplatten
JPS60119790A (ja) * 1983-12-01 1985-06-27 三菱電機株式会社 ハイブリツドic基板の微細パタ−ン形成方法
JPH04168702A (ja) * 1990-10-31 1992-06-16 Kyocera Corp 厚膜抵抗体の抵抗値調整方法
DE4131065A1 (de) * 1991-08-27 1993-03-04 Siemens Ag Verfahren zur herstellung von leiterplatten
US5364493A (en) * 1993-05-06 1994-11-15 Litel Instruments Apparatus and process for the production of fine line metal traces
US5397433A (en) * 1993-08-20 1995-03-14 Vlsi Technology, Inc. Method and apparatus for patterning a metal layer
JP3153682B2 (ja) 1993-08-26 2001-04-09 松下電工株式会社 回路板の製造方法
GB2286787A (en) 1994-02-26 1995-08-30 Oxford Lasers Ltd Selective machining by dual wavelength laser
US5989989A (en) * 1996-05-31 1999-11-23 Texas Instruments Incorporated Die and cube reroute process
US5895581A (en) * 1997-04-03 1999-04-20 J.G. Systems Inc. Laser imaging of printed circuit patterns without using phototools
DE19719700A1 (de) * 1997-05-09 1998-11-12 Siemens Ag Verfahren zur Herstellung von Sacklöchern in einer Leiterplatte
TW453139B (en) * 1998-07-13 2001-09-01 Siemens Ag Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns
WO2001038036A1 (de) 1999-11-29 2001-05-31 Siemens Production And Logistics Systems Ag Verfahren und vorrichtung zum bearbeiten von substraten mittels laserstrahlen
DE10106399C1 (de) * 2001-02-12 2002-09-05 Siemens Ag Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200003646A (ko) * 2018-07-02 2020-01-10 유한회사 대구특수금속 레이저 식각을 이용한 투명기판 베이스 칼라 명판 제작방법 및 그 투명기판 베이스 칼라 명판
KR102147177B1 (ko) 2018-07-02 2020-08-25 유한회사 대구특수금속 레이저 식각을 이용한 투명기판 베이스 칼라 명판 제작방법 및 그 투명기판 베이스 칼라 명판

Also Published As

Publication number Publication date
WO2002100137A1 (de) 2002-12-12
EP1393603A1 (de) 2004-03-03
DE10127357C1 (de) 2002-09-26
US6783688B2 (en) 2004-08-31
KR20040014547A (ko) 2004-02-14
US20030000916A1 (en) 2003-01-02
CN1513285A (zh) 2004-07-14
TW520625B (en) 2003-02-11

Similar Documents

Publication Publication Date Title
US9843155B2 (en) Method and apparatus for forming fine scale structures in dielectric substrate
US6822191B2 (en) Method for producing a trench structure in a polymer substrate
KR930004135B1 (ko) 폴리이미드 기판에 관통구를 형성하는 방법
JP5898699B2 (ja) 導電性シード層のレーザ除去
JP2008166736A (ja) プリント基板の製造方法およびプリント基板加工機
JP2008147242A (ja) プリント基板のレーザ加工方法
JP2008510311A (ja) 多層構成の被加工品のレーザ穿孔方法
US7271099B2 (en) Forming a conductive pattern on a substrate
US6696665B2 (en) Method for introducing plated-through holes into an electrically insulating base material having a metal layer on each side
US6849823B2 (en) Arrangement and method for processing electrical substrates using lasers
JP2004527923A (ja) 導体路基板の構造化方法および構造化装置
US5100834A (en) Method of planarizing metal layer
JP2001053450A (ja) ブラインドビアホールの形成方法
JP2004327830A (ja) プリント基板の製造方法およびプリント基板
CN107665877B (zh) 带有埋藏的导电带的元件载体
JPH11163533A (ja) 多層印刷配線板の製造方法
JP2002217550A (ja) レーザ加工方法、レーザ加工装置および多層配線基板の製造方法
JP2918347B2 (ja) 配線基板の製造方法
JPH11277279A (ja) レーザ加工装置、及びレーザ加工装置による照射方法
KR100209737B1 (ko) 반도체 장치의 얼라인 타겟 형성방법
JP2904756B2 (ja) プリント基板への穿孔方法およびその方法を有するプリント基板の製造方法
JP2002039926A (ja) 試料作製方法
JPH05327186A (ja) パターンカット方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802