WO2002100137A1 - Verfahren und einrichtung zur strukturierung von leiterplatten - Google Patents

Verfahren und einrichtung zur strukturierung von leiterplatten Download PDF

Info

Publication number
WO2002100137A1
WO2002100137A1 PCT/DE2002/001750 DE0201750W WO02100137A1 WO 2002100137 A1 WO2002100137 A1 WO 2002100137A1 DE 0201750 W DE0201750 W DE 0201750W WO 02100137 A1 WO02100137 A1 WO 02100137A1
Authority
WO
WIPO (PCT)
Prior art keywords
laser
wavelength
conductor structures
field size
laser beam
Prior art date
Application number
PCT/DE2002/001750
Other languages
English (en)
French (fr)
Inventor
Hubert De Steur
Marcel Heerman
Eddy Roelants
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to KR10-2003-7015842A priority Critical patent/KR20040014547A/ko
Priority to EP02740352A priority patent/EP1393603A1/de
Priority to JP2003501975A priority patent/JP2004527923A/ja
Publication of WO2002100137A1 publication Critical patent/WO2002100137A1/de

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • H05K2203/108Using a plurality of lasers or laser light with a plurality of wavelengths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Definitions

  • the invention relates to a method and a device for patterning of printed circuit boards having coarse conductor structures and with at least one area with fine conductor ⁇ structures, deposited on an electrically insulating substrate, a metal layer and is exposed from this metal layer by partially etching the desired conductor pattern.
  • EP 0 062 300 A2 already discloses a method for producing printed circuit boards, in which a metallic etch resist applied to the entire surface of a metal layer is selectively removed again in the areas not corresponding to the conductor structures by means of laser radiation and then the conductor structures are etched off in such a way exposed metal layer are formed.
  • a method for producing printed circuit boards in which a metal layer and a metallic or organic etching resist layer are applied in succession to a substrate, whereupon this etching resist layer is removed by means of laser radiation in the areas immediately adjacent to the later conductor track pattern and the metal layer thus exposed is etched away in such a way that the conductor track pattern and island regions of the metal layer electrically isolated therefrom by etching trenches remain on the substrate.
  • the structuring by means of laser radiation can be carried out quickly since the areas of the etching resist layer to be removed need only have a small width and the larger areas remain between two conductor tracks.
  • WO 00/04750 Al is also a process for the manufacture ⁇ development of coarse conductor structures and fine conductor structures described, an etching resist is patterned by photolithography in which, in the region of the coarse conductor structures currency rend in the region of the fine conductor structures an etching resist using a Laser beam is structured.
  • the etch resist layers structured in this way in different ways are then etched in a known manner.
  • the aim of the present invention is to provide a method and a device with which printed circuit boards with coarse and fine conductor structures can be structured in the simplest and most economical manner. According to the invention, this goal is achieved with the following process steps:
  • a metal layer is applied to an electrically insulating substrate, b) an etching resist layer is applied to the metal layer, c) by partially removing the etching resist layer (61) with a first laser beam (14) of a predetermined first wavelength and one through a first imaging unit
  • Wavelength and a second processing field size (4) predetermined by a second imaging unit (23) the contours (63) of the fine conductor structures nailge ⁇ sets, wherein the second wavelength is less than the he ⁇ ste wavelength and / or the second field size (4) is smaller than the first field size (3), e) by etching the exposed metal areas (62,67), the coarse and the fine conductor structures (31,41) are generated simultaneously and momentarily ⁇ f) by removing the remaining resist layer to expose the surfaces of the conductor structures.
  • the invention therefore relates to producing both coarse and fine conductor structures using the same method steps, namely by structuring an etching resist layer and subsequent etching, but by taking into account the choice of different lasers to take account of the different conductor structures and correspondingly different insulation distances, and thereby for the respective structure to achieve the optimal processing speed.
  • the invention makes use of the knowledge that a laser beam with a short wavelength and a short focal length can produce fine structures precisely in a small processing field, but is too slow for the processing of wider structures and larger fields for economical operation, while a laser beam with a long wavelength and a setting for a large focal length can process wider structures in a large processing field at a considerably higher speed.
  • the first laser has a wavelength between 1064 nm and 355 nm, preferably 1064 nm
  • the second laser has a wavelength between 532 and 266 nm, preferably 532 or 355 nm, the wavelength of the first laser being in any case greater than that of the second laser.
  • the beam of the first laser is focused over a larger focal length than the beam of the second laser, whereby the first laser covers a larger processing area than the second.
  • a device for the structuring of the managerial plates with a size coarse conductor structures and with at least ei ⁇ nem area with fine conductor structures has the following shopping ⁇ male to: a) a receptacle for positioning a printed circuit board, b) a first laser having a deflecting optical system and a Abbil- unit with a first focal length that is above the
  • PCB surface can be positioned such that it is able to irradiate a first processing field size
  • a second laser with deflection optics and an imaging unit with a second focal length which can irradiate a second processing field size, the second laser having a greater wavelength than the first laser and / or the second focal length and the second field size are smaller than the first focal length and the first field size
  • a control device to use the first laser to produce large fields of the circuit board with coarse conductor structures and smaller fields of the circuit board with the second laser to irradiate finer conductor structures.
  • FIG. 1 shows the schematic arrangement of two lasers for the method according to the invention
  • FIGS. 3 to 6 show a section of a printed circuit board - in a sectional view - in the individual process stages in the production of the coarse and fine conductor structures according to the invention
  • Figure 7 is a plan view of the wiring pattern according Fi gur ⁇ 6,
  • FIG. 8 shows a diagram to illustrate the isolation trenches that can be achieved with different lasers depending on different layer thicknesses and different field sizes between the conductor structures and the achievable processing speeds.
  • FIG. 1 An arrangement is shown schematically in FIG. 1 as is suitable for carrying out the method according to the invention.
  • Two lasers namely a first laser 11 and a second laser 21, are arranged above a printed circuit board 1, which lies in a processing area on a table 10 which can be moved in its plane in the x and y directions.
  • the first laser 11 generates a first laser beam 14 via deflection optics 12 and a lens arrangement 13, which is focused on the surface of the printed circuit board 1 and can sweep over a first, relatively large processing field 3 due to a relatively large first focal length.
  • the second laser 21 generates a second laser beam 24 via its deflecting optics 22 and the lens arrangement 23, which due to the smaller focal length 25 is able to sweep over a smaller processing field 4.
  • Both lasers 11 and 21 have a different wavelength.
  • the laser 11 is a neodymium YAG laser with a wavelength of 1024 nm
  • the laser 21 can be a neodymium vanadate laser with a wavelength of 532 or 355 nm.
  • Both the two lasers 11 and 21 and the table are controlled by a central control unit 9.
  • FIG. 2 schematically shows a large machining field 3 with coarse conductor track structures 31 and a small machining field 4 with fine conductor structures 41 arranged within the machining field 3.
  • both the coarse structures 31 and the fine structures 41 are created with the aid of the two lasers 11 and 21 method according to the invention obtained.

Abstract

Mit dem erfindungsgemäßen Verfahren werden sowohl für grobe Leiterstrukturen (31) vorgesehene Bereiche (3) einer Leiterplatte (1) als auch für feinere Leiterstrukturen (41) der Leiterplatte (1) vorgesehene Bereiche jeweils durch Laserbearbeitung strukturiert. Dabei werden beide Bereiche (3, 4) zunächst mit einer durchgehenden Metallisierungsschicht überzogen und mit einem Ätzresist bedeckt. Die groben Leiterstrukturen werden mit einem Laserstrahl (14) größerer Wellenlänge durch Freilegen der nicht benötigten Metalloberflächen vorgegeben. Außerdem werden die feinen Leiterstrukturen durch Be-arbeiten des Ätzresists mit einem Laserstrahl (24) kleinerer Wellenlänge ebenfalls vorgefomt. Danach werden in einem gemeinsamen Ätzprozeß alle freigelegten Oberflächenbereiche der Metallschicht weggeätzt, so daß lediglich die von dem verbleibenden Ätzresist bedeckten groben und feinen Leiterbahnstrukturen stehen bleiben. Durch Entfernen des restlichen Ätzresists liegen dann die Oberflächen der erzeugten Leiterbahnen frei.

Description

Beschreibung
Verfahren und Einrichtung zur Strukturierung von Leiterplat¬ ten
Die Erfindung betrifft ein Verfahren sowie eine Einrichtung zur Strukturierung von Leiterplatten mit groben Leiterstrukturen und mit mindestens einem Bereich mit feinen Leiter¬ strukturen, wobei auf ein elektrisch isolierendes Substrat eine Metallschicht aufgebracht und aus dieser Metallschicht durch partielles Ätzen die gewünschte Leiterstruktur freigelegt wird.
Aus der EP 0 062 300 A2 ist bereits ein Verfahren zur Her- Stellung von Leiterplatten bekannt, bei welchem ein ganzflächig auf eine Metallschicht aufgebrachtes metallisches Atzresist mittels Laserstrahlung selektiv in den nicht den Leiterstrukturen entsprechenden Bereichen wieder entfernt wird und danach die Leiterstrukturen durch Abätzen der derart freige- legten Metallschicht gebildet werden.
Aus der DE 41 31 065 AI ist weiterhin ein Verfahren zur Herstellung von Leiterplatten bekannt, bei welchem auf ein Substrat nacheinander eine Metallschicht und eine metallische oder organische Ätzresistschicht aufgebracht werden, worauf diese Ätzresistschicht mittels Laserstrahlung in den unmittelbar an das spätere Leiterbahnmuster angrenzenden Bereichen entfernt und die dadurch freigelegte Metallschicht derart weggeätzt wird, daß das Leiterbahnmuster und durch Ätzgräben elektrisch davon isolierte Inselbereiche der Metallschicht auf dem Substrat verbleiben. Die Strukturierung mittels Laserstrahlung kann rasch vorgenommen werden, da die zu entfernenden Bereiche der Ätzresistschicht nur eine geringe Breite aufweisen müssen und die größeren Flächen zwischen zwei Lei- terbahnen stehen bleiben. In der WO 00/04750 AI ist ferner ein Verfahren zur Herstel¬ lung von groben Leiterstrukturen und feinen Leiterstrukturen beschrieben, bei dem im Bereich der groben Leiterstrukturen ein Atzresist mittels Fotolithografie strukturiert wird, wäh- rend im Bereich der feinen Leiterstrukturen ein Atzresist mit Hilfe eines Laserstrahls strukturiert wird. Die derart auf verschiedene Weise strukturierten Ätzresistschichten werden dann in bekannter Weise geätzt. Zwar ist dort die Möglichkeit angesprochen, für die verschiedenen Strukturierungsverfahren mit dem gleichen tzresist zu arbeiten und sowohl die groben als auch die feinen Leiterstrukturen in einem Arbeitsgang zu ätzen, doch ergibt sich dabei kein optimaler Arbeitsablauf, da das gewöhnlich für die Laserstrukturierung verwendete metallische Atzresist (zum Beispiel Zinn) für das Fotolithogra- fieverfahren weniger gut geeignet ist.
Ziel der vorliegenden Erfindung ist es, ein Verfahren und eine Einrichtung anzugeben, womit Leiterplatten mit groben und feinen Leiterstrukturen in möglichst einfacher und wirt- schaftlicher Weise strukturiert werden können. Erfindungsgemäß wird dieses Ziel mit folgenden Verfahrensschritten erreicht:
a) auf ein elektrisch isolierendes Substrat wird eine Metall- schicht aufgebracht, b) auf die Metallschicht wird eine Ätzresistschicht aufgetragen, c) durch partielles Abtragen der Ätzresistschicht (61) mit einem ersten Laserstrahl (14) einer vorgegebenen ersten Wellenlänge und einer durch eine erste Abbildungseinheit
(13) vorgegebenen ersten Bearbeitungs-Feldgröße (3) werden die Konturen (62) der vorgesehenen groben Leiterstrukturen (31) freigelegt, d) durch partielles Abtragen der Ätzresistschicht (61) mit einem zweiten Laserstrahl (24) einer vorgegebenen zweiten
Wellenlänge und einer durch eine zweite Abbildungseinheit (23) vorgegebenen zweiten Bearbeitungs-Feldgröße (4) wer- den die Konturen (63) der feinen Leiterstrukturen freige¬ legt, wobei die zweite Wellenlänge kleiner ist als die er¬ ste Wellenlänge und/oder die zweite Feldgröße (4) kleiner ist als die erste Feldgröße (3) , e) durch Ätzen der freigelegten Metallbereiche (62,67) werden die groben und die feinen Leiterstrukturen (31,41) gleich¬ zeitig erzeugt und f) durch Abtragen der restlichen Ätzresistschicht werden die Oberflächen der Leiterstrukturen freigelegt.
Bei der Erfindung geht es also darum, sowohl grobe als auch feine Leiterstrukturen mit gleichen Verfahrensschritten, nämlich durch Strukturierung einer Ätzresistschicht und anschließendes Ätzen zu erzeugen, jedoch durch die Wahl unter- schiedlicher Laser den unterschiedlichen Leiterstrukturen und entsprechend unterschiedlichen Isolierabständen Rechnung zu tragen und dabei für die jeweilige Struktur die optimale Bearbeitungsgeschwindigkeit zu erzielen. Dabei macht sich die Erfindung die Erkenntnis zunutze, daß ein Laserstrahl mit ge- ringer Wellenlänge und kurzer Brennweite in einem kleinen Bearbeitungsfeld feine Strukturen genau erzeugen kann, aber für die Bearbeitung breiterer Strukturen und größerer Felder für eine wirtschaftliche Arbeitsweise zu langsam ist, während ein Laserstrahl mit langer Wellenlänge und einer Einstellung auf große Brennweite breitere Strukturen in einem großen Bearbeitungsfeld mit erheblich größerer Geschwindigkeit bearbeiten kann. In einer vorteilhaften Ausgestaltung des er indungsge- mäßen Verfahrens ist vorgesehen, daß für die Bearbeitung der groben Leiterstrukturen der erste Laser eine Wellenlänge zwi- sehen 1064 nm und 355 nm, vorzugsweise 1064 nm, und der zweite Laser eine Wellenlänge zwischen 532 und 266 nm, vorzugsweise 532 oder 355 nm, aufweist, wobei die Wellenlänge des ersten Lasers in jedem Fall größer als die des zweiten Lasers ist. Weiterhin ist in der bevorzugten Ausgestaltung des er- findungsgemäßen Verfahrens vorgesehen, daß der Strahl des ersten Lasers über eine größere Brennweite fokussiert wird als der Strahl des zweiten Lasers, wodurch der erste Laser eine größere Bearbeitungsfläche überstreicht als der zweite.
Eine erfindungsgemäße Einrichtung zur Strukturierung von Lei- terplatten mit groben Leiterstrukturen und mit mindestens ei¬ nem Bereich mit feinen Leiterstrukturen weist folgende Merk¬ male auf: a) eine Aufnahme zur Positionierung einer Leiterplatte, b) einen ersten Laser mit einer Ablenkoptik und einer Abbil- dungseinheit mit einer ersten Brennweite, die über der
Leiterplattenoberfläche derart positionierbar ist, daß sie eine erste Bearbeitungsfeldgröße zu bestrahlen vermag, c) einen zweiten Laser mit einer Ablenkoptik und einer Abbildungseinheit mit einer zweiten Brennweite, die eine zweite Bearbeitungsfeldgröße zu bestrahlen vermag, wobei der zweite Laser eine größere Wellenlänge als der erste Laser aufweist und/oder die zweite Brennweite sowie die zweite Feldgröße kleiner sind als die erste Brennweite und die erste Feldgröße, und d) eine Steuerungseinrichtung, um mit dem ersten Laser jeweils große Felder der Leiterplatte mit groben Leiterstrukturen und mit dem zweiten Laser kleinere Felder der Leiterplatte mit feineren Leiterstrukturen zu bestrahlen.
Die Erfindung wird nachfolgend an Ausführungsbeispielen anhand der Zeichnung näher erläutert.
Es zeigt
Figur 1 die schematische Anordnung von zwei Lasern für das erfindungsgemäße Verfahren,
Figur 2 eine Draufsicht auf eine schematisch dargestellte Leiterplatte mit groben und feinen Leiterstrukturen, Figur 3 bis 6 einen Ausschnitt aus einer Leiterplatte - in Schnittdarstellung - in den einzelnen Verfahrensstadien bei der erfindungsgemäßen Herstellung der groben und feinen Leiterstrukturen, Figur 7 eine Draufsicht auf die Leiterbahnstruktur gemäß Fi¬ gur 6,
Figur 8 ein Diagramm zur Darstellung der mit verschiedenen Lasern in Abhängigkeit von verschiedenen Schichtdicken und verschiedenen Feldgrößen erreichbaren Isolationsgräben zwischen den Leiterstrukturen sowie der erreichbaren Bearbeitungsgeschwindigkeiten.
In Figur 1 ist schematisch eine Anordnung gezeigt, wie sie für die Durchführung des erfindungsgemäßen Verfahrens geeignet ist. Über einer Leiterplatte 1, die in einer Bearbeitungsfläche auf einem in seiner Ebene in x- und y-Richtung verfahrenbaren Tisch 10 liegt, sind zwei Laser, nämlich ein erster Laser 11 und ein zweiter Laser 21 angeordnet. Der er- ste Laser 11 erzeugt über eine Ablenkoptik 12 und eine Linsenanordnung 13 einen ersten Laserstrahl 14, der auf die Fläche der Leiterplatte 1 fokussiert ist und aufgrund einer relativ großen ersten Brennweite ein erstes, relativ großes Bearbeitungsfeld 3 überstreichen kann. Der zweite Laser 21 er- zeugt über seine Ablenkoptik22 und die Linsenanordnung 23 einen zweiten Laserstrahl 24, der aufgrund der geringeren Brennweite 25 ein kleineres Bearbeitungsfeld 4 zu überstreichen vermag. Beide Laser 11 und 21 weisen eine unterschiedliche Wellenlänge auf. Beispielsweise ist der Laser 11 ein Neo- dymium-YAG-Laser mit einer Wellenlänge von 1024 nm, während der Laser 21 ein Neodymium-Vanadat-Laser mit einer Wellenlänge von 532 oder 355 nm sein kann. Sowohl die beiden Laser 11 und 21 als auch der Tisch werden von einer zentralen Steuerungseinheit 9 gesteuert.
Figur 2 zeigt schematisch ein großes Bearbeitungsfeld 3 mit groben Leiterbahnstrukturen 31 sowie ein innerhalb des Bearbeitungsfeldes 3 angeordnetes kleines Bearbeitungsfeld 4 mit feinen Leiterstrukturen 41. Erfindungsgemäß werden sowohl die groben Strukturen 31 als auch die feinen Strukturen 41 mit Hilfe der beiden Laser 11 und 21 nach dem erfindungsgemäßen Verfahren gewonnen. CO co > N3 P1 P1 I o Cn O Cπ o Cn
rt tr1 £ > H cn •^ et rt cn CΛ 0 J 0 cn Φ tr ö
0 ro Φ 0 rt P- P> Φ O Φ O φ 0 Ό P- P- P-
H P- 0 H »Q H tr W tr 1-1 P P P- 0 01 Φ
Φ r+ <l φ P 0 P> tr P- rt P- φ φ Φ Φ
0 φ Φ P- W H cn J o H n l cn 0 cn Φ ι-i H 0 r+ O tr P- tr o cn P- tr cn tr φ P cn tr tr rt ? rt o vQ P) s: JJJ INI 0
Φ rt PJ: 1-5 P- tr Φ 0 Φ tr 0 N ω H Φ 3 O Cn
Figure imgf000008_0001
P- rt Hi P- cn Φ
P- 0 rt ö 0 P- t Φ cn o p, X cn o <! rt 0 1-1 rt rt H <i cn P- tr Φ φ Φ tr φ 0
N rt P- J Oi. Φ O cn et 0 P- 0 ι-i Φ
Φ 0 ω P (-> ιQ cn ω H tr rt 0 01 N P- Hi 0
0 H ω Hi H Φ tr P- C rt rt s: rt O
Φ φ cn φ O s: H 0 o 0'- » Φ rt H < tr1 0 P- 0 tr Φ Φ tr tr tr cn P- vQ Φ φ o rt φ ι H- P rt Φ Φ P- Φ Φ p- n φ ω 0 iQ o Φ H H 0 P- 0: P- 0 Hi rt P- π et rt Φ tr Φ P Φ tr 0 • J
Φ O φ tr1 Cu: Φ • a P- φ Φ tr
1-1 tr ιQ ιQ tr Φ rt 'P o rt H l-i M H tr 1- Φ et H- N y> P) tr cn s! 0 Φ 0 Φ
PJ 0 o 3 rt rt KJ ι-i H P- H P- 01 tr 0 tr P>: Φ rt 0 cn φ O 0 Φ P cn
0 rt Φ H s: £ P- 0 rt tr P> P- P- 01 tr Φ cn P Φ ιQ ι-i P- 0 rt Φ Ω
1-1 H ^J rt l-i Φ 0 0 Φ Φ 01 tr
Φ ω t-< P- p 0 W P- Φ H φ l-i
P- o Φ iQ P φ σi rt ^ 0 l-i Ό 0 P- rt t P- P t P co 3 tr 0 P- Φ rt cn φ Φ rt ü et P- N H vQ P- P) td rt
0 P- Φ P Hi rt P- 0 ü Φ rt P- Φ
P. t -J H cn H φ H P- iQ et ^Q p- φ n Φ O φ P H φ Φ Φ 0 cn
0 0 n- P- P H- Φ > rt C 0 H P- ι-i cn P ιQ ι-i 0 Φ P P> φ 0 p 0 rt u> J φ cn N T Φ 0 P.
Φ σ W &> p- 0 0 0 rt iQ
P- rt ιQ Φ 0 Φ 0 i-i P" Φ P- P> ω P P Φ IQ 0 H1 Cn P- Φ N 01 0
Ώ 1-1 N 0 P- rt φ 3 Φ T P- Φ rt tr
H iQ Φ Φ P P φ l-i 0 tr C; et P- P>
O: l-i P P- Φ P φ 0 P- Φ 3 φ v φ 0 s o ιQ Hi 0 I Φ 0 01 0 rt P- P φ tr 0 rt Φ CO ω Φ cn "«• 0
0 Φ 0 "*« P- rt φ P" 0 pj: P- n P o 2 p 0 H H φ 0 cn tr ≤ o φ ι-i s: Φ 0 φ P- CO &α rt P- o Φ o l-i tr1 p P- 0 H- et Φ o o H tr
P Φ Φ Φ et o φ P- l-i tr - n 0 ^1
0 P- i-i tr1 P tr 0 0 Φ P- et P- " P- P-
0 rf P Φ ι-1 φ P cn o Φ rt iQ
Φ Hi P- P- φ P et -J t rt 0 ι-i Φ Φ rt ιQ Q. 0 Φ Φ et tr H ! cn P- Φ Φ φ tl P- < Φ Φ P φ o rt 0 cn i-i 3 ι-i rt P- O 0 P- 0 0
P ι-i φ l-i 1 cu: ö Φ φ 0 1 H
P 0 O: &> S P- 0 Φ Cn O co
1 φ φ p- P- tr
1 1 1 Φ 0 0
Figure imgf000008_0002
1 1
co to r P1 P> o Cn o Cn o Cn
fT P) PJ fr P P P P1 01 tr rt 01 <i pi φ 3 oi <i oi P> P 01 P) P X N < 0 M Φ Cn tr P1
Φ 0 0 Φ Φ φ P- φ P- Φ φ o 0 P- P> Ω o O tr φ PJ 0 P- Φ X o 0 P- rt O P o
0 tr Ω Φ H i- P Ω H oi 0 ii 0 cn 0 0 tr 0 P- tr P 01 Ω Φ P- p- 0 0 X Φ o
0 P> tr P- tr cn φ PJ φ tu: φ tr ω i-> oi Φ P> "0 P- tr 0 0 S P P 0 J t Φ 3 P- P1 0 öd P Φ P- Ω ^ Pi 3 rt -
PJ 3 Φ Φ φ 0 tr φ M P 0 Cn rt 0 P- Φ o 01 iQ P rt 0 i tr P- 0: > tr Φ 3
P P- P Ω l-i O: rt O pi: Hi N li rt E cn rt φ > o 0 Φ Φ P 0 Φ ) 0
P rt Φ tr Ω tr N tr 0 P> φ - 0 O Ω P 0 0 0 01 P- 0
P- Φ Φ et tr Φ et -0 Φ Φ 0 tr P- 0 P- 0 tr P> P P X Hi 0 X
01 l-i Φ Q 0 Φ iQ H Φ 3 0 P- t iQ φ Φ P 0 01 P> X P- tr tr1 P P- 0 l X 0 pi: rt P- P P1 0 φ φ P 0 Cn « 0 3 φ 3 φ 0 φ 01 < Φ P) φ co Φ tr cn φ P
• vQ 0 P) i: N Φ tr N tr Hi P- rt o 0 01 0 P- P φ Φ tr 0 CO o öd 0 H ^ S P H tQ tr 3 rt 0 tr Φ rt ^i 01 Φ φ
01 P Φ iQ φ iQ φ φ p- Φ 3 P> φ et φ P- Φ N P P 01 P Φ P 3 φ 0 0 et 0 Φ P- Φ P> K P- 01 M E P- Φ N P- rt P- 0 P Φ φ Φ P- φ • rt P
H LQ tr 0 et 0 H P- rt Ω P rt P- Φ Φ 01 φ P- 0 P- Hl 0 P • 01
P- Φ P Φ Φ tr 0 » tr Φ P φ Ω 0 Φ Φ <! CU: P rt 0 rt Hi oi •P P
Ω P Φ 0 Φ 01 φ < P- P-
0 tr P- P- 0 o rt Φ P Φ φ rt ι_ι. σ P P- tr P- P- Cn P P- rt J- 0 o φ <! Φ Φ 0 0 P 0 N co P 0 P Φ P- Φ φ
Φ 0 rt CO Φ 01 rt Φ Φ 0 iQ O 0 P- Φ Φ 0 rt P> P tr • 0 X Φ Ω iQ φ t cn P- 0 P- Φ öd 0 0 P 3 tr P H- pi: 0 P> 0 fr φ tr H, rt Φ 0 0 0 P* 0 φ J-1 01 l-i tr1 Φ Φ Φ Ω P Hi 01 tr σ rt P- 0 φ Φ
Φ 1-1 0 ö P- iQ 0 P) 0 Cn rt φ Cn P) t H P tr tr iQ 0 o 0 P 0 P-
0 Φ Hi 3 P- φ 01 0 Ω o Φ 0 O 01 0 0 0 tr Φ P 0 Φ P P P- φ P 0
0 0: P) iQ iQ tr l→ P1 0 Φ P 15 Hi π P> 0 0 0 rt P- iQ 0 φ φ
0 l tr iQ 3 Φ φ P1 X "0 H P) Hi li Φ P- 0 0 01 φ Φ N 0
0 öd N H P- 01 φ co P- rt φ 3 tr φ P) P- Φ iQ φ P Ω P P- P 0 Φ
P φ iQ x PJ rt Ω H rt rt P1 P- tr Φ P P rt Φ P tr 0 01 0 s 01
PJ Φ ä tr tr Cu: Φ Cn P- rt Φ Φ 0 01 O Φ > 1 i P1 P rt 0 tr1 INI cn Φ
P i-i x p X Cu: li P O cn Φ P P- tr Ω rt φ Φ t Φ P- Ω iQ P) X rt P- ~0
Φ tr 0: co cn Φ p- fr tr rt tr P tr 1 P> tr 0 P φ tr iQ 01 p- j: rt
P φ 0 Cn H 0 et Φ P) 3 P pj: Φ Φ P- 01 0 P. Φ Ό EP Φ Φ 01 0 Φ
P- 0) Cn Φ P tr P Φ P- P- Ω J 01 iQ 0 Hl N φ P N pj: P Ω P P
01 rt Ω ι-i 0 P- 3 P 0 > CO 01 rt rt rt 0 tr 01 X H » φ X 0 P- φ EP tr Φ tr rt 0 tr 0 i φ iQ PJ Φ φ •» Φ Φ rt φ P- O: P J P Φ P- rt Hi Φ P>
P 0 et 3 P- 01 ?T 0 P 0 φ Φ tr1 P P P EP X 01 0 φ iQ 0: 0 P- tr
P- iQ Φ »* tr Ω Φ P-
P- P) ^ tr 0 P)
P1 <! < ? Φ p- Ω iQ td rt 01 P 0 0
Ω 01 et tr 01 P- « O O 3 rt φ tr 01 Φ "«• P- tr 01 tr Q Tl Φ • X rt 0 Φ rt Φ Φ 0 0 0 P- • P P- et 0 Ω P. Φ P rt
*ö Φ Φ H p- •P P H 01 ö rt Φ 01 Ω pi: N P X tr P- P- Φ P
0 oi P- 0* S 0 Φ Hi Φ 3 cn Hi Φ -J co Oi P- tr 0 φ tr Φ Φ P 0
0 Ω 0 Cu: p- P. X H Φ P- o P) 0 P> Φ rt Φ o Ω rt Hi 0 Φ P1 PJ Φ fr
0- 01 rt p- P- P H rt P> P X 0 P- öd - P- P- Ω 0 0 0 rt rt Ξ rt rt iQ Φ P- 01 ω X 0 01 pι 3 0 φ Φ P> iQ φ rt tr tr P P 0
P- P- P P fT 0 Ω φ P Hi φ Ω Φ P PJ P tr Φ 0 0 Φ J O öd O: P φ 0 0 3 Φ Φ cn iQ tr 3 P φ ω
0 tr IV) P P tr P P- tr 0 rt 0 0 tr φ EP Φ
P P fT pi 0 P- P- 01 P- P- P Φ P- co 0 Cu: tr φ Cu: cn iQ g 01 P Φ 0 rt P- rt 0 rt Ω Ω 0 φ P-
0 0 Ω H) 5! Φ 0 rt P- rt Φ 0
Φ iQ 0 tr1 01 tr φ tr P iQ 0 0 tr 0 Ω Φ rt P- H iQ 0 Φ 3 0 P P- O 01
0 fr P Φ P> 01 P- rt φ 1 — ' Φ rt et 3 tr P1 rt P- rt rt tr p- Φ 0 Ω P Φ
Φ Φ 0 cn ? P 0 • 01 P. φ φ 3 0 0 • Φ Φ rt oi fr tr P P- tr1 P- 0 et Φ PJ P- φ rt P- P- **1 H < P φ pi 0 01 P 0 01 rt φ
^ Ω 0 rt
P- rt Cn l-i φ öd Φ φ tr φ o X P> 0 0 cQ rt ^ Cu: *« P- rt ö 0 0 Φ
0 T3 0 P> 01 X φ 0 P, 0 cu: 01 P-" 01 Φ 0: rt Φ PJ P- P 0 ι-i p- l_I. H φ P- 01 iQ Φ 0 P Φ tr !D: tr Hi P N X 3 tr PJ H- iQ tr φ X φ Φ fr P) P> 01 Φ υq H IV) li 0 0 Φ Φ 0 o 01 iQ Φ P- 0
P- Ω 0: 0 0 φ P P> CU: H o φ
0i 0 iQ P- 0 l_l. 0 tr J- rt P P Φ < tr φ φ O tr H Hi cn 0 P- o rt O: < 0 1 Φ 1 P 0 Φ iQ Φ Φ p : P> 0 iQ O 0
H Ω Φ N rt φ o N pi o iQ P- 1 0 0 rt 0 1 1 tr 0 φ 1 1 1 1 P. Φ
Φ P 01 Φ iQ P 1 1 0 Φ 01

Claims

Patentansprüche
1. Verfahren zur Strukturierung von Leiterplatten (1) mit groben Leiterstrukturen (31) und mit mindestens einem Bereich (4) mit feinen Leiterstrukturen (41) mit folgenden Schritten: a) auf ein elektrisch isolierendes Substrat (7) wird eine Me¬ tallschicht (6) aufgebracht, b) auf die Metallschicht (6) wird eine Ätzresistschicht (61) aufgetragen, c) durch partielles Abtragen der Ätzresistschicht (61) mit einem ersten Laserstrahl (14) einer vorgegebenen ersten Wellenlänge und einer durch eine erste Abbildungseinheit (13) vorgegebenen ersten Bearbeitungs-Feldgröße (3) werden die Konturen (62) der vorgesehenen groben Leiterstrukturen (31) freigelegt, d) durch partielles Abtragen der Ätzresistschicht (61) mit einem zweiten Laserstrahl (24) einer vorgegebenen zweiten Wellenlänge und einer durch eine zweite Abbildungseinheit
(23) vorgegebenen zweiten Bearbeitungs-Feldgröße (4) wer- den die Konturen (63) der feinen Leiterstrukturen freigelegt, wobei die zweite Wellenlänge kleiner ist als die erste Wellenlänge und/oder die zweite Feldgröße (4) kleiner ist als die erste Feldgröße (3) , e) durch Ätzen der freigelegten Metallbereiche (62,67) werden die groben und die feinen Leiterstrukturen (31,41) gleichzeitig erzeugt und f) durch Abtragen der restlichen Ätzresistschicht (61) werden die Oberflächen der Leiterstrukturen (31,41) freigelegt.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der Laserstrahl (14) des ersten Lasers (11) eine Wellenlänge zwischen 1064 nm und 355 nm und der Laserstrahl (24) des zweiten Lasers (21) eine Wellenlänge zwischen 532 nm und 266 nm auf- weist, wobei- die Wellenlänge des zweiten Laserstrahls (24) in jedem Fall gleich oder kleiner ist als die des ersten Laserstrahls (14) .
3. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß der erste Laserstrahl eine Wellenlänge von 1064 nm und der zweite La¬ serstrahl eine Wellenlänge von 532 oder 355 nm aufweist.
4. Verfahren nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß der erste Laser (11) eine optische Abbildungseinheit (13) aufweist, die eine größere Brennweite ) 15) erzeugt als die optische Abbil- dungseinheit (23) des zweiten Lasers (12) .
5. Einrichtung zur Strukturierung von Leiterplatten (1) mit groben Leiterstrukturen (31) und mit mindestens einem Bereich
(4) mit feinen Leiterstrukturen (41) , welche folgende Merkma- le aufweist: a) eine Aufnahme (10) zur Positionierung einer Leiterplatte
(1), b) einen ersten Laser (11) mit einer Ablenkoptik (12) und einer Abbildungseinheit (13) mit einer ersten Brennweite (15) , die über der Leiterplattenoberfläche derart positionierbar ist, daß sie eine erste Bearbeitungsfeldgröße (3) zu bestrahlen vermag, c) einen zweiten Laser (21) mit einer Ablenkoptik (22) und einer Abbildungseinheit (23) mit einer derartigen zweiten Brennweite (25) , daß der Laser eine zweite Bearbeitungs- feldgröße (4) zu bestrahlen vermag, wobei der zweite Laser (11) eine kleinere Wellenlänge als der erste Laser (12) aufweist und/oder wobei die zweite Brennweite (25) und die zweite Feldgröße (4) kleiner sind als die erste Brennweite (15) und die erste Feldgröße (3) , und d) eine Steuerungseinrichtung (9), um mit dem ersten Laser
(11) jeweils große Felder (3) der Leiterplatte (1) mit groben Leiterstrukturen (31) und mit dem zweiten Laser
(12) kleinere Felder (4) der Leiterplatte mit feineren Leiterstrukturen (41) zu bestrahlen.
6. Einrichtung nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , daß der erste Laser eine Wellenlänge zwischen 1064 nm und 355 nm und der zweite Laser (12) eine Wellenlänge zwischen 532 und 266 nm aufweist, daß die erste Feldgröße zwischen 150 x 150 mm2 und 50 x 80 mm2 beträgt und die zweite Feldgröße zwischen 100 x 100 mm2 und 25 x 25 mm2 beträgt.
PCT/DE2002/001750 2001-06-06 2002-05-15 Verfahren und einrichtung zur strukturierung von leiterplatten WO2002100137A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-7015842A KR20040014547A (ko) 2001-06-06 2002-05-15 인쇄회로판을 구조화하기 위한 방법 및 장치
EP02740352A EP1393603A1 (de) 2001-06-06 2002-05-15 Verfahren und einrichtung zur strukturierung von leiterplatten
JP2003501975A JP2004527923A (ja) 2001-06-06 2002-05-15 導体路基板の構造化方法および構造化装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10127357.6 2001-06-06
DE10127357A DE10127357C1 (de) 2001-06-06 2001-06-06 Verfahren und Einrichtung zur Strukturierung von Leiterplatten

Publications (1)

Publication Number Publication Date
WO2002100137A1 true WO2002100137A1 (de) 2002-12-12

Family

ID=7687318

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/001750 WO2002100137A1 (de) 2001-06-06 2002-05-15 Verfahren und einrichtung zur strukturierung von leiterplatten

Country Status (8)

Country Link
US (1) US6783688B2 (de)
EP (1) EP1393603A1 (de)
JP (1) JP2004527923A (de)
KR (1) KR20040014547A (de)
CN (1) CN1513285A (de)
DE (1) DE10127357C1 (de)
TW (1) TW520625B (de)
WO (1) WO2002100137A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW453139B (en) * 1998-07-13 2001-09-01 Siemens Ag Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns
JP4253280B2 (ja) * 2003-12-05 2009-04-08 三井金属鉱業株式会社 プリント配線基板の製造方法
TWI384925B (zh) * 2009-03-17 2013-02-01 Advanced Semiconductor Eng 內埋式線路基板之結構及其製造方法
DE102010019406B4 (de) * 2010-05-04 2012-06-21 Lpkf Laser & Electronics Ag Verfahren zum partiellen Lösen einer definierten Fläche einer leitfähigen Schicht
CN106550545A (zh) * 2016-12-08 2017-03-29 湖北第二师范学院 一种基于物联网的全自动pcb制板系统及方法
CN107846783B (zh) * 2017-11-13 2020-05-12 上海安费诺永亿通讯电子有限公司 一种分布在绝缘体不同方位表面的金属线路制造方法
KR102147177B1 (ko) * 2018-07-02 2020-08-25 유한회사 대구특수금속 레이저 식각을 이용한 투명기판 베이스 칼라 명판 제작방법 및 그 투명기판 베이스 칼라 명판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4429522A1 (de) * 1993-08-26 1995-03-02 Matsushita Electric Works Ltd Verfahren zur Herstellung von Leiterplatten
GB2286787A (en) * 1994-02-26 1995-08-30 Oxford Lasers Ltd Selective machining by dual wavelength laser
DE19719700A1 (de) * 1997-05-09 1998-11-12 Siemens Ag Verfahren zur Herstellung von Sacklöchern in einer Leiterplatte
WO2000004750A1 (de) * 1998-07-13 2000-01-27 Siemens S.A. Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
WO2001038036A1 (de) * 1999-11-29 2001-05-31 Siemens Production And Logistics Systems Ag Verfahren und vorrichtung zum bearbeiten von substraten mittels laserstrahlen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3113855A1 (de) * 1981-04-06 1982-10-21 Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München Verfahren zur herstellung von leiterplatten
JPS60119790A (ja) * 1983-12-01 1985-06-27 三菱電機株式会社 ハイブリツドic基板の微細パタ−ン形成方法
JPH04168702A (ja) * 1990-10-31 1992-06-16 Kyocera Corp 厚膜抵抗体の抵抗値調整方法
DE4131065A1 (de) * 1991-08-27 1993-03-04 Siemens Ag Verfahren zur herstellung von leiterplatten
US5364493A (en) * 1993-05-06 1994-11-15 Litel Instruments Apparatus and process for the production of fine line metal traces
US5397433A (en) * 1993-08-20 1995-03-14 Vlsi Technology, Inc. Method and apparatus for patterning a metal layer
US5989989A (en) * 1996-05-31 1999-11-23 Texas Instruments Incorporated Die and cube reroute process
US5895581A (en) * 1997-04-03 1999-04-20 J.G. Systems Inc. Laser imaging of printed circuit patterns without using phototools
DE10106399C1 (de) * 2001-02-12 2002-09-05 Siemens Ag Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4429522A1 (de) * 1993-08-26 1995-03-02 Matsushita Electric Works Ltd Verfahren zur Herstellung von Leiterplatten
GB2286787A (en) * 1994-02-26 1995-08-30 Oxford Lasers Ltd Selective machining by dual wavelength laser
DE19719700A1 (de) * 1997-05-09 1998-11-12 Siemens Ag Verfahren zur Herstellung von Sacklöchern in einer Leiterplatte
WO2000004750A1 (de) * 1998-07-13 2000-01-27 Siemens S.A. Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
WO2001038036A1 (de) * 1999-11-29 2001-05-31 Siemens Production And Logistics Systems Ag Verfahren und vorrichtung zum bearbeiten von substraten mittels laserstrahlen

Also Published As

Publication number Publication date
US20030000916A1 (en) 2003-01-02
KR20040014547A (ko) 2004-02-14
JP2004527923A (ja) 2004-09-09
EP1393603A1 (de) 2004-03-03
TW520625B (en) 2003-02-11
US6783688B2 (en) 2004-08-31
DE10127357C1 (de) 2002-09-26
CN1513285A (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE4417245A1 (de) Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
WO2003094584A1 (de) Verfahren zur erzeugung einer grabenstruktur in einem polymer-substrat
WO2000013129A2 (de) Verfahren zur herstellung metallischer feinstrukturen und anwendung des verfahrens bei der herstellung von sensoranordnungen zur erfassung von fingerabdrücken
EP1169893B1 (de) Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial
DE4446509A1 (de) Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
WO2002100137A1 (de) Verfahren und einrichtung zur strukturierung von leiterplatten
DE10307309B4 (de) Vorrichtung und Verfahren zur Bearbeitung von elektrischen Schaltungssubstraten mittels Laser
EP1097616B1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
EP0602258B1 (de) Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
DE3810486C2 (de)
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
EP1360881B1 (de) Verfahren zur herstellung von verdrahtungen mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
EP1187517B1 (de) Metallschablonen
DE10254927B4 (de) Verfahren zur Herstellung von leitfähigen Strukturen auf einem Träger und Verwendung des Verfahrens
DE10142870B4 (de) Verfahren zum Erzeugen einer fortlaufenden Leiterbahnstruktur aus einem hochtemperatur-supraleitendem Werkstoff auf einem Träger und Vorrichtung zum Durchführen des Verfahrens
WO1993005631A1 (de) Leistungselektroniksubstrat und verfahren zu dessen herstellung
WO2005081603A1 (de) Verfahren zum herstellen von substraten
DE69733801T2 (de) Verfahren und herstellung erhöhter metallischer kontakte auf elektrischen schaltungen für permanente verbindungen
DE102020208591A1 (de) Modulares Verdrahtungshalbzeug, Verdrahtungsmodul und Verdrahtungsbauelement
WO1997026780A1 (de) Leiterplatten-trägervorrichtung
EP1388168A2 (de) Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines speicherchips
DE1540297C3 (de) Verfahren zum Herstellen von Leiterzuganordnungen nach Art gedruckter Schaltungen
WO2000041447A1 (de) Verfahren zum herstellen einer mehrlagigen leiterplatte

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002740352

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020037015842

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003501975

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 028113888

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2002740352

Country of ref document: EP