KR20040014547A - 인쇄회로판을 구조화하기 위한 방법 및 장치 - Google Patents
인쇄회로판을 구조화하기 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR20040014547A KR20040014547A KR10-2003-7015842A KR20037015842A KR20040014547A KR 20040014547 A KR20040014547 A KR 20040014547A KR 20037015842 A KR20037015842 A KR 20037015842A KR 20040014547 A KR20040014547 A KR 20040014547A
- Authority
- KR
- South Korea
- Prior art keywords
- laser
- wavelength
- conductor structure
- printed circuit
- circuit board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
- H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metallurgy (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Laser Beam Processing (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 굵은 도전체 구조물(31)을 위해 제공되는 인쇄회로판(1)의 영역(3)과 상기 인쇄회로판(1)의 미세한 도전체 구조물(41)을 위해 제공되는 영역 모두가 각각 레이저 장치에 의해 구조화되는 방법에 관한 것이다. 이러한 목적을 위해, 두 개의 영역(3,4)은 먼저 연속하는 금속화층으로 코팅되고 에칭 레지스트로 덮이게 된다. 굵은 도전체 구조물은 불필요한 금속 표면을 노출시킴으로써 큰 파장의 레이저 빔(14)을 사용하여 미리 설정된다. 게다가, 미세한 도전체 구조물은 작은 파장을 갖는 레이저 빔(24)을 이용하여 에칭 레지스트를 처리함으로써 미리 형성된다. 공동으로 수행된 에칭 처리에서, 금속층의 모든 노출된 표면 영역은 남아있는 에칭 레지스트에 의해 덮인 굵은 도전체 트랙 구조물과 미세한 도전체 트랙 구조물 만이 남아 있도록 연속하여 에칭된다. 형성된 도전체 트랙의 표면은 남아있는 에칭 레지스트를 제거함으로써 노출된다.
Description
EP 0 062 300 A2 에는 금속 에칭 레지스트가 금속층의 모든 표면 위에 제공되고 레이저 조사(irradiation)를 이용하여 도전체 구조물에 대응하지 않는 영역 내에서 다시 선택적으로 제거되며, 도전체 구조물이 상기 방식으로 노출된 금속층으로부터 에칭되어 제거됨으로써 형성된 인쇄회로판을 제조하는 방법이 개시되어 있다.
또한 DE 41 31 065 A1 에는 금속층 및 금속 또는 유기물 에칭 레지스트층이 기판에 연속하여 제공되고, 그후에 상기 에칭 레지스트층이 이후의 도전체 트랙 패턴에 바로 인접하는 영역 내에서 레이저 조사를 이용하여 제거되고, 그 결과 노출된 금속층이 도전체 트랙이 패턴화되는 방식으로 에칭되어 제거되며, 에칭된 트렌치에 의해 상기 패턴으로부터 전기적으로 절연된 기판 상의 금속층 섬이 남아 있는인쇄회로판을 제조하는 방법이 개시되어 있다. 레이저 조사를 이용한 패턴화는 제거될 에칭 레지스트층의 영역이 작은 폭을 가져야만 하고 두 개의 도전체 트랙 사이에서 비교적 큰 표면이 남겨지기 때문에 빠르게 수행될 수 있다.
또한 WO 00/04750 A1 에는 에칭 레지스트가 상기 굵은 도전체 구조물의 영역 내에서는 포토리소그래피를 이용하여 패턴화되지만 미세한 도전체 구조물 영역 내에서는 레이저 빔을 사용하여 패턴화되는, 굵은 도전체 구조물과 미세한 도전체 구조물을 형성하는 방법이 개시되어 있다. 따라서 다양한 방식으로 패턴화된 에칭 레지스트층은 공지된 방식으로 에칭된다. 다양한 패턴화 방법을 위한 동일한 에칭 레지스트를 이용한 작업과 하나의 작업에서 굵은 도전체 구조물과 미세한 도전체 구조물을 에칭하는 가능성이 상기 공개공보에 언급되었지만, 일반적으로 레이저 패턴화에 사용되는 금속 에칭 레지스트(예컨대 주석)는 포토리소그래피 방법에 적합하지 않기 때문에 최적의 작업 시퀀스를 얻을 수 없다.
본 발명은 미세한 도전체 구조물을 갖는 적어도 하나의 영역과 굵은(coarse) 도전체 구조물을 가지며, 금속층이 전기 절연 기판에 제공되고 원하는 도전체 구조물이 부분적인 에칭에 의해 상기 금속층으로부터 노출되는 인쇄회로판을 패턴화하기 위한 방법 및 장치에 관한 것이다.
도 1은 본 발명에 따른 방법을 위한 두 개의 레이저에 대한 개략적인 배치를 도시한다.
도 2는 굵은 도전체 구조물과 미세한 도전체 구조물을 갖는 인쇄회로판을 개략적으로 도시한 평면도를 도시한다.
도 3 내지 도 6은 굵은 도전체 구조물과 미세한 도전체 구조물을 본 발명에 따라 형성하는 동안 개별 방법 단계에서 인쇄회로판의 세부 사항을 단면도로 도시한다.
도 7은 도 6에 따른 도전체 트랙 구조물의 평면도를 도시한다.
도 8은 상이한 층 두께와 상이한 필드 크기에 따라서 상이한 레이저를 이용하여 얻을 수 있으며 도전체 구조물 사이에 배치된 절연 트렌치를, 얻을 수 있는 처리 속도와 함께 나타낸 다이어그램이다.
본 발명의 목적은 굵은 도전체 구조물과 미세한 도전체 구조물을 갖는 인쇄회로판이 가능한 간단하고 경제적인 방식으로 패턴화될 수 있는 방법과 장치를 개시하는 것이다. 본 발명에 따라서, 상기 목적은 하기 방법 단계에 의해 이루어진다:
a) 금속층이 전기 절연 기판에 제공된다,
b) 에칭 레지스트층이 금속층에 제공된다,
c) 계획된(envisage) 굵은 도전체 구조물(31)의 윤곽부(contour)(62)가 미리설정된 제 1 파장과, 제 1 이미징 유닛(13)에 의해 미리 설정된 제 1 처리 필드 크기(3)를 갖는 제 1 레이저 빔(14)을 이용하여 에칭 레지스트층(61)을 부분적으로 제거함으로써 노출된다,
d) 미세한 도전체 구조물의 윤곽부(63)는 미리 설정된 제 2 파장과, 제 2 이미징 유닛(23)에 의해 미리 설정된 제 2 처리 필드 크기(4)를 갖는 제 2 레이저 빔(24)을 이용하여 에칭 레지스트층(61)을 부분적으로 제거함으로써 노출된다,
- 제 2 파장은 제 1 파장보다 짧으며 및/또는 제 2 필드 크기(4)는 제 1 필드 크기(3)보다 작다 -
e) 굵은 도전체 구조물(31)과 미세한 도전체 구조물(41)은 노출된 금속 영역(62,63)을 에칭함으로써 동시에 형성된다,
f) 도전체 구조물의 표면은 에칭 레지스트층의 나머지 부분을 제거함으로써 노출된다.
따라서, 본 발명은 에칭 레지스트 층을 패턴화하고 후속하여 에칭하는 동일한 방법 단계를 이용하지만, 상이한 레이저를 선택함으로써 상이한 도전 구조물과 이에 대응하는 상이한 절연 공간을 가능하게하여 각각의 구조물에 대해 최적의 처리 속도를 얻을 수 있는 굵은 도전체 구조물과 미세한 도전체 구조물을 형성하는 것에 관한 것이다. 이와 관련하여, 본 발명은 짧은 파장과 짧은 초점 길이를 갖는 레이저 빔이 작은 처리 필드에서 정밀하게 미세한 구조물을 형성할 수 있지만, 비교적 넓은 구조물과 비교적 큰 필드를 처리하기 위한 작업의 경제적인 방법을 위해서는 너무 느리고, 반면에 긴 파장과 큰 초점 길이로 설정된 레이저 빔이 상당히높은 속도로 큰 처리 필드에서 비교적 넓은 구조물을 처리할 수 있다는 사실을 이용한다. 본 발명에 따른 방법의 바람직한 일 실시예에서, 굵은 도전체 구조물을 처리하기 위해, 제 1 레이저는 355 nm 내지 1064 nm 사이의, 바람직하게는 1064 nm의 파장을 가지며, 제 2 레이저는 266 nm 내지 532 nm 사이의, 바람직하게는 355 또는 532 nm의 파장을 가지며, 모든 경우에 제 1 레이저의 파장은 제 2 레이저의 파장보다 크다. 더욱이, 본 발명에 따른 방법의 바람직한 개선예에서, 제 1 레이저의 빔은 제 2 레이저의 빔보다 큰 초점 길이에서 포커싱되며, 그 결과 제 1 레이저는 제 2 레이저보다 큰 처리 영역을 통과한다.
굵은 도전체 구조물을 가지며 미세한 도전체 구조물을 갖는 적어도 하나의 영역을 갖는 인쇄회로판을 패턴화하기 위한 본 발명에 따른 장치는 하기 특징부를 갖는다:
a) 인쇄회로판을 위치시키기 위한 지지부,
b) 제 1 처리 필드 크기를 조사할 수 있는 방식으로 인쇄회로판의 표면에 걸쳐 위치할 수 있는 제 1 초점 길이를 가지며 굴절 광학 장치와 이미징 유닛을 이용한 제 1 레이저,
c) 제 2 처리 필드 크기를 조사할 수 있도록 인쇄회로판의 표면에 걸쳐 위치할 수 있는 제 2 초점 길이를 가지며 굴절 광학 장치와 이미징 유닛을 이용한 제 2 레이저,
- 상기 제 2 레이저는 제 1 레이저보다 긴 파장을 가지며 및/또는 제 2 초점 길이와 제 2 필드 크기는 제 1 초점 길이와 제 1 필드 크기보다 작다 -
d) 제 1 레이저를 이용하여 굵은 도전체 구조물을 갖는 인쇄회로판의 큰 필드를 조사하고 제 2 레이저를 이용하여 비교적 미세한 도전체 구조물을 갖는 인쇄회로판의 비교적 작은 필드를 각각 조사하기 위한 제어 장치.
본 발명은 도면을 참조하고 실시예를 이용하여 하기에서 더 상세히 설명된다.
도 1은 본 발명에 따른 방법을 실행하기에 적합한 장치를 나타낸 개략도이다. 두 개의 레이저부, 즉 제 1 레이저부(11) 및 제 2 레이저부(21)는 평면에서 x방향과 y 방향으로 배치될 수 있는 테이블(10) 상의 처리 영역 내에 놓인 인쇄회로판(1) 위에 배치된다. 제 1 레이저부(11)는 굴곡 광학 장치(12)와 렌즈 장치(13)를 이용하여 인쇄회로판(1)의 표면 상에 포커싱되고 비교적 큰 제 1 초점 길이에 의해 비교적 큰 제 1 처리 필드(3) 위를 통과할 수 있는 제 1 레이저 빔(14)을 만든다. 제 2 레이저부(21)는 굴곡 광학 장치(22)와 렌즈 장치(23)를 이용하여 짧은 초점 길이(25)에 의해 작은 처리 필드(4) 위로 통과할 수 있는 제 2 레이저 빔(24)을 만든다. 두 개의 레이저부(11,21)는 상이한 파장을 갖는다. 예컨대, 레이저부(11)는 1024 nm 파장을 갖는 네오디뮴 YAG 레이저부이지만, 레이저부(21)는 355 nm 또는 532 nm 파장을 갖는 네오디뮴-바나듐산염 레이저부일 수 있다. 두 개의 레이저부(11,21)와 테이블은 중앙 제어 유닛(9)에 의해 제어된다.
도 2는 굵은 도전체 트랙 구조물(31), 및 처리 필드(3) 내에 배치되고 미세한 도전체 구조물(41)을 갖는 작은 처리 필드(4)를 갖는 큰 처리 필드(3)에 대한 개략도이다. 굵은 구조물(31)과 미세한 구조물(41)은 본 발명에 따른 방법에 따라서 두 개의 레이저부(11,21)를 사용하여 얻어진다.
개별 방법 단계는 도 3 내지 도 6을 참조하여 하기에서 이루어진다. 이들 도면은 예컨대 하나의 도전층이 다른 도전층 위에 놓이고 유전층(7)에 의해 서로 분리된 두 개의 도전층(5,6)을 갖는 인쇄회로판(1)의 일부분을 절개한 단면을 도시한다. 도 3에서 나타난 바와 같이, 내부층(5)은 이미 패턴화되었고 외부 도전층(6)은 유전층(7) 내에서 드릴링된 홀 또는 절단부(8)를 통해 내부 도전층(5)에 부분적으로 접속되어 있다. 도전층(6)을 패턴화하기 위하여, 예컨대 주석으을갖는 에칭 레지스트층(61)은 처리 필드(3) 영역과 처리 필드(4) 영역 내에서 제공된다. 소정의 굵은 도전체 트랙 구조물(3)의 영역 내에서, 제 1 레이저(11)로부터의 레이저 빔(14)은 도전 표면 또는 도전체 트랙이 존재하지 않도록 의도된 위치, 즉 절연 간격을 만들기 원하는 위치에서 에칭 레지스트층(61)을 제거하는데 사용된다. 따라서, 영역(62)은 도 4에 나타난 것처럼 노출된다. 제 2 레이저부(21)의 레이저 빔(24)을 이용하여 선택된 제 2 처리 필드(4)의 절연 영역은 미세한 도전체 구조물을 만들기 원치 않는 금속층(6)의 영역이 노출되는 방식으로 부분적으로 조사된다. 이러한 방식으로 만들어진 제거부(63)는 도 5에 따른 구조물을 만든다.
다음에 전체 인쇄회로판이 에칭되고, 그 결과 영역(62,63) 바로 아래에 노출된 금속층(6)의 영역은 굵은 도전체 구조물(31)과 미세한 도전체 구조물(41)을 갖는 도 6에 따른 구조물이 만들어지도록 에칭되어 제거된다.
도 7에 따른 평면도는 굵은 도전체 구조물과 미세한 도전체 구조물의 크기비가 어떻게 다른지를 도시한다. 굵은 도전체 구조물은 100 ㎛ 크기의 도전체 트랙 폭을 갖지만 미세한 도전체 트랙 구조물은 50 ㎛의 크기를 갖는 도전체 트랙 폭과 이에 대응하는 간격을 갖는다. 두 개의 영역 사이의 경계는 약 75 ㎛이다.
굵게 구조화하고 미세하게 구조화하기 위한 각각의 레이저는 도 8의 다이어그램을 참조하여 선택될 수 있다. 도 8은 각각의 레이저에 의해 처리되고 후속하는 에칭에 의해 도전체 트랙 사이에서 어떠한 최소 간격이 만들어지는지를 도시하며, 이러한 트렌치 폭은 불가피한 후면 에칭으로 인해 구리층의 두께에 의존한다. 처리 필드의 필드 크기가 의존하는 초점 길이의 설정이 트렌치 폭에 영향을 미치는방식은 각각의 레이저 타입에 대해 추가적으로 특정화되어 있다. 예컨대, 모든 경우에 레이저의 초점 길이는 25 ×25 ㎟의 필드 크기로 설정된 것으로 가정하여, 7 ㎛의 구리층에서 1064 nm 파장을 갖는 적외선 레이저를 이용하면 후속하는 에칭은 약 28 ㎛의 트렌치 폭을 형성하지만, 20 ㎛의 구리층에서 동일한 레이저를 이용하면 50 ㎛의 트렌치 폭이 얻어진다. 만약 동일한 레이저가 150 ×150 ㎟의 필드로 설정된다면, 도전체 트랙 사이의 에칭된 트렌치는 구리층의 두께에 따라서 이미 적어도 100 내지 120 ㎛ 폭을 가진다. 그러나, 다이어그램의 오른쪽에 속도 눈금으로 표시된 연속선에 나타난 바와 같이, 150 ×150 ㎟의 설정을 이용하여도 상당히 높은 처리 속도가 얻어진다. 각각 355 nm와 532 nm의 짧은 파장의 레이저를 이용하면 대응하는 작은 트렌치 폭이 소정의 미세한 구조물에 대해 얻어지지만, 쇄선과 쇄점선으로 나타난 바와 같이 처리 속도는 또한 낮아진다.
Claims (6)
- 미세한 도전체 구조물(41)을 갖는 적어도 하나의 영역(4)과 굵은 도전체 구조물(31)을 갖는 인쇄회로판(1)을 패턴화하기 위한 방법으로서:a) 금속층(6)이 전기 절연 기판(7)에 제공되고,b) 에칭 레지스트층(61)이 상기 금속층(6)에 제공되고,c) 계획된(envisage) 상기 굵은 도전체 구조물(31)의 윤곽부(contour)(62)가 미리 설정된 제 1 파장과 제 1 이미징 유닛(13)에 의해 미리 설정된 제 1 처리 필드 크기(3)를 갖는 제 1 레이저 빔(14)을 이용하여 상기 에칭 레지스트층(61)을 부분적으로 제거함으로써 노출되며,d) 상기 미세한 도전체 구조물의 윤곽부(63)는 미리 설정된 제 2 파장과 제 2 이미징 유닛(23)에 의해 미리 설정된 제 2 처리 필드 크기(4)를 갖는 제 2 레이저 빔(24)을 이용하여 상기 에칭 레지스트층(61)을 부분적으로 제거함으로써 노출되고,- 상기 제 2 파장은 상기 제 1 파장보다 짧으며 및/또는 상기 제 2 처리 필드 크기(4)는 상기 제 2 처리 필드 크기(3)보다 작다 -e) 상기 굵은 도전체 구조물(31)과 상기 미세한 도전체 구조물(41)은 상기 노출된 금속 영역(62,63)을 에칭시킴으로써 동시에 만들어지고,f) 상기 도전체 구조물(31,41)의 표면은 상기 에칭 레지스트층(61)의 나머지 부분을 제거함으로써 노출되는 단계를 포함하는 인쇄회로판 패턴화 방법.
- 제 1 항에 있어서, 제 1 레이저부(11)의 상기 레이저 빔(14)은 355 nm 내지 1064 nm 사이의 파장을 가지며, 제 2 레이저부(21)의 상기 레이저 빔(24)은 266 nm 내지 532 nm 사이의 파장을 가지며, 모든 경우에 상기 제 2 레이저 빔(24)의 파장은 상기 제 1 레이저 빔(14)의 파장과 같거나 또는 상기 제 1 레이저 빔(14)의 파장보다 작은 것을 특징으로 하는 인쇄회로판 패턴화 방법.
- 제 2 항에 있어서, 상기 제 1 레이저 빔은 1064 nm의 파장을 가지며, 상기 제 2 레이저 빔은 355 nm 또는 532 nm의 파장을 갖는 것을 특징으로 하는 인쇄회로판 패턴화 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1 레이저부(11)는 상기 제 2 레이저부(12)의 광학 이미징 유닛(23)보다 큰 초점 길이(15)를 형성하는 광학 이미징 유닛(13)을 갖는 것을 특징으로 하는 인쇄회로판 패턴화 방법.
- 미세한 도전체 구조물(41)을 갖는 적어도 하나의 영역(4)과 굵은 도전체 구조물(31)을 갖는 인쇄회로판(1)을 패턴화하기 위한 장치로서:a) 인쇄회로판(1)을 위치시키기 위한 지지부(10),b) 굴곡 광학 장치(12)와 이미징 유닛(13)을 가지며 제 1 처리 필드 크기(3)를 조사(irradiation)할 수 있는 방식으로 상기 인쇄회로판의 표면 위에서 위치할수 있는 제 1 초점 길이(15)를 갖는 제 1 레이저부(11),c) 굴곡 광학 장치(22)와 이미징 유닛(23)을 가지며 제 2 처리 필드 크기(4)를 조사할 수 있는 제 2 초점 길이(25)를 갖는 제 2 레이저부(21), 및- 상기 제 2 레이저부(21)는 상기 제 1 레이저부(11)보다 짧은 파장을 가지며 및/또는 상기 제 2 초점 길이(25)와 상기 제 2 필드 크기(4)는 상기 제 1 초점 길이(15)와 상기 제 1 필드 크기(3)보다 작다 -d) 상기 제 1 레이저부(11)를 이용하여 상기 굵은 도전체 구조물(31)을 가진 상기 인쇄회로판(1)의 큰 처리 필드(3)를 조사하고 상기 제 2 레이저부(12)를 이용하여 상기 비교적 미세한 도전체 구조물(41)을 갖는 상기 인쇄회로판의 비교적 작은 처리 필드(4)를 각각 조사하기 위한 제어 장치(9)를 포함하는 인쇄회로판 패턴화 장치.
- 제 5 항에 있어서, 상기 제 1 레이저부는 355 nm 내지 1064 nm 사이의 파장을 가지며, 상기 제 2 레이저부(12)는 266 nm 내지 532 nm 사이의 파장을 가지며, 상기 제 1 처리 필드 크기는 50 ×80 ㎟ 와 150 ×150 ㎟ 사이이며, 상기 제 2 처리 필드 크기는 25 ×25 ㎟ 와 100 ×100 ㎟ 사이인 것을 특징으로 하는 인쇄회로판 패턴화 장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10127357A DE10127357C1 (de) | 2001-06-06 | 2001-06-06 | Verfahren und Einrichtung zur Strukturierung von Leiterplatten |
DE10127357.6 | 2001-06-06 | ||
PCT/DE2002/001750 WO2002100137A1 (de) | 2001-06-06 | 2002-05-15 | Verfahren und einrichtung zur strukturierung von leiterplatten |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040014547A true KR20040014547A (ko) | 2004-02-14 |
Family
ID=7687318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-7015842A KR20040014547A (ko) | 2001-06-06 | 2002-05-15 | 인쇄회로판을 구조화하기 위한 방법 및 장치 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6783688B2 (ko) |
EP (1) | EP1393603A1 (ko) |
JP (1) | JP2004527923A (ko) |
KR (1) | KR20040014547A (ko) |
CN (1) | CN1513285A (ko) |
DE (1) | DE10127357C1 (ko) |
TW (1) | TW520625B (ko) |
WO (1) | WO2002100137A1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW453139B (en) * | 1998-07-13 | 2001-09-01 | Siemens Ag | Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns |
JP4253280B2 (ja) * | 2003-12-05 | 2009-04-08 | 三井金属鉱業株式会社 | プリント配線基板の製造方法 |
TWI384925B (zh) * | 2009-03-17 | 2013-02-01 | Advanced Semiconductor Eng | 內埋式線路基板之結構及其製造方法 |
DE102010019406B4 (de) * | 2010-05-04 | 2012-06-21 | Lpkf Laser & Electronics Ag | Verfahren zum partiellen Lösen einer definierten Fläche einer leitfähigen Schicht |
CN106550545A (zh) * | 2016-12-08 | 2017-03-29 | 湖北第二师范学院 | 一种基于物联网的全自动pcb制板系统及方法 |
CN107846783B (zh) * | 2017-11-13 | 2020-05-12 | 上海安费诺永亿通讯电子有限公司 | 一种分布在绝缘体不同方位表面的金属线路制造方法 |
KR102147177B1 (ko) * | 2018-07-02 | 2020-08-25 | 유한회사 대구특수금속 | 레이저 식각을 이용한 투명기판 베이스 칼라 명판 제작방법 및 그 투명기판 베이스 칼라 명판 |
CN113857681A (zh) * | 2021-09-27 | 2021-12-31 | 深圳明阳芯蕊半导体有限公司 | 一种高密度载板的加工系统及加工方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3113855A1 (de) * | 1981-04-06 | 1982-10-21 | Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München | Verfahren zur herstellung von leiterplatten |
JPS60119790A (ja) * | 1983-12-01 | 1985-06-27 | 三菱電機株式会社 | ハイブリツドic基板の微細パタ−ン形成方法 |
JPH04168702A (ja) * | 1990-10-31 | 1992-06-16 | Kyocera Corp | 厚膜抵抗体の抵抗値調整方法 |
DE4131065A1 (de) * | 1991-08-27 | 1993-03-04 | Siemens Ag | Verfahren zur herstellung von leiterplatten |
US5364493A (en) * | 1993-05-06 | 1994-11-15 | Litel Instruments | Apparatus and process for the production of fine line metal traces |
US5397433A (en) * | 1993-08-20 | 1995-03-14 | Vlsi Technology, Inc. | Method and apparatus for patterning a metal layer |
JP3153682B2 (ja) | 1993-08-26 | 2001-04-09 | 松下電工株式会社 | 回路板の製造方法 |
GB2286787A (en) | 1994-02-26 | 1995-08-30 | Oxford Lasers Ltd | Selective machining by dual wavelength laser |
US5989989A (en) * | 1996-05-31 | 1999-11-23 | Texas Instruments Incorporated | Die and cube reroute process |
US5895581A (en) * | 1997-04-03 | 1999-04-20 | J.G. Systems Inc. | Laser imaging of printed circuit patterns without using phototools |
DE19719700A1 (de) * | 1997-05-09 | 1998-11-12 | Siemens Ag | Verfahren zur Herstellung von Sacklöchern in einer Leiterplatte |
TW453139B (en) * | 1998-07-13 | 2001-09-01 | Siemens Ag | Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns |
WO2001038036A1 (de) | 1999-11-29 | 2001-05-31 | Siemens Production And Logistics Systems Ag | Verfahren und vorrichtung zum bearbeiten von substraten mittels laserstrahlen |
DE10106399C1 (de) * | 2001-02-12 | 2002-09-05 | Siemens Ag | Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen |
-
2001
- 2001-06-06 DE DE10127357A patent/DE10127357C1/de not_active Expired - Fee Related
-
2002
- 2002-02-22 US US10/079,896 patent/US6783688B2/en not_active Expired - Fee Related
- 2002-03-19 TW TW091105155A patent/TW520625B/zh active
- 2002-05-15 EP EP02740352A patent/EP1393603A1/de not_active Withdrawn
- 2002-05-15 JP JP2003501975A patent/JP2004527923A/ja not_active Withdrawn
- 2002-05-15 CN CNA028113888A patent/CN1513285A/zh active Pending
- 2002-05-15 KR KR10-2003-7015842A patent/KR20040014547A/ko not_active Application Discontinuation
- 2002-05-15 WO PCT/DE2002/001750 patent/WO2002100137A1/de active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2002100137A1 (de) | 2002-12-12 |
EP1393603A1 (de) | 2004-03-03 |
US6783688B2 (en) | 2004-08-31 |
DE10127357C1 (de) | 2002-09-26 |
JP2004527923A (ja) | 2004-09-09 |
US20030000916A1 (en) | 2003-01-02 |
CN1513285A (zh) | 2004-07-14 |
TW520625B (en) | 2003-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9843155B2 (en) | Method and apparatus for forming fine scale structures in dielectric substrate | |
KR930004135B1 (ko) | 폴리이미드 기판에 관통구를 형성하는 방법 | |
US5609746A (en) | Printed circuit manufacture | |
US9132511B2 (en) | Laser removal of conductive seed layers | |
JP2008147242A (ja) | プリント基板のレーザ加工方法 | |
JP2008166736A (ja) | プリント基板の製造方法およびプリント基板加工機 | |
JPH0332095A (ja) | 相互接続構造およびその製造方法 | |
JP2015534903A (ja) | 誘電体基板内に微細スケール構造を形成するための方法及び装置 | |
US6696665B2 (en) | Method for introducing plated-through holes into an electrically insulating base material having a metal layer on each side | |
KR20050103951A (ko) | 레이저에 의해 전기 회로 기판을 처리하기 위한 방법 | |
KR20040014547A (ko) | 인쇄회로판을 구조화하기 위한 방법 및 장치 | |
US5100834A (en) | Method of planarizing metal layer | |
KR100384354B1 (ko) | 러프 도체 구조 및 미세 도체 구조를 가지는 적어도 하나의 영역을 가지는 인쇄회로기판 제조 방법 | |
JP3940217B2 (ja) | レーザドリル装置及びレーザ穴あけ加工方法 | |
US8288682B2 (en) | Forming micro-vias using a two stage laser drilling process | |
KR100434072B1 (ko) | 레이저를 이용한 인쇄회로기판의 관통홀 형성방법 | |
JPH11163533A (ja) | 多層印刷配線板の製造方法 | |
JP2000197987A (ja) | バイアホ―ルクリ―ニング方法 | |
JP2685443B2 (ja) | プリント回路基板の加工法 | |
JPH11121904A (ja) | プリント配線板の製造方法 | |
JPH05315744A (ja) | フィルム基板の製造方法 | |
JPH04199893A (ja) | 配線基板の製造方法 | |
JPH04501487A (ja) | 微細な要素の電気回路 | |
JPH06196867A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |