JPH04501487A - 微細な要素の電気回路 - Google Patents

微細な要素の電気回路

Info

Publication number
JPH04501487A
JPH04501487A JP51101789A JP51101789A JPH04501487A JP H04501487 A JPH04501487 A JP H04501487A JP 51101789 A JP51101789 A JP 51101789A JP 51101789 A JP51101789 A JP 51101789A JP H04501487 A JPH04501487 A JP H04501487A
Authority
JP
Japan
Prior art keywords
receptive
substrate
conductive
circuit
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP51101789A
Other languages
English (en)
Inventor
ゲスト、ピーター・アンソニー
ベターリッジ、イアン・アーサー
Original Assignee
モーガン・マテリアルズ・テクノロジー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モーガン・マテリアルズ・テクノロジー・リミテッド filed Critical モーガン・マテリアルズ・テクノロジー・リミテッド
Publication of JPH04501487A publication Critical patent/JPH04501487A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0236Plating catalyst as filler in insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 微細な要素の電気回路 この発明は電気回路の製造に関し、特に、独占的でないにも拘らず、柔軟性のあ る電気回路の製造に適用可能である。基板の受理性領域に導電金属を無電解メッ キし、非受理性領域には導電金属を被着しないで電気回路を作ることは周知であ る(例えば、ヨーロッパ特許明細書第0273376号を参照)、斯る方法は、 金属又はフォトレジストを溶解するのに乾燥試薬を使用するので、それ等の化学 的性質に対して注意深い材料の選択を要する多くの処理工程を必要とする。また 、非受理性材料をモールドし、無電解メッキを生じるかもしれない処理可能な材 料の露出されて持ち上った領域を残して受理性があるように処理可能な材料を積 層して基板を作ることは周知である(ヨーロッパ特許明細書第0256428号 )、シかしながら、これは周囲の表面がふくれ上がっているメッキされた導体を 生じる。
英国特許明細書第1261578号は次のステップで回路基板を作る方法を開示 する。
1) 触媒基礎材料の絶縁基板を使用すること;i) 絶縁基板に非触媒層を設 けること、この層は無電解金属メッキ溶液内におくと、金属を保持しない。
=)金属導体を適応させるためのこれ等の領域の上の基礎材料から非触媒層を除 去すること、及び、′W)無電解メッキ溶液で触媒基礎材料の露出した領域に銅 を被着すること。
上述した非触媒層を除去する手段は機械加工(例えば、フライス削り又は穴あけ )を含み、例示されてない供述では、レーザビーム、紫外線放射器、ホットバル ブ、超音波放射器、化学エッチ液を含む。
また、励起二量体レーザのような紫外線レーザを使用して高分子材料又はガラス 材料を除去することは周知である(ペンウェル出版会社より発行されたレーザ集 束、/電子−光学の1987年5月版及びイリノイ州シカゴで1987年10月 に開催のIPCフォール会議で提出された論文で、ルモニツク社のチー・ズノチ ンズ(T、Zaotins)、デー・ボーリン(D、Poulin) 、ジェイ ・レイド(J、Re1d)による“電子工業におけるエマージング技術:励起二 量体レーザ参照)、このようなレーザは電子処理用の非常に有効な特性を有する が、皆今まで十分に評僅されているとは限らない。
第1に、それ等は、熱処理を行うことができるので(例えばCO□レーザを使用 して)、周辺の材料に望ましくない劣化を起こさない非熱融触処理により材料を 除去する。
第2に、紫外線は高分子材料及びガラス材料で強く吸収され、それは斯る材料を かなり遠くまでしみ込まず、これは、融飾効果が露出物体の表面上の薄膜に制限 されることを意味する(この層の厚さは材料及び紫外線束で異なるが、代表的に は0.1〜0.5μmの厚さである)。
第3に、このような紫外線レーザは、金属層が非常に薄い(例えば、3μm以下 )ものである限り、高分子基板上の銅又はその他の金属層に影響を及ぼさない。
第4に、この融飾非熱効果を持つため、臨界放射線強度が処理すべき材料を越え なければならない、放射線強度がこの臨界強度以下ならば、エネルギーは熱とな る。
これは、低い臨界強度を持つ材料の像的処理を与えるため、高い臨界強度を持つ マスク(例えばほとんどの金属)の使用を許す、これは集束したスポットを使用 して書く例えばCO□レーザの普通の使用に対比している。この像的処理は処理 時間を短かくする。
出願人は、数処理工程を含み、普通の場きよりもっと微細な導体を作らせる電気 回路を形成するための技術を与えるため、無電解メッキ及び階段的機械加工(例 えば紫外線処理を備えた)の技術を結合できることを実現した。紫外線レーザに よるステップ・パイ・ステップの融触は材料を除去するのに非常に正確な階段的 深さ制御をもたらし、この精度は以前には実現又は開発されていなかった。
更にそれ等は、紫外線レーザ放射の1ラインの走査が、少量の紫外線レーザの走 査によるオーバーラツプの問題や不連続性を伴うことなく、低い紫外線束のレー ザを使用させる点で、利益があることを実現する。
従って、この発明は、導電材料を受理性領域に被着し、非受理性領域に被着せず 、それにより所望の導体パターンを形成するように、受理性領域及び非受理性領 域を有する基板に導電材料を無電解メッキする工程により電気回路を形成する方 法であって、連続的に次のステップを含む方法を提供する。
;)導電部材の無電解メッキに受理性があり又は受理性があるように処理できる 絶縁材料で形成された受理性体及びこの受理性体を覆う絶縁材料の非受理性被覆 がら成る基板を得るステップ、 ム) 紫外線誘導融触により非受理性被覆の深さを通して段階的機械加工によっ て材料を除去し、所望の導体パターンの形に上記受理性体を露出するステップ、 及びi)上記露出した受理性体に導電材料を無電解メッキするステップ。
更にこの発明の特徴は、請求の範囲及び次の説明がら明らかとなる。
この発明は、次の図面に関連する以下の説明における実施例によって例示される 。
第1図〜第3図はこの発明による回路の製造を説明するための一連の断面図であ る。
第4図〜第9図はこの発明による両面回路の製造を説明するための一連の断面図 である。
第10図はこの発明による多層回路を製造する中間ステップの断面図である。
第1図において、金属の無電解メッキに受理性のある材料の基体1からなる回路 用基板を設ける。適当な材料はパラジウム触媒でシードされたポリエーテルサル ホーンである。コノような材料は商標VICTREX(PES)3809NL2 0(LATALYTIC) (商標)に基づく、プラウエア州つイルミントンの エンジニアリンググラスチックから得られる。この基体1を覆っているのは、金 属の無電解メッキに非受理性の材料の層2である。適当な材料はプラウエア州つ イルミントンのICIアメリカズ社により供給されるVICTREX(PES) のようなシードされてないポリエーテルサルホーン:E■デュボント・デ・ネマ ース及びコンパニイにより供給されるKAPTON (商標)のようなポリイミ ド;ポリエチレンテレフタレート;又は紫外線のもとで敵飾可能で且つ使用され る他の処理ステップと両立できる全くの任意の材料を含む。
代りの材料は触媒ポリイミド層を問にはさむ一対のKAPTON層から成る0層 の相互の付着は粘着剤により、現場重合により又は層の熱溶解の如き機械的付着 による。
多くのその他の適当な材料及び配列が直面するかもしれない。
第2図は(例えばマサチュセッツ州ビレリカのクエステックにより供給されるQ UESTEに2840(商標)で満たされたにrF/^rで、波長248m+m の紫外線を与える)励起二量体レーザに露出した後の第1図の基板を示す、露出 は現寸で且つ基板と接触するマスク(図示せず)か又は所望の寸法に光学的縮小 した現寸より大きなマスクを通して行われる。後者の選択は次の理由で好ましい 。
i)最終製品より粗大な要素のマスクを作るのに容易である。
+1)現寸のマスクが基板と接触していれば、機械的に及びマスクから基板へ伝 達する熱により局部的な損傷を生じる、及び i)現寸より大きなマスクを使用すると、基板の材料より低い臨界放射線を持つ 材料でマスクを作ることができる。
マスクを使用するのに代るものは、回路経路上を追跡すべきスポットを生じるか 又は回路の像を直接生じるホログラムを使用することである。
マスクを通して紫外線に露出すると、層2に穴又は溝3が形成されて、基体1を 露出する。紫外線処理を使用すると、一度に例えば0,1〜0.5μmのステッ プで基体1の表面まで層2を通して段階的に下方へ機械加工することができる。
基体1の材料に対して放射線強度を臨界閾値強度のま上まで減衰することにより 、被着した導体に機械的に位置合わせするのに適当な粗い仕上がりの溝3の底部 4を得ることができる。ポリイミド材料に対する臨界閾値強度は〜0.75 、 Jcm−”である、この閾値以上はきれいな切断を生じ、それ以下は欠陥が残り 、少し火山状となる。下の表1及び表2は40mmX40mmの領域を想像する とき75μmの厚さのポリイミド膜の切断時に得られる夫々切断時間及び欠陥密 度を示す。
表1 変数(Jcm*−2) 切断時間(秒)0.75 8.0 表2 変数(Jcm−”) 不完全強度(nos、em−”)0.32 3000 0.40 1800 0.53 800 0.64 150 0.75 0 上述の如く生じた欠陥は、表面のふくれ上った所にある急な側面の錐体から成り 、火山状であり、時々、錐体の頂上は、−側に落ち込み、更に粘着性の増した湾 曲した外観を与える。これらの欠陥ができるのは、シャドウィング効果、即ち不 純物又は下の材料に対して融飾しないでマスクを形成している表面に改善された 化学結合した領域によるものと推定される。
第3図は第2図の機械加工された基板に例えば銅を無電解メッキして導体5を形 成した結果を示す、導体5は、英国のレミントンスバにあるサークイップ社から 入手出来るような普通の無電解メッキ装置を使用して適用できる。被着溶解のた め2適当な無電解メッキ装置は、英国のテレフォードにあるマクデルミドGB社 より供給されるマキュデブ(Nacdep) 54又はマキュデア900 (商 標)装置から成る。この工程を使用して、狭い幅(例えば20−50μm)とま っすぐな側壁を持つ導体を作ることができることは注目すべきことである。また 、無電解メッキを微細に制御できるため、導体を被着して層2の表面を平らにす ることができる。これは、特別な圧力技術(共形的結合による被覆)を用いるこ となく、更に層を簡単に適用させるので、多層回路にとって重要である。
第4図〜第9図において、2重層柔軟性回路を作るための工程を示す、第4図に おいて、基体1及び被覆層2から成る基板を示し、基体1は1シ一ト約15μm の形状で、下側に被覆層6を有する。被覆層2及び6は共に約10μmの厚さで ある。第1の機械加ニステップ(励起二量体レーザによる)において、基板を通 して貫通孔7く第5図)が形成され、ここで、通路は頂部の回路層から低部の回 路層まで必要とされる。第6図は表面2及び6を機械加工して(励起二量体レー ザにより)、頂部及び底部回路層に対して夫々穴又は溝8.9を形成する更に2 つの機械加ニステップ後の基板を示す、第7図及び第8図は完全体として頂部層 及び底部層の導体、それ等の間の通路から成り、層2及び6の表面を平らにする 導体11の形成に導くことができる層】上に導体10を無電解メッキを行う過程 を示す。
第9図は適当な絶縁材a<例えばポリイミド又はポリエーテルサルホーン)のカ バーコート12及び13を適用した回路を示す、カバーコート12及び13は更 に紫外線機械加工により加工されて接触が必要な導体11を露出することができ る。更に紫外線に露出することにより、完全な回路をいらない基板から切り離す ことができる。金属導体11は紫外線により影響されないので、これ等2つのス テップ(導体11を露出し、いらない基板より切り離す)は1ステツプとして結 合してもよい。
第10区は更に回路の多層化のルートを示す、受理性材料及び非受理性材料の層 対14.16及び15.17を更に第8図の回路の層2及び6に夫々適用する機 械加ニステップにより余分な回路層を頭領の方法で形成できる。金属(例えば銅 )は基板の重合材料と同じ方法で融飾しないので、銅まで下方に機械加工して既 に形成されている導体を破壊する恐れなく通路接点を作ることができることに留 意されたい。
上述の文献においては、銅の無電解メッキに受理性のある材料が作られた。この ことは、中間の化学的、光学的、物理的又はその他の工程により、任意の導体材 料の無電解メッキを受けるように準備されたそれ等の表面を持つことができる材 料を含むとして理解しなければならない。
この回路を形成する工程は任意の厚さの基板に経済的に使用て゛きるけれども、 約75μmの基板は柔軟性の回路に対してかなり使用できる略々最大の厚さであ る。
受理性であるか又は受理性があるように処理できる受理性体の全体により、丁度 例えばEPO273376の材料が使用されるように受理性体の最初の表面を仕 上げる機械加ニステップは正確である必要はない、しかしながら、非常に薄い受 理性領域をもち、その層を正確に機械加工することはまた可能である。3い層を 得る適当な方法は、受理性の粘着物を使用して2つの非受理性のカバーコートを 楼台することである。受理性の粘着物はパラジウムのドープされた粘土の極微粒 子を混きすることにより作ることができる。
基板に十分に高い紫外線束を得るために、光学装置を配置してマスク、それ故回 路をカバーするのに十分な幅のラインを得ることができ、このラインはマスク上 を走査される。これはオーバラップ又は不連続性の問題を避けるようにマスク上 の単一の通路のみを必要とするスポット走査装置について利点を有する。紫外線 レーザのパルス速度及びラインの走査速度が適当に選択されるならば、触媒され るべき各領域は同じ紫外線束を受け、その結果同じ深さに切断される。
上述のような接触マスク(ステンレス鋼等で作られた)を使用してもよいが、こ れらは達成できる要素の大きさがマスクで形成できる要素に制限され、更に基板 に対する損傷が機械的接触を通して且つ紫外線によるマスクの加熱により生じる 点で欠点を有する。
また、光学的に縮小されたマスクを使用してもよい。
これは次の利点を有する。
i)達成できる要素の大きさはマスクの要素の大きさ及び光学的縮小の度合いの 両方の関数である。これはマスク上の比較的租大な要素を基板上に微細な要素と して想像できることを意味する。これはマスクの製造を簡単にする。
ii)光学的縮小が使用されるので、マスクの紫外線束は基板のそれ以下に減衰 され、そして基板より低い臨界強度の材料をマスク材料として使用してもよい。
しばしばこのような材料はマスクを作るのに容易である1例えば、ガラス又は水 晶マスク上に金属を使用してもよい。
適当な金属はクロム、銅及びアルミニウムを含む。
0.13Jcm−2より小さく、且つ0.26Jcm−2より小さい紫外線強度 を夫々使用すると、ガラス上の銅及びガラス上のアルミニウムのマスクに対して 損傷は見られない、10倍の光学的縮小に対して経験した紫外線束は約%0.0 7 Jew−’の程度である。
得られた要素の大きさは、解像度が光学の幾何学により制御されるので、回路の 総合の大きさの関数である。
例えば、1つの試験した幾何学に対して光学は4°より大きな紫外線の入射角で 破壊されるが、これは7cmX7C−の回路に対して5−40μmの要素の大き さが達成でき、2cmX2cmの回路に対して一=20μmの要素の大きさが達 成できることを意味する。勿論、改善した光学はもっと改善された要素の解像度 を生じる。
勿論、比較的粗大な要素(例えば、100μmを越える)に対して、直接接触の マスクは、それがより大きな回路領域を作らせ、且つ又関連する要素がより粗大 ならばマスクからの損傷がより小さい問題であるので、好ましい。
従って、1個の装置を少なくとも次の2つのモードで使用することをもくろむこ とは可能である。
1)マスク材料に対して達成できる要素と同じスケールの要素をもつ大きな回路 を作るための直接接触のマスク: ii)要素をより微細なものとする光学的に縮小したマスクは制限された大きさ の回路で達成されるべきマスク材料に対して達成できる。
導線、パッド及び通路の慣用の要件は全てこの発明の方法を使用して作ることが できることは上述から容易に明らかとなる。
国際調査報告 国際調査報告 GB 8901282 話 31910

Claims (11)

    【特許請求の範囲】
  1. 1.導電部材を受理性領域に被着し、非受理性領域に被着せず、それによって所 望の導体パターンを形成するように、受理性領域及び非受理性領域を有する基板 上に上記導電部材を無電解メッキする工程により電気回路を形成する方法におい て、 i)導電部材の無電解メッキに受理性があり又は受理性があるように処理出来る 絶縁材料で形成された受理性体及びこの受理性体を覆う絶縁材料の非受理性被覆 から成る基板を得るステップ、 ii)紫外線誘導融飾により非受理性被覆の深さを通して段階的機械加工によっ て材料を除去し、所望の導体パターンの形に上記受理性体を露出するステップ、 及び iii)上記露出した受理性体に導電材料を無電解メッキして導体パターンを形 成するステップ を連続的に含む方法。
  2. 2.機械加工ステップにおいて、基板を受理性体に対して臨界國値強度以下の紫 外線に露出し、それによって上記受理性体の露出面をざらざらにして被着した導 電材料に対して機械的位置合わせを提供する請求項1記載の方法。
  3. 3.紫外線誘導融飾を使用して受理性体を貫通する1以上の穴を形成し、それに よって上記受理性体の対向する表面に形成された導体は上記1以上の穴に形成さ れた導体により結合できる請求項1又は2記載の方法。
  4. 4.導電材料を露出した受理性体に無電解メッキして導体パターンを形成するの に続いて、別の受理性材料の本体及び別の非受理性被覆を回路に適用し、別の導 体パターンが、 i)別の非受理性被覆の深さを通して紫外線誘導融飾による段階的機械加工で材 料を除去して所望の導体パターンの形に別の受理性体を露出するステップ、ii )別の受理性材料の深さを通して段階的機械加工により材料を除去して電気的接 触を必要とする導体パターンを露出するステップ、及び iii)露出した別の受理性体及び導体パターンに導電材料を無電解メッキする ステップ によって上記導体パターンと電気的接触をする受理性材料の本体に形成される上 記請求項のいずれかに記載の方法。
  5. 5.50μmの幅の要素が提供される請求項1ないし4のいずれかに記載の方法 で形成される電気回路。
  6. 6.導電材料の無電解メッキに受理性があるか又は受理性があるように処理でき る絶縁材料の本体及び受理性体を覆う絶縁材料の非受理性被覆から成り、基板及 び適用した回路が柔軟性であるに十分薄い全厚をもつ請求項1ないし4のいずれ かに記載の方法で使用するための基板。
  7. 7.受理性材料の厚さは15μmより大きく、非受理性被覆の厚さは10μmよ り大きく、そして基板の全厚は75μmより小さい請求項6記載の基板。
  8. 8.絶縁材料の受理性体及びこの受理性体の一側を覆う絶縁材料の非受理性被覆 から成る材料であって、この材料は請求項4の方法により該材料を使用して形成 される回路が柔軟性であるように十分薄い請求項4の方法で使用するための材料 。
  9. 9.紫外線レーザ、マスク及び光学縮小システムから成り、それによってマスク の要素が基板上で縮小され得る請求項1ないし4のいずれかの方法で使用するた めの装置。
  10. 10.マスクは基板の臨界放射線強度より小さな臨界放射線強度を有する請求項 9記載の装置。
  11. 11.マスク、故に回路を放覆するのに十分な幅の紫外線レーザ放射線のライン を生じるための光学手段を備え、上記ラインは使用時上記マスク上を操作する請 求項1ないし4のいずれかの方法で使用するための装置。
JP51101789A 1988-10-27 1989-10-27 微細な要素の電気回路 Pending JPH04501487A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8825219.2 1988-10-27
GB888825219A GB8825219D0 (en) 1988-10-27 1988-10-27 Fine featured electrical circuits

Publications (1)

Publication Number Publication Date
JPH04501487A true JPH04501487A (ja) 1992-03-12

Family

ID=10645911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51101789A Pending JPH04501487A (ja) 1988-10-27 1989-10-27 微細な要素の電気回路

Country Status (5)

Country Link
EP (1) EP0440691A1 (ja)
JP (1) JPH04501487A (ja)
AU (1) AU4421589A (ja)
GB (1) GB8825219D0 (ja)
WO (1) WO1990004911A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077085A (en) * 1987-03-06 1991-12-31 Schnur Joel M High resolution metal patterning of ultra-thin films on solid substrates
DE4417245A1 (de) * 1994-04-23 1995-10-26 Lpkf Cad Cam Systeme Gmbh Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1918186A1 (de) * 1968-05-04 1970-10-15 Licentia Gmbh Verfahren zur Herstellung von metallischen Leiterbildern mit Durchmetallisierungen auf einer aus katalysiertem Basismaterial bestehenden,unkaschierten Leiterplatte
US4432855A (en) * 1982-09-30 1984-02-21 International Business Machines Corporation Automated system for laser mask definition for laser enhanced and conventional plating and etching
US4414059A (en) * 1982-12-09 1983-11-08 International Business Machines Corporation Far UV patterning of resist materials
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
JPS61108195A (ja) * 1984-11-01 1986-05-26 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 基板上に電気的に連続した層を形成する方法

Also Published As

Publication number Publication date
AU4421589A (en) 1990-05-14
EP0440691A1 (en) 1991-08-14
WO1990004911A1 (en) 1990-05-03
GB8825219D0 (en) 1988-11-30

Similar Documents

Publication Publication Date Title
US5104480A (en) Direct patterning of metals over a thermally inefficient surface using a laser
KR100276270B1 (ko) 다층인쇄회로기판의 제조방법_
US4622058A (en) Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US5233157A (en) Laser pattern ablation of fine line circuitry masters
KR940007800B1 (ko) 인쇄 배선 기판용 레지스트 패터닝방법
US5079070A (en) Repair of open defects in thin film conductors
EP0329313A3 (en) Laser patterning using a novel resist
JP2008166736A (ja) プリント基板の製造方法およびプリント基板加工機
US4961259A (en) Method of forming an interconnection by an excimer laser
US4898648A (en) Method for providing a strengthened conductive circuit pattern
JPH0555749A (ja) 多層配線回路基板の製造方法及び誘電体ミラーマスクの製造方法
Alwaidh et al. Laser processing of rigid and flexible PCBs
EP0415336B1 (en) Method for manufacturing thick film circuit substrate
EP0165575B1 (en) Method for forming vias in a planar structure
JPH04501487A (ja) 微細な要素の電気回路
US6783688B2 (en) Method and apparatus for structuring printed circuit boards
JP3062142B2 (ja) 多層印刷配線板の製造方法
CN107665877B (zh) 带有埋藏的导电带的元件载体
KR100434072B1 (ko) 레이저를 이용한 인쇄회로기판의 관통홀 형성방법
SE458248B (sv) Saett foer tillverkning av ett moensterkort samt anordning foer anvaendning vid tillverkning av moensterkort
JP2516142B2 (ja) 多層基板およびその製造方法
GB2087654A (en) Printed Circuit Boards
JP2000197987A (ja) バイアホ―ルクリ―ニング方法
CN113709983B (zh) 一种用激光加工电镀孔、焊盘抗镀及导电图案的制电路板方法
JPH04116887A (ja) 回路パターンの形成方法