KR20030074806A - 굵은 도체 패턴, 그리고 미세 도체 패턴을 포함하는적어도 하나의 영역을 갖는 배선기판을 제조하기 위한 방법 - Google Patents

굵은 도체 패턴, 그리고 미세 도체 패턴을 포함하는적어도 하나의 영역을 갖는 배선기판을 제조하기 위한 방법 Download PDF

Info

Publication number
KR20030074806A
KR20030074806A KR10-2003-7010460A KR20037010460A KR20030074806A KR 20030074806 A KR20030074806 A KR 20030074806A KR 20037010460 A KR20037010460 A KR 20037010460A KR 20030074806 A KR20030074806 A KR 20030074806A
Authority
KR
South Korea
Prior art keywords
conductor pattern
etch resist
photoresist
fine
pattern
Prior art date
Application number
KR10-2003-7010460A
Other languages
English (en)
Inventor
마르첼 헤르만
요제프 판핌브뢰크
에디 로엘란츠
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR20030074806A publication Critical patent/KR20030074806A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/146—Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 굵은 도체 패턴, 그리고 미세 도체 패턴을 포함하는 적어도 하나의 영역을 갖는 배선기판을 제조하기 위한 방법에 관한 것이다. 본 발명에 따르면, 전기적 절연 기판(U1)상에 금속층(MS1), 에치 레지스트(AR1) 및 포토레지스트(PR1)이 연속해서 배치되고, 그 뒤에 상기 포토레지스트(PR1)에 포토리소그래피를 이용하여 패턴이 형성되며, 상기 포토레지스트(PR1)는 그 다음의 굵은 도체 패턴(GL1) 및 미세 도체 패턴(FL1)의 전체 영역(B1)의 이미지를 커버한다. 노출된 에치 레지스트(AR1)의 스트리핑 후에 상기 포토레지스트(PR1)가 제거되고, 상기 에치 레지스트(AR1)에는 레이저 빔(LS1)을 이용하여 패턴이 형성되는데, 이때 상기 에치 레지스트(AR1)에는 미세 도체 패턴(FL1)의 이미지가 형성된다. 그 뒤에 상기 굵은 도체 패턴(GL1) 및 미세 도체 패턴(FL1)이 공통의 에칭 공정에서 형성된다.

Description

굵은 도체 패턴, 그리고 미세 도체 패턴을 포함하는 적어도 하나의 영역을 갖는 배선기판을 제조하기 위한 방법 {METHOD FOR PRODUCING WIRINGS WITH ROUGH CONDUCTING STRUCTURES AND AT LEAST ONE AREA WITH FINE CONDUCTING STRUCTURES}
EP-A-0 602 258에는 굵은 도체 패턴을 가진 인쇄회로기판의 제조 방법이 공지되어 있는데, 상기 인쇄회로기판의 제한된 영역은 매우 높은 배선 밀도를 갖도록 설계되어야만 한다. 이는 추가의 배선층에 의해 달성되는데, 상기 추가의 배선층은 단지 제한된 영역에만 제공되고 비아홀(via hole)을 통해 그 아래 놓인 배선층과 서로 연결된다.
EP-A-0 062 300에는 인쇄회로기판의 제조 방법이 공지되어 있는데, 상기 방법에 의해 금속층 전면에 도포된 금속 에치 레지스트가 레이저 빔을 이용하여 도체 패턴에 상응하지 않는 영역으로부터 선택적으로 한번 더 제거되고 상기 도체 패턴은 상기와 같이 노출된 금속층을 에칭함으로써 형성된다.
WO-A-00/04750에는 굵은(rough) 도체 패턴 및 미세(fine) 도체 패턴을 포함하는 적어도 하나의 영역을 갖는 인쇄회로기판을 제조하기 위한 방법이 공지되어 있으며, 상기 굵은 도체 패턴 및 상기 미세 도체 패턴은 공통의 에칭 공정시 금속층의 에칭에 의해 형성된다. 이러한 공통의 에칭 공정시 상기 굵은 도체 패턴의 영역에서는 포토리소그래피를 이용하여 패턴이 형성되는 에치 레지스트가 사용되고상기 미세 도체 패턴 영역에서는 레이저 빔을 이용하여 패턴이 형성되는 에치 레지스트가 사용된다. 공지된 방법의 제 1 실시예에 따르면 상기 금속층상에 포토레지스트가 도포되고 상기 포토레지스트에는 포토리소그래피를 이용하여 패턴이 형성되는데, 이때 굵은 도체 패턴 영역 내에 있는 포토레지스트에는 그 패턴에 대한 음화(negative image)가 형성되며 미세 도체 패턴의 전체 영역을 커버한다. 그 뒤에 미세 도체 패턴의 영역 내에 있는 상기 포토레지스트에는 레이저 빔을 이용하여 패턴이 형성되는데, 이때 상기 포토레지스트에는 미세 도체 패턴의 음화가 형성된다. 그 뒤에 단일 공정에서 무전해 주석 도금에 의해 에치 레지스트가 굵은 도체 패턴 및 미세 도체 패턴상에 도포되기 때문에, 공통의 에칭 공정이 포토레지스트를 제거한 후에 실행될 수 있다. 공지된 방법의 제 2 실시예에 따르면 상기 금속층상에 도포된 포토레지스트에는 포토리소그래피를 이용하여 패턴이 형성되는데, 이때 굵은 도체 패턴의 영역 내에 있는 상기 포토레지스트에는 그 패턴의 음화가 형성된다. 그 뒤에 상기 에치 레지스트는 상기 굵은 도체 패턴 및 상기 미세 도체 패턴의 전체 표면상에 도포된다. 상기 포토레지스트를 제거한 후에는 상기 미세 도체 패턴의 영역 내에 있는 상기 에치 레지스트에는 레이저 빔을 이용하여 패턴이 형성되는데, 이때 상기 에치 레지스트에는 상기 미세 도체 패턴의 이미지가 형성된다. 그 뒤에 상기 굵은 도체 패턴 및 상기 미세 도체 패턴이 공통의 에칭 공정시 제조된다.
청구항 제 1항에 제시된 본 발명은, 제조 시간을 단축시키기 위해 굵은 도체 패턴, 그리고 미세 도체 패턴을 포함하는 적어도 하나의 영역을 갖는 인쇄회로기판의 제조 방법-WO-A-00/04750에 공지됨-을 개선시키는데 중점을 두고 있다.
본 발명은 굵은 도체 패턴의 제조를 위한 종래의 포토에칭 기술 및 미세 도체 패턴을 제조하기 위한 레이저 패터닝(laser patterning)을 조합할 때 포토레지스트, 에치 레지스트 및 금속층의 대부분의 영역을 포토레지스트의 노출(exposing) 및 현상(developing), 에치 레지스트의 스트리핑(stripping) 및 금속층의 에칭(etching) 단계에 의해 신속하게 제거할 수 있다는 사실을 전제로 한다. 상기 미세 도체 패턴의 영역 내에 있는 에치 레지스트의 레이저 패터닝이 어떠한 경우라도 신속하게 실행될 수 있기 때문에, 전체적으로 최소한의 시간이 요구된다.
본 발명에 따른 방법의 바람직한 실시예는 청구항 2항 내지 8항에 제시된다.
원칙적으로는 유기질(organic) 레지스트를 에치 레지스트로서 사용할 수도 있긴 하지만, 청구항 2항에 따르면 금속 에치 레지스트가 바람직하다. 청구항 3항에 따르면 이러한 금속 에치 레지스트를 금속층상에 도포하는 것은 무전해 또는 전해 도금에 의해 최소의 비용으로 신속하게 실행될 수 있다. 이러한 경우에 청구항 4항에 따르면 에치 레지스트로서 주석 또는 주석-납이 특히 바람직하게 사용된다.
청구항 5항에 따른 실시예에서는 굵은 도체 패턴의 영역 및 미세 도체 패턴의 영역에서 비아홀이 제조될 수 있다.
청구항 6항에 따른 개선예에서는 상기 비아홀의 영역 내에 있는 에치 레지스트가 특히 용이하게 보호될 수 있다.
상기 에치 레지스트가 배선기판의 또다른 처리를 방해할 경우에는 청구항 7항에 따라 한번 더 제거된다. 이러한 경우에는 굵은 도체 패턴 및 미세 도체 패턴상에 예컨대 다른 금속층이 도포될 수 있다.
청구항 8항에 따른 실시예에서는 두 개 또는 다수의 배선층을 갖는 배선기판이 용이하게 제조될 수 있으며, 상기 배선층은 재차 굵은 도체 패턴 및 미세 도체 패턴을 갖는다.
도면을 참고로 본 발명의 실시예를 살펴보면 다음과 같다. 즉
도 1 내지 도 9는 굵은 도체 패턴 및 미세 도체 패턴의 영역을 갖는 인쇄회로기판을 제조하기 위한 방법의 개별 단계를 도시하고,
도 10 내지 도 18은 각각의 굵은 도체 패턴 및 미세 도체 패턴의 영역을 갖는 두 개의 배선층을 가진 인쇄회로기판을 제조하기 위한 방법의 개별 단계를 도시한다.
도 1에 따르면 전기적 절연 기판(U1)-단면으로 도시됨-상에 제 1 금속층(MS1)이 도포되고, 상기 제 1 금속층(MS1)은 상기 기판(U1) 내에 형성된 비아홀(DL1)의 벽을 커버한다. 상기 기판(U1)은 인쇄회로기판에 통상적으로 쓰이는 기본 재료이다. 상기 제 1 금속층(MS1)은 예컨대 무전해 구리 도금 및 전해 구리 도금에 의해 상기 기판(U1)상에 도포된다. 또한 구리 적층 기판(U1)을 시작으로 해서, 상기 기판(U1) 내부에 비아홀(DL1)을 뚫어서, 상기 비아홀(DL1) 벽에 무전해 및 전해 도금을 이용하여 금속배선(metallization)을 실행할 수 있다. 상기 비아홀(DL1)의 금속배선을 실행할 경우 구리 적층(copper cladding)이 적절히 보강된다.
도 2에 따르면 상기 제 1 금속층(MS1)상에 에치 레지스트(AR1)가 도포되고,상기 에치 레지스트(AR1)는 또한 비아홀(DL1) 내에 있는 금속층(MS1)을 커버한다. 상기 에치 레지스트(AR1)는 무전해 도금에 의해 도포되는 주석으로 되어있다.
도 3에 따르면 상기 기판(U1)의 상부면에서 제 1 포토레지스트(PR1)가 상기 에치 레지스트(AR1)상에 도포된다. 이 경우 상기 제 1 포토레지스트(PR1)는 상기 비아홀(DL1)의 상부 개구를 커버한다. 상기 제 1 포토레지스트(PR1)는 예컨대 박막 형태로 적층된다.
그 다음 단계에서 상기 포토레지스트(PR1)에는 노출 공정 및 현상 공정에 의해 패턴이 형성되는데, 이때 GL1으로 표기된 굵은 도체 패턴의 이미지 및 B1으로 표기된 미세 도체 패턴의 영역이 커버된다. 포토리소그래피를 이용하여 상기 포토레지스트(PR1)에 패턴을 형성하는 단계가 도 4에 도시된다.
상기 포토레지스트(PR1)에 패턴을 형성한 후에는 도 5에 따라 노출된 영역 내에 있는 에치 레지스트(AR1)가 제거된다. 이 경우 비아홀(DL1) 영역 내에 있는 에치 레지스트(AR1)는 제거되지 않는다. 왜냐하면 상기 비아홀(DL1) 영역 내 에치 레지스트(AR1)는 포토레지스트 및 상응하는 비아홀(DL1)의 시일(seal)-도시되지 않음-에 의해 아래에서부터 보호되기 때문이다. 상기 에치 레지스트(AR1)의 제거-스트리핑(stripping)으로도 표기됨-는 기술된 실시예의 경우에는 통상적인 주석 스트리퍼(stripper)에 의해 이루어진다. 그러나 상기 주석 스트리퍼가 제 1 포토레지스트(PR1)를 부식시켜서는 안된다.
도 6에 따른 그 다음 단계에서는 제 1 포토레지스트(PR1)가 완전히 제거된다. 여기에 사용된 통상적인 레지스트 스트리퍼가 제 1 에치 레지스트(AR1)를 부식시켜서는 안된다. 이 경우 남아있는 제 1 에치 레지스트(AR1)는 굵은 도체 패턴(GL1), 비아홀(DL1) 벽, 그리고 미세 도체 패턴의 전체 영역(B1)을 커버한다.
도 7에 따르면 B1의 영역에서 제 1 에치 레지스트(AR1)에는 레이저 빔(LS1)을 이용하여 패턴이 형성되는데, 이때 상기 제 1 에치 레지스트(AR1)에는 미세 도체 패턴(FL1)의 이미지가 형성된다.
상기 B1 영역에서의 레이저 패터닝(도 6 참조) 이후에, 도 8에 따른 그 다음 단계에서는 굵은 도체 패턴(GL1) 및 미세 도체 패턴(FL1)을 형성하기 위해서 공통의 에칭 공정시 에치 레지스트(AR1)에 의해 보호되지 않은 영역 내에 있는 금속층(MS1)이 기판(U1)의 표면에까지 에칭된다.
도 9에 따른 마지막 단계에서는 남아있는 에치 레지스트(AR1)가 제거된다. 이를 위해서 전술한 주석 스트리퍼가 한번 더 사용된다.
두 개의 배선층을 가진 인쇄회로기판을 제조할 경우에는 굵은 도체 패턴(GL1) 및 미세 도체 패턴(FL1)을 가진 제 1 배선층이 도 1 내지 도 9에 도시된 단계에 따라 제조된다. 이에 상응하는 제 1 배선층이 도 10에 도시되며, 이때 상기 굵은 도체 패턴(GL1) 및 미세 도체 패턴(FL1)은 도 9에 도시된 패턴과는 약간 다르다. 그리고 나서 제 2 전기적 절연 기판(U2)이 예컨대 커텐코팅(curtain coating) 및 후속하는 경화(curing)에 의해 상기 제 1 배선층상에 도포된다. 그 리고 나서 비아홀(DL2 및 DL3)이 예컨대 레이저 드릴링(laser drilling)에 의해 제 2 기판(U2) 내부에 형성된다. 그리고 나서 도 10에 도시된 바와 같이 상기 제 2 기판(U2)상에 제 2 금속층(MS2)이 도포될 경우에는 비아홀(DL2 및 DL3)의 벽에 금속 배선이 형성된다. 또한 비아홀(DL3)에서 제 2 금속층(MS2)이 그 아래에 놓인 제 1 배선층의 도체 패턴과의 접촉을 형성한다는 사실을 알 수 있다.
도 11에 따른 그 다음 단계에서는 제 2 에치 레지스트(AR2)가 제 2 금속층(MS2)상에 도포된다. 도 12에 따른 그 다음 단계에서는 제 2 포토레지스트(PR2)가 도포되며, 상기 제 2 포토레지스트(PR2)는 비아홀(DL2 및 DL3)의 개구를 커버한다.
상기 제 2 포토레지스트(PR2)를 노출 공정 및 현상 공정에 의해 패터닝한 후, 도 13에 따른 단계에서는 굵은 도체 패턴(GL2) 및 제 2 배선층의 미세 도체 패턴의 전체 영역(B2)의 이미지만이 커버된다.
도 14에 따른 그 다음 단계에서는 제 2 포토레지스트(PR2)에 의해 보호되지 않은 제 2 에치 레지스트(AR2)가 제거되며, 도 15에 따른 그 다음 단계에서는 제 2 포토레지스트(PR2)가 완전히 제거된다.
도 16에 따른 그 다음 단계에서는 B2 영역에서 제 2 에치 레지스트(AR2)에는 레이저 빔(LS2)을 이용하여 패턴이 형성되는데, 이때 상기 제 2 에치 레지스트(AR2)는 제 2 배선층의 제 2의 미세 도체 패턴(FL2)을 갖는다.
상기 B2 영역에서의 레이저 패터닝(도 15참조) 후에, 도 17에 따른 그 다음 단계에서는 굵은 도체 패턴(GL2) 및 제 2 배선층의 미세 도체 패턴(FL2)을 형성하기 위해서 공통의 에칭 공정시 제 2 에치 레지스트(AR2)에 의해 보호되지 않은 영역 내에 있는 제 2 금속층(MS2)이 제 2 기판(U2)의 표면에까지 에칭된다. 그 다음의 마지막 단계에서는 남아있는 제 2 에치 레지스트(AR2)가 제거된다. 그 결과로제조된, 두 개의 배선층을 가진 인쇄회로기판이 도 18에 도시된다.

Claims (8)

  1. 굵은 도체 패턴(GL1; GL2), 그리고 미세 도체 패턴(FL1; FL2)을 포함하는 적어도 하나의 제한된 영역(B1; B2)을 갖는 배선기판을 제조하기 위한 방법으로서, 상기 방법이 하기의 단계:
    a) 전기적 절연 기판(U1; U2)상에 금속층(MS1; MS2)을 도포하는 단계;
    b) 상기 금속층(MS1; MS2)상에 에치 레지스트(AR1; AR2)를 도포하는 단계 ;
    c) 상기 에치 레지스트(AR1; AR2)상에 포토레지스트(PR1; PR2)를 도포하는 단계;
    d) 상기 굵은 도체 패턴(GL1; GL2)의 이미지 및 상기 미세 도체 패턴(FL1; FL2)의 영역(B1; B2)이 커버되도록, 상기 포토레지스트(PR1; PR2)에 포토리소그래피를 이용하여 패턴을 형성하는 단계;
    e) 상기 포토레지스트(PR1;PR2)에 의해 커버되지 않은 영역에 있는 상기 에치 레지스트(AR1;AR2)를 제거하는 단계;
    f) 상기 포토레지스트(PR1;PR2)를 제거하는 단계;
    g) 상기 에치 레지스트(AR1;AR2)가 상기 미세 도체 패턴(FL1;FL2)의 이미지를 나타내도록, 상기 에치 레지스트(AR1;AR2)에 레이저 빔(LS1;LS2)을 이용하여 패턴을 형성하는 단계;
    h) 상기 굵은 도체 패턴(GL1;GL2) 및 상기 미세 도체 패턴(FL1;FL2)을 형성하기 위해서 공통의 에칭 공정에서 상기 에치 레지스트(AR1;AR2)에 의해 보호되지않은 금속층(MS1;MS2)의 영역을 상기 기판(U1;U2)의 표면에까지 에칭하는 단계를 포함하는 배선기판 제조 방법.
  2. 제 1항에 있어서,
    상기 b) 단계에서 상기 금속층(MS1;MS2)상에 상기 금속 에치 레지스트(AR1;AR2)를 도포하는 것을 특징으로 하는 배선기판 제조 방법.
  3. 제 2항에 있어서,
    상기 금속 에치 레지스트(AR1;AR2)를 무전해 또는 전해 도금에 의해 상기 금속층(MS1;MS2)상에 도포하는 것을 특징으로 하는 배선기판 제조 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 에치 레지스트(AR1;AR2)로서 주석 또는 주석-납을 사용하는 것을 특징으로 하는 배선기판 제조 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 기판(U1;U2)의 상기 굵은 도체 패턴(GL1;GL2)의 영역 및/또는 상기 미세 도체 패턴(FL1;FL2)의 영역에 비아홀(DL1;DL2,DL3)을 형성하고, 상기 a) 단계 및 b) 단계에서 상기 비아홀(DL1;DL2,DL3)의 벽에 상기 금속층(MS1;MS2) 및 상기 에치 레지스트(AR1;AR2)를 도포하는 것을 특징으로 하는 배선기판 제조 방법.
  6. 제 5항에 있어서,
    상기 c) 단계에서 상기 포토레지스트(PR1;PR2)가 상기 비아홀(DL1;DL2,DL3)의 개구를 커버하도록 도포되는 것을 특징으로 하는 배선기판 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 에치 레지스트(AR1;AR2)를 상기 h) 단계 이후에 완전히 제거하는 것을 특징으로 하는 배선기판 제조 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 제 1 전기적 절연 기판(U1)상에 상기 제 1 굵은 도체 패턴(GL1) 및/또는 제 1 미세 도체 패턴(FL1)을 포함하는 제 1 배선층을 형성하고, 상기 제 1 배선층상에 상기 제 2 전기적 절연 기판(U2)을 도포하며, 상기 제 2 전기적 절연 기판(U2) 내에 상기 비아홀(DL3)을 형성하고, 상기 제 2 전기적 절연 기판(U2)상에 상기 a) 단계 내지 h) 단계에 따라 상기 제 2 굵은 도체 패턴(GL2) 및 상기 제 2 미세 도체 패턴(FL2)을 포함하는 제 2 배선층을 형성하며, 상기 a) 단계 및 b) 단계에서 상기 비아홀(DL3)의 벽에 상기 금속층(MS2) 및 상기 에치 레지스트(AR2)를 도포하는 것을 특징으로 하는 배선기판 제조 방법.
KR10-2003-7010460A 2001-02-12 2002-01-22 굵은 도체 패턴, 그리고 미세 도체 패턴을 포함하는적어도 하나의 영역을 갖는 배선기판을 제조하기 위한 방법 KR20030074806A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10106399A DE10106399C1 (de) 2001-02-12 2001-02-12 Verfahren zur Herstellung von Schaltungsträgern mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen
DE10106399.7 2001-02-12
PCT/DE2002/000190 WO2002065822A1 (de) 2001-02-12 2002-01-22 Verfahren zur herstellung von verdrahtungen mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen

Publications (1)

Publication Number Publication Date
KR20030074806A true KR20030074806A (ko) 2003-09-19

Family

ID=7673721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7010460A KR20030074806A (ko) 2001-02-12 2002-01-22 굵은 도체 패턴, 그리고 미세 도체 패턴을 포함하는적어도 하나의 영역을 갖는 배선기판을 제조하기 위한 방법

Country Status (8)

Country Link
US (1) US6576402B2 (ko)
EP (1) EP1360881B1 (ko)
JP (1) JP2004518307A (ko)
KR (1) KR20030074806A (ko)
CN (1) CN1222201C (ko)
DE (2) DE10106399C1 (ko)
TW (1) TW543350B (ko)
WO (1) WO2002065822A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127357C1 (de) * 2001-06-06 2002-09-26 Siemens Dematic Ag Verfahren und Einrichtung zur Strukturierung von Leiterplatten
DE10221552A1 (de) * 2002-05-14 2003-11-27 Rotra Leiterplatten Produktion Mehrlagen-Leiterplatten-Verbundkörper sowie Verfahren zu dessen Herstellung
US7387740B2 (en) * 2003-01-17 2008-06-17 Sutech Trading Limited Method of manufacturing metal cover with blind holes therein
CN102958279B (zh) * 2011-08-23 2016-03-16 北大方正集团有限公司 Pcb的蚀刻方法和pcb在制板
JP7461437B1 (ja) 2022-10-21 2024-04-03 旭東 陳 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2008886B2 (de) * 1970-02-26 1972-05-10 Krause, Willy, 8104 Grainau Kunststoff-traegerplatte zur herstellung von gedruckten schaltungen
DE3113855A1 (de) * 1981-04-06 1982-10-21 Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München Verfahren zur herstellung von leiterplatten
US4527041A (en) * 1983-06-02 1985-07-02 Kazuo Kai Method of forming a wiring pattern on a wiring board
GB2213325B (en) * 1987-12-04 1992-01-02 Marconi Electronic Devices A method of forming electrical conductors
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
IL105925A (en) * 1992-06-22 1997-01-10 Martin Marietta Corp Ablative process for printed circuit board technology
EP0602257B1 (de) * 1992-12-12 1997-09-10 International Business Machines Corporation Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten
EP0602258B1 (de) * 1992-12-14 1997-04-09 International Business Machines Corporation Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
JP3149352B2 (ja) * 1996-02-29 2001-03-26 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 基板の導体層の形成方法
US5837427A (en) * 1996-04-30 1998-11-17 Samsung Electro-Mechanics Co Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board
ATE193966T1 (de) * 1996-09-30 2000-06-15 Siemens Sa Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
US5895581A (en) * 1997-04-03 1999-04-20 J.G. Systems Inc. Laser imaging of printed circuit patterns without using phototools
TW453139B (en) * 1998-07-13 2001-09-01 Siemens Ag Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns

Also Published As

Publication number Publication date
EP1360881B1 (de) 2004-07-21
DE50200662D1 (de) 2004-08-26
DE10106399C1 (de) 2002-09-05
JP2004518307A (ja) 2004-06-17
EP1360881A1 (de) 2003-11-12
TW543350B (en) 2003-07-21
WO2002065822A1 (de) 2002-08-22
US20020110752A1 (en) 2002-08-15
CN1491528A (zh) 2004-04-21
CN1222201C (zh) 2005-10-05
US6576402B2 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
US7454832B2 (en) Method of forming metal plate pattern and circuit board
US20200305286A1 (en) Method for Contacting and Rewiring an Electronic Component Embedded into a Printed Circuit Board
KR100384354B1 (ko) 러프 도체 구조 및 미세 도체 구조를 가지는 적어도 하나의 영역을 가지는 인쇄회로기판 제조 방법
JPH06310865A (ja) プリント配線板およびその製造方法
KR20030074806A (ko) 굵은 도체 패턴, 그리고 미세 도체 패턴을 포함하는적어도 하나의 영역을 갖는 배선기판을 제조하기 위한 방법
TW201720247A (zh) 線路板結構及其製作方法
JP3164068B2 (ja) 電子部品及びその製造方法
KR100642741B1 (ko) 양면 배선기판의 제조방법
TWM522542U (zh) 線路板結構
US20070148970A1 (en) Method of fabricating circuitry without conductive circle
KR100290588B1 (ko) 반도체장치의 도전막 패턴 형성방법
JP2002185138A (ja) 多層配線基板の製造方法
KR100261578B1 (ko) 반도체 소자의 금속배선 형성방법
KR950000090B1 (ko) 반도체장치의 제조방법
JP3005546B1 (ja) ビルドアップ配線基板の製造方法
JP2755019B2 (ja) 多層配線基板の製造方法
KR100239435B1 (ko) 반도체 소자의 제조 방법
KR0124487B1 (ko) 고집적 반도체소자의 미세 콘택 형성방법
JP2001148562A (ja) 配線基板の製造方法
JP2005026646A (ja) 回路基板及びその製造方法
JPH0951165A (ja) 有機膜およびその加工方法
JP2002141224A (ja) コイル部品とその製造方法
JPS62171194A (ja) マトリクス配線板
JPH02128448A (ja) 多層配線基板における配線形成方法
JP2002141353A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application