JPH06310865A - プリント配線板およびその製造方法 - Google Patents

プリント配線板およびその製造方法

Info

Publication number
JPH06310865A
JPH06310865A JP4347638A JP34763892A JPH06310865A JP H06310865 A JPH06310865 A JP H06310865A JP 4347638 A JP4347638 A JP 4347638A JP 34763892 A JP34763892 A JP 34763892A JP H06310865 A JPH06310865 A JP H06310865A
Authority
JP
Japan
Prior art keywords
blind hole
wiring
layer
layer wiring
peripheral surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4347638A
Other languages
English (en)
Other versions
JP2502902B2 (ja
Inventor
Masaharu Shirai
正治 白井
Shuhei Tsuchida
修平 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP4347638A priority Critical patent/JP2502902B2/ja
Publication of JPH06310865A publication Critical patent/JPH06310865A/ja
Priority to US08/561,533 priority patent/US5537740A/en
Application granted granted Critical
Publication of JP2502902B2 publication Critical patent/JP2502902B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 内層配線と信頼性よく接続できると共に高配
線密度を実現できるプリント配線板を提供する。 【構成】 内層配線２２まで到達すると共に底部より開
口部が大きいブラインドホール２３を基板２１に形成
し、ブラインドホール２３の底面および内周面に内層配
線２２と表層配線２４とを接続する導電体パタン２５を
形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ブラインドホールの底
面および内周面の導電体パタンを介して上層配線と下層
配線とを接続したプリント配線板およびその製造方法に
関する。
【０００２】
【従来の技術】従来より、プリント配線板においては、
その配線密度を高密度化するためにランドを可能な限り
小さくする試みがなされている。そして、その典型的な
例としてランドレス基板がある。すなわち、内周面がめ
っきされたスルーホール（Plated Through Hole;以下、
ＰＴＨという）を用いて接続する場合に、スルーホール
に対するランドをなくすことにより配線密度を高めたも
のである。
【０００３】かかるランドレス基板は、例えば図３に示
すように、基板１に形成した貫通孔であるスルーホール
２の内周面に、表面の接続ライン３と裏面の接続ライン
４とを接続するめっき層５を形成してＰＴＨとしたもの
である。また、このようなランドレス基板は、スルーホ
ールの内周面に樹脂層を形成し、さらにその上にはんだ
めっきを施した後、はんだめっきの垂直部（内周面）上
にポジ型フォトレジストを残してエッチングを施し、垂
直部以外のはんだめっきを除去することにより形成され
る。
【０００４】
【発明が解決しようとする課題】しかし、このようなラ
ンドレス基板では、図３に示すような内層ライン６とは
んだめっき層の垂直部との接続は不可能である。
【０００５】一方、スルーホールの内周面に樹脂層を形
成しないで、内層ライン６とはんだめっき層の垂直部と
を接続することが考えられる。図４は、このようにして
形成した接続状態を示し、（Ａ）は平面図、（Ｂ）は断
面図である。これらの図に示すように、このように内層
ライン６とめっき層７とを接続した場合、その接続面積
は、内層ライン６の幅×厚みの面積だけになる。よっ
て、内層ライン６とめっき層７との接続は、信頼性に欠
ける。
【０００６】また、図５に示すように、内層ライン６を
切断するように基板１の厚さ方向の途中までドリル穴を
形成してその内周面に上述したポジ型フォトレジストを
用いたエッチングによりめっき層８を形成することで、
ランドレスのバイア接続をすることも可能である。しか
し、この場合にも同様に接続の信頼性は得られない。
【０００７】一方、下層配線である内層配線まで到達す
るブラインドホールを用いて上層配線である例えば表層
配線と内層配線とを接続する構造が知られている。かか
る構造の製造工程を図６に示す。同図に示すように、基
板１１上に形成された内層配線となる配線１２を覆うよ
うに光感光性樹脂層１３を設け（(a)）、ブラインドホ
ールの大きさの遮光部１４ａを有する遮光パタン１４を
介して露光して遮光部以外の光感光性層１３に光を照射
した（(b)）後、現像することにより、内層配線１２ま
で到達するブラインドホール１５を形成する（(c)）。
続いて、ブラインドホール１５の底面および内周面並び
に基板１１の表面に導電体層１６を形成し（(d)）、ブ
ラインドホール１５を覆うようにドライフィルムフォト
レジスト１７を設けると共に、ブラインドホール１５の
開口部より少し大きくかつ位置ずれを考慮しても底面を
覆うような寸法の遮光部１８ａを有する遮光パタン１８
を介して露光して遮光部１８ａ以外のフォトレジスト１
７に光を照射する（(e)）。その後、現像することによ
りブラインドホール１５の開口を覆うレジストパタン１
７ａを形成し（(f)）、さらにエッチングすることによ
り、内層配線１２に接続されると共にブラインドホール
１５の開口部の周囲にランドを有する導電体パタン１６
ａを形成する。そして、常法に基づき、この導電体パタ
ン１６ａのランドに連続するように基板１１上に図示し
ない表層配線を形成することにより、導電体パタン１６
ａを介して内層配線１２と表層配線とを接続する構造が
得られる。
【０００８】図６に示すような構造は、内層配線との接
続の信頼性は得られるものの、その製造工程上の特性に
よりブラインドホールの開口部周囲にランドが存在する
ので、配線密度を高めるという要望には応えられない。
【０００９】本発明はこのような事情に鑑み、上層配線
と下層配線とを信頼性よく接続できると共に高配線密度
を実現できるプリント配線板およびその製造方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段】かかる目的を達成する本
発明は、上層配線および下層配線を有するプリント配線
板において、前記下層配線まで到達すると共に底部より
開口部が大きいブラインドホールが形成されており、か
つ該ブラインドホールの底面および内周面には前記上層
配線と下層配線とを接続する導電体パタンが形成されて
いることを特徴とするプリント配線板にあり、また、内
層配線を有するプリント配線板に該内層配線まで到達す
ると共に底部より開口部が大きいブラインドホールを形
成する工程と、前記プリント配線板表面の少なくとも前
記ブラインドホールの周囲および該ブラインドホールの
底面および内周面に前記内層配線と接続される導電体層
を形成する工程と、前記導電体層表面にポジ型フォトレ
ジスト層を形成する工程と、前記ブラインドホールの底
部より大きいが開口部より小さい遮光部を有する遮光パ
タンを介して露光した後現像して該ブラインドホールの
底部および内周面上にレジストパタンを形成する工程
と、前記レジストパタンの部分以外の前記導電体層をエ
ッチングにより除去して導電体パタンを形成する工程と
を具備することを特徴とするプリント配線板の製造方法
にある。
【００１１】
【作用】上述した構成のプリント配線板では、下層配線
との接続はブラインドホールの底面上の導電体パタンで
信頼性よく行われると共に上層配線との接続はブライン
ドホールの内周面上の導電体パタンで信頼性よく行わ
れ、しかも、ブラインドホールの開口部の周囲にはラン
ドが存在しないので、高密度配線を実現できる。
【００１２】また、上述した製造方法では、導電体層の
表面にポジ型フォトレジスト層を設けると共に、前記ブ
ラインドホールの底部より大きいが開口部より小さい遮
光部を有する遮光パタンを介して露光し、現像すること
により、ブラインドホール底部および内周面は覆うが開
口部の周囲は完全に除去されたレジストパタンを形成す
ることができる。すなわち、かかる露光では、ブライン
ドホールの内周面上のフォトレジストの一部にも光が照
射されることになるが、この内周面は光の照射方向に対
して傾斜しており、その光の照射量が開口部の周囲と比
べて少ないので、内周面上のレジストはほとんど除去さ
れない。したがって、その後、エッチングを施すことに
より、ブラインドホールの底部から内周面のほぼ全域に
連続して延びる導電体パタンを形成することができる。
【００１３】
【実施例】以下、本発明を実施例に基づいて説明する。
【００１４】図１は、一実施例にかかるプリント配線板
の構成を概念的に示すものであり、（Ａ）は一部を切り
欠いた斜視図、（Ｂ）はその断面図である。両図に示す
ように、基板２１には、下層配線である内層配線２２ま
で到達すると共に底部から開口部に向かって径が漸大す
るブラインドホール２３が形成されており、かつブライ
ンドホール２３の底面および内周面には内層配線２２と
上層配線である例えば表層配線２４とを接続する導電体
パタン２５が形成されている。ここで、導電体パタン２
５は、表層配線２４との接続部以外はブラインドホール
２３内にある。したがって、ブラインドホール２３の開
口部の周囲にはランドがなく、配線密度を高める点では
有利である。
【００１５】かかるプリント配線板の一製造例を図２を
参照しながら説明する。同図に示すように、基板２１ａ
上に形成された銅のめっき層などからなる下層配線であ
る内層配線２２を覆うように絶縁性の光感光性樹脂層２
１ｂを設け（(a)）、ブラインドホールの大きさの遮光
部２６ａを有する遮光パタン２６を介して露光して遮光
部２６ａ以外の光感光性樹脂層２１ｂに光を照射した
（(b)）後、現像することにより、基板２１に、内層配
線２２まで到達するブラインドホール２３を形成する
（(c)）。ここで、ブラインドホール２３は、底部から
開口部にかけて径が漸大する形状となる。続いて、内層
配線２２と連続するようにブラインドホール２３の底面
および内周面、並びに基板２１の表面に銅めっきなどか
らなる導電体層２５’を形成する（(d)）。次に、導電
体層２５’上に、例えば電着などの手段によりポジ型フ
ォトレジスト層２７形成する。そして、ブラインドホー
ル２３の底部より少し大きいが開口部より小さく位置ず
れを考慮しても底部を覆うような大きさの遮光部２８ａ
を有する遮光パタン２８を介して露光して遮光部２８ａ
以外のフォトレジスト層２７に光を照射する（(e)）。
このとき、ブラインドホール２３の内周面上のフォトレ
ジスト層２７にも光が照射されるが、この部分は光の照
射方向に対して、例えば、６０〜７０度傾斜しているの
で、フォトレジストに与えられる光エネルギーが他の部
分と比べて少ない。したがって、その後、現像すると、
ブラインドホール２３の底面のほか内周面上にもレジス
トパタン２７ａが形成されるが、開口部の周囲のレジス
トは完全に除去される（(f)）。そして、さらにエッチ
ングすることにより、ブラインドホール２３の底面およ
び内周面上に、内層配線２２に接続される導電体パタン
２５が形成され、ブラインドホール２３の開口部の周囲
にはランドは形成されない。この後は、常法に基づき、
すなわち、基板２１表面に再び導電体層およびフォトレ
ジスト層を設けると共に遮光パタンを介して露光・現像
し、再びエッチングすることにより、この導電体パタン
２５に接続する図示しない上層配線である例えば表層配
線を形成する。これにより、導電体パタン２５を介して
内層配線２２と表層配線とを接続したプリント配線板を
得ることができる（図１参照）。
【００１６】かかる製造方法では、上述したようにポジ
型フォトレジスト層と遮光パタンとの位置ずれ誤差量を
ブラインドホールの内周面内で吸収できるので、遮光パ
タンを従来程厳しく位置合せしなくても、ブラインドホ
ールの底面および内周面に導電体パタンを形成すること
ができる。
【００１７】例えば、ブラインドホールの深さが８０μ
ｍの場合、その底部の直径は通常、１５０μｍ程度で、
開口部の直径は２８０μｍ程度である。そして、従来の
ようにドライフィルムフォトレジストを用いて導電体層
をエッチングした場合、フォトレジスト層と遮光パタン
との位置ずれ量を考慮すると、開口部の周囲に直径４１
０μｍ程度のランドが形成されてしまう。しかし、上述
した本発明方法によれば、ランドが形成されず、２８０
μｍ程度で済むので、かなりの省スペース化を図ること
ができる。
【００１８】実施例は、上下２層の配線接続を中心に述
べたが、本発明は、そのような配線接続およびその製造
工程を繰返すことにより、３層以上の多層配線にも適用
できることは明らかである。
【００１９】
【発明の効果】以上説明したように、本発明は、ブライ
ンドホールの底面の導電体パタンを介して下層配線と接
続すると共に内周面の導電体パタンを介して上層配線と
接続してブラインドホールの開口部の周囲のランドを排
除した構造としたので、上層配線と下層配線との接続の
信頼性が高く高配線密度が実現できるプリント配線板を
提供するすることができるものである。
【図面の簡単な説明】
【図１】本発明の一実施例に係るプリント配線板を示す
模式図である。
【図２】本発明のプリント配線板の製造方法の一例を示
す工程図である。
【図３】従来技術に係るプリント配線板の一例を示す模
式図である。
【図４】従来技術の問題点を説明する模式図である。
【図５】従来技術の問題点を説明する模式図である。
【図６】従来技術のプリント配線板の製造方法の一例を
示す工程図である。
【符号の説明】
２１ 基板 ２２ 内層配線 ２３ ブラインドホール ２４ 表面配線 ２５ 導電体パタン ２６，２８ 遮光パタン ２７ ポジ型フォトレジスト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土田 修平 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 上層配線および下層配線を有するプリン
    ト配線板において、前記下層配線まで到達すると共に底
    部より開口部が大きいブラインドホールが形成されてお
    り、かつ該ブラインドホールの底面および内周面には前
    記上層配線と下層配線とを接続する導電体パタンが形成
    されていることを特徴とするプリント配線板。
  2. 【請求項２】 内層配線を有するプリント配線板に該内
    層配線まで到達すると共に底部より開口部が大きいブラ
    インドホールを形成する工程と、 前記プリント配線板表面の少なくとも前記ブラインドホ
    ールの周囲および該ブラインドホールの底面および内周
    面に前記内層配線と接続される導電体層を形成する工程
    と、 前記導電体層表面にポジ型フォトレジスト層を形成する
    工程と、 前記ブラインドホールの底部より大きいが開口部より小
    さい遮光部を有する遮光パタンを介して露光した後現像
    して該ブラインドホールの底部および内周面上にレジス
    トパタンを形成する工程と、 前記レジストパタンの部分以外の前記導電体層をエッチ
    ングにより除去して導電体パタンを形成する工程とを具
    備することを特徴とするプリント配線板の製造方法。
JP4347638A 1992-12-28 1992-12-28 プリント配線板およびその製造方法 Expired - Fee Related JP2502902B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4347638A JP2502902B2 (ja) 1992-12-28 1992-12-28 プリント配線板およびその製造方法
US08/561,533 US5537740A (en) 1992-12-28 1995-11-22 Method of making printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4347638A JP2502902B2 (ja) 1992-12-28 1992-12-28 プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH06310865A true JPH06310865A (ja) 1994-11-04
JP2502902B2 JP2502902B2 (ja) 1996-05-29

Family

ID=18391577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4347638A Expired - Fee Related JP2502902B2 (ja) 1992-12-28 1992-12-28 プリント配線板およびその製造方法

Country Status (2)

Country Link
US (1) US5537740A (ja)
JP (1) JP2502902B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7516545B2 (en) 2005-12-14 2009-04-14 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board having landless via hole
KR20160020761A (ko) * 2014-08-14 2016-02-24 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9610689D0 (en) * 1996-05-22 1996-07-31 Int Computers Ltd Flip chip attachment
US6820330B1 (en) * 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
US20040060728A1 (en) * 2001-01-04 2004-04-01 Philippe Steiert Method for producing electroconductive structures
JP3790433B2 (ja) * 2001-02-28 2006-06-28 日本無線株式会社 プリント配線板の製造方法
US6660945B2 (en) 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
TWI335785B (en) * 2006-10-19 2011-01-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
TWI399143B (zh) * 2009-12-30 2013-06-11 Unimicron Technology Corp 線路板及其製程
CN104470263A (zh) * 2014-11-28 2015-03-25 东莞康源电子有限公司 刚挠性多阶埋盲孔电路板制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115588A (ja) * 1982-12-22 1984-07-04 富士通株式会社 立体配線形成方法
JPH01220896A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 多層電子回路の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
EP0361195B1 (de) * 1988-09-30 1993-03-17 Siemens Aktiengesellschaft Leiterplatte mit einem spritzgegossenen Substrat
US4996391A (en) * 1988-09-30 1991-02-26 Siemens Aktiengesellschaft Printed circuit board having an injection molded substrate
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
JP2811995B2 (ja) * 1991-05-13 1998-10-15 松下電器産業株式会社 スルーホールプリント配線基板の製造方法
JP2872453B2 (ja) * 1991-08-13 1999-03-17 日立精工株式会社 レーザによるプリント基板の穴明け加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115588A (ja) * 1982-12-22 1984-07-04 富士通株式会社 立体配線形成方法
JPH01220896A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 多層電子回路の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7516545B2 (en) 2005-12-14 2009-04-14 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board having landless via hole
KR20160020761A (ko) * 2014-08-14 2016-02-24 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법

Also Published As

Publication number Publication date
US5537740A (en) 1996-07-23
JP2502902B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
JP3384775B2 (ja) プリント回路カード、及び、その製造方法
US4591411A (en) Method for forming a high density printed wiring board
US4642160A (en) Multilayer circuit board manufacturing
US4663497A (en) High density printed wiring board
US5510580A (en) Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
JP2502902B2 (ja) プリント配線板およびその製造方法
US3772101A (en) Landless plated-through hole photoresist making process
US5464662A (en) Fabrication method of printed wiring board
JPH09232760A (ja) 多層プリント配線板およびその製造方法
US6020049A (en) Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes
JPH06314865A (ja) プリント配線板
KR100351923B1 (ko) 인쇄회로기판 제조방법
US6576402B2 (en) Method for producing wiring configurations having coarse conductor structures and at least one region having fine conductor structures
JPH07142841A (ja) プリント配線板の製造方法
AU565755B2 (en) High density printed wiring board
JPH1079561A (ja) 配線基板および配線基板の形成方法
US6670102B2 (en) Method for manufacturing circuit board having conductive via
JP2002185138A (ja) 多層配線基板の製造方法
JPH10270848A (ja) ビルドアップ多層プリント配線板及びその製造方法
JPH09260560A (ja) リードフレーム及びその製造方法
JPH04261087A (ja) プリント基板およびその製造方法
JPH06152143A (ja) 電子部品搭載用基板の製造方法
JPS586316B2 (ja) プリント配線板の製造方法
JPH05323574A (ja) 露光マスクとその露光マスクによって製造される多層基板
JPS5854519B2 (ja) スル−ホ−ルノケイセイホウホウ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees