JP2002185138A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JP2002185138A
JP2002185138A JP2000380455A JP2000380455A JP2002185138A JP 2002185138 A JP2002185138 A JP 2002185138A JP 2000380455 A JP2000380455 A JP 2000380455A JP 2000380455 A JP2000380455 A JP 2000380455A JP 2002185138 A JP2002185138 A JP 2002185138A
Authority
JP
Japan
Prior art keywords
insulating layer
via hole
wiring pattern
film
flattening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000380455A
Other languages
English (en)
Other versions
JP3721984B2 (ja
Inventor
Kazuhiro Kasuya
和宏 粕谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000380455A priority Critical patent/JP3721984B2/ja
Publication of JP2002185138A publication Critical patent/JP2002185138A/ja
Application granted granted Critical
Publication of JP3721984B2 publication Critical patent/JP3721984B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】多層配線基板製造において寸法精度を向上させ
るとともに、工程数を減少させる。 【解決手段】平坦部12、斜面13、凸部平坦部14、
ビアホール形成予定箇所15それぞれに透過膜9のみの
箇所、67%透過膜11、20%透過膜10、遮光膜8
がこの順に重なるように設計したフォトマスクを用いて
露光し現像することにより、ビアホール17aと絶縁膜
用感光性ワニス7aの凸部の平坦化を同時に行う。これ
により工程数を減少させることができ、また露光回数も
減少するため寸法精度を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子機器等に使用
される多層配線基板の製造方法に係り、特に絶縁層のビ
アホール形成方法と絶縁膜上面を平坦化する方法に関す
る。
【0002】
【従来の技術】従来、この種の多層配線基板の製造方法
は、例えば特開平10−65343号公報に示されるよ
うに配線用導電性パターンと絶縁層を交互に積層するこ
とで多層配線基板を得て配線密度を向上させるのために
用いられている。
【0003】図8(c)は従来の多層配線基板の製造方
法により製造された、メタル配線材にCuを用いた2層
配線基板の例を示している。セラミック基板1上にCu
配線パターン62aがあり、Cu配線パターン62aは
Cu/Crスパッタ膜2a、Cuメッキパターン6aの
順に積層された配線膜からなる。このCu配線パターン
62aは絶縁膜用感光性ワニス7aによって覆われてお
り、絶縁膜用感光性ワニス7aの上にCu配線パターン
62bがある。上層のCu配線パターン62bは絶縁膜
用感光性ワニス7bによって覆われている。また上層の
Cu配線パターン62bと下層のCu配線パターン62
aは、所定箇所にあるビアホールの空間をCu/Crス
パッタ膜2bとCuメッキパターン6bにより埋めるこ
とで導通されている。この構成により上層の配線膜と下
層の配線膜とを電気的に接続することができる。
【0004】次に、図8(c)の多層配線基板の製造方
法について図を参照して説明する。図7(a)に示すよ
うにセラミック基板1上に、Cu/Crスパッタ膜2
a、Cuメッキパターン6aの順に積層されたCu配線
パターン62aが形成されている。この上に図9(b)
に示すように絶縁膜用感光性ワニス7aの層をスピンコ
ートにより形成する。この時絶縁膜用感光性ワニス7a
は、導体配線層上及びセラミック基板上に同等膜厚で形
成されるため下地のCu配線層の影響受け、膜表面に凸
部ができる。
【0005】次に膜表面の平坦化を行うために、図7
(c)に示す通り、透過膜9と20%透過膜10と67
%透過膜11からなるフォトマスク41dを重ね合わせ
る。この時20%透過膜10のパターンは凸部平坦部1
4に重なるように、67%透過膜11はの突起の斜面1
3に重なるようにする。ここで矢印は紫外線を示し、フ
ォトマスク41dを透過後の矢印の長さは紫外線の強度
を示す。フォトマスク41dに入射前の紫外線は露光紫
外線22で示される。フォトマスク41d透過後の紫外
線は透過紫外線205で示される。透過紫外線205は
20%透過膜10直下が最も弱く短い矢印となり、67
%透過膜11、透過膜9の順に強くなるため矢印も順に
長くなるように示されている。このように紫外線の透過
率を調整した結果、図7(d),図7(e)に示す通
り、上記のパターンマスクにおいて紫外線の透過量の少
ない20%露光箇所162と67%露光箇所163の体
積を減少させることができる。フォトマスク41dの膜
の各透過率は露光、現像による溶解、乾燥、硬化後に凸
部平坦部14および斜面13が平坦部12と略同じ高さ
となる値である。
【0006】次に多層化を行うため、図8(b)に示さ
れるように1層目のCu配線と2層目のCu配線とを結
ぶビアホール17aを作成する。まず図8(a)に示さ
れるように、遮光膜8と透過膜9からなる部分透過フォ
トマスク41eを絶縁膜用感光性ワニス7aに重ねる。
この時遮光膜8がビアホール17aの位置にくるように
重ねて、露光を行う。次に現像、洗浄、乾燥を行い、図
8(b)に示されるようにビアホール17aを形成す
る。
【0007】以後図7(a)から図8(b)までと同様
の工程を行うと2層化され、これを繰返すことにより多
層配線基板を製造していた。図8(c)は複数の配線か
らなる2層配線基板の例である。
【0008】
【発明が解決しようとする課題】第1の問題点は、上層
の導体配線パターン形成時に寸法精度が低下するという
ことである。このため配線密度を増加させることが出来
ないことと高多層化が図れないことも問題点である。
【0009】その理由は、従来の多層配線基板形成方法
では配線パターンとビアホールのパターンを別々の工程
で露光を行っているため、露光回数が多くなり、配線パ
ターンを形成する時にある割合で生じる露光位置のズレ
が露光回数増加分だけ加算されることである。このた
め、配線密度を向上させるために配線と配線間隔を縮小
し微細化するとショートなどの欠陥を生じてしまう。
【0010】第2の問題点は、工程数が多く作業時間が
長くなるため作業能率が低く、製造原価が高くなるとい
うことである。
【0011】その理由は、上述した従来の多層配線基板
形成方法ではビアホールのパターンと配線パターンを別
々の工程で形成していることある。
【0012】本発明の目的は、多層配線板の製造の上層
導体配線パターン形成時に寸法精度が低下してしまうこ
と防止する方法を提供することにある。
【0013】本発明の他の目的は、多層配線基板形成方
法において寸法精度を向上させ、工程を削減する方法を
提供することにある。
【0014】
【課題を解決するための手段】上記目的を達成するため
に本発明は、多層配線基板製造方法において、基板上に
配線パターンを形成する配線パターン形成工程と、感光
性樹脂からなる絶縁層で前記配線パターンを被覆する絶
縁層形成工程と、前記絶縁層の前記配線パターンに対応
して盛り上がった箇所が平坦である箇所と略同じ高さに
なりかつ前記絶縁層の所望の箇所にビアホールを形成す
るように、前記絶縁層における前記配線パターンに対応
して盛り上がった箇所と前記絶縁層の所望の箇所を同時
にフォトエッチングにより選択的に除去して、絶縁層平
坦化と前記ビアホール形成とを同時に行う絶縁層平坦化
/ビアホール形成工程とを備え、その後に、配線パター
ン形成工程と、絶縁層形成工程とを行うことを特徴とす
る。
【0015】また、請求項2記載の多層配線基板製造方
法は、基板上に配線パターンを形成する配線パターン形
成工程と、感光性樹脂からなる絶縁層で前記配線パター
ンを被覆する絶縁層形成工程と、前記絶縁層の前記配線
パターンに対応して盛り上がった箇所が平坦である箇所
と略同じ高さになりかつ前記絶縁層の所望の箇所にビア
ホールを形成するように、前記絶縁層における前記配線
パターンに対応して盛り上がった箇所と前記絶縁層の所
望の箇所とを同時にフォトエッチングにより選択的に除
去して、絶縁層平坦化と前記ビアホール形成とを同時に
行う絶縁層平坦化/ビアホール形成工程とを備え、その
後に、配線パターン形成工程と、絶縁層形成工程と、絶
縁層平坦化/ビアホール形成工程とを少なくとも1回以
上行い、最上層を形成する工程では配線パターン形成工
程と、絶縁層形成工程とを行うことを特徴とする。
【0016】また、請求項3記載の多層配線基板製造方
法は、前記絶縁層平坦化/ビアホール形成工程が、前記
配線パターンに対応して盛り上がった箇所が平坦である
箇所と略同じ高さになりかつ、所望の箇所にビアホール
を形成するように、部分的に透過光量を調節したマスク
の上から絶縁層を露光し現像することにより、前記絶縁
層の前記配線パターンに対応して盛り上がった箇所と前
記ビアホールとを形成する所望の箇所を除去することを
特徴とする請求項1又は2記載の多層配線基板製造方法
である。
【0017】また、請求項4記載の多層配線基板製造方
法は、前記絶縁層平坦化/ビアホール形成工程は、前記
絶縁層のうち透過光量を段階的に変化させる領域を設け
たマスクを用いて配線パターンに対応して盛り上がった
部分を除去することを特徴とする請求項1又は2記載の
多層配線基板製造方法である。
【0018】また、請求項5記載の多層配線基板製造方
法は、前記配線パターンに対応して盛りあがった箇所の
うち、前記ビアホール形成予定箇所と、前記ビアホール
形成予定箇所の外側で盛りあがった箇所と同一平面に属
する平坦部と、さらに外側にある斜面部分とに、露光量
をこの順で増加させていくことを特徴とする請求項3又
は4記載の多層配線基板製造方法である。
【0019】また請求項6記載の多層配線基板製造方法
は、前記絶縁層平坦化/ビアホール形成工程は露光に紫
外線を用いることを特徴とする請求項1乃至5記載の多
層配線基板製造方法である。
【0020】
【発明の実施の形態】次に本発明の実施の形態について
詳細に説明する。
【0021】図4は本発明の多層配線基板の製造方法に
より製造された、メタル配線材にCuを用いた2層の配
線基板の例を示している。セラミック基板1上にCu配
線パターン62aがあり、Cu配線パターン62aはC
u/Crスパッタ膜2a、Cuメッキパターン6aの順
に積層された配線膜からなる。このCu配線パターン6
2aは絶縁膜用感光性ワニス7aによって覆われてお
り、絶縁膜用感光性ワニス7aの上にCu配線パターン
62bがある。上層のCu配線パターン62bは絶縁膜
用感光性ワニス7bによって覆われている。また上層の
Cu配線パターン62bと下層のCu配線パターン62
aは、所定箇所にあるビアホールの空間をCuメッキパ
ターン6bにより埋めることで導通されている。この構
成により上層の配線膜と下層の配線膜とを電気的に接続
することができる。
【0022】次に図4の多層配線基板の製造方法につい
て図1〜3を用いて説明する。
【0023】まず、図1(a)に示す通り、多層配線基
板として例えば厚さが3.5mmのセラミック基板1を
用いる。基板は予め高圧スプレー洗浄を行い、スピンさ
せながら赤外線乾燥を行う。そして図1(b)に示す通
り、後工程である電解Cuメッキの電極膜を作るために
スパッタ法によりCu或いは、Pdのスパッタ膜を成膜
する。ここではCuスパッタ膜を成膜するが、セラミッ
ク基板1との密着性を向上させるためにCr膜を500
Åの膜厚で成膜した後にCu膜を1500Å成膜し、結
果としてCu/Crスパッタ膜2を2000Åの膜厚で
成膜する。
【0024】次に図1(c)に示す通り、レジストパタ
ーンとしてポジ型レジスト3を使用して20μmの膜厚
で塗布する。次に図1(d)に示す通り、遮光膜4と透
過膜5からなるフォトマスク41aをレジスト3上に重
ね合わせる。露光線として紫外線、X線、電子ビーム等
があるが、ここではg線ステッパ(波長436nmの露
光機)を用いて紫外線を1400mJ/cm2の露光量
で露光する。露光紫外線22はフォトマスク41aに入
射し遮光膜4が存在しない部分を透過して透過紫外線2
01となりポジ型レジスト3は遮光膜4のない部分だけ
露光される。露光後図1(e)に示す通り、現像液とし
て(MP303A希釈液(商品名);シプレイ社(株)
製)を使用しパドル方式(現像方式の一種であり、基板
上に表面張力で現像液を盛って現像、以後これを繰り返
す方法)を用いて現像を行う。現像後純水シャワー洗浄
を3分間行い露光部分を除去し、スピン乾燥を3分間行
い乾燥する。
【0025】次に洗浄後のセラミック基板1を高電圧下
において発生させた酸素プラズマ雰囲気中に置き、現像
洗浄後も残さとして僅かに残っているポジ型レジスト3
を除去する「デ・スカム」(「デ」は「除去」、「スカ
ム」は「残さ」の意。ポジ型レジスト3は有機物である
ため残さの大部分が炭素Cであり、酸素Oとの反応によ
り二酸化炭素CO2と水H2Oが発生する。この有機物の
ガス化により残さは完全に除去される。)を行う。
【0026】次に図2(b)に示す通り、硫酸銅メッキ
液を用いて電流値200mAで30分の電解Cuメッキ
を行い、Cuメッキパターン6aを12μmの厚さで形
成する(図2(a))。そして有機溶剤としてメチルエ
チルケトンを用いて未露光部分のレジスト剥離を行う。
その後、高圧スプレー洗浄により有機溶剤を完全に除去
し、スピンさせながら赤外線乾燥を行う。
【0027】次に図2(c)に示す通り、Arイオンを
用いたイオンミリングによりCu/Crスパッタ膜2a
を除去する。Cuメッキパターン6a(12μm)に比
べCu/Crスパッタ膜2a(2000Å=0.2μ
m)は薄いため(図では説明のために太く描いてい
る)、Cuメッキパターン6aが全体の割合から見れば
殆ど除去されないうちにCuメッキパターン6aに覆わ
れていないCu/Crスパッタ膜2aは除去され、Cu
メッキパターン6aに覆われているCu/Crスパッタ
膜2aのみ残る。
【0028】次に図2(d)に示す通り、絶縁膜用感光
性ワニス7a(東レフォトニース(商品名);東レ(株)
製)をスピンコートにより塗布する。まず回転速度13
00r.p.m.で30秒間行った後、回転速度を20
00r.p.m.まで引き上げて3秒間行う。この方法
により30μmの膜厚になるように絶縁膜用感光性ワニ
ス7aを全体に塗布する。このときセラミック基板1上
にCu配線パターン62aのある場所の上部には形成後
の絶縁膜用感光性ワニス7aの膜表面にも凸部を形成す
ることになる。
【0029】次に図3(a)に示す通り、遮光膜8と透
過膜9と20%透過膜10と67%透過膜11からなる
部分透過パターンマスク41bを絶縁膜用感光性ワニス
7a上に重ね合わせる。この時遮光膜8のパターンは後
の工程(図3(c))においてビアホール17aになる
ビアホール形成予定箇所15に重なるように、20%透
過膜10のパターンは凸部平坦部14に重なるように、
67%透過膜11は突起の斜面13に重なるようにす
る。本発明の実施の形態では20%透過膜10の幅はC
u配線パターン62aのと同じ幅とし、67%透過膜の
幅はCu配線パターン62aの膜厚と同じ12μmとす
る。しかし、20%透過膜10の幅、67%透過膜の幅
はこれに限定されるものではない。ここで矢印は紫外線
を示し、フォトマスク41bを透過前の矢印は露光紫外
線22を示し、フォトマスク41b透過後の矢印は透過
紫外線202を示す。またフォトマスク41bの矢印の
長さは紫外線の強度を示す。そのため、露光紫外線22
はフォトマスク41bを透過後、20%透過膜10直下
では短い矢印で示され、67%透過膜11直下、透過膜
9の直下と透過紫外線202の強度が大となるに応じて
長い矢印で示される。遮光膜8直下では光を表す矢印は
ない。そしてg線ステッパ(波長436nmの露光機)
を用いて150mJ/cm2の紫外線により露光する。
露光後75℃で120分間ベーキングを行い、露光後の
絶縁膜用感光性ワニス7a中の感光基を安定させる。絶
縁膜用感光性ワニス7aは紫外線により僅かでも露光し
た場合、ミクロン単位の膜厚では上部、下部とも均一に
露光する。しかし露光量により絶縁膜用感光性ワニス7
aの体積変化を示す残膜率(絶縁膜用感光性ワニス7a
の塗布直後の膜厚に対する、露光、現像による溶解、乾
燥、硬化後の膜厚の比率を表す。)が異なり、露光量が
少ない程残膜率は小さい。そのため露光量が少ないと現
像、乾燥、硬化後の絶縁膜用感光性ワニス7aの膜は収
縮し、体積が小さくなる。この結果図3(b),(c)
に示す通り、上記のパターンマスクにおいて紫外線の透
過量の少ない20%露光箇所162、67%露光箇所1
63と、全く紫外線が透過しない0%露光箇所161の
体積を減少させることができる。
【0030】図5は露光量と絶縁膜用感光性ワニス7の
残膜率との関係を示すグラフである。露光量が上昇する
と、それに応じて残膜率は急激に上昇し、そして100
%に収束していく。以後、図3と図5を対比させて説明
する。
【0031】紫外線を150mJ/cm2露光すると平
坦部12では略100%露光されるため、150mJ/
cm2の露光量であるので図5のグラフより残膜率は6
0%である。絶縁膜用感光性ワニス7を塗布した時の膜
厚は30μmであるので、露光、現像による溶解、乾
燥、硬化後には18μmの膜厚となる。
【0032】凸部平坦部14では、150×20%=3
0mJ/cm2の露光量であるので図5のグラフより残
膜率は20%である。絶縁膜用感光性ワニス7を塗布し
た時の膜厚は30μmであるので、露光、現像による溶
解、乾燥、硬化後には、30μm×20%=6μmとな
る。Cuメッキパターン6aの膜厚は12μmであるの
で最終的な高さは12μm+6μm=18μmとなり、
平坦部12と略同じ高さとなる。
【0033】斜面13では、150×67%≒100m
J/cm2の露光量であるので残膜率は50%である。
絶縁膜用感光性ワニス7を塗布した時の膜厚は30μm
であるが、斜面13は斜面であるため膜厚の最も大きい
ところは膜厚12μmのCuメッキパターン6aの高さ
が加算されて30μm+12μm=42μm、膜厚の最
も小さい場所は30μmである。そのため平均をとると
36μmとなり、露光、現像による溶解、乾燥、硬化後
36μm×50%=18μmとなる。この結果、平坦部
12と略同じ高さとなる。
【0034】以上により、露光、現像による溶解、乾
燥、硬化後に凸部平坦部14および斜面13が平坦部1
2と略同じ高さとなる。
【0035】20%透過膜10と67%透過膜11の材
質としては、例えば有機膜のように遮光膜8より紫外線
を透過しやすい材質の膜を用いる。遮光膜8としては例
えばクロム膜の表面に酸化クロム膜を被覆したものを用
いる。
【0036】本発明の実施の形態では、透過光量を0%
(遮光)、20%、67%、100%(透過)の4段階
に変化させる場合について説明したが、段階数はこれに
限定されるものではない。
【0037】本発明の実施の形態では、ビアホールが垂
直形状のものについて説明したが、図5のグラフを用い
て透過率、段回数を調整することにより種々の形状のビ
アホールを形成することができる。例えば図6に示すよ
うに階段状のビアホールを形成し、このビアホールをキ
ュアする。すると、内壁にCu/Crスパッタ膜の被覆
が容易であり、レジストやCuメッキの流入が容易であ
る、開口側に向かって幅広のビアホールを形成すること
ができる。
【0038】次に図3(c)に示す通り、現像液(東レ
フォトニースDV−505;東レ(株)製)を用いて現
像を行い、浸漬させた状態で200秒間揺動しながら、
途中150秒間超音波洗浄を行い20%露光箇所16
2、60%露光箇所163を収縮させ、0%露光箇所1
61を除去する。その後イソプロピルアルコールにより
現像液をリンスし(洗い流し)スピン乾燥により乾燥さ
せる。以上により凸部にあわせて露光量を調整すること
により絶縁膜用感光性ワニス7aによる絶縁膜が略平坦
化されるとともに、同時にビアホール17aが形成され
る。
【0039】以後図1(b)から図3(c)までの工程
を繰り返すことにより積層化し、多層配線基板が形成さ
れる。図4に2層の配線基板の例を示す。
【0040】
【発明の効果】本発明の第1の効果は、多層配線基板形
成において上層導体配線パターン形成時に寸法精度が低
下するのを防止できるということである。また、このた
め配線密度を増加させることができ、高多層化を図るこ
とができるのも効果である。
【0041】その理由は、ビアホール形成と凸部の平坦
化を一つの工程で形成したため露光回数が少なくてす
み、露光位置のズレからくる寸法精度の低下を防止した
ためである。8層などの高積層では露光位置のズレが加
算され寸法精度の低下につながるが、本発明では、ビア
ホール形成と凸部の平坦化を別々に行った場合より、1
層積層するごとに1回露光回数を減らすことがるため、
露光位置のズレからくる寸法精度の低下を抑制すること
が可能となる。
【0042】本発明の第2の効果は、多層配線基板形成
において工程数を削減したため作業時間が減少する結
果、作業能率が向上し製造原価が安くなるということで
ある。
【0043】その理由は、ビアホール形成と凸部の平坦
化を一つの工程で形成したためである。ビアホール形成
と凸部の平坦化を別々の工程で行った場合、露光、現像
による溶解、洗浄、乾燥による絶縁膜の硬化からなる工
程が2回必要になるので、本願発明より工程が1回余分
に必要になり、8層などの多層配線においては、工程数
の増加、作業能率の低下、製造原価の高騰につながる。
しかし、本願発明ではこれらのことを抑制することが可
能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態の多層配線基板の製造方法
を示す図である。
【図2】本発明の実施の形態の多層配線基板の製造方法
を示す図である。
【図3】本発明の実施の形態の多層配線基板の製造方法
を示す図である。
【図4】本発明の実施の形態の多層配線基板の製造方法
を示す図である。
【図5】本発明の実施の形態の絶縁膜用感光性ワニスの
残膜率に対する露光量と透過率の関係を示すグラフであ
る。
【図6】本発明の実施の形態のビアホールの他の形状を
示す図である。
【図7】従来の多層配線基板の製造方法を示す図であ
る。
【図8】従来の多層配線基板の製造方法を示す図であ
る。
【符号の説明】
1 セラミック基板 2,2a,2b Cu/Crスパッタ膜 3 ポジ型レジスト 4,8 遮光膜 5,9 透過膜 6a,6b Cuメッキパターン 7a,7b 絶縁膜用感光性ワニス 10 20%透過膜 11 67%透過膜 12 平坦部 13 斜面 14 凸部平坦部 15 ビアホール形成予定箇所 17a,17b ビアホール 18 Cuメッキビアホール 22 露光紫外線 41a,41b,41d,41e フォトマスク 62a,62b Cu配線パターン 161 0%露光箇所 162 20%露光箇所 163 67%露光箇所 201,202,203,204,205,206
透過紫外線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/00 H05K 3/40 E 3/40 H01L 23/12 N

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上に配線パターンを形成する配線パ
    ターン形成工程と、感光性樹脂からなる絶縁層で前記配
    線パターンを被覆する絶縁層形成工程と、前記絶縁層の
    前記配線パターンに対応して盛り上がった箇所が平坦で
    ある箇所と略同じ高さになりかつ前記絶縁層の所望の箇
    所にビアホールを形成するように、前記絶縁層における
    前記配線パターンに対応して盛り上がった箇所と前記絶
    縁層の所望の箇所を同時にフォトエッチングにより選択
    的に除去して、絶縁層平坦化と前記ビアホール形成とを
    同時に行う絶縁層平坦化/ビアホール形成工程とを備
    え、その後に、配線パターン形成工程と、絶縁層形成工
    程とを行うことを特徴とする多層配線基板製造方法。
  2. 【請求項2】 基板上に配線パターンを形成する配線パ
    ターン形成工程と、感光性樹脂からなる絶縁層で前記配
    線パターンを被覆する絶縁層形成工程と、前記絶縁層の
    前記配線パターンに対応して盛り上がった箇所が平坦で
    ある箇所と略同じ高さになりかつ前記絶縁層の所望の箇
    所にビアホールを形成するように、前記絶縁層における
    前記配線パターンに対応して盛り上がった箇所と前記絶
    縁層の所望の箇所とを同時にフォトエッチングにより選
    択的に除去して、絶縁層平坦化と前記ビアホール形成と
    を同時に行う絶縁層平坦化/ビアホール形成工程とを備
    え、その後に、配線パターン形成工程と、絶縁層形成工
    程と、絶縁層平坦化/ビアホール形成工程とを少なくと
    も1回以上行い、最上層を形成する工程では配線パター
    ン形成工程と、絶縁層形成工程とを行うことを特徴とす
    る多層配線基板製造方法。
  3. 【請求項3】 前記絶縁層平坦化/ビアホール形成工程
    は、前記配線パターンに対応して盛り上がった箇所が平
    坦である箇所と略同じ高さになりかつ、所望の箇所にビ
    アホールを形成するように、部分的に透過光量を調節し
    たマスクの上から絶縁層を露光し現像することにより、
    前記絶縁層の前記配線パターンに対応して盛り上がった
    箇所と前記ビアホールとを形成する所望の箇所を除去す
    ることを特徴とする請求項1又は2記載の多層配線基板
    製造方法。
  4. 【請求項4】 前記絶縁層平坦化/ビアホール形成工程
    は、前記絶縁層のうち透過光量を段階的に変化させる領
    域を設けたマスクを用いて配線パターンに対応して盛り
    上がった部分を除去することを特徴とする請求項1又は
    2記載の多層配線基板製造方法。
  5. 【請求項5】 前記絶縁層平坦化/ビアホール形成工程
    は、前記配線パターンに対応して盛りあがった箇所のう
    ち、前記ビアホール形成予定箇所と、前記ビアホール形
    成予定箇所の外側で盛りあがった箇所と同一平面に属す
    る平坦部と、さらに外側にある斜面部分とに、露光量を
    この順で増加させていくことを特徴とする請求項3又は
    4記載の多層配線基板製造方法。
  6. 【請求項6】 前記絶縁層平坦化/ビアホール形成工程
    は露光に紫外線を用いることを特徴とする請求項1乃至
    5記載の多層配線基板製造方法。
JP2000380455A 2000-12-14 2000-12-14 多層配線基板の製造方法 Expired - Fee Related JP3721984B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000380455A JP3721984B2 (ja) 2000-12-14 2000-12-14 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000380455A JP3721984B2 (ja) 2000-12-14 2000-12-14 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002185138A true JP2002185138A (ja) 2002-06-28
JP3721984B2 JP3721984B2 (ja) 2005-11-30

Family

ID=18848635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000380455A Expired - Fee Related JP3721984B2 (ja) 2000-12-14 2000-12-14 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3721984B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008205A (ja) * 2001-06-21 2003-01-10 Nitto Denko Corp 配線回路基板およびその製造方法
JP2005097095A (ja) * 2003-08-28 2005-04-14 Tdk Corp セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP2013182168A (ja) * 2012-03-02 2013-09-12 Nitto Denko Corp 配線回路基板およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044157B1 (ko) * 2009-10-29 2011-06-24 삼성전기주식회사 인쇄회로기판의 제조방법
CN103648235B (zh) * 2013-12-07 2016-05-25 广东达进电子科技有限公司 一种铝基电路板的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008205A (ja) * 2001-06-21 2003-01-10 Nitto Denko Corp 配線回路基板およびその製造方法
JP2005097095A (ja) * 2003-08-28 2005-04-14 Tdk Corp セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP4573025B2 (ja) * 2003-08-28 2010-11-04 Tdk株式会社 セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP2013182168A (ja) * 2012-03-02 2013-09-12 Nitto Denko Corp 配線回路基板およびその製造方法
US9295160B2 (en) 2012-03-02 2016-03-22 Nitto Denko Corporation Printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
JP3721984B2 (ja) 2005-11-30

Similar Documents

Publication Publication Date Title
JP2007073766A (ja) 多層配線基板及びその製造方法
JP2016042543A (ja) 回路基板の形成方法
JPH06310865A (ja) プリント配線板およびその製造方法
JP2002185138A (ja) 多層配線基板の製造方法
CN106816425A (zh) 线路板结构及其制作方法
JPH09312471A (ja) 多層配線板及びその製造方法
JP3164068B2 (ja) 電子部品及びその製造方法
JP2806370B2 (ja) パターン形成方法
JP2005142254A (ja) 配線基板及びその製造方法
JP2010027978A (ja) パターン形成方法
JPH09260560A (ja) リードフレーム及びその製造方法
CN107666771A (zh) 线路板结构
JP2002290048A (ja) 多層回路基板におけるビア形成方法
JP2005005453A (ja) プリント配線板およびその製造方法
JP3651027B2 (ja) 多層配線基板の製造方法
KR20030074806A (ko) 굵은 도체 패턴, 그리고 미세 도체 패턴을 포함하는적어도 하나의 영역을 갖는 배선기판을 제조하기 위한 방법
US6316358B1 (en) Method for fabricating an integrated circuit device
JPH08250857A (ja) 多層配線基板の製造方法
JP2002124765A (ja) プリント配線板の製造方法
US6670102B2 (en) Method for manufacturing circuit board having conductive via
JPH0353587A (ja) レジストパターンの形成方法
JP4421706B2 (ja) 表面にメッキパターンを備えた金属部品の製造方法
JP2000181074A (ja) 感光層の露光方法
JPH05190545A (ja) ビアホール形成方法
JP2001244628A (ja) 配線基板および配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041015

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees