TW201826895A - 配線基板的製造方法 - Google Patents

配線基板的製造方法 Download PDF

Info

Publication number
TW201826895A
TW201826895A TW106131121A TW106131121A TW201826895A TW 201826895 A TW201826895 A TW 201826895A TW 106131121 A TW106131121 A TW 106131121A TW 106131121 A TW106131121 A TW 106131121A TW 201826895 A TW201826895 A TW 201826895A
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
wiring
circuit pattern
metal
Prior art date
Application number
TW106131121A
Other languages
English (en)
Other versions
TWI722241B (zh
Inventor
陳曄
弗蘭克 魏
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201826895A publication Critical patent/TW201826895A/zh
Application granted granted Critical
Publication of TWI722241B publication Critical patent/TWI722241B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本發明的課題是抑制在配線基板的電路圖案產生粗糙，按照設計形成電路圖案。 　　其解決手段是在核心基板形成絕緣層，在絕緣層形成設有電路圖案的配線層的溝，在形成有溝的絕緣層的露出面形成金屬的種層，以電鍍處理來使成為配線層的金屬電鍍於種層，將金屬充填於溝，形成金屬層，將金屬層予以切刃切削至不到達絕緣層的上端的位置而除去，藉由蝕刻或CMP處理來使絕緣層的上端露出，而於溝中形成配線層，且使配線層的露出的露出面平坦化。

Description

配線基板的製造方法
[0001] 本發明是有關配線基板的製造方法。
[0002] 以往，有關安裝搭載半導體晶片或各種電氣零件，確保該等的電極與其他的零件的導通之中介層(interposer)或具有印刷配線基板這樣的再配線層之配線基板的技術為人所知。例如，在專利文獻1中揭示一種在核心基板的表背面交替地堆積起導體層及有機絕緣層之堆積方式的印刷配線板。 　　[0003] 並且，在專利文獻2中揭示一種在具備補強材的核心基板的兩面設置使樹脂浸漬於補強材而成的第1絕緣層，以第1絕緣層補強核心基板之後，層疊不含補強材的複數的第2絕緣層之印刷配線板。此印刷配線板是使在核心基板及第1絕緣層含補強材，或使第1絕緣層的厚度形成比各第2絕緣層的厚度更厚，藉此抑制在熱履歴施加於印刷配線板時產生彎曲。 [先前技術文獻] [專利文獻] 　　[0004] 　　[專利文獻1]日本特開2001-196743號公報 　　[專利文獻2]日本特開2013-80823號公報
(發明所欲解決的課題) 　　[0005] 隨著在上述專利文獻1、2記載的配線基板所搭載的半導體晶片或各種電氣零件輕薄短小化，與配線基板的電極連接的電極焊墊也變小。因此，一旦配線基板彎曲或不平坦，則無法良好地連接所搭載的半導體晶片或各種電氣零件的電極與配線基板的電極，成為動作不良的要因。如上述般，專利文獻2記載的印刷配線板是抑制在熱履歴施加時產生彎曲，但僅抑制熱履歴所造成的變形，是當核心基板原本就彎曲或不平坦時，無法平坦地形成配線基板。為了平坦地形成配線基板，可思考將電路圖案露出的絕緣層的表面與電路圖案一起切刃切削。然而，因在絕緣層中所含的材料成分，將絕緣層與成為電路圖案的金屬一起切削下，在電路圖案的露出面(切削面)產生粗糙(膠渣(smear))，恐有無法按照設計形成電路圖案之虞。 　　[0006] 本發明是有鑑於上述而研發者，以抑制在配線基板的電路圖案產生粗糙，按照設計形成電路圖案為目的。 　　 (用以解決課題的手段) 　　[0007] 為了解決上述的課題，達成目的，本發明係於表面包含再配線層的配線基板的製造方法，其係包含： 　　絕緣層形成工程，其係於核心基板形成絕緣層； 　　溝形成工程，其係於該絕緣層形成設有電路圖案的配線層之溝； 　　種層形成工程，其係於在該溝形成工程中形成該溝的該絕緣層的露出面形成金屬的種層； 　　金屬層形成工程，其係以電鍍處理來使成為配線層的金屬電鍍於該種層，將金屬充填於該溝，形成金屬層； 　　第一除去工程，其係將該金屬層予以切刃切削至不到達該絕緣層的上端的位置而除去；及 　　第二除去工程，其係於該第一除去工程之後，藉由蝕刻或CMP處理來使該絕緣層的上端露出，而於該溝形成配線層，且使配線層的露出的露出面平坦化。 　　[0008] 為了解決上述的課題，達成目的，本發明係於表面包含再配線層的配線基板的製造方法，其係包含： 　　絕緣層形成工程，其係於核心基板形成絕緣層； 　　溝形成工程，其係於該絕緣層形成設有電路圖案的配線層之溝； 　　種層形成工程，其係於在該溝形成工程中形成該溝的該絕緣層的露出面形成金屬的種層； 　　金屬層形成工程，其係以電鍍處理來使成為配線層的金屬電鍍於該種層，將金屬充填於該溝，形成金屬層； 　　第一除去工程，其係將該金屬層予以切刃切削至不到達該絕緣層的上端的位置而除去，藉此在該溝形成配線層；及 　　第二除去工程，其係於該第一除去工程之後，藉由蝕刻或CMP處理來使配線層的露出的露出面平坦化。 　　[0009] 並且，在核心基板的表背面，藉由上述的方法來形成電路圖案為理想。 　　[0010] 而且，前述第二除去工程之後，重複：在前述被平坦化的配線層上形成絕緣層的絕緣層形成工程、前述溝形成工程、前述種層形成工程、前述金屬層形成工程、前述第一除去工程及前述第二除去工程，將電路圖案層疊為理想。 　　 [發明的效果] 　　[0011] 本發明的配線基板的製造方法是抑制在配線基板的電路圖案產生粗糙，取得可按照設計形成電路圖案的效果。
[0013] 一面參照圖面，一面詳細說明有關用以實施本發明的形態(實施形態)。本發明並非藉由以下的實施形態記載的內容來限定者。並且，以下記載的構成要素是包含該當業者容易思及者、實質上相同者。而且，以下記載的構成是可適當組合。並且，可在不脫離本發明的主旨範圍內進行構成的各種省略、置換或變更。 　　[0014] [第1實施形態] 　　根據圖面來說明本發明的第1實施形態的配線基板的製造方法。圖1是表示藉由第1實施形態的配線基板的製造方法來製造的配線基板的剖面圖。圖1所示的配線基板1是安裝搭載半導體晶片或各種電機零件，確保該等的電極與其他的零件的導通之中介層或具有印刷配線基板這樣的再配線層之配線基板。在本實施形態中，配線基板1是搭載半導體晶片，且被連接至印刷配線基板，如被預定的圖案般連接半導體晶片的電極與印刷配線基板的配線圖案之中介層。配線基板1是如圖1所示般，具備：成為核心的核心基板10，及被形成於核心基板10的表面10a和背面10b的雙方的再配線層之電路圖案層20。 　　[0015] 核心基板10是例如以環氧玻璃樹脂或陶瓷、玻璃等所形成的絕緣性(非導電性)的基板。核心基板10的厚度是例如50μm程度。在本實施形態中，核心基板10是如圖1所示般，在背面10b側(圖中下側)彎曲成凸型的形狀。另外，包含圖1，在以下說明的圖面中，為了說明核心基板10彎曲的情形，記載成比在核心基板10實際產生的彎曲程度更大。 　　[0016] 電路圖案層20是具有：被形成於核心基板10的表面10a上及背面10b上的第1電路圖案層21、被形成於第1電路圖案層21上的第2電路圖案層22、及被形成於第2電路圖案層22上的第3電路圖案層23。另外，電路圖案層20是只要在核心基板10上至少形成1層即可，亦可形成4層以上。 　　[0017] 第1電路圖案層21是具備：絕緣性的絕緣層21a，及構成作為被埋入至絕緣層21a內的電極電路的複數的電路圖案21b之配線層21c。第2電路圖案層22是具備：絕緣性的絕緣層22a，及構成作為被埋入至絕緣層22a內的電極電路的複數的電路圖案22b之配線層22c。第3電路圖案層23是具備：絕緣性的絕緣層23a，及構成作為被埋入至絕緣層23a內的電極電路的複數的電路圖案23b之配線層23c。 　　[0018] 絕緣層21a、22a、23a是含樹脂材料的乾膜式的層間絕緣構件，使用Ajinomoto Fine-Techno Co.，Inc.製的Ajinomoto Build-Up Film(以下稱為「ABF」)來形成。ABF是含矽石填充物。在本實施形態中，絕緣層21a、22a、23a是藉由ABF來構成，但構成絕緣層21a、22a、23a的是不限於ABF。絕緣層21a、22a、23a是將在各電路圖案層20內相鄰的電路圖案21b、22b、23b彼此間絕緣，且將各電路圖案層20間的電路圖案21b、22b、23b彼此間絕緣。絕緣層21a、22a、23a的厚度是例如40μm程度。 　　[0019] 各電路圖案21b、22b、23b是例如以銅等的金屬所形成。各電路圖案21b、22b、23b的高度(電路圖案層20的層疊方向的高度)是例如15μm~20μm程度。位於最外層的第3電路圖案層23的電路圖案23b是露出至配線基板1的外側。露出至配線基板1的外側的電路圖案23b是被連接至半導體晶片的電極或印刷配線基板的配線圖案者。並且，配線基板1是具有將核心基板10從表面10a貫通至背面10b，連接電路圖案層20的貫通電極。配線基板1是露出至配線基板1的外側的電路圖案23b會被連接至半導體晶片的電極或印刷配線基板的配線圖案，且各電路圖案層20的電路圖案21b、22b、23b彼此間會在預定處被電性連接，藉此按照預定的圖案來電性連接半導體晶片的電極與印刷配線基板的配線圖案。 　　[0020] 其次，說明有關第1實施形態的配線基板的製造方法。圖2是表示形成各電路圖案層的處理程序，作為第1實施形態的配線基板的製造方法的流程的一部分的流程圖。第1實施形態的配線基板的製造方法是如圖2所示般，具備：絕緣層形成工程ST1、溝形成工程ST2、種層形成工程ST3、金屬層形成工程ST4、第一除去工程ST5及第二除去工程ST6。配線基板1是藉由重複實施圖2所示的處理，層疊第1電路圖案層21、第2電路圖案層22及第3電路圖案層23而形成。以下，舉在核心基板10上形成第1電路圖案層21的情況為例，根據圖面說明各電路圖案層的形成程序。 　　[0021] 圖3是表示藉由絕緣層形成工程ST1來形成絕緣層21a的核心基板10的說明圖，圖4是表示在溝形成工程ST2中，在絕緣層21a的表面形成複數的溝R的樣子的說明圖，圖5是表示藉由種層形成工程ST3，在絕緣層21a的表面形成金屬的種層S的核心基板10的說明圖，圖6是表示藉由金屬層形成工程ST4，在絕緣層21a上被覆金屬M的核心基板10的說明圖，圖7是表示實施第一除去工程ST5的樣子的說明圖，圖8是表示實施第一除去工程ST5時的要部的說明圖，圖9是表示實施第二除去工程ST6的樣子的說明圖，圖10是表示形成有第1電路圖案層21的核心基板10的說明圖。 　　[0022] 絕緣層形成工程ST1是在核心基板10的表面10a及背面10b形成絕緣層21a的步驟。在絕緣層形成工程ST1中，如圖3所示般，在核心基板10的表面10a及背面10b的雙方，藉由加熱壓著等來固定Ajinomoto Fine-Techno Co.，Inc.製的ABF。此時，本實施形態的核心基板10是在背面10b側(圖中下側)彎曲成凸形狀，因此如圖3所示般，被固定於核心基板10的表面10a及背面10b的絕緣層21a之與核心基板10相反側的表面211a也配合核心基板10的形狀而彎曲。 　　[0023] 並且，在實施形成第1電路圖案層21時的絕緣層形成工程ST1之後，為了在配線基板1形成未圖示的貫通電極，而對核心基板10及絕緣層21a實施使用雷射光的燒蝕加工，形成貫通核心基板10本身及核心基板10的表面10a側及背面10b側的雙方的絕緣層21a之未圖示的貫通孔(through hole)。另外，此燒蝕加工是亦可在後述的溝形成工程ST2中進行。 　　[0024] 溝形成工程ST2是藉由雷射光線，在絕緣層21a形成設有配線層21c的溝R之工程。在溝形成工程ST2中，使核心基板10的表面10a及背面10b的一方側的絕緣層21a吸引保持於雷射加工裝置40之具有由多孔質陶瓷等所形成的保持面41a的吸盤平台41。然後，如圖4所示般，從雷射光線照射部42，例如按照預先被設定準分子雷射光等的雷射光線L的圖案來使照射至絕緣層21a的預定範圍，在絕緣層21a的表面211a形成複數的溝R。藉由如此在絕緣層21a的預定範圍照射雷射光線L，可更效率佳地形成複數的溝R。並且，藉由使用雷射加工，相較於例如以可光蝕刻的樹脂材料來形成絕緣層21a，藉由光蝕刻來形成溝R的情況，可便宜地形成複數的溝R。其次，將核心基板10的表面10a及背面10b的另一方側的絕緣層21a吸引保持於吸盤平台41，在一方側的絕緣層21a的表面211a同樣照射雷射光線L來形成複數的溝R。藉此，在核心基板10的表面10a側及背面10b側的雙方的絕緣層21a的表面形成在之後的工程中形成配線層21c的複數的溝R。另外，亦可在被吸引保持於吸盤平台41的側的絕緣層21a貼著黏著膠帶等的保護構件。 　　[0025] 種層形成工程ST3是在溝形成工程ST2中形成溝R的絕緣層21a的露出面(表面211a)形成金屬的種層S的工程。在種層形成工程ST3中，在核心基板10的表面10a側及背面10b側的雙方的絕緣層21a上，利用濺射來依序被覆藉由導電性的金屬所構成的種層S。藉此，如圖5所示般，包含複數的溝R的內部，在核心基板10的表面10a側及背面10b側的雙方的絕緣層21a的表面211a全體被覆種層S。此時，在未圖示的貫通電極用的貫通孔的內面也形成有種層S。另外，種層S是藉由網版印刷或噴墨方式的印刷來將由金屬材料所成的焊錫材等形成於絕緣層21a的表面211a。 　　[0026] 金屬層形成工程ST4是以電鍍處理來使金屬M電鍍於種層S，在溝R的內部充填成為配線層21c的金屬M，形成金屬層ML的工程。在金屬層形成工程ST4中，於溶液內以種層S作為電極，使導電性的金屬M電鍍於絕緣層21a的表面211a上的種層S及未圖示的貫通孔的內面的種層S，如圖6所示般，在溝R內充填金屬M。此時，在未圖示的貫通電極用的貫通孔內也充填有金屬M。在金屬層形成工程ST4中，對核心基板10的表面10a側及背面10b側的雙方的絕緣層21a依序或同時實施電鍍處理。藉此，如圖6所示般，在核心基板10的表面10a側及背面10b側的雙方，金屬M會經由種層S來被覆於包含複數的溝R的內部之絕緣層21a的表面211a。亦即，在絕緣層21a的表面211a形成有由種層S及金屬M所成的金屬層ML。複數的溝R內的金屬M及種層S是藉由之後的工程來成為第1電路圖案層21的配線層21c。 　　[0027] 第一除去工程ST5是將金屬層ML予以切刃切削至不到達絕緣層21a的上端212a(溝R以外的部分的絕緣層21a的表面211a。參照圖8)的位置而除去之工程。在第一除去工程ST5中，如圖7所示般，在切刃切削裝置30之具有由金屬製的支桿夾頭(pin chuck)等所形成的保持面32a的吸盤平台32吸引保持被覆於核心基板10的表面10a及背面10b的一方側的絕緣層21a上的金屬M的表面。然後，使切刃切削裝置30的切刃輪33旋轉，一邊使切刃輪33與吸盤平台32的保持面32a相對移動於平行方向，一邊藉由切刃工具31來切削金屬層ML。在本實施形態中，如圖8所示般，藉由切刃工具31來只切削金屬M，在絕緣層21a的上端212a上，使種層S及些微的金屬M殘留。亦即，不藉由切刃工具31來切削絕緣層21a。但，第一除去工程ST5是若不藉由切刃工具31切削絕緣層21a，也可同時切削絕緣層21a的上端212a上的種層S及金屬M。其次，將被覆於核心基板10的表面10a及背面10b的另一方側的絕緣層21a上的金屬M的表面吸引保持於吸盤平台32。然後，藉由切刃工具31來同樣地切削一方側的絕緣層21a上的金屬層ML。另外，在第一除去工程ST5中也亦可在被覆於被吸盤平台32吸引保持的側的絕緣層21a之金屬M的表面貼著黏著膠帶等的保護構件。 　　[0028] 第二除去工程ST6是在第一除去工程ST5之後，藉由CMP(Chemical Mechanical Po1ishing：化學機械研磨法)處理來使絕緣層21a的上端212a露出而在溝R的內部形成電路圖案21b的配線層21c，且使露出面(絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b。參照圖10)平坦化之工程。在第二除去工程ST6中，如圖9所示般，在CMP裝置60之具有由多孔質陶瓷等所形成的保持面61a的吸盤平台61吸引保持被覆於核心基板10的表面10a及背面10b的一方側的絕緣層21a上的金屬M的表面。然後，一面從未圖示的研磨液供給手段供給研磨液至金屬M的表面，一面邊使吸盤平台61旋轉，邊令研磨輪62旋轉，藉由被安裝於研磨輪62的前端之研磨墊63來研磨另一方側的絕緣層21a上的金屬M、種層S及該另一方側的絕緣層21a的上端212a。其次，將被覆於核心基板10的表面10a及背面10b的另一方側的絕緣層21a上的金屬M的表面吸引保持於吸盤平台61。然後，藉由研磨墊63來同樣地研磨一方側的絕緣層21a上的金屬M、種層S及該一方側的絕緣層21a的上端212a。另外，在第二除去工程ST6中也亦可在被覆於被吸盤平台61吸引保持的側的絕緣層21a之金屬M的表面貼著黏著膠帶等的保護構件。 　　[0029] 藉此，如圖10所示般，殘留於絕緣層21a的上端212a上的金屬M及種層S會被除去，絕緣層21a的上端212a會露出。其結果，殘留於各溝R的內部之金屬M及種層S會成為被埋入至絕緣層21a的配線層21c(各電路圖案21b)，在絕緣層21a的表面211a中露出。配線層21c是構成第1電路圖案層21的複數的電路圖案21b。並且，殘留於未圖示的貫通電極用的貫通孔內之金屬M及種層S會成為貫通電極用的電路圖案，在絕緣層21a的表面211a中露出。而且，利用CMP處理，藉由研磨墊63來研磨絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b(溝R內的金屬M的表面)，使絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b平坦化。其結果，如圖10所示般，可謀求第1電路圖案層21的平坦化。 　　[0030] 以上述的程序來形成第1電路圖案層21之後，再度重複實施從絕緣層形成工程ST1到第二除去工程ST6的處理。亦即，第二除去工程ST6之後，在第1電路圖案層21之被平坦化的電路圖案21b(配線層21c)上及絕緣層21a上固定ABF而形成絕緣層22a(絕緣層形成工程ST1)。其次，使用雷射加工裝置40，在絕緣層22a上形成複數的溝R(溝形成工程ST2)。然後，藉由濺射等，在絕緣層22a形成金屬的種層S(種層形成工程ST3)，以種層S作為電極，藉由電解電鍍處理來將金屬M被覆於絕緣層22a，形成金屬層ML(金屬層形成工程ST4)。而且，將金屬層ML予以切刃切削至不到達絕緣層22a的上端面的位置而除去(第一除去工程ST5)，藉由CMP處理來使絕緣層22a的上端露出而形成電路圖案22b的配線層22c，且使露出面平坦化(第二除去工程ST6)。藉此，可在第1電路圖案層21上形成第2電路圖案層22。藉由同樣的程序，可在第2電路圖案層22上形成第3電路圖案層23。其結果，可形成具有圖1所示的電路圖案層20的配線基板1。並且，藉由謀求第1電路圖案層21、第2電路圖案層22及第3電路圖案層23的平坦化，可謀求配線基板1全體的平坦化。因此，可確保作為中介層的配線基板1所被要求的平坦度。 　　[0031] 並且，包含連接未圖示的貫通電極用的電路圖案彼此間的情況，在各電路圖案層20間電性連接電路圖案彼此間時，在圖2所示的處理程序中，在溝形成工程ST2形成到達至下層側的電路圖案露出於絕緣層的位置的溝R。藉此，在種層形成工程ST3中，在下層側的電路圖案的露出面上形成種層S，在金屬層形成工程T4中，在該溝R內充填金屬M。然後，藉由第一除去工程ST5及第二除去工程ST6，可形成與下層側的電路圖案連接的電路圖案。並且，在配線基板1的最外層，即使在電路圖案之中，也僅所謂的電極焊墊部會在表面露出。電極焊墊部是用以電性連接配線基板1與被搭載於配線基板1的半導體晶片或被連接至配線基板1的其他的配線基板之部分。 　　[0032] 如以上說明般，第1實施形態的配線基板的製造方法是不藉由切刃工具31來切削絕緣層21a，使電路圖案21b(配線層21c)露出於絕緣層21a的表面211a上。亦即，不會有與絕緣層21a一起切削金屬M及金屬的種層S的情形。藉此，可良好地抑制藉由切刃工具31來與絕緣層21a一起切削金屬M及金屬的種層S之下，例如在電路圖案21b(配線層21c)的露出面211b形成有金屬M延伸於切削方向的部分212b(參照圖11)，或露出面211b損傷等，在露出面211b產生粗糙(膠渣)的情形。因此，若根據第1實施形態的配線基板的製造方法，則可抑制在配線基板1的電路圖案21b(配線層21c)產生粗糙，按照設計形成電路圖案21b(配線層21c)。 　　[0033] 又，第1實施形態的配線基板的製造方法是在第二除去工程ST5中，使絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b平坦化。藉此，如本實施形態的核心基板10般，即使核心基板10本身彎曲或在核心基板10的表面10a或背面10b有凹凸，還是可以謀求第1電路圖案層21的平坦化，進而能夠謀求配線基板1的平坦化。 　　[0034] 又，第1實施形態的配線基板的製造方法是不藉由切刃工具31來切削由含矽石填充物的ABF所成的絕緣層21a，藉此可抑制在切刃工具31產生磨損或破片(chipping)。 　　[0035] 在第1實施形態的配線基板的製造方法中，第二除去工程ST6是亦可為藉由蝕刻來使絕緣層21a的上端212a露出而形成電路圖案21b的配線層21c，且使露出面(絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b)平坦化者。例如，在第二除去工程ST6中使用濕蝕刻時，是在第一除去工程ST5之後，將核心基板10浸漬於被充填有可溶解金屬M、種層S及絕緣層21a的藥液(蝕刻液)的藥液槽。另外，濕蝕刻是亦可藉由旋轉塗佈等來將可溶解金屬M、種層S及絕緣層21a的藥液(蝕刻液)供給至核心基板10。 　　[0036] 藉此，如圖10所示般，殘留於絕緣層21a的上端212a上的金屬M及種層S會被除去，絕緣層21a的上端212a會露出。在第一除去工程ST5中，由於只使種層S及些微的金屬M殘留於絕緣層21a的上端212a上，因此可容易藉由濕蝕刻來從溝R的內部以外除去金屬M及種層S。並且，殘留於複數的溝R的內部之金屬M及種層S會成為被埋入至絕緣層21a的配線層21c(電路圖案21b)，在絕緣層21a的表面211a中露出。亦即，不藉由切刃工具31來切削絕緣層21a，可使電路圖案21b(配線層21c)露出於絕緣層21a的表面211a上。其結果，可良好地抑制藉由切刃工具31來與絕緣層21a一起切削金屬M及金屬的種層S之下，例如在電路圖案21b的露出面211b形成有金屬M延伸於切削方向的部分212b(參照圖11)，或露出面211b損傷等，在露出面211b產生粗糙(膠渣)的情形。因此，可按照設計形成電路圖案21b(配線層21c)。 　　[0037] 並且，在濕蝕刻時，藉由適當選擇、調整藥液(蝕刻液)的種類或蝕刻的處理時間，可儘可能使絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b平坦化。藉此，謀求第1電路圖案層21的平坦化，可確保作為中介層的配線基板1所被要求的平坦度。另外，第二除去工程ST6是亦可為藉由乾蝕刻來使絕緣層21a的上端212a露出而令電路圖案21b(配線層21c)露出，且使露出面211b平坦化者。 　　[0038] [第2實施形態] 　　其次，說明有關本發明的第2實施形態的配線基板的製造方法。第2實施形態的配線基板的製造方法是除了圖2所示的第一除去工程ST5及第二除去工程ST6的手法不同，其餘則與第1實施形態的配線基板的製造方法同樣。以下，根據圖面來說明有關第2實施形態的第一除去工程ST5及第二除去工程ST6，第一除去工程ST5及第二除去工程ST6以外的說明是省略。圖11是表示實施第2實施形態的配線基板的製造方法的第一除去工程ST5的樣子的說明圖，圖12是表示實施第2實施形態的配線基板的製造方法的第二除去工程ST6的樣子的說明圖。 　　[0039] 在第2實施形態中，第一除去工程ST5是將金屬層ML予以切刃切削至絕緣層21a的上端212a而除去的工程。在第2實施形態的第一除去工程ST5中，如圖11所示般，將被覆於核心基板10的表面10a及背面10b的一方側的絕緣層21a上的金屬M的表面吸引保持於切刃切削裝置30之具有由金屬製的支桿夾頭等所形成的保持面32a的吸盤平台32。然後，使切刃切削裝置30的切刃輪33旋轉，一邊令切刃輪33與吸盤平台32的保持面32a相對移動於平行方向，一邊藉由切刃工具31，包含絕緣層21a的表層部分，將金屬M及種層S切削成平坦。其次，將被覆於核心基板10的表面10a及背面10b的另一方側的絕緣層21a上的金屬M的表面吸引保持於吸盤平台32。然後，藉由切刃工具31來同樣地切削一方側的絕緣層21a上的金屬M及種層S。另外，在第2實施形態的第一除去工程ST5中也亦可在被覆於被吸盤平台32吸引保持的側的絕緣層21a之金屬M的表面貼著黏著膠帶等的保護構件。 　　[0040] 藉此，殘留於絕緣層21a的上端212a上的金屬M及種層S會被除去，絕緣層21a的上端212a會露出。其結果，殘留於各溝R的內部之金屬M及種層S會成為被埋入至絕緣層21a的配線層21c(各電路圖案21b)，在絕緣層21a的表面211a露出。配線層21c是構成第1電路圖案層21的複數的電路圖案21b。並且，殘留於未圖示的貫通電極用的貫通孔內之金屬M及種層S會成為貫通電極用的電路圖案，在絕緣層21a的表面211a露出。此時，藉由切刃工具31，與由含矽石填充物的ABF所成的絕緣層21a的表層部分一起切削金屬M及種層S，藉此在電路圖案21b(配線層21c)的露出面211b產生粗糙(膠渣)。例如圖11所示般，在電路圖案21b(配線層21c)的露出面211b形成有金屬M延伸於切削方向的部分212b，或露出面211b損傷。 　　[0041] 在第2實施形態中，第二除去工程ST6是在第一除去工程ST5之後，藉由CMP處理來使電路圖案21b(配線層21c)露出的露出面(絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b)平坦化的工程。如圖12所示般，在第二除去工程ST6中，在CMP裝置60之具有由多孔質陶瓷等所形成的保持面61a的吸盤平台61吸引保持核心基板10的表面10a及背面10b的一方側的絕緣層21a。然後，一面從未圖示的研磨液供給手段供給研磨液至絕緣層21a，一面邊使吸盤平台61旋轉，邊令研磨輪62旋轉，藉由被安裝於研磨輪62的前端之研磨墊63來研磨另一方側的絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b而平坦化。其次，將核心基板10的表面10a及背面10b的另一方側的絕緣層21a吸引保持於吸盤平台61。然後，藉由研磨墊63來同樣地研磨一方側的絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b而平坦化。藉此，可除去在電路圖案21b(配線層21c)的露出面產生的粗糙(膠渣)。並且，藉由將絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b形成平坦，可謀求第1電路圖案層21的平坦化。另外，在第2實施形態的第二除去工程ST6中也亦可在被吸盤平台61吸引保持的側的絕緣層21a貼著黏著膠帶等的保護構件。 　　[0042] 在第2實施形態中，也以上述的程序來形成第1電路圖案層21之後，再度重複實施從絕緣層形成工程ST1到第二除去工程ST6的處理，藉此可在第1電路圖案層21上形成第2電路圖案層22。並且，藉由同樣的程序，可在第2電路圖案層22上形成第3電路圖案層23。其結果，可形成具有圖1所示的電路圖案層20的配線基板1。並且，藉由謀求第1電路圖案層21、第2電路圖案層22及第3電路圖案層23的平坦化，可謀求配線基板1全體的平坦化。 　　[0043] 如以上說明般，第2實施形態的配線基板的製造方法是與由含矽石填充物的ABF所成的絕緣層21a的表層部分一起將金屬M及種層S予以切刃切削，藉此可在第二除去工程ST6中除去在電路圖案21b(配線層21c)的露出面211b產生的粗糙(膠渣)。因此，若根據第2實施形態的配線基板的製造方法，則可抑制在電路圖案21b(配線層21c)產生粗糙的情形，按照設計形成電路圖案21b(配線層21c)。 　　[0044] 並且，第2實施形態的配線基板的製造方法是在第二除去工程ST5中，使絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b平坦化。藉此，如本實施形態的核心基板10般，即使核心基板10本身彎曲或在核心基板10的表面10a或背面10b有凹凸，還是可謀求第1電路圖案層21的平坦化。 　　[0045] 在第2實施形態中，第二除去工程ST6是亦可為在第一除去工程ST5之後，藉由蝕刻來使電路圖案21b(配線層21c)露出的露出面(絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b)平坦化者。例如，使用濕蝕刻作為第二除去工程ST6時，是在第一除去工程ST5之後，將核心基板10浸漬於被充填有可溶解金屬M、種層S及絕緣層21a的藥液(蝕刻液)的藥液槽。另外，濕蝕刻是亦可藉由旋轉塗佈等來將可溶解金屬M、種層S及絕緣層21a的藥液(蝕刻液)供給至核心基板10。藉此，可藉由藥液來使電路圖案21b(配線層21c)的露出面211b平坦化，除去在露出面211b產生的粗糙(膠渣)。因此，可抑制在電路圖案21b(配線層21c)產生粗糙的情形，按照設計形成電路圖案21b(配線層21c)。 　　[0046] 並且，在濕蝕刻時，藉由適當選擇、調整藥液(蝕刻液)的種類或蝕刻的處理時間，可儘可能使絕緣層21a的上端212a及電路圖案21b(配線層21c)的露出面211b平坦化。藉此，謀求第1電路圖案層21的平坦化，可確保作為中介層的配線基板1所被要求的平坦度。另外，第2實施形態的第二除去工程ST6是亦可為藉由乾蝕刻來使電路圖案21b(配線層21c)露出的露出面平坦化者。 　　[0047] 在第1實施形態及第2實施形態的配線基板的製造方法中，設為在核心基板10的表面10a及背面10b的雙方形成電路圖案層20者，但本發明是亦可適用於只在核心基板10的其中任一方的面形成電路圖案層20者。 　　[0048] 又，第1實施形態及第2實施形態的配線基板的製造方法是在第二除去工程ST6之後，重複：在被平坦化的電路圖案上形成絕緣層的絕緣層形成工程ST1、溝形成工程ST2、種層形成工程ST3、金屬層形成工程ST4、第一除去工程ST5及第二除去工程ST6，將電路圖案層疊。亦即，藉由重複實施圖2所示的處理程序，在第1電路圖案層21上層疊形成第2電路圖案層22，在第2電路圖案層22上層疊形成第3電路圖案層23。藉此，不僅第1電路圖案層21的電路圖案21b(配線層21c)，亦抑制在第2電路圖案層22的電路圖案22b(配線層22c)、第3電路圖案層23的電路圖案23b(配線層23c)產生粗糙，可按照設計形成所有的電路圖案21b、22b、23b(配線層21c、22c、23c)。 　　[0049] 又，藉由一邊謀求各層的平坦化，一邊層疊第1電路圖案層21、第2電路圖案層22及第3電路圖案層23，可良好地抑制每層疊各層時平坦度降低。因此，可更良好地確保位於最外層的第3電路圖案層23的平坦度，更良好地進行配線基板1的電極與被搭載於配線基板1的零件的電極的連接。又，藉由使各電路圖案21b、22b、23b(配線層21c、22c、23c)的表面平坦化，可將各電路圖案21b、22b、23b(配線層21c、22c、23c)的層間距離(電極高度)設為一定。此結果，可將各電路圖案21b、22b、23b(配線層21c、22c、23c)的電阻或通訊速度的値形成一定。 　　[0050] 並且，在第1實施形態及第2實施形態的配線基板的製造方法中，亦可在實施絕緣層形成工程ST1之後，實施溝形成工程ST2之前，實施藉由切刃工具31或研削砥石51來削去絕緣層21a的表面211a而平坦化的平坦化工程。圖13及圖14是表示實施平坦化工程的樣子的說明圖。圖15是表示絕緣層21a藉由平坦化工程來平坦化的核心基板10的說明圖。 　　[0051] 在平坦化工程中，如圖13所示般，使核心基板10的表面10a及背面10b的一方側的絕緣層21a吸引保持於切刃切削裝置30之具有由金屬製的支桿夾頭等所形成的保持面32a的吸盤平台32。然後，使切刃切削裝置30的切刃輪33旋轉，一邊令切刃輪33與吸盤平台32的保持面32a相對移動於平行方向，一邊藉由切刃工具31來切削絕緣層21a的表面211a而平坦化。其次，將核心基板10的表面10a及背面10b的另一方側的絕緣層21a吸引保持於吸盤平台32，藉由切刃工具31來同樣地切削一方側的絕緣層21a的表面211a而平坦化。另外，亦可在被吸盤平台32吸引保持的側的絕緣層21a貼著黏著膠帶等的保護構件。 　　[0052] 藉此，如圖15所示般，在實施溝形成工程ST2以後的工程之前，可預先將核心基板10的表面10a側及背面10b側的雙方的絕緣層21a的表面211a形成平坦。其結果，即使核心基板10本身彎曲或在核心基板10的表面10a及背面10b有凹凸，也可使之後成為第1電路圖案層21的絕緣層21a的表面10a及背面10b形成平坦。因此，可使配線基板1更為平坦。 　　[0053] 在圖13所示的例子中，以切刃切削裝置30的切刃工具31來切削絕緣層21a的表面211a而平坦化，但平坦化工程是亦可如圖14所示般，以研削裝置50的研削砥石51來研削絕緣層21a的表面211a而平坦化。在以研削裝置50的研削砥石51來研削絕緣層21a的表面211a而平坦化時，將絕緣層21a吸引保持於研削裝置50之具有保持面52a的吸盤平台52，使研削裝置50的研削砥石51接觸於絕緣層21a的狀態下，一邊令吸盤平台52旋轉，一邊使研削輪53旋轉，藉由研削砥石51來切削絕緣層21a的表面211a而平坦化。另外，亦可在被吸盤平台52吸引保持的側的絕緣層21a貼著黏著膠帶等的保護構件。藉此，如圖15所示般，在實施溝形成工程ST2以後的工程之前，可預先將核心基板10的表面10a側及背面10b側的雙方的絕緣層21a的表面211a形成平坦。另外，圖13或圖14所示的平坦化工程是即使在第2電路圖案層22及第3電路圖案層23的形成時，亦可在絕緣層形成工程ST1之後，實施溝形成工程ST2之前實施。
[0054]
1‧‧‧配線基板
10‧‧‧核心基板
10a‧‧‧表面
10b‧‧‧背面
20‧‧‧電路圖案層(再配線層)
21‧‧‧第1電路圖案層
21a、22a、23a‧‧‧絕緣層
21b、22b、23b‧‧‧電路圖案
21c、22c、23c‧‧‧配線層
22‧‧‧第2電路圖案層
23‧‧‧第3電路圖案層
30‧‧‧切刃切削裝置
31‧‧‧切刃工具
32、41、52、61‧‧‧吸盤平台
32a、41a、52a、61a‧‧‧保持面
33‧‧‧切刃輪
40‧‧‧雷射加工裝置
42‧‧‧雷射光線照射部
50‧‧‧研削裝置
51‧‧‧研削砥石
60‧‧‧CMP裝置
62‧‧‧研磨輪
63‧‧‧研磨墊
L‧‧‧雷射光線
M‧‧‧金屬
ML‧‧‧金屬層
R‧‧‧溝
S‧‧‧種層
[0012] 　　圖1是表示藉由第1實施形態的配線基板的製造方法所製造的配線基板的剖面圖。 　　圖2是表示形成各電路圖案層的處理程序，作為第1實施形態的配線基板的製造方法的流程的一部分的流程圖。 　　圖3是表示藉由絕緣層形成工程來形成絕緣層的核心基板的說明圖。 　　圖4是表示在溝形成工程中，在絕緣層的露出面形成複數的溝的樣子的說明圖。 　　圖5是表示藉由種層形成工程，在絕緣層的表面形成金屬的種層的核心基板的說明圖。 　　圖6是表示藉由金屬層形成工程，在絕緣層上被覆金屬的核心基板的說明圖。 　　圖7是表示實施第一除去工程的樣子的說明圖。 　　圖8是表示實施第一除去工程時的要部的說明圖。 　　圖9是表示實施第二除去工程的樣子的說明圖。 　　圖10是表示形成有第1電路圖案層的核心基板的說明圖。 　　圖11是表示實施第2實施形態的配線基板的製造方法的第一除去工程的樣子的說明圖。 　　圖12是表示實施第2實施形態的配線基板的製造方法的第二除去工程的樣子的說明圖。 　　圖13是表示實施平坦化工程的樣子的說明圖。 　　圖14是表示實施平坦化工程的樣子的說明圖。 　　圖15是表示藉由平坦化工程來使絕緣層平坦化的核心基板的說明圖。

Claims (4)

  1. 一種配線基板的製造方法，係於表面包含再配線層的配線基板的製造方法，其特徵係包含： 　　絕緣層形成工程，其係於核心基板形成絕緣層； 　　溝形成工程，其係於該絕緣層形成設有電路圖案的配線層之溝； 　　種層形成工程，其係於在該溝形成工程中形成該溝的該絕緣層的露出面形成金屬的種層； 　　金屬層形成工程，其係以電鍍處理來使成為配線層的金屬電鍍於該種層，將金屬充填於該溝，形成金屬層； 　　第一除去工程，其係將該金屬層予以切刃切削至不到達該絕緣層的上端的位置而除去；及 　　第二除去工程，其係於該第一除去工程之後，藉由蝕刻或CMP處理來使該絕緣層的上端露出，而於該溝形成配線層，且使配線層的露出的露出面平坦化。
  2. 一種配線基板的製造方法，係於表面包含再配線層的配線基板的製造方法，其特徵係包含： 　　絕緣層形成工程，其係於核心基板形成絕緣層； 　　溝形成工程，其係於該絕緣層形成設有電路圖案的配線層之溝； 　　種層形成工程，其係於在該溝形成工程中形成該溝的該絕緣層的露出面形成金屬的種層； 　　金屬層形成工程，其係以電鍍處理來使成為配線層的金屬電鍍於該種層，將金屬充填於該溝，形成金屬層； 　　第一除去工程，其係將該金屬層予以切刃切削至不到達該絕緣層的上端的位置而除去，藉此在該溝形成配線層；及 　　第二除去工程，其係於該第一除去工程之後，藉由蝕刻或CMP處理來使配線層的露出的露出面平坦化。
  3. 一種配線基板的製造方法，其特徵為：在該核心基板的表背面，藉由前述請求項1或2的方法來形成電路圖案。
  4. 如申請專利範圍第1或2項所記載之配線基板的製造方法，其中，前述第二除去工程之後，重複：在前述被平坦化的配線層上形成絕緣層的絕緣層形成工程、前述溝形成工程、前述種層形成工程、前述金屬層形成工程、前述第一除去工程及前述第二除去工程，將電路圖案層疊。
TW106131121A 2016-10-11 2017-09-12 配線基板的製造方法 TWI722241B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016200273A JP6783614B2 (ja) 2016-10-11 2016-10-11 配線基板の製造方法
JP2016-200273 2016-10-11

Publications (2)

Publication Number Publication Date
TW201826895A true TW201826895A (zh) 2018-07-16
TWI722241B TWI722241B (zh) 2021-03-21

Family

ID=61830442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106131121A TWI722241B (zh) 2016-10-11 2017-09-12 配線基板的製造方法

Country Status (5)

Country Link
US (1) US10874021B2 (zh)
JP (1) JP6783614B2 (zh)
KR (1) KR20180040091A (zh)
CN (1) CN107920424B (zh)
TW (1) TWI722241B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835219B (zh) * 2022-07-25 2024-03-11 陳旭東 減成法細線路電路板製造方法
TWI843260B (zh) * 2021-10-28 2024-05-21 日商京瓷股份有限公司 配線基板及其製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7137292B2 (ja) * 2019-03-15 2022-09-14 京セラ株式会社 配線基板およびその製造方法
JP7306337B2 (ja) * 2020-06-25 2023-07-11 トヨタ自動車株式会社 配線基板の製造方法
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
CN112105143A (zh) * 2020-10-15 2020-12-18 河南博美通电子科技有限公司 一种铝箔代替高分子柔性膜的柔性电路板结构及制备工艺

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JP2748895B2 (ja) * 1995-08-11 1998-05-13 日本電気株式会社 印刷配線板の製造方法
JPH1098268A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 柱状導体のめっき方法及びそれにより得られる多層プリント配線板
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
JP4300687B2 (ja) 1999-10-28 2009-07-22 味の素株式会社 接着フィルムを用いた多層プリント配線板の製造法
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7371685B2 (en) * 2004-03-03 2008-05-13 Intel Corporation Low stress barrier layer removal
JP4515177B2 (ja) * 2004-07-13 2010-07-28 新光電気工業株式会社 配線形成方法
JP2007324399A (ja) * 2006-06-01 2007-12-13 Fujikura Ltd 配線基板の製造方法
JP2008307646A (ja) * 2007-06-15 2008-12-25 Disco Abrasive Syst Ltd 切削装置
JP5461913B2 (ja) * 2009-07-31 2014-04-02 日本特殊陶業株式会社 多層セラミック基板の製造方法
TWI399136B (zh) * 2009-11-17 2013-06-11 Unimicron Technology Corp 線路板及其製程
WO2012005524A2 (en) * 2010-07-08 2012-01-12 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
US20130048342A1 (en) * 2011-08-23 2013-02-28 Tyco Electronics Corporation Circuit board
JP2013080823A (ja) 2011-10-04 2013-05-02 Ibiden Co Ltd プリント配線板及びその製造方法
JP6383152B2 (ja) * 2014-01-10 2018-08-29 平田機工株式会社 移載方法、保持装置及び移載システム
CN103945644B (zh) * 2014-05-13 2016-08-31 邢台市海纳电子科技有限责任公司 齐平线路板及其制作方法
JP6510884B2 (ja) * 2015-05-19 2019-05-08 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI843260B (zh) * 2021-10-28 2024-05-21 日商京瓷股份有限公司 配線基板及其製造方法
TWI835219B (zh) * 2022-07-25 2024-03-11 陳旭東 減成法細線路電路板製造方法

Also Published As

Publication number Publication date
CN107920424A (zh) 2018-04-17
JP6783614B2 (ja) 2020-11-11
CN107920424B (zh) 2022-03-04
KR20180040091A (ko) 2018-04-19
US20180103547A1 (en) 2018-04-12
TWI722241B (zh) 2021-03-21
US10874021B2 (en) 2020-12-22
JP2018064001A (ja) 2018-04-19

Similar Documents

Publication Publication Date Title
TW201826895A (zh) 配線基板的製造方法
US20140301058A1 (en) Wiring substrate and semiconductor device
TW201611186A (zh) 半導體裝置之製造方法
TWI732039B (zh) 配線基板的製造方法
JP5755043B2 (ja) 半導体ウエーハの加工方法
KR20180037238A (ko) 반도체 장치 및 그 제조 방법
US20160353569A1 (en) Wiring substrate and method of making wiring substrate
CN113169166A (zh) 半导体封装基板及其制造方法
JP7241518B2 (ja) パッケージデバイスの製造方法
CN108807257A (zh) 静电吸附夹盘及其制造方法、以及半导体装置的制造方法
CN110767553A (zh) 芯片封装的方法、芯片和芯片封装组件
JP2008235555A (ja) 電子装置の製造方法及び基板及び半導体装置
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
WO2018182659A1 (en) A die interconnect substrate, an electrical device and a method for forming a die interconnect substrate
TWI416689B (zh) And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device
JP6779088B2 (ja) 配線基板の製造方法
JPWO2004053967A1 (ja) 半導体装置、配線基板の形成方法及び基板処理装置
JP2009111063A (ja) 貫通電極形成方法及び半導体チップ
US20160050761A1 (en) Substrate structure and method of manuifacturing the same
KR20200051484A (ko) 배선 기판의 제조 방법
US20230307320A1 (en) Single side via fill process for through-vias
JP2018056459A (ja) ウエーハの加工方法
KR101097741B1 (ko) 일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판
JP6266402B2 (ja) 積層デバイスの製造方法
JP2007227834A (ja) 半導体装置及びその製造方法