TWI732039B - 配線基板的製造方法 - Google Patents

配線基板的製造方法 Download PDF

Info

Publication number
TWI732039B
TWI732039B TW106130440A TW106130440A TWI732039B TW I732039 B TWI732039 B TW I732039B TW 106130440 A TW106130440 A TW 106130440A TW 106130440 A TW106130440 A TW 106130440A TW I732039 B TWI732039 B TW I732039B
Authority
TW
Taiwan
Prior art keywords
layer
circuit pattern
metal
insulating base
insulating
Prior art date
Application number
TW106130440A
Other languages
English (en)
Other versions
TW201826897A (zh
Inventor
陳曄
法蘭克 魏
內保貴
川瀨雅之
李勸商
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201826897A publication Critical patent/TW201826897A/zh
Application granted granted Critical
Publication of TWI732039B publication Critical patent/TWI732039B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

[課題]提供一種配線基板,其為可更良好地進行與搭載之零件的電極的連接之平坦度更高的配線基板。 [解決手段] 在芯材基板的正面、背面上形成基底絕緣層(基底絕緣層形成步驟)、以刀具工具或磨削磨石對正面、背面之基底絕緣層的表面進行削取平坦化(正面背面平坦化步驟)、藉由雷射光線或光蝕刻而在基底絕緣層上形成成為電路圖案的溝(溝形成步驟)。接著,藉由濺鍍等而在基底絕緣層上形成金屬薄膜(金屬薄膜形成步驟)、將金屬薄膜作為電極以藉由鍍敷處理將金屬被覆到基底絕緣層的表面(金屬被覆步驟)。此外,以刀具工具削取金屬及基底絕緣層直到基底絕緣層達到規定之成品厚度為止,以形成金屬的電路圖案露出之平坦的電路圖案層(電路圖案層形成步驟)。

Description

配線基板的製造方法
發明領域 本發明是有關於一種配線基板的製造方法。
發明背景 以往,已知有一種關於配線基板的技術,其具有組裝並搭載半導體晶片或各種電子零件,並確保這些電極和其他零件之導通的中介層(interposer)或印刷配線基板這樣的再配線層。例如,於專利文獻1中已揭示有一種在芯材基板的正面、背面將導體層和有機絕緣層交互地堆疊上去之堆積(build up)方式的印刷配線板。
又,專利文獻2中已揭示有一種印刷配線板,其是在設置使樹脂含浸於補強材而成之第1絕緣層,並且以第1絕緣層補強芯材基板之後,積層未含有補強材之複數層第2絕緣層。該印刷配線板,是藉由在芯材基板及第1絕緣層中包含補強材、將第1絕緣層的厚度作成比各第2絕緣層的厚度更厚,以抑制在對印刷配線板施加熱歷程的情形下產生翹曲的狀況。 先前技術文獻 專利文獻
專利文獻1:日本專利特開2001-196743號公報 專利文獻2:日本專利特開2013-80823號公報
發明概要 發明欲解決之課題 在上述專利文獻1、2所記載之搭載於配線基板上的半導體晶片或各種電子零件,正持續進行輕薄短小化,與配線板之電極連接的電極墊也會變小。因此,當配線基板翹曲或不平坦時,會無法將搭載的半導體晶片或各種電子零件的電極與配線基板的電極良好地連接,而成為動作不良之要因。如上述,專利文獻2所記載的印刷配線板,雖然能夠抑制在施加熱歷程時產生翹曲的狀況,但是只抑制由熱歷程形成的變形,恐有在芯材基板原本就翹曲或並非平坦的情況下,無法將配線基板平坦地形成之疑慮。
本發明是有鑒於上述而作成的發明,其目的在於提供一種配線基板,其為可做到更良好地進行與搭載之零件的電極的連接之平坦度更高的配線基板。 用以解決課題之手段
為了解決上述之課題,並達成目的,本發明是在正面、背面具備再配線層之配線基板的製造方法,其特徵在於具備: 基底絕緣層形成步驟,在成為芯材之基板的正面、背面形成樹脂的基底絕緣層; 正面背面平坦化步驟,以刀具工具或磨削磨石對正面、背面之該基底絕緣層的表面進行削取平坦化; 溝形成步驟,藉由雷射光線或光蝕刻而在該基底絕緣層上形成成為電路圖案之溝; 金屬被覆步驟,在該溝形成步驟之後,於該基底絕緣層的表面被覆金屬;及 電路圖案層形成步驟,以刀具工具削取該金屬及該基底絕緣層直到該基底絕緣層達到規定之成品厚度為止,以形成該金屬的該電路圖案露出之平坦的電路圖案層, 藉由該正面背面平坦化步驟及該電路圖案層形成步驟以形成平坦的配線基板。
又,較理想的是,在該溝形成步驟之後且於該金屬被覆步驟之前,在該基底絕緣層的表面被覆金屬薄膜,並且將該金屬薄膜作為以鍍敷處理來將該金屬被覆在該基底絕緣層之表面時的電極。
又,較理想的是,在該電路圖案層之上更進一步積層並形成該電路圖案層。 發明效果
在本發明的配線基板的製造方法中,是將形成在成為芯材之基板的正面側及背面側之雙方上的基底絕緣層進行平坦化。其結果為,即使假定芯材基板本身翹曲、或者基板的表面上具有凹凸,仍然能夠在之後將成為電路圖案層之基底絕緣層的表面平坦地形成。又,由於是藉由將被覆在基底絕緣層上之金屬和基底絕緣層一起削取,來形成電路圖案露出之電路圖案層,所以能夠將電路圖案層的表面更平坦地形成。從而,依據本實施形態的配線基板的製造方法,變得可得到可更良好地進行與搭載之零件的電極的連接之平坦度更高的配線基板。
用以實施發明之形態 針對用於實施本發明之形態(實施形態),參照圖式作更詳細之說明。本發明並不因以下的實施形態所記載之內容而受到限定。又,在以下所記載之構成要素中,包含所屬技術領域中具有通常知識者可輕易設想得到之事物或實質上相同之事物。此外,以下所記載之構成是可以適當組合的。又,在不脫離本發明之要旨的範圍內,可進行各種構成之省略、置換或變更。
根據圖式來說明本發明之實施形態的配線基板的製造方法。圖1是顯示藉由實施形態之配線基板的製造方法所製造的配線基板的截面圖。圖1所示之配線基板1,是具有組裝並搭載半導體晶片或各種電機零件,並確保這些電極和其他零件之導通的中介層或印刷配線基板這樣的再配線層的配線基板。在本實施形態中,配線基板1是搭載半導體晶片並連接於印刷配線基板,且按照已預先設定之圖案來連接半導體晶片之電極與印刷配線基板的配線圖案的中介層。如圖1所示,配線基板1具備成為芯材之芯材基板10、及形成於芯材基板10的正面10a及背面10b之雙方的再配線層即電路圖案層20。
芯材基板10是例如以玻璃環氧(glass epoxy)樹脂或陶瓷、玻璃等所形成之絕緣性(非導電性)的基板。芯材基板10的厚度為例如50μm左右。在本實施形態中,芯材基板10是如圖1所示,於背面10b側(圖中下側)彎曲成描繪凸型的形狀。再者,包含圖1在內,以下說明的圖式中,為了說明芯材基板10為彎曲的情形,因此記載得比實際於芯材基板10產生的彎曲程度更大。
電路圖案層20具有形成在芯材基板10的正面10a上及背面10b上的第1電路圖案層21、形成在第1電路圖案層21上的第2電路圖案層22、及形成在第2電路圖案層22上的第3電路圖案層23。再者,電路圖案層20,只要在芯材基板10上至少形成有1層即可,形成4層以上亦可。
第1電路圖案層21具有絕緣性的基底絕緣層21a、及埋入基底絕緣層21a內之作為電極電路的複數個電路圖案21b。第2電路圖案層22具有絕緣性的基底絕緣層22a、及埋入基底絕緣層22a內之作為電極電路的複數個電路圖案22b。第3電路圖案層23具有絕緣性的基底絕緣層23a、及埋入基底絕緣層23a內之作為電極電路的複數個電路圖案23b。
基底絕緣層21a、22a、23a是包含樹脂材的乾膜(dry film)式的層間絕緣材料,並且使用味之素Fine-Techo株式會社製的味之素堆積膜(build up film,以下稱為「ABF」)而形成。在本實施形態中,基底絕緣層21a、22a、23a雖然是以ABF所構成,但是構成基底絕緣層21a、22a、23a之材料並不限定於ABF。基底絕緣層21a、22a、23a是在各電路圖案層20內將相鄰的電路圖案21b、22b、23b彼此絕緣,並且將各電路圖案層20間的電路圖案21b、22b、23b彼此絕緣。基底絕緣層21a、22a、23a的厚度是例如40μm左右。
各電路圖案21b、22b、23b是以例如銅等的金屬所形成。各電路圖案21b、22b、23b的高度(電路圖案層的積層方向之高度)是例如15μm~20μm左右。如圖1所示,各電路圖案21b、22b、23b是在規定位置進行電連接。位於最外層的第3電路圖案層23的電路圖案23b是露出於配線基板1的外側。露出於配線基板1的外側的電路圖案23b,是連接於半導體晶片的電極或印刷配線基板的配線圖案之電路圖案。又,配線基板1具有將芯材基板10從正面10a貫通至背面10b,並且連接於電路圖案層20的貫通電極。配線基板1是將露出於配線基板1的外側的電路圖案23b連接於半導體晶片的電極或印刷配線基板的配線圖案,且藉由將各電路圖案層20的電路圖案21b、22b、23b彼此在規定位置進行電連接,以將半導體晶片的電極與印刷配線基板的配線圖案依照預先設定的圖案進行電連接。
接著,說明實施形態之配線基板的製造方法。圖2是顯示作為實施形態之配線基板的製造方法之流程的一部分,而形成各電路圖案層的處理順序的流程圖。如圖2所示,實施形態之配線基板的製造方法具備:基底絕緣層形成步驟ST1、正面背面平坦化步驟ST2、溝形成步驟ST3、金屬薄膜形成步驟ST4、金屬被覆步驟ST5、及電路圖案層形成步驟ST6。配線基板1是藉由重覆實施圖2所示之處理,而積層並形成第1電路圖案層21、第2電路圖案層22、及第3電路圖案層23。以下,與形成於芯材基板10上之第1電路圖案層21的情形為例,根據圖式來說明各電路圖案層的形成順序。
圖3是顯示藉由基底絕緣層形成步驟ST1而形成有基底絕緣層21a的芯材基板10的說明圖;圖4是顯示在正面背面平坦化步驟ST2中對基底絕緣層21a之表面進行平坦化之情形的說明圖;圖5是顯示在正面背面平坦化步驟ST2中對基底絕緣層21a之表面進行平坦化之情形的其他例子的說明圖;圖6是顯示已將基底絕緣層21a平坦化之芯材基板10的說明圖;圖7是顯示在溝形成步驟ST3中於基底絕緣層21a的表面形成複數條溝R之情形的說明圖;圖8是顯示藉由金屬薄膜形成步驟ST4而在基底絕緣層21a的表面形成有金屬薄膜21c之芯材基板10的說明圖;圖9是顯示藉由金屬被覆步驟ST5而在基底絕緣層21a上被覆有金屬M之芯材基板10的說明圖;圖10是顯示在電路圖案層形成步驟ST6中切削金屬M及基底絕緣層21a的一部分之情形的說明圖;圖11是顯示已形成有第1電路圖案層21之芯材基板10的說明圖。
基底絕緣層形成步驟ST1是在芯材基板10的正面10a及背面10b形成基底絕緣層21a的步驟。在基底絕緣層形成步驟ST1中,如圖3所示,是藉由加熱壓接等將味之素Fine-Techo株式會社製的ABF固定在芯材基板10的正面10a及背面10b之雙方。此時,本實施形態的芯材基板10,會由於在背面10b側(圖中下側)彎曲成描繪凸形狀,而如圖3所示,使固定在芯材基板10的正面10a及背面10b的基底絕緣層21a之與芯材基板10為相反側的表面211a也配合芯材基板10的形狀而彎曲。
正面背面平坦化步驟ST2,是以刀具工具31對形成於芯材基板10的正面10a及背面10b之基底絕緣層21a的表面211a進行削取平坦化的步驟。在正面背面平坦化步驟ST2中,如圖4所示,是將芯材基板10的正面10a及背面10b的其中一側的基底絕緣層21a吸引保持在刀具切削裝置30之具有由金屬製的銷吸盤(pin chuck)等所形成之保持面32a的工作夾台32上。然後,使刀具切削裝置30的刀具輪33旋轉,藉由圖未示之移動機構使刀具輪33朝圖中下方向移動,並且使刀具工具31和工作夾台32在與保持面32a平行方向上相對移動,以藉由刀具工具31切削基底絕緣層21a的表面211a來進行平坦化。接著,將芯材基板10的正面10a及背面10b的另一側的基底絕緣層21a吸引保持在工作夾台32上,並藉由刀具工具31同樣地切削一側的基底絕緣層21a的表面211a來進行平坦化。藉此,如圖6所示,可以將芯材基板10的正面10a側及背面10b側之雙方的基底絕緣層21a的表面平坦地形成。再者,在正面背面平坦化步驟ST2中,也可以將黏著膠帶等的保護構件貼附在被吸引保持在工作夾台31之側的基底絕緣層21a的表面上。
在圖4所示之例中,雖然是以刀具切削裝置30的刀具工具31對基底絕緣層21a的表面211a進行削取平坦化,但是正面背面平坦化步驟ST2,如圖5所示,也能以磨削裝置50的磨削磨石51來對基底絕緣層21a的表面211a進行削取平坦化。在以磨削裝置50的磨削磨石51對基底絕緣層21a的表面211a進行削取平坦化的情形下,是將基底絕緣層21a吸引保持在磨削裝置50之具有保持面52a的工作夾台52上,而一邊以使磨削裝置50的磨削磨石51接觸於基底絕緣層21a的狀態來使工作夾台52旋轉,一邊使磨削輪53旋轉,並且藉由磨削磨石51切削基底絕緣層21a的表面211a來進行平坦化。再者,即使是在正面背面平坦化步驟ST2中使用研磨裝置50的情形下,也可以將黏著膠帶等的保護構件貼附在被吸引保持在工作夾台52之側的基底絕緣層21a的表面上。
又,實施形成第1電路圖案層21時的正面背面平坦化步驟ST2之後,為了在配線基板1上形成圖未示之貫通電極,所以對芯材基板10及基底絕緣層21a施行使用了雷射光之燒蝕加工,以形成貫通芯材基板10本身及芯材基板10的正面10a側及背面10b側之雙方的基底絕緣層21a之未圖示的貫通孔(through hole)。再者,此燒蝕加工,亦可在後述之溝形成步驟ST3中進行。
溝形成步驟ST3,是藉由雷射光線在基底絕緣層21a形成成為電路圖案21b之溝R的步驟。在溝形成步驟ST3中,是將芯材基板10的正面10a側及背面10b側之其中一側的基底絕緣層21a吸引保持在雷射加工裝置40之具有由多孔陶瓷(porous ceramics)等所形成之保持面41a的工作夾台41上。然後,如圖7所示,從雷射光線照射部42使例如準分子雷射光等的雷射光線L依照預先設定的圖案朝基底絕緣層21a的規定範圍照射,以在基底絕緣層21a的表面211a形成複數條溝R。像這樣,藉由將雷射光線L照射在基底絕緣層21a的規定範圍,就能更效率良好地形成複數條溝R。又,藉由使用雷射加工,相較於例如以可進行光蝕刻(photoetching)的樹脂材料形成基底絕緣層21a,並藉由光蝕刻形成溝R的情形,能夠以低價的方式形成複數條溝R。接著,將芯材基板10的正面10a及背面10b之另一側的基底絕緣層21a吸引保持在工作夾台41上,並且同樣地將雷射光線L照射在一側之基底絕緣層21a的表面211a以形成複數條溝R。再者,即使在溝形成步驟ST3中,也可以將黏著膠帶等的保護構件貼附在被吸引保持在工作夾台41之側的基底絕緣層21a的表面上。
金屬薄膜形成步驟ST4,是在基底絕緣層21a的表面形成金屬薄膜21c的步驟。在金屬薄膜形成步驟ST4中,是在芯材基板10的正面10a側及背面10b側之雙方的基底絕緣層21a上, 藉由濺鍍(sputtering)將由導電性之金屬所構成的金屬薄膜21c依序形成被覆膜。藉此,如圖8所示,可包含複數條溝R的內部而在芯材基板10的正面10a側及背面10b側之雙方的基底絕緣層21a的表面211a整體皆形成金屬薄膜21c。此時,在圖未示之貫通電極用的貫通孔的內面上也形成有金屬薄膜21c。再者,金屬薄膜21c也可以設成是將由金屬材料所形成的焊料等藉由網版印刷或噴墨方式的印刷而形成在基底絕緣層21c上之構成。
金屬被覆步驟ST5是將金屬薄膜21c作為電極,藉由鍍敷處理將金屬M被覆在基底絕緣層21a之表面211a的步驟。在金屬被覆步驟ST5中,是在溶液內將金屬薄膜21c作為電極,使導電性的金屬M電沉積在基底絕緣層21a的表面211a上的金屬薄膜21c及圖未示之貫通孔的內面之金屬薄膜21c上,而如圖9所示,在溝R內充填金屬M。此時,圖未示之貫通電極用的貫通孔內也充填有金屬M。在金屬被覆步驟ST5中,是對芯材基板10的正面10a側及背面10b側之雙方的基底絕緣層21a依序、或同時地施行鍍敷處理。藉此,如圖9所示,於芯材基板10的正面10a側及背面10b側之雙方,可包含複數條溝R的內部而在基底絕緣層21a的表面211a上被覆金屬M。
電路圖案層形成步驟ST6,是以刀具工具31切削金屬M及基底絕緣層21a直到基底絕緣層21a達到規定之成品厚度為止,以形成金屬的電路圖案21b露出之平坦的第1電路圖案層21的步驟。在電路圖案層形成步驟ST6中,如圖10所示,是將被覆在芯材基板10的正面10a及背面10b的其中一側之基底絕緣層21a上之金屬M的表面,吸引保持在刀具切削裝置30之具有由金屬製的銷吸盤等所形成之保持面32a的工作夾台32上。然後,藉由使刀具切削裝置30的刀具輪33旋轉,一邊使刀具輪33和工作夾台32相對於保持面32a在平行方向上相對移動,一邊藉由刀具工具31切削金屬M。此時,是包含基底絕緣層21a的表層部分而切削金屬M。接著,將被覆在芯材基板10的正面10a及背面10b之另一側的基底絕緣層21a上之金屬M的表面吸引保持在工作夾台32上。然後,同樣地藉由刀具工具31來切削被覆於一側之基底絕緣層21a上的金屬M。再者,即使在電路圖案層形成步驟ST6中,也可以將黏著膠帶等的保護構件貼附在被吸引保持在工作夾台32之側的被覆於基底絕緣層21a上之金屬M的表面。
藉此,如圖11所示,於芯材基板10的正面10a側及背面10b側之雙方,從除了複數條溝R之內部以外的基底絕緣層21a的表面上將金屬M及金屬薄膜21c去除。殘留於複數條溝R內的金屬M及金屬薄膜21c,會成為埋入基底絕緣層21a的電路圖案21b,並且在基底絕緣層21a的表面211a露出。又,殘留於圖未示之貫通電極用的貫通孔內的金屬M及金屬薄膜21c成為貫通電極用的電路圖案,並且在基底絕緣層21a的表面211a露出。又,可將基底絕緣層21a的表面211a與電路圖案21b的露出面211b平坦(齊平面)地形成。亦即,能夠將第1電路圖案層21平坦地形成。再者,基底絕緣層21a的表層部分的切削量,只要能夠從除了複數條溝R之內部以外的基底絕緣層21a的表面211a將金屬M及金屬薄膜21c去除,並且將第1電路圖案層21平坦地形成即可,較理想的是,儘可能愈少愈好。藉此,變得可抑制因包含於ABF的二氧化矽填料(silica filler),而在刀具切削裝置30的刀具工具31上發生摩耗或破裂(chipping)、或在電路圖案21b的露出面211b上產生龜裂(污跡(smear))的情形。又,電路圖案層形成步驟ST6,亦可與正面背面平坦化步驟ST2同樣,為使用圖5所示之磨削裝置50,並以磨削磨石51削取金屬M及基底絕緣層21a直到基底絕緣層21a達到規定之成品厚度為止,而形成金屬的電路圖案21b露出之平坦的第1電路圖案層21之步驟。
以上述之順序形成第1電路圖案層21之後,再次重覆實施從基底絕緣層步驟ST1至電路圖案層形成步驟ST6的處理。亦即,將ABF固定在第1電路圖案層21上以形成基底絕緣層22a(基底絕緣層形成步驟ST1),並且使用刀具切削裝置30將基底絕緣層22a平坦化(正面背面平坦化步驟ST2)。其次,使用雷射加工裝置40在基底絕緣層22a上形成複數條溝R(溝形成步驟ST3)。然後,藉由濺鍍等在基底絕緣層22a上形成金屬薄膜(金屬薄膜形成步驟ST4)、並藉由鍍敷處理以金屬薄膜作為電極來將金屬M被覆在基底絕緣層22a之表面(金屬被覆步驟ST5)。此外,使用刀具切削裝置30,以刀具工具(或磨削磨石51)31將金屬M和基底絕緣層22a的表層部分一起削取,而形成第2電路圖案22b露出之平坦的第2電路圖案層22(電路圖案層形成步驟ST6)。藉此,能夠在平坦的第1電路圖案層21上形成平坦的第2電路圖案層22。又,可以藉由同樣的順序,在平坦的第2電路圖案層22上形成平坦的第3電路圖案層23。其結果,能夠形成具有圖1所示之平坦的電路圖案層20的配線基板1。
又,包含將圖未示之貫通電極用之電路圖案彼此連接的情形,而在各電路圖案層20之間將電路圖案彼此電連接之時,會在圖2所示之處理順序中,於溝形成步驟ST3中形成到達下層側之電路圖案露出於基底絕緣層之位置的溝R。藉此,可在金屬薄膜形成步驟ST4中於下層側的電路圖案的露出面上形成金屬薄膜,並且在金屬被覆步驟ST5中於該溝R內充填金屬M。並且,可以藉由電路圖案層形成步驟ST6,形成與下層側之電路圖案連接的電路圖案。又,在配線基板1的最外層,在電路圖案之中,也是只有所謂的電極墊部於表面露出。電極墊部,是用於將配線基板1、及搭載於配線基板1之半導體晶片或連接於配線基板1的其他的配線基板電連接的部分。
如以上所說明,在本實施形態的配線基板的製造方法中,是對形成於芯材基板10的正面10a及背面10b的基底絕緣層21a進行平坦化(正面背面平坦化步驟ST2)。其結果,即使是如本實施形態的芯材基板10地芯材基板10本身翹曲(彎曲)、或者芯材基板10的正面10a或背面10b具有凹凸,仍然能夠在之後將成為電路圖案層21之基底絕緣層21a的表面平坦地形成。又,由於是藉由將被覆於基底絕緣層21a上的金屬M與基底絕緣層21a一起削取,以形成電路圖案21b露出之第1電路圖案層21,所以能夠將第1電路圖案層21的表面更平坦地形成。從而,依據本實施形態的配線基板的製造方法,變得可得到可更良好地進行與搭載之零件的電極的連接之平坦度更高的配線基板1。
又,在溝形成步驟ST3之後且於金屬被覆步驟ST5之前,在基底絕緣層21a的表面被覆金屬薄膜21c(金屬薄膜形成步驟ST4),並將金屬薄膜21c作為以鍍敷處理來將該金屬M被覆在基底絕緣層21a的表面時的電極。藉此,能夠容易地將成為電路圖案21b之金屬M被覆在基底絕緣層21a上。
又,在電路圖案層之上更進一步積層並形成電路圖案層。亦即,藉由重覆實施圖2所示之處理順序,以在平坦的第1電路圖案層21上積層並形成平坦的第2電路圖案層22,且在平坦的第2電路圖案層22上積層並形成平坦的第3電路圖案層23。藉此,可以良好地抑制每當積層各層時平坦度降低之情形。從而,變得可更良好地確保位於最外層的第3電路圖案層23的平坦度,且更良好地進行配線基板1之電極和搭載於配線基板1之零件的電極的連接。亦即,本發明在如配線基板1的多層配線型的配線基板的製造上是很適合的。又,藉由將各電路圖案21b、22b、23b的表面平坦化,就能夠將各電路圖案21b、22b、23b的層間距離(電極高度)設為固定。其結果,變得可將各電路圖案21b、22b、23b中的電阻或通訊速度之值設為固定。
在本實施形態中,雖然是設成在基底絕緣層形成步驟ST1中使用味之素Fine-Techo公司製之ABF來形成基底絕緣層21a、22a、23a,並在溝形成步驟ST3中藉由對基底絕緣層21a、22a、23a照射雷射光線以形成複數條溝R之構成,但是基底絕緣層21a、22a、23a及複數條溝R的形成手法,並不受限於此。圖12是顯示實施變形例的溝形成步驟ST3之情形的說明圖。
圖12所示之形成於芯材基板10的基底絕緣層21a,包含可藉由光蝕刻(光刻法(photolithography))進行圖案去除的感光性的樹脂材料。例如,作為基底絕緣層21a,使用包含感光性的樹脂材料之乾膜,並在基底絕緣層形成步驟ST1中,將乾膜藉由加熱壓接來固定在芯材基板10的正面10a及背面10b。又,作為基底絕緣層21a,而使用例如具有感光性的液狀樹脂,並在基底絕緣層形成步驟ST1中,藉由旋轉塗佈(spin coat)將液狀樹脂滴下到芯材基板10的正面10a及背面10b,且藉由加熱來固定亦可。在形成第2電路圖案層22的基底絕緣層22a、第3電路圖案層23的基底絕緣層23a時也是同樣。
並且,在圖12所示之變形例的溝形成步驟ST3中,如圖中實線箭頭所示,是透過預先形成有沿著複數條溝R之圖案P的遮罩60,並在規定時間中將光照射於基底絕緣層21a。藉此,可沿著遮罩60之圖案P對基底絕緣層21a的曝光的位置之表面側的一部分進行圖案去除,而在基底絕緣層21a上形成複數條溝R。再者,在進行光蝕刻(光刻法),以對基底絕緣層21a之已曝光之位置進行圖案去除的情形下,也可以先將遮罩60的圖案P,形成為沿著複數條溝R以外的部分之形狀。在第2電路圖案層22的基底絕緣層22a、第3電路圖案層23的基底絕緣層23a上形成複數條溝R時也是同樣。
像這樣,藉由不使用ABF,而以可藉由光蝕刻(光刻法)進行圖案去除的感光性之樹脂材料來形成基底絕緣層21a(22a、23a),變得可抑制在電路圖案層形成步驟ST6中,因切削包含二氧化矽填料之ABF而在刀具工具31上產生摩耗或破裂、或使電路圖案21b的表面龜裂的情形。
再者,在本實施形態中,雖然是設成在芯材基板10的正面10a及背面10b的雙方形成電路圖案層20之構成,但是本發明也可以適用於只在芯材基板10之任一面上形成電路圖案層20之構成上。
1‧‧‧配線基板10‧‧‧芯材基板10a‧‧‧正面10b‧‧‧背面20‧‧‧電路圖案層21‧‧‧第1電路圖案層21a、22a、23a‧‧‧基底絕緣層211a‧‧‧表面211b‧‧‧露出面21b、22b、23b‧‧‧電路圖案21c‧‧‧金屬薄膜22‧‧‧第2電路圖案層23‧‧‧第3電路圖案層30‧‧‧刀具切削裝置31‧‧‧刀具工具32、41、52‧‧‧工作夾台32a、41a、52a‧‧‧保持面33‧‧‧刀具輪40‧‧‧雷射加工裝置42‧‧‧雷射光線照射部50‧‧‧磨削裝置51‧‧‧磨削磨石53‧‧‧磨削輪60‧‧‧遮罩L‧‧‧雷射光線M‧‧‧金屬P‧‧‧圖案R‧‧‧溝ST1~ST6‧‧‧步驟
圖1是顯示藉由實施形態之配線基板的製造方法所製造的配線基板的截面圖。 圖2是顯示作為實施形態之配線基板的製造方法之流程的一部分,而形成各電路圖案層的處理順序的流程圖。 圖3是顯示藉由基底絕緣層形成步驟而形成有基底絕緣層的芯材基板的說明圖。 圖4是顯示在正面背面平坦化步驟中將基底絕緣層之表面平坦化之情形的說明圖。 圖5是顯示在正面背面平坦化步驟中將基底絕緣層之表面平坦化之情形的其他例子的說明圖。 圖6是顯示已將基底絕緣層平坦化之芯材基板的說明圖。 圖7是顯示在溝形成步驟中於基底絕緣層的表面形成複數條溝之情形的說明圖。 圖8是顯示藉由金屬薄膜形成步驟而在基底絕緣層的表面形成有金屬薄膜之芯材基板的說明圖。 圖9是顯示藉由金屬被覆步驟而在基底絕緣層上被覆有金屬之芯材基板的說明圖。 圖10是顯示在電路圖案層形成步驟中切削金屬及基底絕緣層的一部分之情形的說明圖。 圖11是顯示已形成有第1電路圖案層之芯材基板的說明圖。 圖12是顯示實施變形例的溝形成步驟之情形的說明圖。
ST1~ST6‧‧‧步驟

Claims (3)

  1. 一種配線基板的製造方法,是在正面、背面具備再配線層之配線基板的製造方法,其特徵在於具備:基底絕緣層形成步驟,在成為芯材之基板的正面、背面形成樹脂的基底絕緣層;正面背面平坦化步驟,在該基底絕緣層形成步驟之後,以刀具工具或磨削磨石對正面、背面之該基底絕緣層的表面進行削取平坦化;溝形成步驟,在該正面背面平坦化步驟之後,藉由雷射光線或光蝕刻而在該基底絕緣層上形成成為電路圖案之溝;金屬被覆步驟,在該溝形成步驟之後,於該基底絕緣層的表面被覆金屬;及電路圖案層形成步驟,以刀具工具削取該金屬及該基底絕緣層直到該基底絕緣層達到規定之成品厚度為止,以形成該金屬的該電路圖案露出之平坦的電路圖案層,藉由該正面背面平坦化步驟及該電路圖案層形成步驟以形成平坦的配線基板。
  2. 如請求項1之配線基板的製造方法,其中,在該溝形成步驟之後且於該金屬被覆步驟之前,在該基底絕緣層的表面被覆金屬薄膜,並且將該金屬薄膜作為以鍍敷處理來將該金屬被覆在該基底絕緣層之表面時的電極。
  3. 如請求項1或2之配線基板的製造方法,其中,在該電路圖案層之上更進一步積層並形成該電路圖案 層。
TW106130440A 2016-10-05 2017-09-06 配線基板的製造方法 TWI732039B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016197080A JP6779087B2 (ja) 2016-10-05 2016-10-05 配線基板の製造方法
JP2016-197080 2016-10-05

Publications (2)

Publication Number Publication Date
TW201826897A TW201826897A (zh) 2018-07-16
TWI732039B true TWI732039B (zh) 2021-07-01

Family

ID=61898832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130440A TWI732039B (zh) 2016-10-05 2017-09-06 配線基板的製造方法

Country Status (4)

Country Link
JP (1) JP6779087B2 (zh)
KR (1) KR20180037892A (zh)
CN (1) CN107920419A (zh)
TW (1) TWI732039B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6847761B2 (ja) * 2017-05-12 2021-03-24 新光電気工業株式会社 配線基板の製造方法
JP7195758B2 (ja) * 2018-04-19 2022-12-26 株式会社ディスコ Sawデバイスの製造方法
JP2020077670A (ja) * 2018-11-05 2020-05-21 株式会社ディスコ 配線基板の製造方法
KR102143538B1 (ko) 2019-05-31 2020-08-11 주식회사 웰텍 초음파 센서의 측정 거리 보정 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112630A (ja) * 1992-09-25 1994-04-22 Nippon Mektron Ltd 回路配線パタ−ンの形成法
KR100364081B1 (ko) * 1998-02-20 2002-12-11 닛본 덴기 가부시끼가이샤 반도체장치 제조방법
KR20090057657A (ko) * 2007-12-03 2009-06-08 주식회사 동부하이텍 반도체 소자의 제조 방법
TW201146114A (en) * 2009-11-10 2011-12-16 Fujikura Ltd Manufacturing method of circuit board
JP6112630B2 (ja) 2015-09-03 2017-04-12 株式会社大一商会 遊技機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748895B2 (ja) * 1995-08-11 1998-05-13 日本電気株式会社 印刷配線板の製造方法
JPH1098268A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 柱状導体のめっき方法及びそれにより得られる多層プリント配線板
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4515177B2 (ja) * 2004-07-13 2010-07-28 新光電気工業株式会社 配線形成方法
WO2010064467A1 (ja) * 2008-12-05 2010-06-10 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
JP5461913B2 (ja) * 2009-07-31 2014-04-02 日本特殊陶業株式会社 多層セラミック基板の製造方法
TWI399136B (zh) * 2009-11-17 2013-06-11 Unimicron Technology Corp 線路板及其製程
CN103945644B (zh) * 2014-05-13 2016-08-31 邢台市海纳电子科技有限责任公司 齐平线路板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112630A (ja) * 1992-09-25 1994-04-22 Nippon Mektron Ltd 回路配線パタ−ンの形成法
KR100364081B1 (ko) * 1998-02-20 2002-12-11 닛본 덴기 가부시끼가이샤 반도체장치 제조방법
KR20090057657A (ko) * 2007-12-03 2009-06-08 주식회사 동부하이텍 반도체 소자의 제조 방법
TW201146114A (en) * 2009-11-10 2011-12-16 Fujikura Ltd Manufacturing method of circuit board
JP6112630B2 (ja) 2015-09-03 2017-04-12 株式会社大一商会 遊技機

Also Published As

Publication number Publication date
KR20180037892A (ko) 2018-04-13
CN107920419A (zh) 2018-04-17
JP6779087B2 (ja) 2020-11-04
TW201826897A (zh) 2018-07-16
JP2018060906A (ja) 2018-04-12

Similar Documents

Publication Publication Date Title
TWI732039B (zh) 配線基板的製造方法
JP6383449B2 (ja) 電子部品実装方法および電子部品実装システム
US9681546B2 (en) Wiring substrate and semiconductor device
US8053337B2 (en) Method of manufacturing semiconductor device
US9253897B2 (en) Wiring substrate and method for manufacturing the same
CN107920424B (zh) 布线基板的制造方法
KR20040040352A (ko) 반도체 장치 및 그 제조 방법
JPWO2004061935A1 (ja) バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
TWI487438B (zh) 印刷電路板及其製造方法
JP6779574B2 (ja) インターポーザの製造方法
JP3920195B2 (ja) 電子部品実装構造及びその製造方法
US20160336110A1 (en) Electronic component and method for producing the same
JP2013051397A (ja) 配線基板の製造方法
JP5083908B2 (ja) 配線基板の製造方法
JP6779088B2 (ja) 配線基板の製造方法
US20160050761A1 (en) Substrate structure and method of manuifacturing the same
JP2003142829A (ja) 多層配線基板及びその製造方法
JP4241284B2 (ja) 半導体装置
KR20060070930A (ko) 패키지 기판의 제조 방법
KR20190038016A (ko) 코일 부품 및 그의 제조방법
JP6847761B2 (ja) 配線基板の製造方法
JP7002971B2 (ja) 配線基板及び配線基板の製造方法
KR100619338B1 (ko) 반도체 패키지 기판 제작 방법
KR20140118515A (ko) 연마용 브러시 및 이를 이용한 코어리스 기판 제조 방법
KR20170067180A (ko) 회로기판 제조방법