JP3379100B2 - シングルダマシン構造の埋め込み配線及びその形成方法 - Google Patents

シングルダマシン構造の埋め込み配線及びその形成方法

Info

Publication number
JP3379100B2
JP3379100B2 JP25080398A JP25080398A JP3379100B2 JP 3379100 B2 JP3379100 B2 JP 3379100B2 JP 25080398 A JP25080398 A JP 25080398A JP 25080398 A JP25080398 A JP 25080398A JP 3379100 B2 JP3379100 B2 JP 3379100B2
Authority
JP
Japan
Prior art keywords
wiring
interlayer insulating
insulating film
forming
damascene structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25080398A
Other languages
English (en)
Other versions
JP2000082738A (ja
Inventor
邦子 菊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25080398A priority Critical patent/JP3379100B2/ja
Priority to US09/386,823 priority patent/US6359329B1/en
Priority to KR1019990036868A priority patent/KR100338850B1/ko
Priority to TW088115101A priority patent/TW459289B/zh
Priority to CN99119573A priority patent/CN1117392C/zh
Publication of JP2000082738A publication Critical patent/JP2000082738A/ja
Application granted granted Critical
Publication of JP3379100B2 publication Critical patent/JP3379100B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シングルダマシン
構造の埋め込み配線及びその形成方法に関し、更に詳し
くは、電気的接続の信頼性が高いシングルダマシン構造
の埋め込み配線及びその形成方法に関するものである。
【０００２】
【従来の技術】半導体装置の微細化、高集積化に伴い、
半導体装置の配線も微細化、多層化しているために、絶
縁膜上に配線を形成する方法に代えて、絶縁膜内に埋め
込み金属配線を形成する、いわゆるダマシン法が実用化
されている。ここで、図４を参照して、従来の方法で、
シングルダマシン構造の埋め込み配線を形成する方法を
説明する。図４（ａ）から（ｅ）は、従来の方法でシン
グルダマシン構造の埋め込み配線を形成する際の工程毎
の基板断面図である。先ず、下層配線１０の上に、順
次、下部層間絶縁膜１２及びエッチングストッパ層１４
を成膜する（図４（ａ））。次いで、下部層間絶縁膜１
２及びエッチングストッパ層１４を貫通して、下層配線
１０に達するコンタクトホール１８を形成する（図４
（ｂ））。更に、スパッタリング等により導電体膜とし
てタングステン（Ｗ）膜を成膜してコンタクトホール１
８をＷで埋め込み、エッチバック等を行ってエッチング
ストッパ層１４の上のＷ膜を除去し、コンタクトプラグ
２０を形成する（図４（ｃ））。
【０００３】次いで、上部層間絶縁膜２２を成膜し、更
に、フォトレジスト膜を成膜してパターンニングしてマ
スクを形成し、続いて、エッチングし、フォトレジスト
膜を除去する。この結果、配線溝２４が形成される（図
４（ｄ））。次いで、低電気抵抗の金属膜を全面に成膜
し、上部層間絶縁膜上の金属膜を除去して、シングルダ
マシン構造の埋め込み配線２８を形成する（図４
（ｅ））。低電気抵抗の金属膜は、例えばアルミニウム
（Ａｌ）や銅（Ｃｕ）からなる。
【０００４】
【発明が解決しようとする課題】しかし、従来の方法で
シングルダマシン構造の埋め込み配線を形成すると、コ
ンタクトプラグと配線溝との間でいわゆる目ずれが生じ
て、コンタクトプラグ上からずれた位置に配線溝が形成
されることが多く、この結果、コンタクトプラグと埋め
込み配線との間で電気的な接続不良が生じるという問題
があった。この問題は、半導体装置の微細化、高集積化
のために埋め込み配線の幅をコンタクトプラグの幅と同
程度にまで狭めた、いわゆるボーダーレスビアが形成さ
れていると、一層顕著であった。以上のような事情に照
らして、本発明の目的は、電気的接続の信頼性が高いシ
ングルダマシン構造の埋め込み配線及びその形成方法を
提供することである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るシングルダマシン構造の埋め込み配線
は、下層配線上に順次成膜された下部層間絶縁膜、エッ
チングストッパ層、及び、上部層間絶縁膜と、上部層間
絶縁膜、エッチングストッパ層、及び、下部層間絶縁膜
を貫通して下層配線に電気的に接続するコンタクトプラ
グと、上部層間絶縁膜に形成された配線溝を埋め込み、
かつ、コンタクトプラグの上部側壁に電気的に接続する
埋め込み配線とを備えていることを特徴としている。
【０００６】これにより、埋め込み配線はコンタクトプ
ラグの上部側壁に電気的に接続するので、電気的接続の
信頼性が従来に比べて遙かに高い。
【０００７】本発明では、配線溝及びコンタクトプラグ
が同じ幅を有する場合に、特に有効な効果が奏される。
エッチングストッパ層は、例えばＳｉＮ膜からなる。コ
ンタクトプラグは、例えばタングステン又はタングステ
ン合金からなる。埋め込み配線は、例えば、アルミニウ
ム、銅、及びこれらの合金の何れかからなる。
【０００８】本発明方法に係るシングルダマシン構造の
埋め込み配線の形成方法は、下層配線上に、順次、下部
層間絶縁膜、エッチングストッパ層、及び、上部層間絶
縁膜を成膜する工程と、上部層間絶縁膜、エッチングス
トッパ層、及び、下部層間絶縁膜を貫通して、下層配線
に達するコンタクトホールを形成する工程と、スパッタ
リングにより導電体膜を全面に成膜し、更に、上部層間
絶縁膜上の導電体膜をエッチバックにより除去してコン
タクトプラグを形成する工程と、上部層間絶縁膜をエッ
チングしてパターンニングし、コンタクトプラグの上部
側壁を露出させる配線溝を形成する工程と、低電気抵抗
の金属膜を全面に成膜し、更に、上部層間絶縁膜上の金
属膜を除去して埋め込み配線を形成する工程とを備えて
いる。
【０００９】エッチングストッパ層としては、例えばＳ
ｉＮ膜を成膜する。本発明方法では、上部層間絶縁膜を
エッチングして配線溝を形成する際、エッチングストッ
パ層がエッチングを自動的に停止させる。また、上部層
間絶縁膜上の金属膜を除去する際、例えば化学機械研磨
により除去する。
【００１０】本発明方法により、電気的接続の信頼性の
高いシングルダマシン構造の埋め込み配線を形成するこ
とができる。
【００１１】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつより
詳細に説明する。実施形態例 本実施形態例は、本発明に係るシングルダマシン構造の
埋め込み配線を本発明方法により形成する一実施形態例
である。図１は、本実施形態例でシングルダマシン構造
の埋め込み配線を形成する際の工程毎の基板断面図であ
る。先ず、下層配線１０の上に、順次、下部層間絶縁膜
３０、ＳｉＮ膜からなるエッチングストッパ層３２、及
び、上部層間絶縁膜３４を成膜する（図１（ａ））。次
いで、上部層間絶縁膜３４、エッチングストッパ層３
２、及び、下部層間絶縁膜３０を貫通して、下層配線１
０に達するコンタクトホール３６を形成する（図１
（ｂ））。更に、スパッタリング等により導電体膜とし
てタングステン（Ｗ）膜を成膜してコンタクトホール３
６をＷで埋め込み、エッチバックして上部層間絶縁膜３
４の上のＷ膜を除去し、コンタクトプラグ４０を形成す
る（図１（ｃ））。
【００１２】次いで、フォトレジスト膜を成膜してパタ
ーンニングしてマスクを形成し、続いて、エッチング
し、フォトレジスト膜を除去する。エッチングでは、エ
ッチングストッパ層３２がエッチングを自動的に停止さ
せる。このようにして、コンタクトプラグ４０と同じ幅
を有する配線溝４４を形成する（図１（ｄ））。尚、コ
ンタクトプラグ４０と配線溝４４との関係を判り易くす
るために、図１（ｄ）に示した基板の斜視断面図を図２
に示す。次いで、例えばアルミニウム（Ａｌ）や銅（Ｃ
ｕ）などの低電気抵抗の金属膜を全面に成膜する。更
に、ＣＭＰ研磨を行って上部層間絶縁膜上の金属膜を除
去する。この結果、シングルダマシン構造の埋め込み配
線４８が得られる（図１（ｅ））。尚、コンタクトプラ
グ４０と埋め込み配線４８との関係を判り易くするため
に、図１（ｅ）に示した基板の斜視断面図を図３に示
す。
【００１３】本実施形態例で形成されたシングルダマシ
ン構造の埋め込み配線４８は、コンタクトプラグ４０の
側壁に電気的に接続するので、コンタクトプラグ４０と
埋め込み配線４８との間でいわゆる目ずれが生じても、
従来のように電気的な接続不良を起こすことはない。従
って、電気的接続の信頼性が、従来に比べて遙かに高
い。
【００１４】
【発明の効果】本発明によれば、上部層間絶縁膜に形成
された配線溝を埋め込み、かつ、コンタクトプラグの上
部側壁に電気的に接続するシングルダマシン構造の埋め
込み配線を備えている。これにより、コンタクトプラグ
と埋め込み配線との間の電気的接続の信頼性が、従来に
比べて遙かに高くなる。
【図面の簡単な説明】
【図１】実施形態例でシングルダマシン構造の埋め込み
配線を形成する際の工程毎の基板断面図である。
【図２】図１（ｄ）に示した基板の斜視断面図である。
【図３】図１（ｅ）に示した基板の斜視断面図である。
【図４】従来の方法でシングルダマシン構造の埋め込み
配線を形成する際の工程毎の基板断面図である。
【符号の説明】
１０ 下層配線 １２ 下部層間絶縁膜 １４ エッチングストッパ層 １８ コンタクトホール ２０ コンタクトプラグ ２２ 上部層間絶縁膜 ２４ 配線溝 ２８ シングルダマシン構造の埋め込み配線 ３０ 下部層間絶縁膜 ３２ エッチングストッパ層 ３４ 上部層間絶縁膜 ３６ コンタクトホール ４０ コンタクトプラグ ４４ 配線溝 ４８ シングルダマシン構造の埋め込み配線

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 下層配線上に順次成膜された下部層間絶
    縁膜、エッチングストッパ層、及び、上部層間絶縁膜
    と、 上部層間絶縁膜、エッチングストッパ層、及び、下部層
    間絶縁膜を貫通して下層配線に電気的に接続するコンタ
    クトプラグと、 上部層間絶縁膜に形成された配線溝を埋め込み、かつ、
    コンタクトプラグの上部層間絶縁膜に隣接する上部側壁
    に電気的に接続する埋め込み配線とを備え、 配線溝及びコンタクトプラグが、相互に同じ幅を有する
    ことを特徴とするシングルダマシン構造の埋め込み配
    線。
  2. 【請求項２】 エッチングストッパ層が、ＳｉＮ膜から
    なることを特徴とする請求項１に記載のシングルダマシ
    ン構造の埋め込み配線。
  3. 【請求項３】 コンタクトプラグが、タングステン又は
    タングステン合金からなることを特徴とする請求項１又
    は２に記載のシングルダマシン構造の埋め込み配線。
  4. 【請求項４】 埋め込み配線が、アルミニウム、銅、及
    びこれらの合金の何れかからなることを特徴とする請求
    項１から３のうち何れか１項に記載のシングルダマシン
    構造の埋め込み配線。
  5. 【請求項５】 シングルダマシン構造の埋め込み配線の
    形成方法であって、 下層配線上に、順次、下部層間絶縁膜、エッチングスト
    ッパ層、及び、上部層間絶縁膜を成膜する工程と、 上部層間絶縁膜、エッチングストッパ層、及び、下部層
    間絶縁膜を貫通して、下層配線に達するコンタクトホー
    ルを形成する工程と、 スパッタリングにより導電体膜を全面に成膜し、更に、
    上部層間絶縁膜上の導電体膜をエッチバックにより除去
    してコンタクトプラグを形成する工程と、 上部層間絶縁膜をエッチングストッパ層までエッチング
    してパターンニングし、コンタクトプラグの上部側壁を
    露出させ、且つ、コンタクトプラグと同じ幅を有する配
    線溝を形成する工程と、 低電気抵抗の金属膜を全面に成膜し、更に、上部層間絶
    縁膜上の金属膜を除去して埋め込み配線を形成する工程
    とを備えていることを特徴とするシングルダマシン構造
    の埋め込み配線の形成方法。
  6. 【請求項６】 エッチングストッパ層としてＳｉＮ膜を
    成膜することを特徴とする請求項５に記載のシングルダ
    マシン構造の埋め込み配線の形成方法。
  7. 【請求項７】 上部層間絶縁膜をエッチングして配線溝
    を形成する際、エッチングストッパ層がエッチングを自
    動的に停止させることを特徴とする請求項５又は６に記
    載のシングルダマシン構造の埋め込み配線の形成方法。
  8. 【請求項８】 上部層間絶縁膜上の金属膜を除去する
    際、化学機械研磨して除去することを特徴とする請求項
    ５から７のうち何れか１項に記載のシングルダマシン構
    造の埋め込み配線の形成方法。
JP25080398A 1998-09-04 1998-09-04 シングルダマシン構造の埋め込み配線及びその形成方法 Expired - Fee Related JP3379100B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP25080398A JP3379100B2 (ja) 1998-09-04 1998-09-04 シングルダマシン構造の埋め込み配線及びその形成方法
US09/386,823 US6359329B1 (en) 1998-09-04 1999-08-31 Embedded wiring structure and method for forming the same
KR1019990036868A KR100338850B1 (ko) 1998-09-04 1999-09-01 매입배선구조 및 그 형성방법
TW088115101A TW459289B (en) 1998-09-04 1999-09-02 Embedded wiring structure and method for forming the same
CN99119573A CN1117392C (zh) 1998-09-04 1999-09-03 埋置布线结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25080398A JP3379100B2 (ja) 1998-09-04 1998-09-04 シングルダマシン構造の埋め込み配線及びその形成方法

Publications (2)

Publication Number Publication Date
JP2000082738A JP2000082738A (ja) 2000-03-21
JP3379100B2 true JP3379100B2 (ja) 2003-02-17

Family

ID=17213290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25080398A Expired - Fee Related JP3379100B2 (ja) 1998-09-04 1998-09-04 シングルダマシン構造の埋め込み配線及びその形成方法

Country Status (5)

Country Link
US (1) US6359329B1 (ja)
JP (1) JP3379100B2 (ja)
KR (1) KR100338850B1 (ja)
CN (1) CN1117392C (ja)
TW (1) TW459289B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611010B2 (en) 1999-12-03 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device
TWI248192B (en) * 2002-10-18 2006-01-21 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and its manufacturing method
KR100598245B1 (ko) * 2002-12-30 2006-07-07 동부일렉트로닉스 주식회사 반도체 금속 배선 형성 방법
JP4954448B2 (ja) * 2003-04-05 2012-06-13 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 有機金属化合物
KR100539444B1 (ko) * 2003-07-11 2005-12-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
JPWO2005034234A1 (ja) 2003-10-02 2006-12-14 富士通株式会社 半導体装置及びその製造方法
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
KR100704784B1 (ko) 2005-03-07 2007-04-10 삼성전자주식회사 적층된 반도체 장치 및 그 제조방법
TWI405515B (zh) 2009-12-30 2013-08-11 Unimicron Technology Corp 線路板及其製程
US9059166B2 (en) * 2013-05-09 2015-06-16 International Business Machines Corporation Interconnect with hybrid metallization
CN103607660A (zh) * 2013-11-22 2014-02-26 乐视致新电子科技（天津）有限公司 智能电视的界面切换的控制方法和控制装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4432459A1 (de) * 1994-09-12 1996-03-14 Basf Ag Verfahren zur Herstellung mehrfarbiger Keramikformteile
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
JPH08201399A (ja) 1995-01-20 1996-08-09 Hitachi Constr Mach Co Ltd 微動機構
JPH08213459A (ja) 1995-02-06 1996-08-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08316309A (ja) 1995-05-12 1996-11-29 Sony Corp 半導体装置の製造方法
JPH08335634A (ja) 1995-06-08 1996-12-17 Toshiba Corp 半導体装置の製造方法
US5854515A (en) * 1996-07-23 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area
KR100219508B1 (ko) 1996-12-30 1999-09-01 윤종용 반도체장치의 금속배선층 형성방법
JPH10199972A (ja) 1997-01-08 1998-07-31 Sony Corp 配線構造の形成方法および配線構造
US6110826A (en) * 1998-06-08 2000-08-29 Industrial Technology Research Institute Dual damascene process using selective W CVD

Also Published As

Publication number Publication date
US6359329B1 (en) 2002-03-19
KR20000022840A (ko) 2000-04-25
TW459289B (en) 2001-10-11
KR100338850B1 (ko) 2002-05-30
CN1247383A (zh) 2000-03-15
CN1117392C (zh) 2003-08-06
JP2000082738A (ja) 2000-03-21

Similar Documents

Publication Publication Date Title
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
JP4918778B2 (ja) 半導体集積回路装置の製造方法
JP3961412B2 (ja) 半導体装置及びその形成方法
JP3566203B2 (ja) 半導体装置及びその製造方法
JP3379100B2 (ja) シングルダマシン構造の埋め込み配線及びその形成方法
US6064119A (en) Wiring structure and formation method thereof for semiconductor device
JPH11186391A (ja) 半導体装置およびその製造方法
JP2000100938A (ja) 半導体装置の多層配線構造
US20020151165A1 (en) Advanced interconnection for integrated circuits
JP2002064140A (ja) 半導体装置およびその製造方法
JP3415081B2 (ja) 半導体装置及び半導体装置の製造方法
JP3403052B2 (ja) 半導体装置及びその製造方法
KR100226727B1 (ko) 배선 형성 방법
KR20000013571A (ko) 반도체소자의 다층 배선 형성방법
JP2005197700A (ja) 半導体素子の金属パターン形成方法
KR100539221B1 (ko) 반도체장치의 전기적 배선 제조방법
KR100226258B1 (ko) 다층 금속 배선 형성 방법
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR100591134B1 (ko) 반도체 소자의 제조 방법
KR0172725B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR100772719B1 (ko) 듀얼다마신공정을 이용한 금속배선 형성 방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR100712817B1 (ko) 반도체 장치 및 그 형성 방법
KR100407809B1 (ko) 반도체 소자의 제조 방법
KR100318271B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees