CN111683453B - 电子总成 - Google Patents

电子总成 Download PDF

Info

Publication number
CN111683453B
CN111683453B CN202010645010.6A CN202010645010A CN111683453B CN 111683453 B CN111683453 B CN 111683453B CN 202010645010 A CN202010645010 A CN 202010645010A CN 111683453 B CN111683453 B CN 111683453B
Authority
CN
China
Prior art keywords
pair
conductive
electrical connectors
conductive path
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010645010.6A
Other languages
English (en)
Other versions
CN111683453A (zh
Inventor
魏于杰
陈彦臻
洪于晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
VIA Alliance Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA Alliance Semiconductor Co Ltd filed Critical VIA Alliance Semiconductor Co Ltd
Priority to US16/985,245 priority Critical patent/US11083078B1/en
Publication of CN111683453A publication Critical patent/CN111683453A/zh
Application granted granted Critical
Publication of CN111683453B publication Critical patent/CN111683453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/735—Printed circuits including an angle between each other
    • H01R12/737—Printed circuits being substantially perpendicular to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Ceramic Capacitors (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种电子总成，其包括一线路板、一控制元件及一对第一内电连接器。线路板具有一安装面、一外图案化导电层、多个内图案化导电层、多个近导电孔道、多个远导电孔道及一第一导电路径。外图案化导电层位于安装面与这些内图案化导电层之间。控制元件安装在电路板的安装面上。这对第一内电连接器安装在电路板的安装面上，并适于安装一对存储器模块。第一导电路径从控制元件经由对应的近导电孔道延伸至对应的内图案化导电层，并经由对应的远导电孔道及外图案化导电层延伸至这对第一内电连接器。

Description

电子总成
技术领域
本发明涉及一种电子总成，且特别是涉及一种包括线路板及安装其上的电子元件的电子总成。
背景技术
存储单元是计算机的组成单元之一。存储单元的主存储器包括随机存取存储器(RAM)，例如静态随机存取存储器(SRAM)及动态随机存取存储器(DRAM)。就动态随机存取存储器(DRAM)所组成的双同轴存储器模块(Dual In-line Memory Module，DIMM)而言，控制元件(例如中央处理器单元(CPU)或控制芯片等)与这类型的存储器模块之间的信号布线通常采用一个芯片输出通道连接至两个存储器模块。这类型的存储器模块通常包括一模块板(module board)以及两排(rank)存储器芯片(memory die)，而这两排的存储器芯片分别被安装在模块板的两面。这类型的存储器模块通常被制作成插卡式，并经由插槽式(slottype)的电连接器安装至线路板，使得存储器模块经由线路板内的布线与安装在线路板上的控制元件达成电连接。
发明内容
本发明提供一种电子总成，用于提高布线的弹性。
本发明的电子总成包括一线路板、一控制元件及一对第一内电连接器。线路板具有一安装面、一外图案化导电层、多个内图案化导电层、多个近导电孔道、多个远导电孔道及一第一导电路径。外图案化导电层位于安装面与这些内图案化导电层之间。控制元件安装在电路板的安装面上。这对第一内电连接器安装在电路板的安装面上，并适于安装一对存储器模块。第一导电路径从控制元件经由对应的近导电孔道延伸至对应的内图案化导电层，并经由对应的远导电孔道及外图案化导电层延伸至这对第一内电连接器。
基于上述，在本发明中，导电路径经由一图案化导电层延伸，再经由另一不同的图案化导电层继续延伸，以提高布线的弹性。
附图说明
图1A是与本发明有关的一种电子总成的示意图；
图1B为图1A的线路板的内图案化导电层L8的布线的示意图；
图2A是本发明的另一实施例的一种电子总成的示意图；
图2B为图2A的线路板的内图案化导电层L8的布线的示意图；
图2C为图2A的线路板的外图案化导电层L1的布线的示意图；
图2D是本发明的另一实施例的一种电子总成的示意图；
图3是远端耦合噪声的频率响应曲线图；
图4是本发明的另一实施例的一种电子总成的示意图；
图5是本发明的另一实施例的一种电子总成的示意图；
图6A是与本发明有关的另一种电子总成的示意图；
图6B为图6A的线路板的内图案化导电层L8的布线的示意图；
图7A是本发明的另一实施例的一种电子总成的示意图；
图7B为图7A的线路板的内图案化导电层L8的布线的示意图；
图7C为图7A的线路板的外图案化导电层L1的布线的示意图；
图7D是本发明的另一实施例的一种电子总成的示意图；
图8是本发明的另一实施例的一种电子总成的示意图；
图9是本发明的另一实施例的一种电子总成的示意图；
图10是本发明的另一实施例的一种电子总成的示意图。
符号说明
50:电子总成
52:控制元件
61:第一内电连接器
61a-1、61a-2:走线
61b:分岔点
62:第二内电连接器
62a-1、62a-2:走线
63:第三内电连接器
63a-1、63a-2:走线
71:外电连接器
71a-1、71a-2:走线
100:线路板
100a:安装面
100b:底面
102:近导电孔道
104、104a:远导电孔道
161:第一导电路径
161a-1、161a-2:走线
162:第二导电路径
163:第三导电路径
171:外导电路径
200:存储器模块
L1:外图案化导电层
L3:内图案化导电层
L5:内图案化导电层
L8:内图案化导电层
L10:内图案化导电层
L12:底图案化导电层
S1:曲线
S2:曲线
具体实施方式
在中央处理器(CPU)或芯片与动态随机存取存储器(DRAM)所组成的双同轴存储器模块(Dual In-line Memory Module，DIMM)之间的信号布线多为一个芯片输出通道连接至两个存储器模块。
在线路板上的布线拓扑(routing topology)则分为不等距的菊链(daisy chain)拓扑和等距的T类型(T-type)拓扑。菊链拓扑的布线(wiring)是将多个装置依序或环状地连接在一起，也就是先连接到较近的第一个存储器模块，再连接到较远的第二个存储器模块。T类型拓扑的布线是先布线到两个存储器模块的中间位置，再等距地连接至两个存储器模块。
经由菊链拓扑的信号到两个存储器模块的时间不是一致的，而经由T类型拓扑的信号则是同时到两个存储器模块。因此，经由菊链拓扑到较远的存储器模块的信号品质会比较近的存储器模块的信号品质好，而经由T类型拓扑到两个存储器模块的信号品质则相似。
就菊链拓扑的布线而言，为连接到第一个存储器模块连接器的贯孔，并在此连接点分支一走线连接至第二个存储器模块连接器的贯孔。就T类型拓扑的布线而言，是先布线到两个存储器模块的中间位置，并在此位置分岔二走线等距的连接至两个存储器模块连接器的贯孔。
在菊链拓扑和T类型拓扑中，分岔点后的走线维持在和分岔点前的走线同一层。因此，分岔点之后的布线路径会经过两个存储器模块连接器的贯孔各自连接至存储器模块。而经过连接器的贯孔使得信号间的耦合噪声增加。
对T类型拓扑而言，由于需先经过第一个存储器模块到中间后，才又绕回第一个存储器模块连接器的贯孔。因此，对每一个信号，存储器模块连接器的贯孔间的间隙，必须多容纳一回绕的信号走线。这会使得信号间的间隙被迫缩小，信号间的耦合噪声增加。
对布线在线路板内层的信号而言，在分岔点后的走线和在分岔点前的走线维持在同一层，则使得分岔后的走线距离太长，导致上升或下降波形产生迟滞，影响信号品质。
在本发明中，通过将线路板上一对多电子元件连接拓扑中的分岔点以及在分岔点后的走线移至离电子元件最近的一层，以缩短分岔点后的走线长度，进而降低残段造成的效应；并能减少路径上的贯孔数量，而减少耦合噪声；同时在使用T类型拓扑时，能避免因信号挤在同一层而增加耦合，甚至空间不足，进而增加T类型拓扑实现的可能。因此，能改善信号品质及增加工作范围，特别是高速传输的信号。
下文将通过多个实施例并配合附图作详细说明。
请参考图1A及图1B，与本发明有关的一种电子总成50包括一线路板100、一控制元件52及一对第一内电连接器61。线路板100具有一安装面100a、一外图案化导电层(第一图案化导电层)L1、多个内图案化导电层(第二图案化导电层)L3、L5、L8、L10、多个近导电孔道102、多个远导电孔道104及一第一导电路径161，其中外图案化导电层L1位于安装面100a与这些内图案化导电层L3、L5、L8、L10之间。控制元件52安装在电路板的安装面100a上。这对第一内电连接器61安装在电路板的安装面100a上，并适于安装一对存储器模块200。在图1A中，第一导电路径161从控制元件52经由对应的近导电孔道102延伸至对应的内图案化导电层L8，并经由对应的远导电孔道104延伸至这对第一内电连接器61，其中这对第一内电连接器61有各自对应的远导电孔道104，而这两个远导电孔道104在内图案化导电层L8以走线161a(即第一导电路径161的一部分)相互电连接，如图1B所示。
控制元件52例如是中央处理器或控制芯片。第一内电连接器61例如是用于与插卡式的双同轴存储器模块200组合的插槽式电连接器。此外，本实施例及以下的实施例的所有电连接器也采用了类似的例子。在这样的例子的情况下，远导电孔道104例如是导电贯通孔道(conductive through via)。导电贯通孔道可让电连接器的插脚(pin)穿过，并与插脚焊接在一起，以将电连接器安装至线路板100上。
请参考图2A、图2B及图2C，相较于图1A的实施例，在本实施例中，第一导电路径161从控制元件52经由对应的近导电孔道102延伸至对应的内图案化导电层L8，并经由对应的远导电孔道104及外图案化导电层L1延伸至这对第一内电连接器61。换言之，第一导电路径161是经由内图案化导电层L8及外图案化导电层L1(即两个不同的图案化导电层)来达成信号传输。在本实施例中，这对第一内电连接器61有各自对应的远导电孔道104，而这两个远导电孔道104在外图案化导电层L1以走线61a相互电连接，如图2C所示。此外，相较于图1B，图2B的内图案化导电层L8在相邻的远导电孔道104之间，没有配置走线。在本实施例中，第一导电路径161采用了菊链拓扑，意即第一导电路径161经由对应的远导电孔道104延伸至这对第一内电连接器61之一，再经由外图案化导电层L1的走线61a延伸至这对第一内电连接器61之另一。此外，在其他实施例中，线路板100更具有相对于安装面100a的一底面100b及一底图案化导电层(第二图案化导电层)L12。这些内图案化导电层L3、L5、L8、L10位于外图案化导电层L1及底图案化导电层L12之间。第一导电路径161从控制元件52经由对应的近导电孔道102延伸至对应的底图案化导电层L12，并经由对应的远导电孔道104及外图案化导电层L1延伸至这对第一内电连接器61，如图2D所示。换言之，第一导电路径161是经由两个不同的图案化导电层来达成信号传输。
请参考图3，其表示远端耦合噪声(Far-End Coupling Noise)的频率响应曲线图。在相同的模拟测试参数下，图2A的电子总成50的第一导电路径161的耦合噪声曲线S2较低于相较于图1A的电子总成50的第一导电路径161的耦合噪声曲线S1。这代表图2A的电子总成50具有较佳的信号传输品质。
请参考图4，相较于图2A，电子总成50还包括一对第二内电连接器62，其安装在电路板的安装面100a上，并适于安装一对存储器模块200。线路板100还具有一第二导电路径162。第二导电路径162从控制元件52经由对应的近导电孔道102延伸至对应的内图案化导电层L5，并经由对应的远导电孔道104及外图案化导电层L1的走线62a延伸至这对第二内电连接器62。这对第二内电连接器62相对于这对第一内电连接器61较远离控制元件52。值得注意的是，第二导电路径162所经过对应的内图案化导电层L5不同于第一导电路径161所经过对应的内图案化导电层L8。
在本实施例中，第二导电路径162所经过对应的内图案化导电层L5相对于第一导电路径161所经过对应的内图案化导电层L8较接近外图案化导电层L1。也就是说，相较于较靠近控制元件52的这对第一内电连接器61，较远离控制元件52的这对第二内电连接器62因可承受的信号干扰的能力较高，其对应的第二导电路径162可配置于较接近外图案化导电层L1的内图案化导电层L5。
在本实施例中，第二导电路径162也采用了菊链拓扑。第二导电路径162经由对应的远导电孔道104延伸至这对第二内电连接器62之一，再经由外图案化导电层L1的走线62a延伸至这对第二内电连接器62之另一。
在本实施例中，电子总成50还包括一对第三内电连接器63，其安装在电路板的安装面100a上，并适于安装一对存储器模块200。线路板100还具有一第三导电路径163。第三导电路径163从控制元件52经由对应的近导电孔道102延伸至对应的内图案化导电层L3，并经由对应的远导电孔道104及外图案化导电层L1的走线63a延伸至这对第三内电连接器63。这对第三内电连接器63相对于这对第一内电连接器61较远离控制元件52。
在本实施例中，第三导电路径163所经过对应的内图案化导电层L3相对于第一导电路径161所经过对应的内图案化导电层L8及第二导电路径162所经过对应的内图案化导电层L5较接近外图案化导电层L1。也就是说，越远离控制元件52的一对内电连接器(例如这对第三内电连接器63)因可承受的信号干扰的能力越高，所以其对应的内导电路径可配置于更接近外图案化导电层L1的内图案化导电层(例如内图案化导电层L3)。
在本实施例中，第三导电路径163也采用了菊链拓扑。第三导电路径163经由对应的远导电孔道104延伸至这对第三内电连接器63之一，再经由外图案化导电层L1的走线63a延伸至这对第三内电连接器63之另一。
在本实施例中，电子总成50还包括一对外电连接器71。这对外电连接器71安装在电路板的安装面100a上，并适于安装一对存储器模块200。线路板100还具有一外导电路径171。外导电路径171从控制元件52经由外图案化导电层L1延伸至这对外电连接器71。这对外电连接器71相对于这对第一内电连接器61较接近控制元件52。
在本实施例中，外导电路径171也采用了菊链拓扑。外导电路径171经由外图案化导电层L1延伸至这对外电连接器71之一，再经由外图案化导电层L1延伸至这对外电连接器71之另一。
请参考图5，相较于图4的实施例，在本实施例中，这对第三内电连接器63的第三导电路径163所经过对应的内图案化导电层L8相对于第二导电路径162所经过对应的内图案化导电层L3较远离外图案化导电层L1，且这对第三内电连接器63的第三导电路径163所经过对应的内图案化导电层L8相对于第一导电路径161所经过对应的内图案化导电层L10较靠近外图案化导电层L1。由于这对第二内电连接器62、这对第三内电连接器63距离控制元件52较远，对于信号干扰的承受能力较大，所以在一些情况下，其导电路径所位于的内图案化导电层的层数可以做弹性调整。但是，相较于靠近控制元件52的这对第一内电连接器61，其导电路径所位于的内图案化导电层的层数需较远离外图案化导电层L1。
请参考图6A及图6B，与本发明有关的一种电子总成50包括一线路板100、一控制元件52及一对第一内电连接器61。线路板100具有一安装面100a、一外图案化导电层L1、多个内图案化导电层L3、L5、L8、L10、多个近导电孔道102、多个远导电孔道104及一第一导电路径161，其中外图案化导电层L1位于安装面100a与这些内图案化导电层L3、L5、L8、L10之间。控制元件52安装在电路板的安装面100a上。这对第一内电连接器61安装在电路板的安装面100a上，并适于安装一对存储器模块200。在图6A中，第一导电路径161从控制元件52经由对应的近导电孔道102延伸至对应的内图案化导电层L8，再经由对应的内图案化导电层L8分岔且以等距的走线161a-1、161a-2延伸至一对对应的远导电孔道104(如图6B所示)，再经由这对对应的远导电孔道104延伸至这对第一内电连接器61。
控制元件52例如是中央处理器或控制芯片。第一内电连接器61例如是用于与插卡式的双同轴存储器模块200组合的插槽式电连接器。此外，本实施例及以下的实施例的所有电连接器也采用了类似的例子。在这样的例子的情况下，远导电孔道104例如是导电贯通孔道(conductive through via)。导电贯通孔道可让电连接器的插脚(pin)穿过，并与插脚焊接在一起，以将电连接器安装至线路板100上。
请参考图7A、图7B及图7C，相较于图1A的实施例，在本实施例中，第一导电路径161从控制元件52经由对应的近导电孔道102延伸至对应的内图案化导电层L8，并经由对应的另外设置的远导电孔道104a及外图案化导电层L1延伸至这对第一内电连接器61。换言之，第一导电路径161是经由内图案化导电层L8及外图案化导电层L1(即两个不同的图案化导电层)来达成信号传输。在本实施例中，第一导电路径161采用了T类型拓扑，意即第一导电路径161经由对应的远导电孔道104a延伸至外图案化导电层L1，再经由外图案化导电层L1分岔且等距地延伸至这对第一内电连接器61，其中额外设置的远导电孔道104a是设置于第一内电连接器61对应的远导电孔道104(即插脚用的导电贯通孔道)之间。详细的说明是，这对第一内电连接器61以在外图案化导电层L1的分岔点61b(远导电孔道104a)两侧、等距走线61a-1和61a-2相互电连接，如图7C所示。此外，相较于图6B，图7B的内图案化导电层L8在相邻的远导电孔道104之间，没有配置走线。此外，在其他实施例中，线路板100还具有相对于安装面100a的一底面100b及一底图案化导电层(第二图案化导电层)L12。这些内图案化导电层L3、L5、L8、L10位于外图案化导电层L1及底图案化导电层L12之间。第一导电路径161从控制元件52经由对应的近导电孔道102延伸至对应的底图案化导电层L12，并经由对应的远导电孔道104a及外图案化导电层L1延伸至这对第一内电连接器61，如图7D所示。换言之，第一导电路径161是经由两个不同的图案化导电层来达成信号传输。
请参考图8，相较于图7A的实施例，在本实施例中，电子总成50还包括一对第二内电连接器62，其安装在电路板的安装面100a上，并适于安装一对存储器模块200。线路板100还具有一第二导电路径162。第二导电路径162从控制元件52经由对应的近导电孔道102延伸至对应的内图案化导电层L5，并经由对应、额外设置的远导电孔道104a及外图案化导电层L1的等距走线62a-1、62a-2延伸至这对第二内电连接器62。这对第二内电连接器62相对于这对第一内电连接器61较远离控制元件52。值得注意的是，第二导电路径162所经过对应的内图案化导电层L5不同于第一导电路径161所经过对应的内图案化导电层L8。
在本实施例中，第二导电路径162所经过对应的内图案化导电层L5相对于第一导电路径161所经过对应的内图案化导电层L8较接近外图案化导电层L1。也就是说，相较于较靠近控制元件52的这对第一内电连接器61，较远离控制元件52的这对第二内电连接器62因可承受的信号干扰的能力较高，其对应的第二导电路径162可配置于较接近外图案化导电层L1的内图案化导电层L5。
在本实施例中，第二导电路径162也采用了T类型拓扑。第二导电路径162经由对应的远导电孔道104a延伸至外图案化导电层L1，再经由外图案化导电层L1分岔且等距走线62a-1、62a-2延伸至这对第二内电连接器62。
在本实施例中，电子总成50还包括一对第三内电连接器63，其安装在电路板的安装面100a上，并适于安装一对存储器模块200。线路板100还具有一第三导电路径163。第三导电路径163从控制元件52经由对应的近导电孔道102延伸至对应的内图案化导电层L3，并经由对应的远导电孔道104a及外图案化导电层L1的等距走线63a-1、63a-2延伸至这对第三内电连接器63。这对第三内电连接器63相对于这对第一内电连接器61较远离控制元件52。
在本实施例中，第三导电路径163所经过对应的内图案化导电层L3相对于第一导电路径161所经过对应的内图案化导电层L8及第二导电路径162所经过对应的内图案化导电层L10较接近外图案化导电层L1。也就是说，越远离控制元件52的一对内电连接器(例如这对第三内电连接器63)因可承受的信号干扰的能力越高，所以其对应的导电路径可配置于更接近外图案化导电层L1的内图案化导电层(例如内图案化导电层L3)。
在本实施例中，第三导电路径163也采用了T类型拓扑。第三导电路径163经由对应的远导电孔道104a延伸至外图案化导电层L1，再经由外图案化导电层L1分岔且等距走线63a-1、63a-2延伸至这对第三内电连接器63。
在本实施例中，电子总成50还包括一对外电连接器71。这对外电连接器71安装在电路板的安装面100a上，并适于安装一对存储器模块200。线路板100还具有一外导电路径171。外导电路径171从控制元件52经由外图案化导电层L1延伸至这对外电连接器71。这对外电连接器71相对于这对第一内电连接器61较接近控制元件52。
在本实施例中，外导电路径171也采用了T类型拓扑。外导电路径171经由外图案化导电层L1延伸至这对外电连接器71之一，再经由外图案化导电层L1延伸至这对外电连接器71之另一。
请参考图9，相较于图8的实施例，在本实施例中，线路板100还具有相对于安装面100a的一底面100b及一底图案化导电层L12。这些内图案化导电层L3、L5、L8、L10位于外图案化导电层L1及底图案化导电层L12之间。外导电路径171经由外图案化导电层L1延伸至对应、额外设置的远导电孔道104a，再经由对应的远导电孔道104a延伸至底图案化导电层L12，再经由底图案化导电层L12分岔且等距走线71a-1、71a-2延伸至这些远导电孔道104的一对(即插脚用的导电贯通孔道)，再经由这对远导电孔道104分别延伸至这对外电连接器71。
请参考图10，相较于图9的实施例，在本实施例中，这对第二内电连接器62的第二导电路径162所经过对应的内图案化导电层L3相对于第一导电路径161所经过对应的内图案化导电层L8较接近外图案化导电层L1。这对第三内电连接器63的第三导电路径163所经过对应的内图案化导电层L10相对于第一导电路径161所经过对应的内图案化导电层L8及第二导电路径162所经过对应的内图案化导电层L3较远离外图案化导电层L1。由于这对第二内电连接器62、这对第三内电连接器63距离控制元件52较远，对于信号干扰的承受能力较大，所以在一些情况下，其导电路径所位于的内图案化导电层的层数可以做弹性调整。但是，相较于靠近控制元件52的这对第一内电连接器61，其导电路径所位于的内图案化导电层的层数需较远离外图案化导电层L1。
在一未绘示的实施例中，线路板100的导电路径161、162、163可采用图10的布线及171可采用图8的布线方式来作为数据传输(DQ)的通道。在，又一未绘示的实施例，线路板100的线路板100的导电路径161、162、163及171可采用图10的布线方式来作为信号撷取(DQS)的通道。
在上述所有的实施例中，线路板100延伸至各电连接器的导电路径(包含第一导电路径161、第二导电路径162、第三导电路径163及外导电路径171)可能为多个，而在图1A、图2A、图4、图5、图6A、图7A、图8、图9、图10中，仅以一个导电路径作为代表。此外，这些导电路径也可成对的设置，以作为差动信号对(differential signal pair)。
综上所述，在本发明的上述实施例中，导电路径经由一图案化导电层延伸，再经由另一不同的图案化导电层继续延伸，以提高布线的弹性。

Claims (17)

1.一种电子总成，其特征在于，包括：
线路板，具有安装面、外图案化导电层、多个内图案化导电层、多个近导电孔道、多个远导电孔道及第一导电路径，其中该外图案化导电层位于该安装面与该些内图案化导电层之间；
控制元件，安装在该电路板的该安装面上；以及
一对第一内电连接器，安装在该电路板的该安装面上，并适于安装一对存储器模块，其中
该第一导电路径从该控制元件经由对应于该第一导电路径的近导电孔道延伸至对应于该第一导电路径的内图案化导电层，并经由对应于该第一导电路径的远导电孔道及该外图案化导电层延伸至该对第一内电连接器。
2.如权利要求1所述的电子总成，其中
该第一导电路径经由对应于该第一导电路径的远导电孔道延伸至该对第一内电连接器之一，再经由该外图案化导电层延伸至该对第一内电连接器之另一。
3.如权利要求1所述的电子总成，其中
该第一内电连接器之一与该对第一内电连接器之另一经由位于该外图案化导电层的一走线相互电连接。
4.如权利要求1所述的电子总成，还包括：
一对第二内电连接器，安装在该电路板的该安装面上，并适于安装一对存储器模块，其中
该线路板还具有第二导电路径，
该第二导电路径从该控制元件经由对应于该第二导电路径的近导电孔道延伸至对应于该第二导电路径的内图案化导电层，并经由对应于该第二导电路径的远导电孔道及该外图案化导电层延伸至该对第二内电连接器，
该对第二内电连接器相对于该对第一内电连接器较远离该控制元件，以及
该第二导电路径所经过对应于该第二导电路径的内图案化导电层不同于该第一导电路径所经过对应于该第一导电路径的内图案化导电层。
5.如权利要求4所述的电子总成，其中
该第一导电路径经由对应于该第一导电路径的远导电孔道延伸至该对第一内电连接器之一，再经由该外图案化导电层延伸至该对第一内电连接器之另一，以及
该第二导电路径经由对应于该第二导电路径的远导电孔道延伸至该对第二内电连接器之一，再经由该外图案化导电层延伸至该对第二内电连接器之另一。
6.如权利要求1所述的电子总成，还包括：
一对第二内电连接器，安装在该电路板的该安装面上，并适于安装一对存储器模块，其中
该线路板还具有第二导电路径，
该第二导电路径从该控制元件经由对应于该第二导电路径的近导电孔道延伸至对应于该第二导电路径的内图案化导电层，并经由对应于该第二导电路径的远导电孔道及该外图案化导电层延伸至该对第二内电连接器，
该对第二内电连接器相对于该对第一内电连接器较远离该控制元件，以及
该第二导电路径所经过对应于该第二导电路径的内图案化导电层相对于该第一导电路径所经过对应于该第一导电路径的内图案化导电层较接近该外图案化导电层。
7.如权利要求6所述的电子总成，其中
该第一导电路径经由对应于该第一导电路径的远导电孔道延伸至该对第一内电连接器之一，再经由该外图案化导电层延伸至该对第一内电连接器之另一，以及
该第二导电路径经由对应于该第二导电路径的远导电孔道延伸至该对第二内电连接器之一，再经由该外图案化导电层延伸至该对第二内电连接器之另一。
8.如权利要求6所述的电子总成，还包括：
一对第三内电连接器，安装在该电路板的该安装面上，并适于安装一对存储器模块，其中
该线路板还具有第三导电路径，
该第三导电路径从该控制元件经由对应于该第三导电路径的近导电孔道延伸至对应于该第三导电路径的内图案化导电层，并经由对应于该第三导电路径的远导电孔道及该外图案化导电层延伸至该对第三内电连接器，
该对第三内电连接器相对于该对第一内电连接器较远离该控制元件，以及
该第三导电路径所经过对应于该第三导电路径的内图案化导电层相对于该第二导电路径所经过对应于该第二导电路径的内图案化导电层较接近该外图案化导电层。
9.如权利要求8所述的电子总成，其中
该第三导电路径所经过对应于该第三导电路径的内图案化导电层相对于该第一导电路径所经过对应于该第一导电路径的内图案化导电层较接近该外图案化导电层。
10.如权利要求8所述的电子总成，其中
该第一导电路径经由对应于该第一导电路径的远导电孔道延伸至该对第一内电连接器之一，再经由该外图案化导电层延伸至该对第一内电连接器之另一，
该第二导电路径经由对应于该第二导电路径的远导电孔道延伸至该对第二内电连接器之一，再经由该外图案化导电层延伸至该对第二内电连接器之另一，以及
该第三导电路径经由对应于该第三导电路径的远导电孔道延伸至该对第三内电连接器之一，再经由该外图案化导电层延伸至该对第三内电连接器之另一。
11.如权利要求6所述的电子总成，还包括：
一对第三内电连接器，安装在该电路板的该安装面上，并适于安装一对存储器模块，其中
该线路板还具有第三导电路径，
该第三导电路径从该控制元件经由对应于该第三导电路径的近导电孔道延伸至对应于该第三导电路径的内图案化导电层，并经由对应于该第三导电路径的远导电孔道及该外图案化导电层延伸至该对第三内电连接器，
该对第三内电连接器相对于该对第一内电连接器较远离该控制元件，以及
该第三导电路径所经过对应于该第三导电路径的内图案化导电层相对于该第二导电路径所经过对应于该第二导电路径的内图案化导电层较远离该外图案化导电层。
12.如权利要求11所述的电子总成，其中
该第三导电路径所经过对应于该第三导电路径的内图案化导电层相对于该第一导电路径所经过对应于该第一导电路径的内图案化导电层较接近该外图案化导电层。
13.如权利要求11所述的电子总成，其中
该第三导电路径所经过对应于该第三导电路径的内图案化导电层相对于该第一导电路径所经过对应于该第一导电路径的内图案化导电层较远离该外图案化导电层。
14.如权利要求11所述的电子总成，其中
该第一导电路径经由对应于该第一导电路径的远导电孔道延伸至该对第一内电连接器之一，再经由该外图案化导电层延伸至该对第一内电连接器之另一，
该第二导电路径经由对应于该第二导电路径的远导电孔道延伸至该对第二内电连接器之一，再经由该外图案化导电层延伸至该对第二内电连接器之另一，以及
该第三导电路径经由对应于该第三导电路径的远导电孔道延伸至该对第三内电连接器之一，再经由该外图案化导电层延伸至该对第三内电连接器之另一。
15.如权利要求1所述的电子总成，还包括：
一对外电连接器，安装在该电路板的该安装面上，并适于安装一对存储器模块，其中
该线路板还具有外导电路径，
该外导电路径从该控制元件经由该外图案化导电层延伸至该对外电连接器，以及
该对外电连接器相对于该对第一内电连接器较接近该控制元件。
16.如权利要求15所述的电子总成，其中
该外导电路径经由该外图案化导电层延伸至该对外电连接器之一，再经由该外图案化导电层延伸至该对外电连接器之另一。
17.如权利要求15所述的电子总成，其中
该线路板更具有相对于该安装面的底面及底图案化导电层，
该些内图案化导电层位于该外图案化导电层及该底图案化导电层之间，以及
该外导电路径经由该外图案化导电层延伸至对应于该外导电路径的远导电孔道，再经由对应于该外导电路径的远导电孔道延伸至该底图案化导电层，再经由该底图案化导电层分岔且等距地延伸至该些远导电孔道的一对，再经由该对远导电孔道分别延伸至该对外电连接器。
CN202010645010.6A 2020-06-02 2020-07-07 电子总成 Active CN111683453B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/985,245 US11083078B1 (en) 2020-06-02 2020-08-05 Electronic assembly

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109118384A TWI795644B (zh) 2020-06-02 2020-06-02 電子總成
TW109118384 2020-06-02

Publications (2)

Publication Number Publication Date
CN111683453A CN111683453A (zh) 2020-09-18
CN111683453B true CN111683453B (zh) 2021-09-21

Family

ID=72438097

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010645263.3A Active CN111757594B (zh) 2020-06-02 2020-07-07 电子总成
CN202010645010.6A Active CN111683453B (zh) 2020-06-02 2020-07-07 电子总成

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010645263.3A Active CN111757594B (zh) 2020-06-02 2020-07-07 电子总成

Country Status (3)

Country Link
US (2) US11083078B1 (zh)
CN (2) CN111757594B (zh)
TW (1) TWI795644B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795644B (zh) * 2020-06-02 2023-03-11 大陸商上海兆芯集成電路有限公司 電子總成

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3145984B2 (ja) * 1998-10-29 2001-03-12 九州日本電気株式会社 電子部品
JP2001267462A (ja) * 2000-03-17 2001-09-28 Hitachi Chem Co Ltd 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法
JP4094370B2 (ja) * 2002-07-31 2008-06-04 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP3742051B2 (ja) * 2002-10-31 2006-02-01 エルピーダメモリ株式会社 メモリモジュール、メモリチップ、及びメモリシステム
US20040094328A1 (en) * 2002-11-16 2004-05-20 Fjelstad Joseph C. Cabled signaling system and components thereof
JP2004186362A (ja) * 2002-12-03 2004-07-02 Sanyo Electric Co Ltd 回路装置
US7143236B2 (en) * 2003-07-30 2006-11-28 Hewlett-Packard Development Company, Lp. Persistent volatile memory fault tracking using entries in the non-volatile memory of a fault storage unit
JP4610235B2 (ja) * 2004-06-07 2011-01-12 ルネサスエレクトロニクス株式会社 階層型モジュール
JP2007278828A (ja) * 2006-04-06 2007-10-25 Sharp Corp 半導体チップ評価用基板
US7505282B2 (en) * 2006-10-31 2009-03-17 Mutual-Tek Industries Co., Ltd. Laminated bond of multilayer circuit board having embedded chips
KR100834826B1 (ko) * 2007-01-25 2008-06-03 삼성전자주식회사 취급손상을 줄인 집적회로 모듈의 구조 및 모듈의 종단저항 배치방법
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
KR20100064148A (ko) * 2008-12-04 2010-06-14 주식회사 하이닉스반도체 도전 부재 및 이를 이용한 반도체 패키지 및 이를 이용한 스택 패키지
EP2419971A4 (en) * 2009-04-17 2013-03-27 Hewlett Packard Co METHOD AND SYSTEM FOR REDUCING LENGTH AND TRACE CAPACITY IN IMPORTANT MEMORY FOOTPRINT
JP2011119616A (ja) * 2009-12-07 2011-06-16 Fujitsu Ltd プリント配線基板の製造方法、プリント配線基板、および電子装置
JP2012009601A (ja) * 2010-06-24 2012-01-12 Elpida Memory Inc 半導体装置
US8946562B2 (en) * 2012-01-18 2015-02-03 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
CN104365186B (zh) * 2012-05-04 2017-08-22 司亚乐无线通讯股份有限公司 封装在无线终端的印刷电路板中的uicc
JP6176917B2 (ja) * 2012-11-20 2017-08-09 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
WO2014203383A1 (ja) * 2013-06-20 2014-12-24 株式会社日立製作所 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置
JP6200236B2 (ja) * 2013-08-09 2017-09-20 ルネサスエレクトロニクス株式会社 電子装置
US9958897B1 (en) * 2014-06-20 2018-05-01 Western Digital Technologies, Inc. Controller board having expandable memory
US9338879B2 (en) * 2014-07-17 2016-05-10 Via Technologies, Inc. Through-hole layout structure including first and second pairs of differential signal through-holes disposed between three ground through-holes
CN104302103B (zh) * 2014-07-17 2017-09-08 威盛电子股份有限公司 线路布局结构、线路板及电子总成
US9916873B2 (en) * 2015-02-12 2018-03-13 Rambus Inc. Extended capacity memory module with dynamic data buffers
US9298228B1 (en) * 2015-02-12 2016-03-29 Rambus Inc. Memory capacity expansion using a memory riser
US20170079140A1 (en) * 2015-09-11 2017-03-16 Intel Corporation System, apparatus and method for interconnecting circuit boards
US10716210B2 (en) * 2015-09-15 2020-07-14 Hewlett Packard Enterprise Development Lp Printed circuit board including through-hole vias
US10349513B2 (en) * 2016-07-28 2019-07-09 Qualcomm Incorporated Circuits and methods providing electronic band gap (EBG) structures at memory module electrical coupling
DE112017004686T5 (de) * 2016-09-19 2019-09-05 Intel Corporation Alternative schaltkreisvorrichtung für long-host-routing
EP3333852B1 (en) * 2016-12-06 2019-04-24 Axis AB Memory arrangement
TWI645519B (zh) * 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
US10141259B1 (en) * 2017-12-22 2018-11-27 Micron Technology, Inc. Semiconductor devices having electrically and optically conductive vias, and associated systems and methods
TWM564884U (zh) * 2018-03-28 2018-08-01 緯創資通股份有限公司 主機板及電腦裝置
KR102567974B1 (ko) * 2018-05-30 2023-08-17 삼성전자주식회사 인쇄회로기판을 포함하는 메모리 시스템 및 스토리지 장치
KR102572820B1 (ko) * 2018-11-19 2023-08-30 삼성전자 주식회사 혼 구조를 이용한 안테나 및 그것을 포함하는 전자 장치
US10334720B1 (en) * 2018-12-04 2019-06-25 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
US20190157253A1 (en) * 2019-01-22 2019-05-23 Intel Corporation Circuit Systems Having Memory Modules With Reverse Orientations
US11480910B2 (en) 2019-06-11 2022-10-25 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, electronic device, and image forming apparatus
TWI795644B (zh) * 2020-06-02 2023-03-11 大陸商上海兆芯集成電路有限公司 電子總成

Also Published As

Publication number Publication date
US20210378095A1 (en) 2021-12-02
CN111683453A (zh) 2020-09-18
TW202147929A (zh) 2021-12-16
US11317504B2 (en) 2022-04-26
US11083078B1 (en) 2021-08-03
CN111757594B (zh) 2021-11-02
CN111757594A (zh) 2020-10-09
TWI795644B (zh) 2023-03-11

Similar Documents

Publication Publication Date Title
US7035116B2 (en) Memory system and memory subsystem
US8866023B2 (en) Method and system for reducing trace length and capacitance in a large memory footprint
US8120927B2 (en) Printed circuit board
US7728444B2 (en) Wiring board
KR20000018572A (ko) 메모리모듈과 이 모듈이 삽입되는 소켓
JP7482265B2 (ja) プリント回路基板及び該プリント回路基板を備える電子機器
US20120181704A1 (en) Semiconductor module with micro-buffers
US9681554B2 (en) Printed circuit board
US8861215B2 (en) Semiconductor device
US20150171535A1 (en) Memory connector for two sodimm per channel configuration
CN111683453B (zh) 电子总成
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
JP2016005155A (ja) プリント回路板及びプリント配線板
US6630627B1 (en) Multilayered wiring substrate with dummy wirings in parallel to signal wirings and with
JP2024533681A (ja) プリント回路基板及び信号伝送システム
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
US6477060B1 (en) Dual channel bus routing using asymmetric striplines
US6662250B1 (en) Optimized routing strategy for multiple synchronous bus groups
US10470308B1 (en) Printed circuit board assembly and electronic device using the same
KR101526318B1 (ko) 메인 보드 상에 스터브 저항이 형성된 메모리 보드를 포함하는 메모리 시스템
CN114430610B (zh) 用于变换通道布线的方法和系统
KR100577555B1 (ko) 램버스 메모리 모듈 및 그와 결합되는 소켓
US11281833B1 (en) Methods and systems for exchange bus routing
JP2002033449A (ja) 半導体記憶装置モジュールおよびモジュールシステム
JP2022175698A (ja) 電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CP03 Change of name, title or address