CN114916126B - 一种印刷电路板和移动设备 - Google Patents

Abstract

本申请提供一种印刷电路板和移动设备，第二电源区位于射频区的第二方向上，避免第二电源区阻挡射频区和射频出线区之间的射频线，同时避免射频出线区阻挡第二电源区和第一供电网络电源区之间的仿真电源线，减小走线难度。处理器区、第二供电网络电源区和第一电源区在第一方向上依次排列，避免第一电源区阻挡第二电源区和第二供电网络电源区之间的仿真电源线，避免第一电源区与处理器区和存储器区交叠，有利于过孔的形成和走线散出，进一步减小走线难度，进而减小阶数。因此，与第一方向和第二方向垂直的第三方向上，印刷电路板的十层结构中包括两个对位结构，即通过两次对位便可以完成十层结构的印刷电路板的制造，缩短制造周期和制造成本。

Description

一种印刷电路板和移动设备

技术领域

本申请涉及集成电路技术领域，尤其涉及一种印刷电路板和移动设备。

背景技术

印刷电路板（Printed Circuit Board，PCB）又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气相互连接的载体，用于手表、计算机、通信电子设备等具有集成电路的电子元件中。

随着集成电路的迅速发展及广泛应用，电子设备的体积越来越小，电路布线密度和难度越来越大，对印刷电路板的要求不断提高。

目前，对于10层的印刷电路板通常采用3阶或更高的阶数，导致印刷电路板的制造周期长，成本高。

发明内容

本申请提供一种印刷电路板和移动设备，缩短印刷电路板的制造周期和制造成本。

第一方面，本申请提供一种印刷电路板，所述印刷电路板包括：

在第一方向上依次设置的射频区、处理器区、存储器区以及第一电源区，其中，所述处理器区包括在所述第一方向上依次设置的射频出线区和第一供电网络电源区，所述存储器区包括第二供电网络电源区 ；

在第二方向上依次设置的所述射频区以及第二电源区，所述第一方向和所述第二方向为一个平面上相互垂直的两个方向；

所述射频区与所述射频出线区连接，所述第一供电网络电源区与所述第一电源区以及所述第二电源区连接，所述第二供电网络电源区与所述第一电源区以及所述第二电源区连接，所述处理器区与所述存储器区连接；

在第三方向上，所述印刷电路板包括十层结构，所述十层结构中包括两个对位结构，所述第三方向为垂直于所述第一方向和所述第二方向的方向。

可选的，所述十层结构中的第三层至第八层中形成有埋孔，所述十层结构中的第二层和第九层中形成有第一盲孔，所述十层结构中的第一层和第十层中形成有第二盲孔，所述埋孔和所述第一盲孔形成一个对位结构，所述第一盲孔和所述第二盲孔形成另一个对位结构。

可选的，所述十层结构包括：两层器件层、一层辅地层、两层走线层、两层主地层以及三层电源层。

可选的，所述第三方向为远离衬底的方向，所述十层结构在所述第三方向上依次包括：

第一器件层、辅地层、第一走线层、第一主地层、第二走线层、第二主地层、第一电源层、第二电源层、第三电源层和第二器件层。

可选的，所述第一走线层和所述第二走线层包括以下至少一种走线：射频线、移动行业处理器接口线以及音频线。

可选的，所述第一电源层、第二电源层和所述第三电源层包括以下至少一种走线：供电网络电源线、线性直流稳压电源线以及输入输出线。

可选的，在所述第二方向上，所述第二电源区的第一目标端高于所述处理器区的第二端低于所述处理器区的第一端，所述第一电源区的第二目标端高于所述存储器区的第二端且低于所述存储器区的第一端。

可选的，所述第一目标端为第一端时所述第二目标端为第二端，所述第一目标端为第二端时所述第二目标端为第一端；

所述第一电源区的第一端、所述第二电源区的第一端与所述处理器区的第一端为同一方向上的一端，所述第一电源区的第二端、所述第二电源区的第二端与所述处理器区的第二端为同一方向上的一端。

可选的，所述印刷电路板还包括：

连接所述射频区和所述射频出线区的第一金属线组，连接所述第一供电网络电源区与所述第二电源区的第二金属线组，连接所述第一供电网络电源区与所述第一电源区的第三金属线组，连接所述处理器区和所述存储器区的第四金属线组，连接所述第二电源区与所述第二供电网络电源区的第五金属线组，连接所述第一电源区与所述第二供电网络电源区的第六金属线组。

第二方面，本申请提供一种移动设备，包括第一方面及第一方面任意一种可能的设计中所述的印刷电路板。

本申请提供的印刷电路板，包括：在第一方向上依次设置的射频区、处理器区、存储器区以及第一电源区，处理器区包括在第一方向上依次设置的射频出线区和第一供电网络电源区，存储器区包括第二供电网络电源区，在第二方向上依次设置的射频区以及第二电源区，第一方向和第二方向为在一个平面上相互垂直的两个方向。射频区与射频出线区连接，第一供电网络电源区与第一电源区以及第二电源区连接，第二供电网络电源区与第一电源区以及第二电源区连接，处理器区与存储器区连接。这样，由于第二电源区位于射频区的第二方向上，避免第二电源区阻挡射频区和射频出线区之间的射频线，同时避免射频出线区阻挡第二电源区和第一供电网络电源区之间的仿真电源线，同时避免射频区和射频出线区之间的射频线与第二电源区和第一供电网络电源区之间的仿真电源线交叉，减小走线难度。并且，由于第一方向上，处理器区、第二供电网络电源区和第一电源区依次排列，避免第一电源区阻挡第二电源区和第二供电网络电源区之间的仿真电源线，同时避免第二电源区和第二供电网络电源区之间的仿真电源线与第一电源区和第二供电网络电源区之间的仿真电源线交叉，避免第二电源区和第二供电网络电源区之间的仿真电源线与第一电源区和第一供电网络电源区之间的仿真电源线交叉，进一步减小走线难度。并且由于处理器区、第二供电网络电源区和第一电源区依次排列，避免第一电源区与处理器区和存储器区交叠，有利于过孔的形成和走线散出，进一步减小走线难度，进而减小阶数。因此，与第一方向和第二方向垂直的第三方向上，印刷电路板的十层结构中包括两个对位结构，即通过两次对位便可以完成十层结构的印刷电路板的制造，缩短制造周期和制造成本。

附图说明

为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种印刷电路板的结构示意图；

图2为一种10层3阶板的结构示意图；

图3为本申请一实施例提供的一种印刷电路板的结构示意图；

图4为本申请一实施例提供的另一种印刷电路板的结构示意图；

图5为本申请一实施例提供的一种10层2阶板的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及下述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换。例如，在不脱离本文范围的情况下，第一电源区也可以被称为第二电源区，类似地，第二电源区也可以被称为第一电源区。

再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。

应当进一步理解，术语“包含”、“包括”表明存在所述的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。

印刷电路板是电子元器件的支撑体，是电子元器件电气相互连接的载体，能够实现集成电路等各种电子元器件之间的布线和电气连接或电绝缘，提供所要求的电气特性。目前印刷电路板多为多层板，多层板能够增加布线的面积，例如可以使用一块或多块双面板作内层、二块单面板作外层，通过定位系统及绝缘粘接材料交替在一起且导电图形按照设计要求进行互连形成多层印刷电路板。

由于电子设备的体积越来越小，电路布线密度和难度越来越大，对印刷电路板的要求不断提高。但是，目前的印刷电路板需要较多的走线以连接各个区域，并且较多走线需要穿过芯片区域。由于较多走线需要穿过芯片区域，从而使得芯片区域存在大量走线和过孔，进而需要采用较多阶数才可以完成走线设计，导致印刷电路板的制作成本较高。

图1示出了一种印刷电路板的布局图。参考图1所示，印刷电路板包括处理器区100、存储器区200、射频区30、第一电源区50和第二电源区40，处理器区100包括射频出线区10和第一供电网络电源区20，存储器区200包括第二供电网络电源区60。

在图1中，第二电源区40和射频区30位于处理器区100的左侧，且射频区30位于第二电源区40的左侧。存储器区200和第一电源区50位于处理器区100的右侧，且存储器区200位于第一电源区50的右侧，第一电源区50的左侧与处理器区100的右侧存在部分交叠，第一电源区50的右侧与存储器区200的左侧存在部分交叠。

处理器区100为处理器所在区域，存储器区200为存储器所在区域，射频区30为整机射频模块所在区域，第一电源区50为第一电源模块所在区域，第二电源区40为第二电源模块所在区域，射频出线区10为处理器射频模块所在区域，第一供电网络电源区20为处理器的供电网络电源所在区域，第二供电网络电源区60为存储器的供电网络电源所在区域。

整机射频模块用于将接收到的信号通过处理器射频模块发送至处理器，因而射频区30需要与射频出线区10连接。存储器用于存储信息，处理器用于利用存储器存储的信息进行响应操作，因而存储器区200与处理器区100连接。第一电源模块用于为处理器的供电网络电源（PDN）以及存储器的供电网络电源（PDN）供电，因而第一电源区50与第一供电网络电源区20以及第二供电网络电源区60连接。第二电源模块也用于为处理器的供电网络电源以及存储器的供电网络电源供电，因而第二电源区40与第一供电网络电源区20以及第二供电网络电源区60连接。处理器的供电网络电源用于为处理器供电，存储器的供电网络电源用于为存储器供电。处理器的供电网络电源接收第一电源模块和第二电源模块提供的电源，为处理器中的不同模块供电。存储器的供电网络电源接收第一电源模块和第二电源模块提供的电源，为存储器中的不同模块供电。

由于射频区30需要与射频出线区10连接，从射频区30至射频出线区10需要穿过很多射频线，而第二电源区40位于射频区30和射频出线区10之间，则这些射频线会被第二电源区40阻挡，增加了走线难度。

同时，由于第二电源区40需要与第一供电网络电源区20连接，从第二电源区40至第一供电网络电源区20需要穿过很多仿真电源线，而第二电源区40和第一供电网络电源区20之间存在射频出线区10，则这些仿真电源线会被射频出线区10阻挡，且这些仿真电源线会与上述的射频线产生交叉，进一步增加了走线难度。

此外，由于第二电源区40需要与第二供电网络电源区60连接，从第二电源区40至第二供电网络电源区60需要穿过很多仿真电源线，而第二电源区40和第二供电网络电源区60之间存在处理器区100和第一电源区50，则这些仿真电源线会被处理器区100以及第一电源区50阻挡。同时由于第一电源区50与第一供电网络电源区20和第二供电网络电源区60连接，第一电源区50与第一供电网络电源区20之间存在很多仿真电源线，第一电源区50和第二供电网络电源区60之间存在很多仿真电源线，第二电源区40和第二供电网络电源区60之间的仿真电源线会与第一电源区50和第一供电网络电源区20之间的仿真电源线交叉，第二电源区40和第二供电网络电源区60之间的仿真电源线会与第一电源区50和第二供电网络电源区60之间的仿真电源线交叉，进一步增加走线难度。

而且，由于第一电源区50的左侧与处理器区100的右侧存在部分交叠，第一电源区50的右侧与存储器区200的左侧存在部分交叠，交叠位置存在大量的存储器数据线，以及仿真电源线，影响过孔（via）的形成和走线的散出，进一步增加走线难度。

综上所述，由于大量走线需要穿过芯片区域，且芯片区域本身存在大量走线和过孔，使得大量走线难以通过，需要采用10层3阶或以上阶数的设计增加过孔数量才可以完成走线。参考2所示，图2为10层3阶板的结构示意图，10层3阶板需要经过四次层压三次对位才可以完成。

具体的，先进行第一次层压，将第四层至第七层的板子压合在一起，并在第四层板至第七层板中形成埋孔101。而后，进行第二次层压以及第一次对位，通过第三层板中的盲孔1021和埋孔101的第一次对位将第三层板和第四层板对位，在第三层板和第四层板对位后进行第二次层压，将第三层板和第四层板压合在一起，同时通过第八层板中的盲孔1022和埋孔101的第一次对位将第八层板和第七层板对位，在第八层板和第七层板对位后进行第二次层压，将第八层板和第七层板压合在一起。而后，进行第三次层压和第二次对位，通过第二层板中的盲孔1031和第三层板中的盲孔1021的第一次对位将第二层板和第三层板对位，在第二层板和第三层板对位后进行第三次层压，将第二层板和第三层板压合在一起，同时通过第九层板中的盲孔1032和第八层板中的盲孔1022的第二次对位将第九层板和第八层板对位，在第九层板和第八层板对位后进行第三次层压，将第九层板和第八层板压合在一起。最后，进行第四次层压以及第三次对位，通过第一层板中的盲孔1041和第二层板中的盲孔1031的第三次对位将第一层板和第二层板对位，在第一层板和第二层板对位后进行第四次层压，将第一层板和第二层板压合在一起，同时通过第十层板中的盲孔1042和第九层板中的盲孔1032的第三次对位将第十层板和第九层板对位，在第十层板和第九层板对位后进行第四次层压，将第十层板和第九层板压合在一起。

因此，阶数越多导致制造周期越长，制造成本越高。

针对上述问题，本申请提出了一种印刷电路板，在第一方向上依次设置射频区、处理器区、存储器区以及第一电源区，在第二方向上依次设置的射频区以及第二电源区。处理器区包括在第一方向上依次设置的射频出线区和第一供电网络电源区，存储器区包括第二供电网络电源区。由于第二电源区位于射频区的第二方向上，避免第二电源区阻挡射频区和射频出线区之间的射频线，同时避免射频出线区阻挡第二电源区和第一供电网络电源区之间的仿真电源线，同时避免射频区和射频出线区之间的射频线与第二电源区和第一供电网络电源区之间的仿真电源线交叉，减小走线难度。并且，由于第一方向上，处理器区、第二供电网络电源区和第一电源区依次排列，避免第一电源区阻挡第二电源区和第二供电网络电源区之间的仿真电源线，同时避免第二电源区和第二供电网络电源区之间的仿真电源线与第一电源区和第二供电网络电源区之间的仿真电源线交叉，避免第二电源区和第二供电网络电源区之间的仿真电源线与第一电源区和第一供电网络电源区之间的仿真电源线交叉，进一步减小走线难度。并且由于处理器区、第二供电网络电源区和第一电源区依次排列，避免第一电源区与处理器区和存储器区交叠，有利于过孔的形成和走线散出，进一步减小走线难度，进而减小阶数。因此，与第一方向和第二方向垂直的第三方向上，印刷电路板的十层结构中包括两个对位结构，即通过两次对位便可以完成十层结构的印刷电路板的制造，缩短制造周期和制造成本。

下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图3示出了本申请一实施例提供的一种印刷电路板的结构示意图。参考图3所示，本实施例的印刷电路板包括：

在第一方向上依次设置的射频区30、处理器区100、存储器区200以及第一电源区50，其中，处理器区100包括在第一方向上依次设置的射频出线区10和第一供电网络电源区20，存储器区200包括第二供电网络电源区60；

在第二方向上依次设置的射频区30以及第二电源区40，第一方向和第二方向为一个平面上相互垂直的两个方向；

射频区30与射频出线区10连接，第一供电网络电源区20与第一电源区50以及第二电源区40连接，第二供电网络电源区60与第一电源区50以及第二电源区40连接，处理器区100与存储器区200连接；

在第三方向上，印刷电路板包括十层结构，十层结构中包括两个对位结构，第三方向为垂直于第一方向和第二方向的方向。

需要注意的是，印刷电路板包括十层，各个区在各个层都有涉及分布，图3可以理解为印刷电路板中各个区的俯视图，从图3的视角来看，射频区30、射频出线区10、第一供电网络电源区20、第二供电网络电源区60以及第一电源区50沿第一方向依次排列，射频区30以及第二电源区40沿第二方向依次排列。

处理器区100为处理器所在区域，存储器区200为存储器所在区域，射频区30为整机射频模块所在区域，第一电源区50为第一电源模块所在区域，第二电源区40为第二电源模块所在区域，射频出线区10为处理器射频模块所在区域，第一供电网络电源区20为处理器的供电网络电源所在区域，第二供电网络电源区60为存储器的供电网络电源所在区域。

整机射频模块用于将接收到的信号通过处理器射频模块发送至处理器，因而射频区30需要与射频出线区10连接。存储器用于存储信息，处理器用于利用存储器存储的信息进行响应操作，因而存储器区200与处理器区100连接。第一电源模块用于为处理器的供电网络电源（PDN）以及存储器的供电网络电源（PDN）供电，因而第一电源区50与第一供电网络电源区20以及第二供电网络电源区60连接。第二电源模块也用于为处理器的供电网络电源以及存储器的供电网络电源供电，因而第二电源区40与第一供电网络电源区20以及第二供电网络电源区60连接。处理器的供电网络电源用于为处理器供电，存储器的供电网络电源用于为存储器供电。处理器的供电网络电源接收第一电源模块和第二电源模块提供的电源，为处理器的不同模块供电。存储器的供电网络电源接收第一电源模块和第二电源模块提供的电源，为存储器中的不同模块供电。

存储器（memory）可以为高速随机存取存储器（Random Access Memory，RAM）、非易失性存储（Non-Volatile Memory，NVM）等，例如包括至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。

处理器可以是中央处理单元（Central Processing Unit，CPU），还可以是其他通用处理器、数字信号处理器（Digital Signal Processor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

在一些实施例中，在第二方向上，第二电源区40的第一目标端高于处理器区100的第二端且低于处理器区100的第一端，使得第二电源区40与处理器区100的距离不会较长，减小印刷电路板的面积。同时第一电源区50的第二目标端高于存储器区200的第二端且低于存储器区200的第一端，使得第一电源区50和存储器区200的距离不会较长，进一步减小印刷电路板的面积。需要说明的是，此处各个区的第一端为同一端，各个区的第二端为同一端，例如，体现在图3和图4中，各个区的第一端为各个区的上端，各个区的第二端为各个区的下端。

作为一种实现方式，第一目标端为第二端时，第二目标端为第一端，参考图3所示，第二电源区40的第二端高于处理器区100的第二端且低于处理器区100的第一端，同时第一电源区50的第一端高于存储器区200的第二端且低于存储器区200的第一端。体现在图3中，第二电源区40位于各个区的上方，第一电源区50位于各个区的下方，从而避免第二电源区40和第一供电网络电源区20以及第二供电网络电源区60之间的仿真电源线与第一电源区50和第一供电网络电源区20以及第二供电网络电源区60之间的仿真电源线交叉，减小走线难度。需要说明的是，第一电源区50的第一端、第二电源区40的第一端、存储器区200的第一端以及处理器区100的第一端为同一方向上的一端，第一电源区50的第二端、第二电源区40的第二端、存储器区200的第二端以及处理器区100的第二端为同一方向上的一端。

作为另一种实现方式，第一目标端为第一端时，第二目标端为第二端，参考图4所示，第二电源区40的第一端高于处理器区100的第二端且低于处理器区100的第一端，同时第一电源区50的第二端高于存储器区200的第二端且低于存储器区200的第一端。体现在图4中，第二电源区40位于各个区的下方，第一电源区50位于各个区的上方，从而避免第二电源区40和第一供电网络电源区20以及第二供电网络电源区60之间的仿真电源线与第一电源区50和第一供电网络电源区20以及第二供电网络电源区60之间的仿真电源线交叉，减小走线难度。

在一些实施例中，印刷电路板包括：连接射频区30和射频出线区10的第一金属线组，第一金属线组包括射频线，连接第一供电网络电源区20和第二电源区40之间的第二金属线组，连接第一供电网络电源区20和第一电源区50的第三金属线组，连接处理器区100和存储器区200的第四金属线组，连接第二电源区40和第二供电网络电源区60的第五金属线组，连接第一电源区50和第二供电网络电源区60的第六金属线组。

由于第二电源区40位于射频区30的第二方向上，避免第二电源区40阻挡射频区30和射频出线区10之间的射频线，同时避免射频出线区10阻挡第二电源区40和第一供电网络电源区20之间的仿真电源线，同时避免射频区30和射频出线区10之间的射频线与第二电源区40和第一供电网络电源区20之间的仿真电源线交叉，减小走线难度。并且，由于第一方向上，处理器区100、第二供电网络电源区60和第一电源区50依次排列，避免第一电源区50阻挡第二电源区40和第二供电网络电源区60之间的仿真电源线，同时避免第二电源区40和第二供电网络电源区60之间的仿真电源线与第一电源区50和第二供电网络电源区60之间的仿真电源线交叉，避免第二电源区40和第二供电网络电源区60之间的仿真电源线与第一电源区50和第一供电网络电源区20之间的仿真电源线交叉，进一步减小走线难度。并且由于处理器区100、第二供电网络电源区60和第一电源区50依次排列，避免第一电源区50与处理器区100和存储器区200交叠，有利于过孔的形成和走线散出，进一步减小走线难度，进而减小阶数。因此，与第一方向和第二方向垂直的第三方向上，印刷电路板的十层结构中包括两个对位结构，参考图5所示。

参考图5所示，印刷电路板的十层结构中的第三层至第八层结构中包括埋孔201，十层结构中的第二层中形成有第一盲孔2021、第九层中形成有第一盲孔2022，十层结构中的第一层中形成有第二盲孔2031、第十层中形成有第二盲孔2032，埋孔201和第一盲孔2021、2022形成一个对位结构，第一盲孔2021、2022和第二盲孔2031、2032中形成另一个对位结构，从而利用两个对位结构完成十层结构的制作。

具体的，先进行第一次层压，将第三层至第八层的板子压合在一起，并在第三层板至第八层板中形成埋孔201。而后，进行第二次层压以及第一次对位，通过第二层板中的第一盲孔2021和第三层板中的埋孔201的第一次对位将第二层板和第三层板对位，在第二层板和第三层板对位后进行第二次层压，将第二层板和第三层板压合在一起，同时通过第九层板中的第一盲孔2022和第八层板中的埋孔201的第一次对位将第九层板和第八层板对位，在第九层板和第八层板对位后进行第二次层压，将第九层板和第八层板压合在一起。而后，进行第三次层压以及第二次对位，通过第一层板中的第二盲孔2031和第二层板中的第一盲孔2021的第二次对位将第一层板和第二层板对位，在第一层板和第二层板对位后进行第三次层压，将第一层板和第二层板压合在一起，同时通过第十层板中的第二盲孔2032和第九层板中的第一盲孔2022的第二次对位将第十层板和第九层板对位，在第十层板和第九层板对位后进行第三次层压，将十层板和第九层板压合在一起，从而通过三次层压和两次对位便可以完成十层结构的制作。

在一些实施例中，印刷电路板的十层结构包括：两层器件层、一层辅地层、两次走线层、两层主地层、两层走线层以及三层电源层。例如，第三方向为远离衬底的方向，十层结构在第三方向上依次包括第一器件层L1、辅地层L2、第一走线层L3、第一主地层L4、第二走线层L5、第二主地层L6、第一电源层L7、第二电源层L8、第三电源层L9和第二器件层L10。第一器件层L1和第十器件层L10可以用于设置器件，器件例如可以为存储器件，存储器可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（SRAM），电可擦除可编程只读存储器（EEPROM），可擦除可编程只读存储器（EPROM），可编程只读存储器（PROM），只读存储器（ROM），磁存储器，快闪存储器，磁盘或光盘。辅地层L2可以用于设置部分很短的走线。第一走线层L3和第二走线层L5可以用于设置重要信号线，例如射频（RF）线、移动行业处理器接口（MIPI）线以及音频线。第一主地层L4和第二主地层L6可以用于设置接地线，主地层中不会设置信号线。第一电源层L7、第二电源层L8和第九电源层L9用于设置仿真电源线，例如供电网络电源（PDN）线、线性直流稳压电源（LDO）线以及输入输出（GPIO）线。

此外，申请人发现，图2示出的印刷电路板中十层结构依次为第一器件层L10、辅地层L20、第一主地层L30、第一走线层L40、第二主地层L50、第二走线层L60、第一电源层L70、第二电源层L80、第三电源层L90以及第二器件层L100，此种层结构中第一电源层L70需要设置大量电源线和其他走线，使得第二走线层L60难以做到上下左右包地，影响信号质量。而本申请提供的印刷电路板中，第一电源层L7可以走更多的电源线及其他走线，不用担心图1中第二走线层L60与第一电源层L70中的走线重叠交叉影响信号质量的问题。并且本申请中第二走线层L5中的重要信号线能够上下左右包地，提高信号质量。重要信号线即频率大于预设值的信号线以及时钟线，预设值例如可以为几或几十MHz。

以上对本申请实施例提供的印刷电路板进行了详细的描述，第二电源区位于射频区的第二方向上，避免第二电源区阻挡射频区和射频出线区之间的射频线，同时避免射频出线区阻挡第二电源区和第一供电网络电源区之间的仿真电源线，同时避免射频区和射频出线区之间的射频线与第二电源区和第一供电网络电源区之间的仿真电源线交叉，减小走线难度。并且，由于第一方向上，处理器区、第二供电网络电源区和第一电源区依次排列，避免第一电源区阻挡第二电源区和第二供电网络电源区之间的仿真电源线，同时避免第二电源区和第二供电网络电源区之间的仿真电源线与第一电源区和第二供电网络电源区之间的仿真电源线交叉，避免第二电源区和第二供电网络电源区之间的仿真电源线与第一电源区和第一供电网络电源区之间的仿真电源线交叉，进一步减小走线难度。并且由于处理器区、第二供电网络电源区和第一电源区依次排列，避免第一电源区与处理器区和存储器区交叠，有利于过孔的形成和走线散出，进一步减小走线难度，进而减小阶数。因此，与第一方向和第二方向垂直的第三方向上，印刷电路板的十层结构中包括两个对位结构，即通过两次对位便可以完成十层结构的印刷电路板的制造，缩短制造周期和制造成本。

本申请一实施例还提供一种移动设备，包括上述的印刷电路板。通常对于同一平台内的芯片，手机或平板等均可以使用该印刷电路板，平台例如可以为SM6375 5G平台。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开本申请的其它实施方案。本发明本申请旨在涵盖本公开本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开本申请的一般性原理并包括本公开本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开本申请的真正范围和精神由下面的权利要求书指出。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制。尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (7)

1.一种印刷电路板，其特征在于，所述印刷电路板包括：

在第一方向上依次设置的射频区、处理器区、存储器区以及第一电源区，其中，所述处理器区包括在所述第一方向上依次设置的射频出线区和第一供电网络电源区，所述存储器区包括第二供电网络电源区；

在第二方向上依次设置的所述射频区以及第二电源区，所述第一方向和所述第二方向为一个平面上相互垂直的两个方向；

所述射频区与所述射频出线区连接，所述第一供电网络电源区与所述第一电源区以及所述第二电源区连接，所述第二供电网络电源区与所述第一电源区以及所述第二电源区连接，所述处理器区与所述存储器区连接；

在第三方向上，所述印刷电路板包括十层结构，所述十层结构中包括两个对位结构，所述第三方向为垂直于所述第一方向和所述第二方向的方向；

所述十层结构包括：两层器件层、一层辅地层、两层走线层、两层主地层以及三层电源层；

所述第三方向为远离衬底的方向，所述十层结构在所述第三方向上依次包括：第一器件层、辅地层、第一走线层、第一主地层、第二走线层、第二主地层、第一电源层、第二电源层、第三电源层和第二器件层；

所述第一走线层和所述第二走线层包括以下至少一种走线：射频线、移动行业处理器接口线以及音频线。

2.根据权利要求1所述的印刷电路板，其特征在于，所述十层结构中的第三层至第八层中形成有埋孔，所述十层结构中的第二层和第九层中形成有第一盲孔，所述十层结构中的第一层和第十层中形成有第二盲孔，所述埋孔和所述第一盲孔形成一个对位结构，所述第一盲孔和所述第二盲孔形成另一个对位结构。

3.根据权利要求1所述的印刷电路板，其特征在于，所述第一电源层、第二电源层和所述第三电源层包括以下至少一种走线：供电网络电源线、线性直流稳压电源线以及输入输出线。

4.根据权利要求1所述的印刷电路板，其特征在于，在所述第二方向上，所述第二电源区的第一目标端高于所述处理器区的第二端低于所述处理器区的第一端，所述第一电源区的第二目标端高于所述存储器区的第二端且低于所述存储器区的第一端。

5.根据权利要求4所述的印刷电路板，其特征在于，所述第一目标端为第一端时所述第二目标端为第二端，所述第一目标端为第二端时所述第二目标端为第一端；

所述第一电源区的第一端、所述第二电源区的第一端与所述处理器区的第一端为同一方向上的一端，所述第一电源区的第二端、所述第二电源区的第二端与所述处理器区的第二端为同一方向上的一端。

6.根据权利要求1所述的印刷电路板，其特征在于，所述印刷电路板还包括：

连接所述射频区和所述射频出线区的第一金属线组，连接所述第一供电网络电源区与所述第二电源区的第二金属线组，连接所述第一供电网络电源区与所述第一电源区的第三金属线组，连接所述处理器区和所述存储器区的第四金属线组，连接所述第二电源区与所述第二供电网络电源区的第五金属线组，连接所述第一电源区与所述第二供电网络电源区的第六金属线组。

7.一种移动设备，其特征在于，包括权利要求1-6中任意一项所述的印刷电路板。

Images