CN103533746A - 改进叠层结构的高密度互连集成印制电路板及其制作方法 - Google Patents

Abstract

本发明涉及印制电路板技术领域，具体涉及一种高密度互连集成印制电路板。一种改进叠层结构的高密度互连集成印制电路板，包括一印制电路板，印制电路板包括表层，表层包括一顶层、一底层；顶层与底层之间设有内层，内层包括八层，内层自上而下分别为第二层、第三层、第四层、第五层、第六层、第七层、第八层、第九层，第二层与顶层相邻，第九层与底层相邻；印制电路板上设有用于贯通顶层、第二层及第三层的二阶镭射孔，印制电路板上还设有用于贯通底层、第九层及第八层的二阶镭射孔。本发明将叠层结构由10层3阶调整为10层2阶，使得制作流程更为简单，并降低了生产成本、缩短了生产周期。

Description

改进叠层结构的高密度互连集成印制电路板及其制作方法

技术领域

本发明涉及印制电路板技术领域，具体涉及一种高密度互连集成印制电路板。

背景技术

高密度互连集成（HDI，High Density Inter connector）印制电路板技术可以使终端产品设计更加小型化，同时满足电子性能和效率的更高标准，目前广泛应用于手机、数码(摄)像机、MP3、MP4、笔记本电脑、汽车电子和其他数码产品等。其中断板设计相对于全板设计，具有结构设计灵活多变、兼容性好，可以将移动终端做到尽可能地薄而得到广泛的应用。

现有的断板设计多采用10层3阶板，叠层结构采用1+1+1+4+1+1+1设计，整个单板层数为10层。现有的制作方法为先做一个4层板，该4层板同一般通孔4层板。由于该4层板位于10层板的中间位置，所以我们定义这个4层板为10层板的第4层、第5层、第6层、第7层。然后用增层方法在4层板的上下表面再叠压半固化片和铜箔，通过叠压3次，形成10层板的第1、第2、第3层和第8、第9、第10层，在形成第1、第2、第3、第4层和第7、第8、第9、第10层线路之前可以做三阶盲孔，分别连通第1层，第2层，第3层和第4层，第7层，第8层，第9层，第10层。这种叠层结构造成工艺制程环节多、加工周期长、不但要增加工时、延迟交货时间，同时也增加了生产成本。

发明内容

本发明的目的在于，提供一种改进叠层结构的高密度互连集成印制电路板，解决以上技术问题；

本发明的目的还在于，提供一种改进叠层结构的高密度互连集成印制电路板的制作方法，解决以上技术问题。

本发明所解决的技术问题可以采用以下技术方案来实现：

一种改进叠层结构的高密度互连集成印制电路板，其特征在于，包括一印制电路板，所述印制电路板包括表层，所述表层包括一顶层、一底层；所述顶层与所述底层之间设有内层，所述内层包括八层，所述内层自上而下分别为第二层、第三层、第四层、第五层、第六层、第七层、第八层、第九层，所述第二层与所述顶层相邻，所述第九层与所述底层相邻；

所述印制电路板上设有用于贯通所述顶层、所述第二层及所述第三层的镭射孔，所述印制电路板上还设有用于贯通所述底层、所述第九层及所述第八层的镭射孔。

优选地，所述印制电路板上设有多个镭射孔，其中第一镭射孔贯通所述顶层与所述第二层；和/或其中第二镭射孔贯通所述第二层与所述第三层，和/或其中第三镭射孔贯通所述顶层与所述第三层之间；和/或其中第四镭射孔贯通所述第八层与所述第九层；和/或其中第五镭射孔贯通所述第九层与所述第十层；和/或其中第六镭射孔贯通所述第八层与所述第十层；所述镭射孔的孔径为内径0.1mm，外径0.25mm。

优选地，所述印制电路板上设有埋孔，所述埋孔贯穿所述第三层至第八层；所述通孔的孔径为内径0.25mm，外径0.4mm。

优选地，所述印制电路板上还设有贯穿所述第一层至第十层的通孔，所述通孔的孔径为内径0.25mm，外径0.4mm。

优选地，所述顶层与所述底层为器件层；所述第二层、所述第三层、所述第八层、所述第九层为主要布线层。

优选地，所述第五层为阻抗线层，所述第七层为电源层，所述第四层、所述第六层为地参考层；所述第六层与所述第四层通过过孔连通共同作为地参考层。

优选地，所述印制电路板的厚度为0.8mm至1mm。

优选地，所述印制电路板的各层之间压合介质材料层；所述顶层的底铜厚为28um，介质材料层厚度为70um,所述第二层的底铜厚25um，介质材料层厚度为70um，所述第三层的底铜厚为30um，介质材料层厚度为50um；所述第四层的底铜厚为15um，介质材料层厚度为103um，所述第五层的底铜厚为15um，介质材料层厚度为70um，所述第六层的底铜厚为15um，介质材料层厚度为103um，所述第七层的底铜厚为15um，介质材料层厚度为50um，所述第八层的底铜厚为30um，介质材料层厚度为70um，所述第九层的底铜厚为25um，介质材料层厚度为70um，所述底层的底铜厚为28um。

一种改进叠层结构的高密度互连集成印制电路板的制作方法，包括如下步骤：

步骤一：先制作一六层板；定义所述六层板为十层板的第三层、第四层、第五层、第六层、第七层、第八层；

步骤二：利用增层方法在所述六层板的上下表面再通过一次叠压半固化片和铜箔，在第三层的顶部形成第二层；在第八层的底部形成第九层，构成一八层板；

步骤三：利用增层方法在所述八层板的上下表面再通过一次叠压半固化片和铜箔，在第二层的顶部形成第一层；在第九层的底部形成第十层。

优选地，在步骤三之后，在形成第一层、第二层、第三层的线路及第八层、第九层、第十层的线路之前，在印制电路板上做二阶镭射孔，通过一二阶镭射孔连通第一层、第二层和第三层，通过另一二阶镭射孔连通第八层、第九层和第十层。

有益效果：由于采用以上技术方案，本发明将叠层结构由10层3阶调整为10层2阶，使得制作流程更为简单，并降低了生产成本、缩短了生产周期。

附图说明

图1为本发明10层2阶叠层结构的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

参照图1，一种改进叠层结构的高密度互连集成印制电路板，其中，包括一印制电路板，印制电路板包括表层，表层包括一顶层、一底层；顶层与底层之间设有内层，内层包括八层，内层自上而下分别为第二层、第三层、第四层、第五层、第六层、第七层、第八层、第九层，第二层与顶层相邻，第九层与底层相邻；印制电路板上设有用于贯通顶层、第二层及第三层的镭射孔，印制电路板上还设有用于贯通底层、第九层及第八层的镭射孔。

本发明将现有的叠层结构调整为10层2阶，降低了生产成本、缩短了生产周期。上述的印制电路板上设有至少六个镭射孔，其中第一镭射孔11贯通顶层与第二层；和/或其中第二镭射孔12贯通第二层与第三层，和/或其中第三镭射孔13贯通顶层与第三层之间；和/或其中第四镭射孔15贯通所述第八层与所述第九层；和/或其中第五镭射孔16贯通所述第九层与所述第十层；和/或其中第六镭射孔17贯通所述第八层与所述第十层；镭射孔的孔径为内径0.1mm，外径0.25mm。

上述的印制电路板上还设有埋孔14，埋孔14贯穿第三层至第八层；印制电路板上还设有贯穿第一层至第十层的通孔18，通孔的孔径为内径0.25mm，外径0.4mm。

印制电路板的厚度为0.8mm至1mm。印制电路板的各层之间压合介质材料层。介质材料包括半固化片PP片和薄层压板（LAMINATE）等，半固化片一般采用FR4。

作为一种实施例，各层的厚度规格如下：顶层的底铜厚为28um，介质材料层厚度为70um,第二层的底铜厚25um，介质材料层厚度为70um，第三层的底铜厚为30um，介质材料层厚度为50um；第四层的底铜厚为15um，介质材料层厚度为103um，第五层的底铜厚为15um，介质材料层厚度为70um，第六层的底铜厚为15um，介质材料层厚度为103um，第七层的底铜厚为15um，介质材料层厚度为50um，第八层的底铜厚为30um，介质材料层厚度为70um，第九层的底铜厚为25um，介质材料层厚度为70um，底层的底铜厚为28um。顶层和底层的表面分别设有20um的阻焊层（SR层）。

本发明还提供一种改进叠层结构的高密度互连集成印制电路板的制作方法，其中，包括如下步骤：

步骤一：先制作一六层板；定义六层板为十层板的第三层、第四层、第五层、第六层、第七层、第八层；

步骤二：利用增层方法在六层板的上下表面再通过叠压半固化片和铜箔，在第三层的顶部形成第二层；在第八层的底部形成第九层，构成一八层板；

步骤三：利用增层方法在八层板的上下表面再通过叠压半固化片和铜箔，在第二层的顶部形成第一层；在第九层的底部形成第十层。

进一步地，还包括二阶镭射孔的制作步骤，即：在步骤三之后，在形成第一层、第二层、第三层的线路及第八层、第九层、第十层的线路之前在印制电路板上做二阶镭射孔，一二阶镭射孔连通第一层、第二层和第三层，另一二阶镭射孔连通第八层、第九层和第十层。

本发明的制作方法少了一次叠压，也少了一次钻孔，镀铜等工序，使得工厂的流程变得简单，缩短了生产周期及交货时间，同时也降低了生产成本。提高产品竞争力和利润空间。

作为一种实施例，印制电路板各层安排如下：顶层为器件层，顶层可以设有少量布线、阻抗线与电源线；底层为器件层，底层也可以设有少量布线和阻抗线；第二层、第三层、第八层、第九层为主要布线层，用于布局大量的信号线。第三层也可以布局MIPI（Mobile Industry processor Interface，移动行业处理器接口）；第七层为电源层，用于布置电源线及一些音频线，第四层、第六层为地参考层；第六层与第四层通过过孔连通共同作为地参考层，分别为其他层走线提供主要回流地，从而可以提供完整的回流路径，减少信号串扰。其中将一些阻抗线、时钟、IQ、音频线、MIPI等重要的线放在第五层，以便做完整的包地。相同属性的线按种类放在一起布线；外表层尽量少布线，并通过地孔连接到主地，射频区域要做净空，不要打到表层的地孔。

产品的数据线有屏的MIPI线，要做100欧姆的阻抗，摄像头的MIPI线，也要做100欧姆的阻抗，要完整的包地，JTAG，串口线，SIM卡线，T卡线等根据种类分簇，按簇成组布线，不同属性的线之间用地线隔离。

印制电路板上包括电源管理芯片在内，包括至少五个以上BGA封装器件，上述的BGA封装器件的引脚间距为0.4mm、0.5mm、0.65mm中的任意一种或其组合。每个功能模块内部的器件按电路信号走线布置，射频和数字区域分别外加屏蔽罩。

CPU（中央处理器）、PMU（电源管理芯片）芯片区域元件的布局及CPU（中央处理器），PMU（电源管理芯片）芯片的走线遵循以下布局方案：

CPU芯片区域：CPU芯片周围器件布局需留出足够空间给CPU芯片外围布线。具体规划为CPU芯片外围第一排布在第一层，CPU芯片外围第二排至第四排布在第二层，CPU芯片外围第五排至第七排布在第三层，第四层良好的接地；CPU芯片外围第八排布在第五层，中间部分为地和电源，第六层完整地接地；因为这个平台的电源特别多，所以除了地层，CPU的中间区域对应的位置要用来制作电源铜箔。为了良率，CPU部分走线最小线宽线距：0.075mm，为了良好的散热，第十层CPU对应的背面要大面积的地铜面。

PMU芯片区域：同样PMU芯片周围器件布局需留出足够空间给PMU芯片外围第一排，第二排走表层走线扇出及换层，PMU芯片区域最小线宽线距：0.075mm，这样走线可以走出来。注意芯片中间的地网络换层有足够的过孔连到主地层。

PMU芯片摆件设计过程中，根据电源的设计规则，每一组电源的输入和输出器件的地和PMU芯片的对应地要单独连接入主地。在表层和相邻层与地网络做好完整的隔绝。PMU芯片区域的旁围电路按电气特性来摆放，退耦电容和功率电感都要放在相对应的网络的管脚附近，且在布线时一定要把同一电源网络的地接到一起，做到最短距离的回流，并加上足够数量的过孔，且功率电感下面保证完整的地。

CPU芯片和PMU芯片背面不应该放器件，CPU芯片区域，PMU芯片区域，射频区域布局不要紧挨着，需留出足够空间用于走线。上述通过将信号线分区布线，设置线宽和层高参数控制阻抗目标值，通过好的布局，在减少了地面积的情况下，可以合理控制信号窜扰和进行阻抗控制。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种改进叠层结构的高密度互连集成印制电路板，其特征在于，包括一印制电路板，所述印制电路板包括表层，所述表层包括一顶层、一底层；所述顶层与所述底层之间设有内层，所述内层包括八层，所述内层自上而下分别为第二层、第三层、第四层、第五层、第六层、第七层、第八层、第九层，所述第二层与所述顶层相邻，所述第九层与所述底层相邻；

所述印制电路板上设有用于贯通所述顶层、所述第二层及所述第三层的镭射孔，所述印制电路板上还设有用于贯通所述底层、所述第九层及所述第八层的镭射孔。

2.根据权利要求1所述的一种改进叠层结构的高密度互连集成印制电路板，其特征在于，所述印制电路板上设有多个镭射孔，其中第一镭射孔贯通所述顶层与所述第二层；和/或其中第二镭射孔贯通所述第二层与所述第三层，和/或其中第三镭射孔贯通所述顶层与所述第三层；和/或其中第四镭射孔贯通所述第八层与所述第九层；和/或其中第五镭射孔贯通所述第九层与所述第十层；和/或其中第六镭射孔贯通所述第八层与所述第十层；所述镭射孔的孔径为内径0.1mm，外径0.25mm。

3.根据权利要求2所述的一种改进叠层结构的高密度互连集成印制电路板，其特征在于，所述印制电路板上设有埋孔，所述埋孔贯穿所述第三层至第八层；所述埋孔的孔径为内径0.25mm，外径0.4mm。

4.根据权利要求3所述的一种改进叠层结构的高密度互连集成印制电路板，其特征在于，所述印制电路板上还设有贯穿所述第一层至第十层的通孔，所述通孔的孔径为内径0.25mm，外径0.4mm。

5.根据权利要求2所述的一种改进叠层结构的高密度互连集成印制电路板，其特征在于，所述顶层与所述底层为器件层；所述第二层、所述第三层、所述第八层、所述第九层为主要布线层；所述第五层为阻抗线层。

6.根据权利要求2所述的一种改进叠层结构的高密度互连集成印制电路板，其特征在于，所述第七层为电源层，所述第四层、所述第六层为地参考层；所述第六层与所述第四层通过过孔连通共同作为地参考层。

7.根据权利要求1所述的一种改进叠层结构的高密度互连集成印制电路板，其特征在于，所述印制电路板的厚度为0.8mm至1mm。

8.根据权利要求7所述的一种改进叠层结构的高密度互连集成印制电路板，其特征在于，所述印制电路板的各层之间压合介质材料层；

所述顶层的底铜厚为28um，介质材料层厚度为70um,所述第二层的底铜厚25um，介质材料层厚度为70um，所述第三层的底铜厚为30um，介质材料层厚度为50um；所述第四层的底铜厚为15um，介质材料层厚度为103um，所述第五层的底铜厚为15um，介质材料层厚度为70um，所述第六层的底铜厚为15um，介质材料层厚度为103um，所述第七层的底铜厚为15um，介质材料层厚度为50um，所述第八层的底铜厚为30um，介质材料层厚度为70um，所述第九层的底铜厚为25um，介质材料层厚度为70um，所述底层的底铜厚为28um。

9.一种改进叠层结构的高密度互连集成印制电路板的制作方法，其特征在于，用于制作权利要求1至8任意一项所述的印制电路板，包括如下步骤：

步骤一：先制作一六层板；定义所述六层板为十层板的第三层、第四层、第五层、第六层、第七层、第八层；

步骤二：利用增层方法在所述六层板的上下表面再通过一次叠压半固化片和铜箔，在第三层的顶部形成第二层；在第八层的底部形成第九层，构成一八层板；

步骤三：利用增层方法在所述八层板的上下表面再通过一次叠压半固化片和铜箔，在第二层的顶部形成第一层；在第九层的底部形成第十层。

10.根据权利要求9所述的一种改进叠层结构的高密度互连集成印制电路板的制作方法，其特征在于，在步骤三之后，在形成第一层、第二层、第三层的线路及第八层、第九层、第十层的线路之前在印制电路板上做镭射孔，通过一二阶镭射孔连通第一层、第二层和第三层，通过另一二阶镭射孔连通第八层、第九层和第十层。

Images