CN101365291A - 印制线路板及其设计方法以及一种终端产品主板 - Google Patents

印制线路板及其设计方法以及一种终端产品主板 Download PDF

Info

Publication number
CN101365291A
CN101365291A CNA200710127769XA CN200710127769A CN101365291A CN 101365291 A CN101365291 A CN 101365291A CN A200710127769X A CNA200710127769X A CN A200710127769XA CN 200710127769 A CN200710127769 A CN 200710127769A CN 101365291 A CN101365291 A CN 101365291A
Authority
CN
China
Prior art keywords
layer
mainboard
final product
layers
extexine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710127769XA
Other languages
English (en)
Other versions
CN101365291B (zh
Inventor
沈晓兰
叶青松
魏孔刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN200710127769XA priority Critical patent/CN101365291B/zh
Priority to CN201210226261.6A priority patent/CN102917533B/zh
Priority to US12/053,142 priority patent/US8723047B2/en
Priority to JP2008075278A priority patent/JP5265948B2/ja
Priority to KR1020080027124A priority patent/KR20080086856A/ko
Priority to ES11165890.2T priority patent/ES2569852T3/es
Priority to EP11165890.2A priority patent/EP2360998B1/en
Priority to ES08153217T priority patent/ES2374325T3/es
Priority to PT08153217T priority patent/PT1981314E/pt
Priority to DE202008017736U priority patent/DE202008017736U1/de
Priority to AT08153217T priority patent/ATE532394T1/de
Priority to EP08153217A priority patent/EP1981314B1/en
Priority to EP15191149.2A priority patent/EP3013127A1/en
Publication of CN101365291A publication Critical patent/CN101365291A/zh
Application granted granted Critical
Publication of CN101365291B publication Critical patent/CN101365291B/zh
Priority to JP2013096884A priority patent/JP5945243B2/ja
Priority to US14/200,642 priority patent/US9519308B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明实施例公开一种印制线路板设计方法，包括：将信号线分区布线，且布置在与外表层相邻的内层；将外表层不布线或少布线，并通过过孔连通作为主地；设置线宽和层高参数控制阻抗目标值。相应的本发明实施例提供一种印制线路板，包括外表层和位于外表层之间的两个内层，与外表层相邻的内层用于布置信号线，且信号线在该内层按分区布线；外表层不布线或少布线，并通过过孔连通作为主地。本发明还公开了一种应用这种印制电路板的终端产品主板。本发明实施例提供的技术方案能够通过减层设计在保持原多层印制线路板基本性能情况下降低生产成本，并提高可靠性。

Description

印制线路板及其设计方法以及一种终端产品主板
本申请要求2007年3月23日提交的申请号为200710090909.0、名称为“印制电路板及其设计方法”的中国发明专利申请的优先权。
技术领域
本发明涉及印制线路板技术，具体涉及多层印制线路板及其设计方法。本发明还涉及一种采用这种印制电路板的终端产品主板。
背景技术
印制线路板PCB(printed circuit board)是以绝缘材料辅以导体配线所形成的结构性元件，应用于各种通信及电子设备当中，其技术也不断发展，从原来的单面板发展到双面板，再发展到多层板，目前主要以四、六层板的应用较为广泛。高密度互连HDI(high density interconnection)技术是印制线路板PCB发展的趋势，主要采用微孔(Microvia)技术，利用微孔搭配细线以达到高密度互连，从而提高空间利用率。微孔技术一般可采用激光成孔、等离子成孔或感光成孔。
目前终端类主板PCB一般采用六层的HDI板结构，包括六层一阶1+4+1结构HDI板或六层二阶1+1+2+1+1结构HDI板。随着器件集成度的持续提高，PCB的硬件成本持续下降。主板PCB的成本在整机硬件成本中所占比例越来越高，PCB上信号质量的好坏也直接影响整机性能。可以说主板PCB是影响终端产品性能价格的主要因素。
但是现有的六层的HDI板，由于工艺制程环节多，加工周期长，所用板材层数多，所以生产成本较高。另外，六层的HDI板厚度不容易做薄，由于层数多，每层之间要保证一定的绝缘强度，各个信号层之间的介质层不能太薄，内层介质太薄会直接导致加工良率下降，目前大多数PCB厂家受工艺水平限制，通常非激光孔介质层要大于4mil，所以目前六层一阶HDI板通常厚度大于等于0.8mm，低于0.8mm时生产成本将按比例增加。
发明内容
本发明实施例要解决的技术问题是提供一种印制线路板及其设计方法，能够通过减层设计在保持原多层印制线路板基本性能情况下降低生产成本和提高单板可靠性。
本发明所要解决的另一技术问题在于提供一种终端产品主板，能够通过减层设计而实现降低生产成本和提高低终端产品主板的性能和可靠性。
为解决上述技术问题，本发明通过以下技术方案实现：
根据本发明的一个方面，提供了一种印制线路板设计方法，包括：将信号线分区布线，且布置在与外表层相邻的内层；将外表层不布线或少布线，并通过过孔连通作为主地；设置线宽和层高参数控制阻抗目标值。
根据本发明的另一个方面，提供了一种印制线路板，包括外表层和位于外表层之间的至少一个内层，与外表层相邻的内层用于布置信号线，且信号线在该内层按分区布线；外表层不布线或少布线，并通过过孔连通作为主地。
根据本发明的再一个方面，提供了一种终端产品主板，其上包括基带或射频模块的核心芯片，所述终端产品主板为四层印制电路板，包括表层以及位于所述表层之间的两个内层；所述表层包括顶层和底层，分别为以大面积地铜皮构成的主参考地层，并且所述顶层和底层的大面积地铜皮通过过孔相互连通；所述内层为主布线层，布线按功能分区；所述内层之间的间距大于等于所述表层与相邻内层之间的间距；每个所述内层的布线区域对应于相邻层的大面积地铜皮区域或相邻层的垂直布置的走线。
本发明所称的终端产品包括但不限于：手机、PDA、固定台、数据卡、MP3/4、GPS导航定位系统，以及由这类产品派生的模块产品；本发明中的终端产品主板可以是四层印制线路板，包括一个基带或射频模块的一个核心芯片；该四层印制线路板上包括至少一个BGA封装的器件。该BGA封装的器件的引脚间距(Pin pitch)包括但不限于1mm、0.8mm、0.65mm、0.5mm、0.4mm中任意一种或几种的组合。该四层印制线路板板厚在0.4mm-2mm之间变化，包括0.4mm和2mm。
从以上本发明实施例技术方案可以看出，现有的六层印制线路板板由于工艺制程环节多，所用板材层数多等原因导致生产成本较高，而本发明实施例提供的印制线路板的减层设计方案中，将信号线分区布线，且布置在与外表层相邻的内层；将外表层不布线或少布线，并通过过孔连通作为主地；设置线宽和层高参数控制阻抗目标值。因为两个主要布线的内层都分别有一个层间距离很近的相邻外表层，该外表层不布线或很少布线，那么可以通过过孔良好连通，为相邻内层提供良好的回流地，减少信号串扰，而且两个内层之间的层间距离远远大于与最近外表层之间的距离(>＝2倍，优选>＝3倍)，那么这种间距布置的两个内层走线间的串扰可以做到远远小于分别与最近的表层走线之间的串扰。根据射频信号线走线的阻抗控制的一致性优先于最终阻抗控制目标值，则可以通过控制线宽和层高一致性来间接控制最终阻抗目标值。只要线宽/层高达到设计参数，则能保证最终阻抗控制目标值。因此，本发明实施例提供的印制线路板的减层设计方案可以合理控制信号串扰和进行阻抗控制，在保持原多层印制线路板基本性能情况下大大降低了生产成本。
本发明的四层印制线路板及其设计方法，其减层设计方法的理念可以直接推广用于M层单板减少为N层单板的减层降成本设计过程。其中M>N。
本发明的2+2机械盲孔结构四层印制板的所述表层与相邻内层用双面板来实现，且在这个双面板上可以用机械盲孔代替了一般HDI板的激光盲孔；该多层板要求两个表层的器件布局尽量在投影方向错开；该多层板用通孔代替一般HDI板中的埋孔。这样就取消了一般HDI板激光钻孔工序，另外本发明提出用白油涂敷通孔表面区域的工艺要求。
本发明通过印制电路板减层设计，用四层1+2+1激光盲孔结构或2+2机械盲孔结构的印制电路板来取代一阶1+4+1结构以及二阶1+1+2+1+1结构的六层带激光孔HDI板，以便在保持同等线路板性能的同时降低印制电路板成本，提高印制电路板可靠性。
本发明提供的技术方案通过合理控制信号串扰，改进无单独完整地层情况下的信号回流，采用地铜皮完整连接技术，以及信号分组处理等手段，合理控制了整板噪声，并有效保证了关键信号质量，顺利保证四层1+2+1激光盲孔结构或2+2机械盲孔结构PCB板整板性能不低于六层带激光孔HDI板的设计效果。该创新PCB设计技术的应用可有效降低PCB成本达20％以上，极大地提高了产品竞争力和利润空间，同时提高了产品的可靠性，是终端类产品设计关键核心技术。
本发明通过PCB减层设计，比如可以由原来的六层带激光孔埋盲孔板做到四层1+2+1激光盲孔结构或2+2机械盲孔板，所用材料少，工艺简单，加工周期短，可选加工厂家多，加工成本和物料成本都降低。这种通过降层和减少工艺过程来达到降低PCB采购成本的设计思路和技术细节可以推广到M层单板降低到N层单板的降成本设计，其中M>N。
本发明解决了信号布线规则、串扰控制、阻抗控制、完整回流地设计、叠层和过孔设置，因此四层1+2+1激光盲孔结构或2+2机械盲孔PCB可达到六层带激光孔埋盲孔PCB同样的性能指标要求。而提供的数据仅仅是建议值，需要根据具体的生产能力来调整。厂家调整参数和本文中给出的优化参数方向都是本专利涉及范围。
本发明的四层印制电路板的可靠性优于原六层板。
本发明的四层印制电路板通过改变芯材的厚度可以方便实现整板厚度调整。其中芯材都是大规模应用的常规板材，无材料供货风险。由于机械盲孔板用到两个芯材，在保证单板平整度要求前提下，按目前技术水平，选工艺可加工最薄芯材厚度为0.2mm/0.3mm，可控制板厚为0.7mm/0.9mm，比6层一阶HDI板常规板厚0.8mm/1.0mm要稍微薄一些。适合于对单板强度有特殊要求的薄型机设计。随厂家工艺能力提升，整板板厚也可以向更薄方向发展同时保持相对于六层板的价格优势。
附图说明
图1是本发明实施例设计方法示意图；
图2是本发明实施例一微带线一示意图；
图3是本发明实施例一微带线二示意图；
图4是本发明实施例一微带线三示意图；
图5是根据第一实施例的作为本发明的终端产品产板的一种四层激光盲孔HDI印制线路板示意图。
图5-图11是根据第一实施例的作为本发明的终端产品产板的四层激光盲孔HDI印制线路板的叠层结构的各种实施方式的示意图。
图12是根据第二实施例的作为本发明的终端产品主板的一种四层机械盲孔HDI印制线路板结构示意图。
图12-图15示出了根据第二实施例的采用机械盲孔印制电路板的叠层结构的各种实施方式的示意图。
图16是四层机械盲孔板的微带线结构的原理示意图。
图17是四层机械盲孔板的带状线结构的原理示意图。
具体实施方式
以下对某些实施例的详细说明给出了对本发明具体实施例的各种说明。但是本发明可以由权利要求限定和覆盖的多种不同方式实施。该说明结合附图进行，在附图中相同的部件用相同的标号表示。
另外，本文中给出主要关键参数为经过验证的参数，且该参数随工艺水平的进步会持续变化。因此，随工艺水平提升进行参数优化和按本文提出的优化思路进行调整都属于本专利涉及范围。
本申请中使用如下概念：“完整大面积地”和“大面积地铜皮”等，这些概念都是相对概念，均是指参考层中的某一区域，该区域是相关层中的布线区在该参考层中的投影区域，且参考层中的该区域范围内为完整地铜皮，没有布线或者仅有少量布线。对于该少量布线的情况，其对PCB板性能参数的影响应该是有限的并且对于本领域技术人员来说是可知的，并且可由本领域技术人员根据具体情况控制在允许的范围内。
HDI印制电路板的叠层结构说明如下：
1)六层一阶1+4+1结构HDI板，其中1+4+1指该种HDI板的叠层结构。整个单板层数为6层。
该结构的特征为先做一个4层板，该4层板同一般通孔4层板。由于该4层板位于6层板的中间位置，所以我们定义这个4层板为6层板的2、3、4、5层。然后用增层办法在4层板的上下表面再叠压半固化片和铜箔，形成6层板的1层和6层，即两个外层，在形成1层和6层线路之前可以做一阶盲孔，分别连通1层和2层，5层和6层。
2)六层二阶1+1+2+1+1结构HDI板，其中1+1+2+1+1指该种HDI板的叠层结构。
整个单板层数为6层。该结构的特征为先做一个2层板，该2层板同一般通孔2层板。由于该2层板位于6层板的中间位置，所以我们定义这个2层板为6层板的3层和4层。然后用增层办法在2层板的上下表面再叠压半固化片和铜箔，形成6层板的2层和5层，在形成2层和5层线路之前可以做一阶盲孔，分别连通2层和3层，4层和5层。
做完2层和5层，再用增层法在2层和5层表面叠压半固化片和铜箔，形成6层板的1层和6层，即两个外层，在形成1层和6层线路之前可以做一阶盲孔，分别连通1层和2层，5层和6层。
3)四层1+2+1激光盲孔结构，其中1+2+1指该种HDI板的叠层结构。整个单板层数为4层。
该结构的特征为先做一个2层板(双面板)，该2层板同一般通孔2层板。由于该2层板位于4层板的中间位置，所以我们定义这个2层板为4层板的2层和3层。然后用增层办法在2层板的上下表面再叠压半固化片和铜箔，形成4层板的1层和4层，在形成1层和4层线路之前可以做一阶盲孔，分别连通1层和2层，3层和4层。
4)2+2机械盲孔结构，其中2+2指该种PCB板的叠层结构。整个单板层数为4层。
该结构的特征为先做两个2层板，每个2层板同一般通孔2层板。按层压顺序定义其中一个2层板为4层板的1层和2层，另一个2层板为4层板的3层和4层。然后把这两个2层板按叠层顺序压合起来形成4层板。该4层板上可以做连通1层和4层的通孔。
现有的六层HDI板，由于工艺制程环节多等原因导致生产成本较高，本发明实施例提供一种利用四层激光盲孔HDI板结构见图5-图11或一种四层机械盲孔印制线路板结构(见图12-图15)代替现有六层HDI板的设计方法，通过减层设计在保持原多层印制线路板基本性能情况下降低生产成本、提高可靠性。
实施方式一
本发明实施例设计的四层激光盲孔HDI板，请参阅图5，为两个外表层和两个内层，两个外表层即第一层(Layer1)10和第四层(Layer4)40，两个内层即第二层(Layer2)20和第三层(Layer3)30，线路板中还包括激光盲孔50、埋孔60和过孔70。该图所示结构只是本发明实施例其中一种结构形式，这里只是举例说明，图6-11示意性地示出了激光盲孔四层印制电路板的更多结构形式。下面以该优选实施例讲解具体技术细节。
四层激光盲孔HDI板叠层设计的具体参数见下表1。
Figure A200710127769D00121
Figure A200710127769D00131
                        表1
表层与相邻内层的厚度范围(即表1中顶层与第二层之间半固化片的厚度和第三层与底层之间的厚度)为60μm-80μm。
下面举了表层与相邻内层的厚度是60μm，70μm，80μm的三个例子。
例1，半固化片的材料就是半固化片，位于表层与相邻内层之间的半固化片厚度是60μm，位于第二层和第三层之间的芯材，其材料也是半固化片，但厚度是可变的。顶层、第二层、第三层和底层的材料均是铜，其厚度均是25μm。例1所述四层激光盲孔HDI板的材料、参数和结构层次既满足了小型化的要求，又能保证正常的使用性能。
例2，半固化片的材料就是半固化片，位于表层与相邻内层之间的半固化片厚度是70μm，位于第二层和第三层之间的芯材，其材料也是半固化片，但厚度是可变的。顶层、第二层、第三层和底层的材料均是铜，其厚度均是25μm。例2所述四层激光盲孔HDI板的材料、参数和结构层次既满足了小型化的要求，又能保证正常的使用性能。
例3，半固化片的材料就是半固化片，位于表层与相邻内层之间的半固化片厚度是80μm，位于第二层和第三层之间的芯材，其材料也是半固化片，但厚度是可变的。顶层、第二层、第三层和底层的材料均是铜，其厚度均是25μm。例3所述四层激光盲孔HDI板的材料、参数和结构层次既满足了小型化的要求，又能保证正常的使用性能。
按照量产可加工设计DFM要求，依照目前厂家工艺能力推荐，其中芯材LAMINATE厚度>＝4mil，优选>＝8mil，其可以取以下系列值：
0.1mm/0.2mm/0.3mm/0.4mm/0.5mm/0.6mm/0.7mm/0.8mm/0.9mm及以上。该组数据根据板材的系列值变化持续变化。目前厂家最小板厚推荐值为0.5mm，其中LAMINATE厚度＝8mil，随着LAMINATE厚度增加，板厚也依次增加。板厚增加为优化方向。但在工艺水平进步基础上，板厚也可以随之降低，以符合超薄设计的要求。半固化片Prepreg目前选用1080作为最常用板材，成本低，同时构成单板强度优于选用背胶铜箔RCC。
以下详细介绍本发明实施例将六层HDI板减层为四层激光盲孔HDI板设计方法。
请参阅图1，是本发明实施例设计方法示意图，包括：
A1、将信号线分区布线，且布置在与外表层相邻的内层；
对信号线进行布线时，按功能分区，且总的原则是两个内层为主要布线层。
A2、将外表层不布线或少布线，并通过过孔连通作为主地；
两个外表层不不线，或尽量少布线，并通过过孔良好连通共同作为主要参考地，分别为两个内层走线提供主要回流地，从而可以提供完整的回流路径，减少信号串扰。
A3、设置线宽和层高参数控制阻抗目标值。
设置线宽/层高/介质DK值/铜厚参数，通过控制线宽/层高/介质DK值/铜厚的一致性来间接控制最终阻抗目标值。只要线宽/层高/介质DK值/铜厚达到设计参数，则能保证最终阻抗控制目标值。由于介质DK值/铜厚变化对阻抗值影响很小，大约1欧姆左右，因此可以忽略这两个因素的影响。
需要说明的是，上述A1、A2和A3步骤间没有必然的顺序联系，只是为了描述上的方便将其分为A1、A2和A3步骤。
以下结合图1所示的设计方法对本发明实施例进一步进行详细说明，主要包括以下方面：
一、设置过孔参数和线宽/线距
本发明实施例采用同现有六层板相同的过孔参数设置和线宽/线距设置。这里给出主要关键参数为经过验证的参数，但该参数随工艺水平的进步会持续变化。
1)激光盲孔：钻孔直径N为5mil，连接垫PAD直径为12mil。随着厂家工艺能力的提升，激光钻孔直径N会持续下降，钻孔的PAD直径M也相应下降，且两者之间有一定的关系，推荐为M>＝N+D，其中D为增值，D>＝6mil。
2)机械埋孔和通孔：钻孔直径为N，N>＝8mil，PAD直径M>＝N+D，其中D>＝10mil，PAD越大加工成本越低，所以优化方向为N增大，M也增大，但要保证线宽线距的优选要求。
3)量产的线宽/线距：按目前厂家工艺水平线宽/线距为大于等于3mil/3mil，线宽/线距增大为优化方向，加工成本随之降低。
4)大块铜皮距离其它线形和PAD的间距>＝6mil。间距越大，加工成本越低，但有效铜皮面积减少，则重要信号的隔离和保护效果下降。所以需要兼顾考虑。
二、信号层布线
以四层手机板举例说明，一般四层手机板的两个外表层中，一个外表层为键盘面和/或液晶显示LCD屏的布置面，另一外表层为主要器件的布置面。
本发明实施例设计方法中，信号层布局总的原则为按功能严格分区，包括分为射频信号区域和数字信号区域，并且射频信号区域和数字信号区域分别外加屏蔽盒/腔。布局时，区域内的每个功能模块内部尽量按电路信号走向布置器件，以便尽可能用就近的表层短线连通走线，即使要用内层线连通走线时也要考虑用短线且尽量不交叉。布局时功能模块划分要清晰合理，还要同时兼顾器件摆放整齐美观。
信号层布线总的原则是两个内层为主要布线层，两个外表层尽量不布线。在两个内层布线时，每一层的布线原则为布线所对应的相邻层区域尽量为大面积地铜皮或有少量垂直布置的走线。外表层为底部BOTTOM面时，如果要布表层线，那么要走短线，且表层线尽量在屏蔽腔/盒内，以减少整机辐射干扰。
以下具体介绍各信号线的布线设计。
2.1 射频RF信号线处理
RF信号线走内层，其两个相邻层都为完整大面积地。RF信号线可以布置在与键盘面相邻的内层，也可以布置在与器件面相邻的内层。RF信号线也可以走表层，其相邻层为完整大面积地。
2.2 电源线处理
1)主电源线走内层，沿板边走，与键盘面相邻的内层为电源线走线优选层。例如可以将主电源线布置在与键盘面相邻的内层的板边，两个相邻层为大面积地铜皮，且不同层之间地铜皮连通性良好。主电源线与板边之间有宽地线或铜皮隔离，或者可以在该隔离地沿长度方向上每间隔一定距离就增加地孔和其它层的地良好连通。
2)其它电源线走内层，优先布线层为与键盘面相邻的内层。走线时尽量避开与键盘PAD垂直重叠，与另一个内层的走线尽量少交叉，若交叉也要尽量垂直。
2.3 重要音频信号线处理
重要音频信号线，优选在与键盘面相邻的内层布线。音频信号线布线时其相对应的键盘面是大面积的地铜皮，且要避开键盘PAD，而其相邻的另一个内层的部分尽量是完整的地铜皮，如该部分必须走线，走线也应尽量少，且是垂直布置，该走线尽量不是时钟信号线。假如音频信号线布置在与主要器件面相邻的内层，则要求其两个相邻层尽量为完整的地铜皮，尤其要避开主要器件面的高速信号和电源信号的器件引脚PAD。音频信号线在同层与周围信号线要用地线隔离，且该地线与其它层或同层的大面积地良好连通。
一般音频信号线不布置在表层，除非是信号线很短的出线或在屏蔽盒或腔内走有限长度。音频信号线的引脚PAD和表层音频信号线下的相邻层都要求为完整的地铜皮，则可以保证音频信号质量。
2.4 数据总线处理
数据总线的优选布线层为与主要器件面相邻的内层。数据总线尽量在一层布通，需要交叉时用短的表层线换层。一般来说，现有的数据总线是不分种类和簇的，而本发明实施例设计方法中，将数据总线按种类分簇，按簇布线，簇和簇之间用地线隔离，这样可以减少串扰。用于隔离的地线与大面积地和其它层地良好连通。应该分的数据总线簇有液晶显示LCD数据线、接口线、JTAG(Joint Test Action Group，联合测试行动小组)线、串口线、UIM(User Identity Model，用户识别模块)卡线、键盘线、多媒体数据线和地址线等。
2.5 时钟信号线处理
时钟信号线，优选在与键盘面相邻的内层布线。时钟信号线布线时其相对应的键盘面是大面积的地铜皮，且要避开键盘PAD，而其相邻的另一个内层的部分尽量是完整的地铜皮，如该部分必须走线，走线也应尽量少，且是垂直布置，该走线尽量不是音频信号线。
2.6 多媒体信号线处理
多媒体信号线的优选布线层为与主要器件面相邻的内层。多媒体信号线尽量在一层布通，需要交叉时用短的表层线换层。一般来说，现有的多媒体信号线是不分种类和簇，而本发明实施例设计方法中，将多媒体信号线按种类分簇，按簇布线，簇和簇之间用地线隔离，这样可以减少串扰。用于隔离的地线与大面积地和其它层地良好连通。
2.7 主地的设计
在六层HDI板中，可以用其中的一个内层作为主地，主地的作用是为信号提供回流路径，可以减少信号间的串扰。六层HDI板因为可以用一个内层作为主地，从而能提供完整的大面积回流地，而以主地作为信号回流路径的信号之间的串扰比较小，而四层HDI板只有两个内层，不可能用其中一个内层作为主地，也就没有完整的一层主地，因此四层板面临的主要问题是主地铜皮不完整，导致高速信号的回流路径不连续完整，容易产生串扰。本发明实施例按如下设计，在两个外表层不布线或尽量少布线，并通过过孔良好连通共同作为主要参考地，分别为两个内层走线提供主要回流地，从而可以提供完整的回流路径，减少信号串扰。布线完成后，所有空余区域要做铺地处理，并且小块地铜皮通过足够的地孔与大面积地铜皮良好连通。
2.8 有效提高整板EMC性能BGA区布线策略，该策略适合于带激光盲孔的所有HDI板，而不限于四层板。
1)激光微孔严格放置在器件焊盘(PAD)下面，做到不因激光过孔的焊盘而增加信号在单板表层的占用面积。
2)表面不布线。铺大面积地网络铜皮，在目前PCB加工工艺许可情况下，保证该大面积铜皮的连贯性，均匀性。该表面地网络铜皮可做为器件的参考平面层，有效吸收器件噪声。由于该地网络比以往高速数字板任何地平面层距离器件都更近，因而有最好的地平面效果。可大大减少器件本体对外辐射EMI噪声。
3)如果表面布线，要尽量短，从而不破坏表层大面积地铜皮的连通性。
4：主要布线层为次表层(即与表层相邻的内层)。同样以表层大面积地网络铜皮为次表层的大量走线提供主要参考回流地。由于HDI板的结构决定了表层和次表层比以往任何层之间间距都更近，因而，这种情况下各信号与其回流地之间最近，这样就可能使大部分信号能量被耦合在信号和其回流地之间，从而大大减少对外辐射。
5)布置在次表层的信号线距离其信号参考平面(相邻表层)比同层信号之间最近间距一般近得多，通常为小于2.8:4，所以信号之间的串扰远远小于该信号与其回流信号之间的耦合部分，信号之间串扰被有效抑制。
6)表层地网络铜皮由于存在表层器件安装焊盘，不是完整连通的。主要不连通区域为BGA器件区。由于一般BGA器件焊盘直径为10、12、14、16mil不等，但如果遵循规则1，则在目前PCB生产工艺能力条件下，目前PITCH>＝0.5mm的BGA焊盘之间仍然有铜皮连通。
7)PCB设计工具中Spacing Rule Set设计规则中包括以下规则：
P＝2S+W             P>＝0.5mm            W>＝3mm
P：BGA焊盘引脚中心距
S：铜皮或走线距离焊盘间距
W：最窄铜皮或走线宽度。
对上述所说信号层布线内容进行总结：
目前六层板中，因为可以有四个内层，所以布线比较容易，现在要将同样多的线在四层板中进行布线，则需要考虑信号串扰问题。四层板优选两个内层为主要布线层。由于四层板的独特叠层结构，使得两个主要布线层都分别有一个层间距离很近的相邻外表层，该外表层很少走线，因此可以通过过孔良好连通，为相邻内层提供良好的回流地，而且两个内层之间的层间距离远远大于与最近外表层之间的距离(>＝2倍，优选>＝3倍)，那么按电磁场空间分布理论推理，这种间距布置的两个内层走线间的串扰可以做到远远小于分别与最近的表层走线之间的串扰，大概只有与表层走线间串扰的10％左右。所以如果按上述所说信号层布线的布线规则，则整板信号之间的串扰可有效控制。如果是将表层和相邻层走线完全重叠这种串扰定义为最大串扰，则按上述所说信号层布线的布线规则处理四层HDI板之间的走线，且不计算累计效果，则这种信号之间的串扰仅为最大串扰的10％左右。
三、阻抗控制设计
目前PCB的生产过程中，一般是设计时提出最终阻抗控制目标值，具体由厂家按各自生产工艺水平进行调整达到该最终阻抗控制目标值。而诸如手机等终端类主板，由于走线短，射频信号线走线的阻抗控制的一致性(或称连续性)优先于最终阻抗控制目标值。基于这个原理，本发明实施例设计方法中，通过控制线宽/层高/介质DK值/铜厚的一致性来间接控制最终阻抗目标值。只要线宽/层高/介质DK值/铜厚达到设计参数，则能保证最终阻抗控制目标值。这个方法在保证阻抗控制的同时，也保证了不同PCB厂家制造单板整板电气性能的一致性，这一点有利于电路参数调整，便于各种电气指标裕量的保证，也使单板运行更加稳定可靠。
由于四层板阻抗控制设计情况单一，控制线宽/层高方式是更为直接的阻抗控制方式。控制线宽/层间距的方式还减少了厂家测试阻抗的工作量，降低加工成本。可以在单元板拼版辅助边上做阻抗控制图形，作为调试时备用测试图形。
3.1 阻抗控制容差分析
本发明实施例设计方法中，定义一般线宽公差为+/-20％，而一般板材厚度公差范围见下表2：
 
厚度H(mil) H<＝4mil 4mil<H<＝8mil 8mil<H
公差D(μm) +/-15 +/-25 +/-50
              表2
阻抗控制的主要相关因素为线宽/层高/介质介电常数/铜厚，由于介质DK值/铜厚变化对阻抗值影响很小，大约1欧姆左右，因此可以忽略这两个因素的影响。从工艺过程特点来看，由于PCB层压过程有基材要移动填孔和填充无铜区域，基本上层高是降低的。当板材厚度超出设计厚度时，超出部分应小于设计公差范围。经过层压填孔和填充无铜区域后，超厚的板材的厚度减薄。所以总体来说，板材的厚度不可能达到正公差，可以仅考虑负公差范围。另外，由于侧蚀的原因，完成线宽总是低于设计线宽，所以可以只考虑线宽取负公差时对目标阻抗值的影响。
一般来说，线宽变小，层高也变小。由于线宽越小，阻抗越高，而层高变小，阻抗越低，所以两个方向的误差对阻抗的影响互补。因此单因素最大公差范围是对阻抗影响最大的情况。
以下具体分析几种线结构和阻抗计算。
3.2 微带线结构和阻抗计算条件：
请参阅图2所示本发明实施例一微带线一示意图，图中W1为线宽，W为侧蚀后的线宽，T为铜厚，H为半固化片PREPREG层高。
50欧姆微带线阻抗设计和控制值可参考下表3，计算工具为CITS25VERSION 2004。
 
设计值 控制值
层高H(mil) 2.8 2.8
线宽W1(mil) 5 5
线宽公差 +/-20％ +20/-15％
层高公差(μm) +/-15 +/-10
目标阻抗和公差(欧姆) 50+/-7 50+/-5
              表3
3.3 次表层挖空的微带线结构和阻抗计算条件：
请参阅图3所示本发明实施例一微带线二示意图，图中W1为线宽，W为侧蚀后的线宽，T为铜厚，H为半固化片PREPREG和芯材Laminate的层高，H1为芯材Laminate层高。
50欧姆次表层挖空的微带线阻抗设计值可参考下表4，计算工具为CITS25 VERSION 2004。
 
层高H(mil) 2.8+Laminate
芯材Laminate H1(mm) 0.2+D1
线宽W1(mil) 23+D2
线宽公差 +/-20％
层高公差H+Laminate(μm) +/-50
目标阻抗和公差(欧姆) 50+/-5
        表4
表4中，增值D2根据Laminate的厚度不同可选合适的值，目的是达到50欧姆计算目标阻抗。其中Laminate厚度大于等于0.2mm，增值D1可以是0.05mm的倍数。
3.4 埋式带状线结构和阻抗计算条件：
由于四层板的特殊结构(1+2+1)，带状线做到最小线宽4mil，最高阻抗也只有36欧姆左右，若要做到50欧姆，只有把表层挖空，成为埋式微带线结构。
请参阅图4所示本发明实施例一微带线三示意图，图中W1为线宽，W为侧蚀后的线宽，T为铜厚，H为半固化片PREPREG和芯材Laminate的层高，H1为芯材Laminate层高。
50欧姆埋式微带线阻抗设计值可参考下表5，计算工具为CITS25VERSION 2004。
 
层高H(mil) 2.8+Laminate
芯材Laminate H1(mm) 0.2+D1
 
线宽W1(mil) 12.5+D2
线宽公差 +/-20％
层高公差H(μm) +/-50
目标阻抗和公差(欧姆) 50+/-5
       表5
表5中，增值D2根据Laminate的厚度不同可选合适的值，目的是达到50欧姆计算目标阻抗。其中Laminate厚度大于等于0.2mm，增值D1可以是0.05mm的倍数。
在阻抗控制设计中，需要注意以下事项：
1)由于4mil线宽情况下，正常线宽变化到下限，阻抗值减少非常多。为了避免因阻抗值变化情况导致降低产品优良率，作为阻抗控制的微带线的最小线宽要控制到大于等于5mil；
2)优先选用+/-7欧姆的阻抗控制误差范围，这样只要计算阻抗值是50欧姆，量产合格的单板自然满足阻抗控制要求，所以不需要格外指定阻抗控制环节，也不需为阻抗控制增加成本；
3)若要缩小阻抗控制误差小于等于+/-5欧姆，则优先选用宽线条，而不增加线宽和介质厚度控制公差，以免增加物料成本；
4)控制过孔密度不要太高，在空白区域做铺地铜皮处理可以控制层高不下降太多，从而可以间接保证阻抗控制公差减少。
按本发明实施例的设计方法生产的四层HDI板，经过测试可以达到六层HDI板的同等性能，而且由于四层板中间芯材比较厚，比薄的芯材的抗高温高压强度要好，所以用了较厚芯材的四层板比六层板的平整度要好，耐高温性能也要好，对于其它可靠性实验测试，例如静电放电ESD/电磁兼容EMC/温升实验/高低温实验/抗冲击/跌落等项目也是顺利通过。本发明实施例的PCB减层设计方法，由原来的六层HDI板减层到四层HDI板，性能基本保持不变，所用材料少，工艺制程短，加工成本和物料成本都降低了。
需要说明的是，本发明实施例是以将原来的六层HDI板减层设计为四层HDI板为例进行说明但不局限于此，这种通过降层设计来达到降低PCB生产成本的设计思路和技术细节可以推广到M层板降低到N层板的设计过程中，其中M>N。
实施方式二
本发明实施例设计的四层机械盲孔PCB板，请参阅图12，为两个表层和两个内层，两个表层即第一层(Layer1)10和第四层(Layer4)40，两个内层即第二层(Layer2)20和第三层(Layer3)30，线路板中还包括盲孔50、和通孔70。该图所示结构只是本发明实施例中四层机械盲孔PCB板中一种结构形式，这里只是举例说明，图13-15示出了四层机械盲孔PCB板的更多结构形式。
下面以该优选实施例讲解四层机械盲孔PCB板特有的具体技术细节。其它技术细节可参考四层激光盲孔HDI板的具体实施方式。
一、与以上结构配合的过孔参数，线宽线距。
采用同现有六层HDI PCB板相同的机械过孔参数设置和线宽线距设置。这里补充给出主要关键参数为经过验证的参数，但该参数随工艺水平的进步会持续变化。以下技术参数具体数据都有类似特点。所以该类参数仅做推荐参考，随工艺水平提升进行参数优化和按本文提出的优化思路进行调整都属于本专利涉及范围。
机械盲孔：钻孔直径为N，N>＝8mil，PAD直径M＝N+10mil，PAD越大加工成本越低。所以优化方向为N增大，M也增大。但要保证线宽线距优选要求。
二、叠层设计：
这里仅给出带机械盲孔的2+2四层板叠层设计，不带机械盲孔的四层通孔板为常规四层板结构，设计技术成熟，这里不再详细论述。
四层HDI机械盲孔HDI板叠层设计的具体参数见下表6。
Figure A200710127769D00241
                          表6
按照量产DFM要求，按目前厂家工艺能力推荐，其中LAMINATE厚度>＝4mil，可以取系列值：0.1mm/0.2mm/0.3mm/...。
目前厂家工艺水平理论上最小板厚为0.7mm，其中LAMINATE厚度＝8mil。中间Prepreg为一张1080/2116/3313/7628可选。优先选用较厚的半固化片。随LAMINATE厚度增加，板厚也依次增加。板厚增加为优化方向。但在工艺水平进步基础上，板厚也可以随之降低，以符合超薄设计的要求。不排除有其他类似低成本介质材料的采用。
三、串扰控制原理
四层机械盲孔板优选两个内层为主要布线层。由于四层机械盲孔板的独特叠层结构，使得两个主要布线层有可能距离很近，而分别与两个表层相距较远。为有效控制两个内层走线之间的串扰，需要尽量降低两个芯材的厚度，同时增加两个芯材中间半固化片的厚度，两个内层走线尽量互相避开，如果交叉，必须垂直。一根重要信号线与其它相邻层线交叉的次数要严格控制。
四、阻抗控制原理
对于手机板，由于走线短，射频走线的阻抗控制的一致性或称连续性优先于最终阻抗控制目标值。基于这个原理。可以通过控制线宽/层间距/介质DK值/铜厚的一致性间接控制阻抗连续。这个方法在保证阻抗控制的同时也保证了不同PCB厂家制造单板整板电气性能的一致性，这一点有利于电路参数调整，便于各种电气指标裕量的保证。也使单板运行更加稳定可靠。
这里仅给出带机械盲孔的四层板的阻抗控制方法，不带机械盲孔的四层通孔板的阻抗控制技术成熟，这里不再详细论述。
带机械盲孔的四层板叠层设计见图12-15，相当于两个双面板单独加工完成后再叠起来层压、钻孔、电镀。
由于带机械盲孔四层板阻抗控制设计情况单一，控制线宽/层间距方式是更为直接的阻抗控制方式。同时还减少了厂家测试阻抗的工作量，降低了加工成本。该方式建议在单元板拼版辅助边上做阻抗控制图形，做为调试时备用测试图形。
4.1 阻抗控制容差分析
一般线宽公差为+/-20％。
四层HDI机械盲孔HDI板的一般板材厚度公差范围见下表7：
 
厚度H(mil) <＝4mil 4mil<H<＝8mil 8<H
公差D(μm) +/-15 +/-25 +/-50
              表7
1)阻抗控制的主要相关因素为线宽/层高/介质介电常数/铜厚，由于介质DK值/铜厚变化对阻抗值影响很小，大约1欧姆左右，这里的分析忽略这两个因素的影响。
2)从工艺过程特点来看，由于层压过程有基材要移动填孔和填无铜区域，基本上层高是降低的。当材料厚度超出设计厚度时，超出部分应小于设计公差范围。经过层压填孔填无铜区域后，超厚的材料的厚度减薄。所以总体来说，板材的厚度不可能达到正公差，可以仅考虑负公差范围。
3)从工艺过程来看，由于侧蚀的原因，完成线宽总是低于设计线宽。所以可以只考虑线宽取负公差时对目标阻抗的影响。
4)从以上分析来看，一般是线宽变小，层高也变小。由于线宽越小，阻抗越高，而层高变小，阻抗越低，所以两个方向的误差对阻抗的影响互补。因此单因素最大公差范围为对阻抗影响最大的情况。
4.2 微带线结构和阻抗计算条件：
参见图16，所示为四层机械盲孔HDI板的微带线结构的原理示意图。计算工具为CITS25 VERSION 2，0，0，4。
四层机械盲孔HDI板的50欧姆微带线阻抗设计和控制值可参考下表8：
 
Laminate高H(mil) 8 8 12 12
线宽W1(mil) 15.5 15.5 23.5 23.5
线宽公差 +/-20％ +20/-15％ +/-20％ +20/-15％
层高公差(μm) +/-25 +/-25 +/-25 +/-25
目标阻抗和公差(欧姆) 50+/-7 50+/-5 50+/-7 50+/-5
                      表8
其中：H，微带线相对于参考层的层间高度；
      H0，微带线至参考层的总高度；
      W，微带线的顶部宽度；
      W1，微带线的底部宽度；
      T，微带线的厚度。
4.3 带状线结构和阻抗计算条件：
见图17，所示为四层机械盲孔HDI板的带状线结构的原理示意图，计算工具为CITS25 VERSION 2，0，0，4。
50欧姆带状线阻抗设计和控制值可参考下表9：
 
层高中H(mil) 17.2 15.5
芯材层高(mil) 8 8
半固化片厚度H1(mil) 8 6.3
线宽W1(mil) 7 5
线宽公差 +/-20％ +/-20％
 
层高H公差(μm) +/-50 +/-50
目标阻抗和公差(欧姆) 50+/-5 50+/-5
            表9
其中：H，参考层的层间高度；
      H0，带状线至上参考层的总高度；
      H1，带状线相对于下参考层的层间高度；
      W，带状线的顶部宽度；
      W1，带状线的底部宽度；
      T，带状线的厚度。
五、可靠性分析和验证
机械盲孔的四层板用了两个芯材，由于芯材两个外表面有压合好的铜皮，在高温高压条件下，芯材的平整度要远远好于半固化片。同样是芯材，厚的芯材比薄的芯材的抗高温高压强度要好。所以带机械盲孔的四层板比一般HDI结构(1+4+1或1+1+2+1+1带激光孔的六层板，通常只能用一层芯材)的平整度要好，耐高温性能要好。
上述内容详细介绍了本发明实施例的印制线路板设计方法，相应的，本发明实施例提供两种印制线路板结构。
一、四层激光盲孔HDI板
请参阅图5，是本发明实施例的四层激光盲孔HDI印制线路板示意图。
本发明实施例提供的印制线路板包括四层，为两个外表层和两个内层，各层之间压合介质材料，两个外表层即第一层(Layer1)10和第四层(Layer4)40，两个内层即第二层(Layer2)20和第三层(Layer3)30，线路板中还包括盲孔50、埋孔60和过孔70。需要说明的是这里只是举例说明四层激光盲孔HDI印制线路板中一种结构形式但并不局限于此。第一层(Layer1)10也可以称为顶层TOP，第四层(Layer4)40也可以称为底层BOTTOM。介质材料包括半固化片PREPREG和芯材LAMINATE等，半固化片一般用FR4。
二、四层机械盲孔HDI板
请参阅图12，是本发明实施例的四层机械盲孔PCB板示意图。
本发明实施例提供的印制线路板包括四层，为两个外表层和两个内层，各层之间压合介质材料，两个外表层即第一层(Layer1)10和第四层(Layer4)40，两个内层即第二层(Layer2)20和第三层(Layer3)30，线路板中还包括机械盲孔55、通孔70。需要说明的是这里只是举例说明四层机械盲孔PCB板的一种结构形式但并不局限于此。第一层(Layer1)10也可以称为顶层TOP，第四层(Layer4)40也可以称为底层BOTTOM。介质材料包括半固化片PREPREG和芯材LAMINATE等，半固化片一般用FR4。
综合图5和图12，两个内层即第二层(Layer2)20和第三层(Layer3)30，用于布置信号线，且信号线在该内层按分区布线。在这两个内层的布线，是按功能严格分区，包括射频信号区域和数字信号区域，并且射频信号区域和数字信号区域分别外加屏蔽盒/腔。布线所对应的相邻层区域为大面积地铜皮或有少量垂直布置的走线。
两个表层即第一层(Layer1)10和第四层(Layer4)40一般不布线或尽量少布线。当其中一个外表层作为键盘面时，另一外表层作为器件面。
假如第一层(Layer1)10为键盘面时，第四层(Layer1)40为器件面时，那么第一层(Layer1)10相邻的第二层(Layer2)20用于布置射频信号线、电源信号线、时钟信号线和音频信号线。
主电源线布置在与键盘面相邻的内层的板边，两个相邻层为大面积地铜皮，且不同层之间地铜皮连通性良好。其它电源线避开与键盘PAD垂直重叠。音频信号线布线所相对应的键盘面是大面积的地铜皮，且避开键盘PAD，而其相邻的另一个内层的部分是完整的地铜皮。时钟信号线布线所对应的键盘面是大面积的地铜皮，且避开键盘PAD，而其相邻的另一个内层的部分是完整的地铜皮。
第四层(Layer1)40相邻的第三层(Layer3)30用于布置数据总线和多媒体信号线。射频信号线也可以布置在该层。
数据总线在一层布通，交叉时用短的表层线换层。一般来说，现有的数据总线是不分种类和簇，而本发明实施例提供的印制线路板中，将数据总线按种类分簇，按簇布线，簇和簇之间用地线隔离，这样可以减少串扰。用于隔离的地线与大面积地和其它层地良好连通。多媒体信号线也在一层布通，按种类分簇，按簇布线，簇和簇之间用地线隔离。
目前的六层HDI板中，因为可以用一个内层作为主地，从而能提供完整的大面积回流地，信号串扰比较小，而四层HDI板只有两个内层，不可能用其中一个内层作为主地，也就没有完整的一层主地，因此四层板面临的主要问题是主地铜皮不完整，导致高速信号的回流路径不连续完整，容易产生信号串扰。本发明实施例提供的印制线路板，在两个外表层即第一层(Layer1)10和第四层(Layer4)40尽量少布线，并通过过孔良好连通共同作为主要参考地，分别为两个内层即第二层(Layer2)20和第三层(Layer3)30走线提供主要回流地，从而可以提供完整的回流路径，减少信号串扰。布线完成后的所有空余区域做铺地处理，并且小块地铜皮通过足够的地孔与大面积地铜皮良好连通。
综上所述，本发明实施例提供的印制线路板的减层设计方案中，将信号线分区布线，且布置在与外表层相邻的内层；将外表层不布线或少布线，并通过过孔连通作为主地；设置线宽和层高参数控制阻抗目标值。因为两个主要布线的内层都分别有一个层间距离很近的相邻外表层，该外表层不布线或很少布线，那么可以通过过孔良好连通为相邻内层提供良好的回流地，减少信号串扰，而且两个内层之间的层间距离远远大于与最近外表层之间的距离(>＝2倍，优选>＝3倍)，那么按电磁场空间分布理论推理，这种间距布置的两个内层走线间的串扰可以做到远远小于分别与最近的表层走线之间的串扰。根据射频信号线走线的阻抗控制的一致性(或称连续性)优先于最终阻抗控制目标值，通过控制线宽和层高一致性来间接控制最终阻抗目标值。只要线宽/层高达到设计参数，则能保证最终阻抗控制目标值。因此，本发明实施例提供的印制线路板的减层设计方案可以合理控制信号串扰和进行阻抗控制，在保持原多层印制线路板基本性能情况下大大降低了生产成本。
进一步的，在信号布线时，将数据总线和多媒体信号线按种类分簇，按簇布线，簇和簇之间用地线隔离，从而达到进一步减少信号串扰的目的。
以上对本发明实施例所提供的印制线路板及其设计方法进行了详细介绍，本文中应用了两个具体个例对本发明实施例的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明实施例的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (29)

1.一种印制线路板设计方法，其特征在于，包括：
将信号线分区布线，且布置在与外表层相邻的内层；
将外表层不布线或少布线，并通过过孔连通作为主地；
设置线宽和层高参数控制阻抗目标值。
2.根据权利要求1所述的印制线路板设计方法，其特征在于：
所述外表层为键盘面时，将射频信号线、电源信号线、时钟信号线和音频信号线布置在与该外表层相邻的内层。
3.根据权利要求1所述的印制线路板设计方法，其特征在于：
所述外表层为器件面时，将射频信号线、数据总线和多媒体信号线布置在与该外表层相邻的内层。
4.根据权利要求3所述的印制线路板设计方法，其特征在于：
所述数据总线和多媒体信号线按种类分簇，按簇布线。
5.根据权利要求1至4任一项所述的印制线路板设计方法，其特征在于：
印制线路板内层数目为两层。
6.一种印制线路板，包括外表层和位于外表层之间的至少一个内层，其特征在于：
与外表层相邻的内层用于布置信号线，且信号线在该内层按分区布线；
外表层不布线或少布线，并通过过孔连通作为主地。
7.根据权利要求6所述的印制线路板，其特征在于：
所述外表层为键盘面时，该外表层相邻的内层用于布置射频信号线、电源信号线、时钟信号线和音频信号线。
8.根据权利要求6所述的印制线路板，其特征在于：
所述外表层为器件面时，该外表层相邻的内层用于布置射频信号线、数据总线和多媒体信号线。
9.根据权利要求6至8任一项所述的印制线路板，其特征在于：
印制线路板内层数目为两层，所述印制电路板上具有至少一个BGA封装器件，所述主板中的盲孔为激光盲孔，所述埋孔和过孔为机械孔，BGA区的所述激光盲孔设置在BGA器件的焊盘下面，BGA区的大面积地铜皮为网络铜皮。
10.一种终端产品主板，其上包括基带或射频模块的核心芯片，其特征在于，
所述终端产品主板为四层印制电路板，包括表层以及位于所述表层之间的两个内层；
所述表层包括顶层和底层，分别为以大面积地铜皮构成的主参考地层，并且所述顶层和底层的大面积地铜皮通过过孔相互连通；所述内层为主布线层，布线按功能分区；
所述内层之间的间距大于等于所述表层与相邻内层之间的间距；
每个所述内层的布线区域对应于相邻层的大面积地铜皮区域或相邻层的垂直布置的走线。
11.根据权利要求10所述的终端产品主板，其特征在于，所述内层除布线区域外的空余区域接地。
12.根据权利要求11所述的终端产品主板，其特征在于，每个功能模块内部的器件按电路信号走向布置，射频和数字区域分别外加屏蔽结构。
13.根据权利要求12所述的终端产品主板，其特征在于，对于射频走线的阻抗，通过控制线宽、层间距、介质DK值和/或铜厚的一致性间接地控制射频走线阻抗的连续性。
14.根据权利要求11所述的终端产品主板，其特征在于，所述终端产品主板的表层有布线，所述表层的布线设置在屏蔽结构内。
15.根据权利要求11所述的终端产品主板，其特征在于，主电源线布置在内层，沿板边走线，并且与板边之间隔有地线。
16.根据权利要求11所述的终端产品主板，其特征在于，所述顶层布置为终端设备的键盘布置面，所述底层为终端设备的主要器件布置面。
17.根据权利要求16所述的终端产品主板，其特征在于，音频线布置在与所述顶层相邻的内层，其对应于键盘面且避开键盘焊盘。
18.根据权利要求16所述的终端产品主板，其特征在于，音频线布置在与所述底层相邻的内层，其避开主要器件面的高速信号和电源信号的器件引脚焊盘。
19.根据权利要求16所述的终端产品主板，其特征在于，音频线与同层的周围信号线以地线隔离。
20.根据权利要求16所述的终端产品主板，其特征在于，时钟线布置在与所述底层相邻的内层，其避开主要器件面的高速信号和电源信号的器件引脚焊盘。
21.根据权利要求16所述的终端产品主板，其特征在于，数据线布置在与主要器件面相邻的内层，并且按种类包括有LCD数据线、接口线、JTAG线、串口线、UIM卡线、键盘线，所述数据线分别按种类分簇，按簇布线，簇和簇之间用地线隔离。
22.根据权利要求10或11所述的终端产品主板，其特征在于，所述主板为1+2+1叠层结构，包括一个位于中间位置的双面板，在所述双面板上分别叠压半固化片和铜箔，所述主板中的盲孔为激光盲孔，埋孔和过孔为机械孔。
23.根据权利要求22所述的终端产品主板，其特征在于，所述终端产品主板具有至少一个BGA封装器件，所述BGA封装器件的引脚间距选自1mm、0.8mm、0.65mm、0.5mm、0.4mm中的任意一种或其组合。
24.根据权利要求22所述的终端产品主板，其特征在于，所述表层与相邻内层的厚度范围为60μm-80μm。
25.根据权利要求22所述的终端产品主板，其特征在于，所述内层之间介质厚度大于等于0.1mm，并且所述主板的整板厚度小于等于1.6mm。
26.根据权利要求10或11所述的终端产品主板，其特征在于，所述主板为2+2叠层结构，包括两个通过半固化片相互叠压的双面板，所述主板中的盲孔为机械盲孔，埋孔和过孔为机械孔。
27.根据权利要求26的终端产品主板，其特征在于，所述终端产品主板具有至少一个BGA封装器件，BGA区的所述激光盲孔设置在BGA器件的焊盘下面，BGA区的大面积地铜皮为网络铜皮。
28.根据权利要求26所述的终端产品主板，其特征在于所述表层与相邻内层之间的间距大于等于0.1mm。
29.根据权利要求26所述的终端产品主板，其特征在于，所述主板的整板厚度小于等于2mm。
CN200710127769XA 2007-03-23 2007-06-28 印制线路板及其设计方法以及一种终端产品主板 Active CN101365291B (zh)

Priority Applications (15)

Application Number Priority Date Filing Date Title
CN200710127769XA CN101365291B (zh) 2007-03-23 2007-06-28 印制线路板及其设计方法以及一种终端产品主板
CN201210226261.6A CN102917533B (zh) 2007-03-23 2007-06-28 印制线路板及其设计方法以及一种终端产品主板
US12/053,142 US8723047B2 (en) 2007-03-23 2008-03-21 Printed circuit board, design method thereof and mainboard of terminal product
KR1020080027124A KR20080086856A (ko) 2007-03-23 2008-03-24 인쇄회로기판, 그것의 설계 방법, 및 최종 제품의 메인보드
JP2008075278A JP5265948B2 (ja) 2007-03-23 2008-03-24 プリント回路基板、及び、最終製品のメインボード
PT08153217T PT1981314E (pt) 2007-03-23 2008-03-25 Placa de circuito impresso, método de desenho da mesma e placa principal do produto de terminal
EP11165890.2A EP2360998B1 (en) 2007-03-23 2008-03-25 Mainboard of a terminal product
ES08153217T ES2374325T3 (es) 2007-03-23 2008-03-25 Tarjeta de circuito impreso, su método de fabricación y la tarjeta madre de producto terminal.
ES11165890.2T ES2569852T3 (es) 2007-03-23 2008-03-25 Tarjeta madre de un producto terminal
DE202008017736U DE202008017736U1 (de) 2007-03-23 2008-03-25 Printed Circuit Board, und Mainboard eines Terminal-Produktes
AT08153217T ATE532394T1 (de) 2007-03-23 2008-03-25 Leiterplatte, herstellungsverfahren dafür und hauptplatine für ein endgerätprodukt
EP08153217A EP1981314B1 (en) 2007-03-23 2008-03-25 Printed circuit board, fabrication method thereof and mainboard of terminal product
EP15191149.2A EP3013127A1 (en) 2007-03-23 2008-03-25 Printed circuit board, design method thereof and mainboard of terminal product
JP2013096884A JP5945243B2 (ja) 2007-03-23 2013-05-02 プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード
US14/200,642 US9519308B2 (en) 2007-03-23 2014-03-07 Printed circuit board, design method thereof and mainboard of terminal product

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CNA2007100909090A CN101031182A (zh) 2007-03-23 2007-03-23 印制线路板及其设计方法
CN200710090909.0 2007-03-23
CN200710127769XA CN101365291B (zh) 2007-03-23 2007-06-28 印制线路板及其设计方法以及一种终端产品主板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210226261.6A Division CN102917533B (zh) 2007-03-23 2007-06-28 印制线路板及其设计方法以及一种终端产品主板

Publications (2)

Publication Number Publication Date
CN101365291A true CN101365291A (zh) 2009-02-11
CN101365291B CN101365291B (zh) 2012-07-25

Family

ID=38716171

Family Applications (3)

Application Number Title Priority Date Filing Date
CNA2007100909090A Pending CN101031182A (zh) 2007-03-23 2007-03-23 印制线路板及其设计方法
CN200710127769XA Active CN101365291B (zh) 2007-03-23 2007-06-28 印制线路板及其设计方法以及一种终端产品主板
CN201210226261.6A Active CN102917533B (zh) 2007-03-23 2007-06-28 印制线路板及其设计方法以及一种终端产品主板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2007100909090A Pending CN101031182A (zh) 2007-03-23 2007-03-23 印制线路板及其设计方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210226261.6A Active CN102917533B (zh) 2007-03-23 2007-06-28 印制线路板及其设计方法以及一种终端产品主板

Country Status (7)

Country Link
EP (2) EP2360998B1 (zh)
JP (1) JP5945243B2 (zh)
CN (3) CN101031182A (zh)
AT (1) ATE532394T1 (zh)
DE (1) DE202008017736U1 (zh)
ES (2) ES2569852T3 (zh)
PT (1) PT1981314E (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102159039A (zh) * 2011-01-14 2011-08-17 深圳创维数字技术股份有限公司 一种印制电路板敷铜方法及敷铜印制电路板
CN102170759A (zh) * 2011-04-22 2011-08-31 梅州博敏电子有限公司 一种在多层电路板上加工盲埋孔的方法
CN102300398A (zh) * 2011-07-08 2011-12-28 中兴通讯股份有限公司 两层印制电路板及其印刷方法、移动通信终端
CN102340559A (zh) * 2010-07-20 2012-02-01 上海闻泰电子科技有限公司 一种移动终端组合式电路板及其组装方法
CN102427685A (zh) * 2011-11-22 2012-04-25 深圳崇达多层线路板有限公司 一种hdi板的制作流程
CN102111967B (zh) * 2009-12-28 2012-10-03 北大方正集团有限公司 一种电路板绝缘层厚度的控制方法及系统
CN103533746A (zh) * 2013-10-08 2014-01-22 上海斐讯数据通信技术有限公司 改进叠层结构的高密度互连集成印制电路板及其制作方法
CN105101608A (zh) * 2014-05-04 2015-11-25 群联电子股份有限公司 多层印刷电路板结构、连接器模块及存储器存储装置
CN105388411A (zh) * 2015-10-13 2016-03-09 浪潮电子信息产业股份有限公司 一种电路板载流能力测试方法
CN102300398B (zh) * 2011-07-08 2016-12-14 南京中兴软件有限责任公司 两层印制电路板及其印刷方法、移动通信终端
CN106546777A (zh) * 2016-11-04 2017-03-29 郑州云海信息技术有限公司 一种基于rj45接口的10g以太网信号测试治具
CN106934083A (zh) * 2015-12-30 2017-07-07 小米科技有限责任公司 电路设计方法和装置
CN107995774A (zh) * 2017-11-28 2018-05-04 无锡市同步电子科技有限公司 一种表贴射频头的走线优化方法
CN110798963A (zh) * 2019-09-24 2020-02-14 惠州市金百泽电路科技有限公司 5g天线pcb幅度一致性的控制方法
CN110996505A (zh) * 2019-12-31 2020-04-10 联想(北京)有限公司 一种印制电路板及电子设备
CN112186496A (zh) * 2020-09-22 2021-01-05 武汉光迅科技股份有限公司 一种阻抗匹配方法以及激光器模块
CN112349668A (zh) * 2020-09-28 2021-02-09 中国电子科技集团公司第二十九研究所 一种采用射频母板的宽带射频模块结构及其设计方法
WO2022111128A1 (zh) * 2020-11-26 2022-06-02 百富计算机技术（深圳）有限公司 防泄密结构和电子设备
CN115087200A (zh) * 2022-06-17 2022-09-20 上海泽丰半导体科技有限公司 高速连接器的pcb优化方法及系统
WO2024087282A1 (zh) * 2022-10-27 2024-05-02 松山湖材料实验室 低传输损耗单晶铜材及其制备方法、pcb板及其制备方法和电子元器件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595773B (zh) * 2012-02-21 2014-06-04 华为终端有限公司 一种检测印刷电路板设计的方法和装置及印刷电路板
JP6371309B2 (ja) * 2012-12-31 2018-08-08 エフィシエント パワー コンヴァーション コーポレーション 多層化された半導体素子のための寄生インダクタンス削減回路基板レイアウト設計
CN104113984B (zh) * 2013-04-18 2017-04-19 上海斐讯数据通信技术有限公司 1阶线路板设计方法及其线路板
CN103260359B (zh) * 2013-04-26 2016-03-23 淳华科技(昆山)有限公司 柔性线路板中的正背面相对盲孔的制作方法
JP5559925B1 (ja) * 2013-09-05 2014-07-23 株式会社フジクラ プリント配線板及び該配線板を接続するコネクタ
US9711778B2 (en) * 2013-09-06 2017-07-18 Johnson Controls Technology Company Layered battery module system and method of assembly
CN103995183B (zh) * 2014-06-06 2017-06-30 浪潮电子信息产业股份有限公司 一种基于快速脉冲响应的pcb布线阻抗连续性检测方法
TWI576023B (zh) * 2014-10-23 2017-03-21 Elite Material Co Ltd Suitable for multi-layer printed circuit board design
CN106507581A (zh) * 2016-12-30 2017-03-15 深圳天珑无线科技有限公司 电路板及其加工工艺
CN107396541B (zh) * 2017-08-30 2019-05-10 郑州云海信息技术有限公司 一种优化视频信号线阻抗匹配的方法
CN108112162A (zh) * 2017-12-26 2018-06-01 威创集团股份有限公司 信号传输线及其设计方法、柔性印刷电路板
CN113946019B (zh) * 2020-07-15 2022-11-29 青岛海信宽带多媒体技术有限公司 一种光模块
CN112257180B (zh) * 2020-10-23 2024-04-26 中国科学院微小卫星创新研究院 航天复合材料层合板可靠性分析系统及方法
CN114650647A (zh) * 2020-12-18 2022-06-21 青岛海信宽带多媒体技术有限公司 一种光模块
CN114043378B (zh) * 2021-11-29 2023-04-07 湖北金禄科技有限公司 Hdi板、hdi板的内层异常检测方法及设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801489A (en) * 1986-03-13 1989-01-31 Nintendo Co., Ltd. Printed circuit board capable of preventing electromagnetic interference
US4658334A (en) * 1986-03-19 1987-04-14 Rca Corporation RF signal shielding enclosure of electronic systems
US4904968A (en) * 1989-04-07 1990-02-27 Tektronix, Inc. Circuit board configuration for reducing signal distortion
JP2500155B2 (ja) * 1991-03-25 1996-05-29 富士通電装株式会社 多層回路基板
US5334800A (en) * 1993-07-21 1994-08-02 Parlex Corporation Flexible shielded circuit board
US5452291A (en) * 1993-11-30 1995-09-19 Panasonic Technologies, Inc. Combination brouter and cluster controller
US5739476A (en) * 1994-10-05 1998-04-14 Namgung; Chung Multilayer printed circuit board laminated with unreinforced resin
JPH1168316A (ja) * 1997-08-21 1999-03-09 Nippon Avionics Co Ltd プリント配線板の製造方法
US6437991B1 (en) * 1998-07-20 2002-08-20 Samsung Electronics Company, Ltd. Radioelectronic unit
JP2001189559A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Works Ltd ビルドアッププリント配線板の製造方法
JP2002261455A (ja) * 2001-02-27 2002-09-13 Kyocera Corp 多層配線基板およびこれを用いた電子装置
JP2004282033A (ja) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd 樹脂製配線基板
JP2006073555A (ja) * 2004-08-31 2006-03-16 Hirose Electric Co Ltd 伝送回路基板構造及び伝送回路基板そしてこれを有するコネクタ
JP2006108644A (ja) * 2004-09-30 2006-04-20 Endicott Interconnect Technologies Inc スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム
JP4819033B2 (ja) * 2005-01-27 2011-11-16 パナソニック株式会社 多層回路基板の製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111967B (zh) * 2009-12-28 2012-10-03 北大方正集团有限公司 一种电路板绝缘层厚度的控制方法及系统
CN102340559A (zh) * 2010-07-20 2012-02-01 上海闻泰电子科技有限公司 一种移动终端组合式电路板及其组装方法
CN102159039A (zh) * 2011-01-14 2011-08-17 深圳创维数字技术股份有限公司 一种印制电路板敷铜方法及敷铜印制电路板
CN102170759A (zh) * 2011-04-22 2011-08-31 梅州博敏电子有限公司 一种在多层电路板上加工盲埋孔的方法
CN102170759B (zh) * 2011-04-22 2012-10-10 博敏电子股份有限公司 一种在多层电路板上加工盲埋孔的方法
CN102300398A (zh) * 2011-07-08 2011-12-28 中兴通讯股份有限公司 两层印制电路板及其印刷方法、移动通信终端
CN102300398B (zh) * 2011-07-08 2016-12-14 南京中兴软件有限责任公司 两层印制电路板及其印刷方法、移动通信终端
CN102427685A (zh) * 2011-11-22 2012-04-25 深圳崇达多层线路板有限公司 一种hdi板的制作流程
CN103533746A (zh) * 2013-10-08 2014-01-22 上海斐讯数据通信技术有限公司 改进叠层结构的高密度互连集成印制电路板及其制作方法
CN105101608A (zh) * 2014-05-04 2015-11-25 群联电子股份有限公司 多层印刷电路板结构、连接器模块及存储器存储装置
CN105101608B (zh) * 2014-05-04 2018-05-18 群联电子股份有限公司 多层印刷电路板结构、连接器模块及存储器存储装置
CN105388411A (zh) * 2015-10-13 2016-03-09 浪潮电子信息产业股份有限公司 一种电路板载流能力测试方法
CN106934083A (zh) * 2015-12-30 2017-07-07 小米科技有限责任公司 电路设计方法和装置
CN106546777A (zh) * 2016-11-04 2017-03-29 郑州云海信息技术有限公司 一种基于rj45接口的10g以太网信号测试治具
CN107995774A (zh) * 2017-11-28 2018-05-04 无锡市同步电子科技有限公司 一种表贴射频头的走线优化方法
CN110798963A (zh) * 2019-09-24 2020-02-14 惠州市金百泽电路科技有限公司 5g天线pcb幅度一致性的控制方法
WO2021056802A1 (zh) * 2019-09-24 2021-04-01 惠州市金百泽电路科技有限公司 5g天线pcb幅度一致性的控制方法
CN110996505A (zh) * 2019-12-31 2020-04-10 联想(北京)有限公司 一种印制电路板及电子设备
CN112186496A (zh) * 2020-09-22 2021-01-05 武汉光迅科技股份有限公司 一种阻抗匹配方法以及激光器模块
CN112349668A (zh) * 2020-09-28 2021-02-09 中国电子科技集团公司第二十九研究所 一种采用射频母板的宽带射频模块结构及其设计方法
WO2022111128A1 (zh) * 2020-11-26 2022-06-02 百富计算机技术（深圳）有限公司 防泄密结构和电子设备
CN115087200A (zh) * 2022-06-17 2022-09-20 上海泽丰半导体科技有限公司 高速连接器的pcb优化方法及系统
CN115087200B (zh) * 2022-06-17 2024-01-23 上海泽丰半导体科技有限公司 高速连接器的pcb优化方法及系统
WO2024087282A1 (zh) * 2022-10-27 2024-05-02 松山湖材料实验室 低传输损耗单晶铜材及其制备方法、pcb板及其制备方法和电子元器件

Also Published As

Publication number Publication date
JP2013175774A (ja) 2013-09-05
JP5945243B2 (ja) 2016-07-05
CN101365291B (zh) 2012-07-25
PT1981314E (pt) 2012-01-09
EP3013127A1 (en) 2016-04-27
EP2360998A1 (en) 2011-08-24
ATE532394T1 (de) 2011-11-15
CN102917533B (zh) 2015-08-19
EP2360998B1 (en) 2016-02-17
CN102917533A (zh) 2013-02-06
ES2569852T3 (es) 2016-05-12
DE202008017736U1 (de) 2010-04-29
ES2374325T3 (es) 2012-02-15
CN101031182A (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
CN101365291B (zh) 印制线路板及其设计方法以及一种终端产品主板
CN201063970Y (zh) 一种终端产品主板
JP5265948B2 (ja) プリント回路基板、及び、最終製品のメインボード
CN105307390B (zh) 一种pcb板结构
US6444922B1 (en) Zero cross-talk signal line design
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
CN205320364U (zh) 一种pcb板结构
CN103068165A (zh) Pcb板外形边镀层制作工艺
CN101309559B (zh) 多层印刷电路板及其设计方法和终端产品主板
US11950361B2 (en) Method and procedure for miniaturing a multi-layer PCB
CN103533746A (zh) 改进叠层结构的高密度互连集成印制电路板及其制作方法
CN105792512A (zh) 一种焊盘加固结构
US20190355681A1 (en) Substrate with gradiated dielectric for reducing impedance mismatch
CN103491708A (zh) 一种高密度互连集成印制电路板及其制作方法
CN116156741B (zh) 一种印刷电路板和移动设备
CN1304278A (zh) 多层印刷电路板
CN105792511A (zh) 一种焊盘兼容结构以及pcb板
CN204335147U (zh) 一种逆变器的多层抗干扰驱动电路板
CN219981121U (zh) 电路板、电子元器件和光伏设备
CN214544904U (zh) 一种用于开关电源的防辐射pcb板
CN219644195U (zh) 具有垂直焊盘的电路板结构
CN103809822B (zh) 电容式触控板及其制造方法
JP2006032510A (ja) コンデンサを内蔵したプリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant