CN106507581A - 电路板及其加工工艺 - Google Patents

电路板及其加工工艺 Download PDF

Info

Publication number
CN106507581A
CN106507581A CN201611270865.5A CN201611270865A CN106507581A CN 106507581 A CN106507581 A CN 106507581A CN 201611270865 A CN201611270865 A CN 201611270865A CN 106507581 A CN106507581 A CN 106507581A
Authority
CN
China
Prior art keywords
circuit board
hole
pcb
processing technique
differential pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611270865.5A
Other languages
English (en)
Inventor
洪英鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tinno Wireless Technology Co Ltd
Original Assignee
Shenzhen Tinno Wireless Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tinno Wireless Technology Co Ltd filed Critical Shenzhen Tinno Wireless Technology Co Ltd
Priority to CN201611270865.5A priority Critical patent/CN106507581A/zh
Publication of CN106507581A publication Critical patent/CN106507581A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)

Abstract

本申请涉及电路板加工技术领域，尤其涉及一种电路板的加工工艺及电路板，该加工工艺包括以下步骤：根据电路板的叠构形式制作差分对换层过孔的封装结构；调用所述差分对换层过孔的封装结构进行PCB封装，得到PCB封装结构。采用此种加工工艺后，各差分对换层过孔作为一个整体进行加工，也就不需要逐个打孔，进而提高了电路板的加工效率。另外，各差分对换层过孔进过封装后，彼此之间的位置关系已然确定，进而防止操作人员随意打孔，提高差分对换层过孔的位置精度，以此改善信号传输质量。

Description

电路板及其加工工艺
技术领域
本申请涉及电路板加工技术领域，尤其涉及一种电路板及其加工工艺。
背景技术
在PCB HDI板设计中，差分对在内层换层打孔时需要打一对机械孔加一对激光孔，传统技术中主要通过EDA软件手动打孔，每一对差分过孔在换层时，设计人员需要操作四次，操作次数多，导致电路板的加工效率偏低。同时，设计人员容易随意打孔，打孔不对称，对信号传输质量造成不良影响。
发明内容
本申请提供了一种电路板及其加工工艺，以提高电路板的加工效率，同时改善信号传输质量。
本申请的第一方面提供了一种电路板的加工工艺，其包括以下步骤：
根据电路板的叠构形式制作差分对换层过孔的封装结构；
调用所述差分对换层过孔的封装结构进行PCB封装，得到PCB封装结构。
优选地，所述根据电路板的叠构形式制作差分对换层过孔的封装结构，具体为：根据电路板的不同叠构形式制作差分对换层过孔的多种封装结构。
优选地，所述封装结构包括机械孔和激光孔。
优选地，所述机械孔和所述激光孔均为多个。
优选地，还包括以下步骤：
根据所述PCB封装结构加工所述PCB封装结构对应的实体结构。
优选地，所述根据所述PCB封装结构加工所述PCB封装结构对应的实体结构，具体包括以下步骤：
采用钻头加工所述PCB封装结构所对应的机械孔。
优选地，所述根据所述PCB封装结构加工所述PCB封装结构对应的实体结构，具体包括以下步骤：
采用二氧化碳激光工艺或者紫外线激光工艺加工所述PCB封装结构所对应的激光孔。
优选地，所述电路板为PCB HDI板。
本申请的第二方面提供了一种电路板，所述电路板由上述任一项所述的加工工艺加工而成。
优选地，所述电路板包括多层叠置的介质层，所述介质层上开设激光孔和机械孔中的至少一者，所述激光孔和所述机械孔的总数大于或者等于2。
本申请提供的技术方案可以达到以下有益效果：
本申请所提供的电路板的加工工艺首先根据电路板的叠构形式制作差分对换层过孔的封装结构，然后再调用该差分对换层过孔的封装结构进行PCB封装，采用此种加工工艺后，各差分对换层过孔作为一个整体进行加工，也就不需要逐个打孔，进而提高了电路板的加工效率。另外，各差分对换层过孔进过封装后，彼此之间的位置关系已然确定，进而防止操作人员随意打孔，提高差分对换层过孔的位置精度，以此改善信号传输质量。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
图1为本申请实施例所提供的加工工艺的流程图；
图2为本申请实施例所涉及的一种差分对换层过孔的示意图。
附图标记：
10-机械孔；
20-激光孔。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
具体实施方式
下面通过具体的实施例并结合附图对本申请做进一步的详细描述。
如图1所示，本申请实施例提供了一种电路板的加工工艺，该加工工艺可以应用于PCB HDI板的加工，PCB HDI板指高密度互连印制电路板，其中，PCB是印制电路板(PrintedCircuit Board)的缩写，HDI是高密度互连(High Density Interconnector)的缩写，HDI是生产印制电路板的一种技术。本申请实施例提供的加工工艺适用于所有EDA(ElectronicsDesign Automation，电子设计自动化)类PCB设计工具。
上述加工工艺包括以下步骤：
S10、根据电路板的叠构形式制作差分对换层过孔的封装结构。
差分对是指一对存在耦合的传输线，差分信号的传输是利用两个输出驱动来驱动两条传输线，一根携带信号，另一根携带它的互补信号，所需的信号就是这两条传输线上的电压差，即差分信号。两根传输线走线不对称性及其返回路径的差异，将会使差分信号变成共模信号。
通常，电路板由多层结构叠置形成，电路板的叠构指的就是电路板的各层叠置后形成的结构，每种电路板可以包括不同的层，也就形成了不同的叠构形式，每种叠构形式对应不同的差分对换层过孔结构。另外，差分对换层过孔优选包括机械孔和激光孔。一种实施例中，电路板可以包括八层结构，1-3层打激光孔，3-6层打机械孔，6-8层打激光孔，进行形成2-4-2叠构(即沿着各层的叠置方向，先是两层打激光孔，然后四层打机械孔，最后两层打激光孔的结构)。
S20、调用差分对换层过孔的封装结构进行PCB封装，得到PCB封装结构。
PCB封装是指把电子元器件、芯片等的各种表征在PCB设计软件中表现出来，以便在PCB设计时进行调用。具体地，PCB封装是把一个对象的外部特征和内部实现细节分离开来，其它对象可以访问该对象的外部特征，但不能访问其内部实现细节。对象的PCB封装是一种信息隐藏技术，其目的是将对象的使用者与设计者分开。在程序设计中，PCB封装是指将一个数据和与这个数据有关的操作集合在一起，形成一个能动的实体——对象，用户不必知道对象行为的实现细节，只需根据对象提供的外部接口访问对象即可。PCB封装不是面向对象语言所独有的特性，但这种在单一实体中把数据结构和行为捆绑在一起的能力，使PCB封装比传统的把数据结构和行为分离的语言更加清晰、更强有力。
电子元器件的PCB封装大体上可以分为THT元器件和SMT元器件。THT元器件，英文全称是“Through Hole Technolog”，即插入式PCB封装技术；而SMT元器件，英文全称是“Surface Mounted Technolog”，即表面粘贴式PCB封装技术。元器件的PCB封装则是指实际元器件焊接到电路板时所指示的外观和焊点的位置。
综上所述，进行PCB封装时，可以直接调用步骤S10中得到的差分对换层过孔的封装结构，最终形成PCB封装结构。
采用上述加工工艺后，一方面方便走线设计，减少打孔次数，从而提升电路板的加工效率；另外一方面，可以避免手动打孔的不规则性，保证差分对换层过孔的规范性，提高信号传输质量。
上述步骤S10中，可以仅设置一种叠构形式所对应的差分对换层过孔的封装结构，但是为了进一步提升加工效率、改善信号传输质量，优选步骤S10具体为：根据电路板的不同叠构形式制作差分对换层过孔的多种封装结构。也就是说，对于各种叠构形式，均对应设计差分对换层过孔的封装结构，以此适用于各种PCB封装的调用，以达到前述目的。
可选地，机械孔和激光孔均可设置为多个。如图2所示，一种实施例中，机械孔10可以设置为两个，激光孔20也可以设置为两个。
更进一步地，本申请实施例提供的加工工艺还可以包括：
S30、根据步骤S20中形成的PCB封装结构加工PCB封装结构对应的实体结构。此步骤就是设计阶段结束后的实际加工工序。上述提到了差分对换层过孔可以是机械孔或者激光孔，对应地，步骤S30具体可以包括：采用钻头加工PCB封装结构所对应的机械孔，该机械孔不可以进行任意层互连。同理地，步骤S30也可以具体包括：采用二氧化碳激光工艺或者紫外线激光工艺加工PCB封装结构所对应的激光孔，该激光孔为盲埋孔，可以进行任意层互连。
基于上述结构，本申请实施例还提供一种电路板，该电路板采用上述任一实施例所述的加工工艺制造而成。进一步地，该电路板可以包括多层叠置的介质层，该介质层上开设激光孔和机械孔中的至少一者，该激光孔和机械孔的总数大于或者等于2。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种电路板的加工工艺，其特征在于，包括以下步骤：
根据电路板的叠构形式制作差分对换层过孔的封装结构；
调用所述差分对换层过孔的封装结构进行PCB封装，得到PCB封装结构。
2.根据权利要求1所述的加工工艺，其特征在于，所述根据电路板的叠构形式制作差分对换层过孔的封装结构，具体为：根据电路板的不同叠构形式制作差分对换层过孔的多种封装结构。
3.根据权利要求1所述的加工工艺，其特征在于，所述封装结构包括机械孔和激光孔。
4.根据权利要求3所述的加工工艺，其特征在于，所述机械孔和所述激光孔均为多个。
5.根据权利要求1所述的加工工艺，其特征在于，还包括以下步骤：
根据所述PCB封装结构加工所述PCB封装结构对应的实体结构。
6.根据权利要求5所述的加工工艺，其特征在于，所述根据所述PCB封装结构加工所述PCB封装结构对应的实体结构，具体包括以下步骤：
采用钻头加工所述PCB封装结构所对应的机械孔。
7.根据权利要求5所述的加工工艺，其特征在于，所述根据所述PCB封装结构加工所述PCB封装结构对应的实体结构，具体包括以下步骤：
采用二氧化碳激光工艺或者紫外线激光工艺加工所述PCB封装结构所对应的激光孔。
8.根据权利要求1-7中任一项所述的加工工艺，其特征在于，所述电路板为PCB HDI板。
9.一种电路板，其特征在于，所述电路板由权利要求1-8中任一项所述的加工工艺加工而成。
10.根据权利要求9所述的电路板，其特征在于，所述电路板包括多层叠置的介质层，所述介质层上开设激光孔和机械孔中的至少一者，所述激光孔和所述机械孔的总数大于或者等于2。
CN201611270865.5A 2016-12-30 2016-12-30 电路板及其加工工艺 Pending CN106507581A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611270865.5A CN106507581A (zh) 2016-12-30 2016-12-30 电路板及其加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611270865.5A CN106507581A (zh) 2016-12-30 2016-12-30 电路板及其加工工艺

Publications (1)

Publication Number Publication Date
CN106507581A true CN106507581A (zh) 2017-03-15

Family

ID=58334964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611270865.5A Pending CN106507581A (zh) 2016-12-30 2016-12-30 电路板及其加工工艺

Country Status (1)

Country Link
CN (1) CN106507581A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646954A2 (en) * 1993-09-29 1995-04-05 Fujitsu Limited Low-defect one-step etching process
CN101031182A (zh) * 2007-03-23 2007-09-05 华为技术有限公司 印制线路板及其设计方法
CN101393579A (zh) * 2008-11-10 2009-03-25 福建星网锐捷网络有限公司 一种高速互连系统的仿真设计方法及系统
CN102892249A (zh) * 2012-08-27 2013-01-23 广东欧珀移动通信有限公司 Pcb板单点接地处理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646954A2 (en) * 1993-09-29 1995-04-05 Fujitsu Limited Low-defect one-step etching process
CN101031182A (zh) * 2007-03-23 2007-09-05 华为技术有限公司 印制线路板及其设计方法
CN101393579A (zh) * 2008-11-10 2009-03-25 福建星网锐捷网络有限公司 一种高速互连系统的仿真设计方法及系统
CN102892249A (zh) * 2012-08-27 2013-01-23 广东欧珀移动通信有限公司 Pcb板单点接地处理方法

Similar Documents

Publication Publication Date Title
CN1848122B (zh) 芯片与封装基板的布局数据集合的整合式检错方法及系统
US7256354B2 (en) Technique for reducing the number of layers in a multilayer circuit board
US8413100B2 (en) Power mesh managing method
CN103179812A (zh) 高多阶hdi印刷电路板的制作方法
CN101527295A (zh) 用于可靠电子衬底的集聚堆叠的过孔结构及其制造方法
CN101790277B (zh) 用于制作印刷电路板的方法、印刷电路板及装置
CN102958291A (zh) 一种印刷电路板的制作方法以及印刷电路板
WO2010137379A1 (ja) ３端子コンデンサ及び３端子コンデンサ実装構造
CN101266626A (zh) 处理集成电路的方法与生产工具
CN106797098A (zh) 插口接触部技术和构造
CN107295751B (zh) 一种图形复合对位的方法
WO2013181494A1 (en) Communication connector with crosstalk compensation
CN103379749B (zh) 多层电路板及其制作方法
CN108323002A (zh) 一种印制电路板及方法
CN103125020B (zh) 具有集成去耦电容的电源布线
US6916996B2 (en) Symmetric electrical connection system
CN106507581A (zh) 电路板及其加工工艺
CN202697021U (zh) 金手指印制电路板
CN102668071A (zh) 半导体装置
CN106874543A (zh) 版图的lef图形处理方法
CN110337199A (zh) 一种软硬结合板高精度成型的方法
CN113727513B (zh) 封装基板、印刷电路板、封装器件和电子装置
CN109600905A (zh) 印刷电路板及应用该印刷电路板的电子装置
CN106170173B (zh) 电路基板
CN109803494A (zh) 电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170315