CN105101608B - 多层印刷电路板结构、连接器模块及存储器存储装置 - Google Patents

Abstract

本发明提供一种多层印刷电路板结构、连接器模块及存储器存储装置。多层印刷电路板结构包括第一布线层与第二布线层。第一布线层包括屏蔽件与至少一接垫。屏蔽件用以提供一接地电位。第二布线层相对第一布线层设置，并且包括至少一导线，其中每一所述导线的一端电性连接至所述接垫的其中之一。其中屏蔽件投影到第二布线层的投影面至少覆盖一预设比例的所述导线。

Description

多层印刷电路板结构、连接器模块及存储器存储装置

技术领域

本发明是有关于一种印刷电路板的布局，且特别是有关于一种多层印刷电路板结构、连接器模块及存储器存储装置。

背景技术

随着印刷电路板(Printed circuit board,PCB)及电子元件制作技术的进步，印刷电路板及电子元件的设计也随之朝向小尺寸的方向设计，以符合现行电子产品微小化的需求。但是，印刷电路板尺寸的降低，导致印刷电路板上可用的布线面积减少。因此，多层印刷电路板的布局设计相应被提出，以在不增加印刷电路板尺寸的前提下，增加可布线的面积。一般来说，在多层印刷电路板的布局设计中，信号层会被设置在多层印刷电路板的外层，而电源层与接地层则会被设置在多层印刷电路板的内层。然而，在这样的布局方式中，在信号层上传递的信号可能会对附近的电子设备产生电磁干扰(ElectroMagneticInterference,EMI)。

发明内容

有鉴于此，本发明提供一种多层印刷电路板结构、连接器模块及存储器存储装置，可有效减少对于其他的电子设备造成的电磁干扰。

本发明的一范例实施例提出一种多层印刷电路板结构，其适于连接至一连接器，连接器包括至少一连接端子，多层印刷电路板结构包括第一布线层与第二布线层。第一布线层包括屏蔽件与至少一接垫。屏蔽件用以提供一接地电位。所述接垫电性连接至所述连接端子。第二布线层相对第一布线层设置，并且包括至少一导线，其中每一所述导线的一端电性连接至所述接垫的其中之一。其中屏蔽件投影到第二布线层的投影面至少覆盖一预设比例的所述导线。

在本发明的一范例实施例中，所述投影面完全覆盖所述导线。

在本发明的一范例实施例中，所述投影面的面积至少占第一布线层的面积的10％。

在本发明的一范例实施例中，所述多层印刷电路板结构具有一第一侧边与相对于第一侧边的一第二侧边，连接器靠近第一侧边，并且屏蔽件在第一布线层上的位置靠近第一侧边。

在本发明的一范例实施例中，所述导线包括一传输信号线、一接收信号线或其组合。

在本发明的一范例实施例中，所述连接器适于插入一主机系统的一插槽，以电性连接至主机系统。

本发明的一范例实施例提出一种连接器模块，其包括连接器与多层印刷电路板结构。连接器包括至少一连接端子。多层印刷电路板结构连接至连接器，并且包括第一布线层与第二布线层。第一布线层包括屏蔽件与至少一接垫。屏蔽件用以提供一接地电位。所述接垫电性连接至所述连接端子。第二布线层相对第一布线层设置，并且包括至少一导线，其中每一所述导线的一端电性连接至所述接垫的其中之一。其中屏蔽件投影到第二布线层的投影面至少覆盖一预设比例的所述导线。

本发明的一范例实施例提出一种存储器存储装置，其包括连接器、连接接口单元、可复写式非易失性存储器模块、存储器控制电路单元及多层印刷电路板结构。连接器包括至少一连接端子。可复写式非易失性存储器模块包括多个实体抹除单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块。多层印刷电路板结构连接至连接器，并且用以设置连接接口单元或存储器控制电路单元。其中多层印刷电路板结构包括第一布线层与第二布线层。第一布线层包括屏蔽件与至少一接垫。屏蔽件用以提供一接地电位。所述接垫电性连接至所述连接端子。第二布线层相对第一布线层设置，并且包括至少一导线，其中每一所述导线的一端电性连接至所述接垫的其中之一。其中屏蔽件投影到第二布线层的投影面至少覆盖一预设比例的所述导线。

基于上述，有别一般多层印刷电路板的布局方式，本发明通过将原先应该设置在第一布线层的导线改为设置在第二布线层，并且在第一布线层的对应位置上设置屏蔽件，从而有效降低在导线上传递的信号对附近的电子设备产生的电磁干扰。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本发明的一范例实施例所示出的连接器模块的示意图；

图2是根据本发明的一范例实施例所示出的多层印刷电路板结构的侧视图；

图3至图6是根据本发明的一范例实施例所示出的多层印刷电路板结构的各布线层的布线策略示意图；

图7至图10是根据本发明的另一范例实施例所示出的多层印刷电路板结构的各布线层的布线策略示意图；

图11是根据一范例实施例所示出的主机系统与存储器存储装置；

图12是根据一范例实施例所示出的存储器存储装置的概要方块图。

具体实施方式

为了使本发明的内容可以被更容易明了，以下特举范例实施例作为本发明确实能够据以实施的范例。然而，本发明不仅限于所例示的多个范例实施例，其中范例实施例之间也允许有适当的结合。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤，代表相同或类似部件。

图1是根据本发明的一范例实施例所示出的连接器模块的示意图。

请参照图1，连接器模块10包括连接器11与多层印刷电路板结构12。在本范例实施例中，连接器模块10符合通用串行总线(Universal Serial Bus,USB)标准，包括USB2.0、USB3.0等，且不限于此。连接器11包括连接端子111～119。连接端子111～119的材质可以是任意的导电材质(例如，金属或非金属)。连接端子111～119可以是部分露出于连接器11之外(如图1所示)，或者是被包覆于连接器11中而无法从外部看见。

多层印刷电路板结构12与连接器11连接。例如，多层印刷电路板结构12与连接器11可以通过焊接、黏合或卡合等方式来相互连接，且不限于此。

图2是根据本发明的一范例实施例所示出的多层印刷电路板结构的侧视图。

请参照图2，多层印刷电路板结构12包括布线层121～124。各个布线层121～124相对设置，并且各布线层121～124之间也具有一粘合层(未示出)，用以黏合各个布线层121～124。由上而下，可将布线层121视为第一布线层，将布线层122视为第二布线层，将布线层123视为第三布线层，并且将布线层124视为第四布线层。布线层121与124位于多层印刷电路板结构12的外侧，而布线层122与123则位于多层印刷电路板结构12的内侧。在本范例实施例中，布线层121与124为信号层，主要用以布设用以传递信号的导线(也称为信号线)、电子晶片或元件；布线层122为电源层(power layer)，主要用以布设电源相关线路；布线层123为接地层(grounding layer)，主要用以布设接地元件，以提供接地电位(groundingvoltage)。此外，各布线层121～124例如是通过贯孔(through hole)来相互导通。然而，在另一范例实施例中，多层印刷电路板结构12可以有更多或更少的布线层，且各个布线层的主要用途也可以调整，而非限于上述。

请再次参照图1，多层印刷电路板结构12的布线层121包括接垫101～109。接垫101～109设置在布线层121上，并且用来电性连接至连接端子111～119。接垫101～109的材质可以是任意的导电材质(例如，金属或非金属)。换言之，通过连接端子111～119与接垫101～109，信号可以在连接器11与多层印刷电路板结构12之间传递。其中，每一个接垫101～109都会连接到连接端子111～119的其中之一，并且用来传递特定类型的信号。例如，在本范例实施例中，依照USB3.0标准，接垫102与103负责传递的信号类型是来自连接器11的信号，并且接垫107与108负责传递的信号类型是来自多层印刷电路板结构12的信号。

一般来说，若布线层121与124上有足够的布线空间，所有的信号线都会被布设在上下两侧的布线层121与124。只有在极少数的情况下，例如布线层121与124都没有布线空间了，才会考虑将信号线布设在内侧的布线层122或123。然而，在通过布设在布线层121或124上的信号线来传送信号至连接器11时，这些信号线上的信号所产生的电磁辐射可能会因外侧没有屏蔽(shielding)而对附近的电子设备产生电磁干扰(ElectroMagneticInterference,EMI)。例如，当有信号在布线层121上传递时，可能干扰到附近的蓝牙耳机或蓝牙鼠标等无线电子装置所使用的通信频段。特别是，由多层印刷电路板结构12传送至连接器11的信号所造成的电磁干扰最为显著。因此，在本范例实施例中，至少部分用来传递信号至连接器11的信号线(也称为传输信号线)会被布设在布线层122，并且在布线层121上的相对应位置会被布设一或多个屏蔽件，以屏蔽位于此屏蔽件下方的传输信号线所产生的电磁辐射。

图3至图6是根据本发明的一范例实施例所示出的多层印刷电路板结构的各布线层的布线策略示意图。

请参照图3，布线层121包括屏蔽件13与接垫101～109。屏蔽件13用以提供接地电位。屏蔽件13可以是完整的(无缝隙)，或者是由多个小块的屏蔽件组合而成，使得各屏蔽件之间可能会具有或大或小的缝隙。在本范例实施例中，屏蔽件13的材料为铜箔。然而，在另一范例实施例中，屏蔽件13的材料还可以是任何可以屏蔽电磁辐射的材料，而不是会协助发散电磁波的材料(例如，铝)。

此外，如图1与图3所示，若将多层印刷电路板结构12上较为靠近连接器11的侧边定义为第一侧边，并且将相对于第一侧边而在多层印刷电路板结构12上较为远离连接器11的侧边定义为第二侧边，则屏蔽件13在布线层121上的位置会靠近第一侧边。例如，在一范例实施例中，屏蔽件13会紧靠或者贴合第一侧边。或者，在另一范例实施例中，屏蔽件13在布线层121上的位置相对于第二侧边而更靠近第一侧边。

请参照图4，布线层122包括导线41与42，并且导线41与42分别电性连接至接垫101～109的其中之一。例如，如图3与图4所示，导线41与42的一端分别电性连接至接垫107与108，并且导线41与42是用来传递需传送至连接器11的信号。屏蔽件13投影到布线层122的投影面会至少覆盖一预设比例的导线41与42。或者，也可以说，从布线层121或122的法向量(normal vector)方向(或垂直方向)观之，屏蔽件13会覆盖一预设比例的导线41与42。例如，在本范例实施例中，此预设比例是100％，因此屏蔽件13投影到布线层122的投影面会完全覆盖导线41与42。或者，在另一范例实施例中，根据不同的预设比例(例如，50％～99％)，屏蔽件13投影到布线层122的投影面会完全覆盖导线41、完全覆盖导线42、仅覆盖一部分的导线41或者仅覆盖一部分的导线42，本发明不加以限制。通过在导线41与42的至少其中之一的上方设置屏蔽件13，导线41与42因传递信号而对附近的电子设备产生的电磁干扰将可被有效降低。此外，在一范例实施例，也可仅将导线41布设在布线层122，而将导线42布设在布线层121；或者仅将导线42布设在布线层122，而将导线41布设在布线层121。或者，其余可能会因耦合(coupling)等效应而影响其他的电子设备或元件的导线或元件，也可以从外侧的布线层121改为布设至内侧的布线层122，并且可在布线层121上的相应位置设置相应的屏蔽件，以屏蔽所发出的电磁辐射。接着，如图5与图6所示，通过布线层123，包含导线41与42的导线会被电性连接至布线层124上的电子晶片及/或元件。在此需注意的是，因为制程限制，图3中尚有连接至接垫107与108的导线没有被改为布设至布线层121。然而，在制程技术容许的状况下，可将图3中连接至接垫107与108的导线完全都改为布设至布线层122，并且延伸屏蔽件13来填补空出来的区域。

在另一范例实施例中，负责传递信号至连接器11的导线与负责接收来自连接器11的信号的导线(也称为接收信号线)都会被布设在内侧的布线层122，而不是外侧的布线层121。

图7至图10是根据本发明的另一范例实施例所示出的多层印刷电路板结构的各布线层的布线策略示意图。本范例实施例与图3至图6的范例实施例的主要差异在于，在图3至图6的范例实施例中，负责传递来自连接器11的信号的导线是被布设在布线层121，而在本范例实施例中，负责传递来自连接器11的信号的导线则是会被尽量的被布设在布线层122。藉此，除了电磁干扰可有效降低外，还可例如改善因耦合而产生的部分问题。

请参照图7，布线层121包括屏蔽件14与接垫101～109。屏蔽件14的布设策略与材质相同或相似于屏蔽件13。

请参照图8，布线层122包括导线41、42、81及82，导线41与42分别电性连接至接垫107与108，并且导线81与82分别电性连接至接垫102与103。导线41与42是用来传递需传送至连接器11的信号，并且导线81与82是用来传递来自连接器11的信号。类似地，也可仅将导线81布设在布线层122，而将导线82布设在布线层121；或者仅将导线82布设在布线层122，而将导线81布设在布线层121。值得一提的是，屏蔽件14的面积略大于屏蔽件13的面积，以屏蔽被改为布设在屏蔽件14下方的导线81、82。接着，如图9与图10所示，通过布线层123，包含导线41、42、81及82的导线会被电性连接至布线层124上的电子晶片及/或元件。类似于图3，在制程技术容许的状况下，可将图7中连接至接垫102、103、107及108的导线尽可能的改为布设至布线层122，并且延伸屏蔽件14来填补空出来的区域。

从另一角度来看，在传统的布线策略中，虽然也有可能会将信号线布设在内侧的布线层(例如，电源层)，但是其原因通常是因为外侧的信号层已经没有布线空间了。此时，布设在内侧的布线层(例如，电源层)上的信号线投影在外侧的信号层上的位置(即，重叠位置)或此位置附近，应该会存在其他的导线或元件。然而，在本发明的一范例实施例中，信号线被布设在内侧的布线层122并不是因为外侧的信号层没有足够的布线空间，特别是，布设在布线层122上的信号线投影在布线层121上的位置(即，重叠位置)或此位置附近，是会被对应的屏蔽件覆盖，而不是存在其他的导线或元件。此外，在传统的布线策略中，虽然也可能会在外侧的信号层上设置接地元件，但此接地元件并非是为了屏蔽下层的信号线而设置的，因此，此接地元件的面积占外侧的信号层的面积的比例通常很少(例如，小于10％)，以提供更多的布线空间来布设信号线。然而，在本发明的一范例实施例中，设置在布线层121上的屏蔽件的面积会尽可能的大，并且超过传统单纯为了接地而设置的接地元件的面积，以有效屏蔽下方的信号线。例如，设置在布线层121上的屏蔽件或其在布线层121或122上的投影面至少占布线层121的面积的10％～20％或者更多。此外，在本发明的一范例实施例中，屏蔽件的所在位置会非常靠近连接器11，并且越靠近连接器11则屏蔽件所覆盖的区域越多(或者，被屏蔽件覆盖的区域的密度越高)，以获得对于信号线的较佳屏蔽效果。此外，屏蔽件的设置也不仅是如图3与图7所示，而还可以根据布线层122上需要被屏蔽的导线的分布及/或需要达到的电磁干扰等评核标准，来增加或减少屏蔽件在布线层121上的覆盖区域。

应注意的是，在图1至图10的范例实施例中，所示出的连接器模块10的布局结构仅为范例，实际上的连接器模块10的布局结构需视对应的外型、规格及电路设计而决定，而不限于此。在一范例实施例中，上述提出的连接器模块10可用于转接线(例如，USB转接线等)。或者，在一范例实施例中，上述提出的连接器模块10也可用于存储器存储装置中，并且此存储器存储装置可与一个主机系统搭配使用。

图11是根据一范例实施例所示出的主机系统与存储器存储装置。

请参照图11，存储器存储装置100包括上述连接器模块10，并且主机系统1100为可实质地与存储器存储装置100配合以存储或读取数据的任意系统。在本范例实施例中，主机系统1100是计算机系统，然而，在本发明另一范例实施例中，主机系统1100也可以是数码相机、摄影机、通信装置、音频播放器或视频播放器。在本范例实施例中，存储器存储装置100是U盘(如图11所示)。或者，在另一范例实施例中，存储器存储装置100也可以是移动硬盘、外置光盘驱动器、SD卡、MMC卡、存储卡(memory stick)、CF卡或嵌入式存储装置(例如，嵌入式多媒体卡(Embedded MMC,eMMC))等，且不限于此。

主机系统1100具有插槽1102，并且连接器11适于插入主机系统1100的插槽1102。在将连接器11插入插槽1102后，存储器存储装置100可以通过连接器11电性连接至主机系统1100，以传送数据至主机系统1100或者从主机系统1100接收数据。

图12是根据一范例实施例所示出的存储器存储装置的概要方块图。

请参照图12，存储器存储装置100包括连接接口单元1202、存储器控制电路单元1204与可复写式非易失性存储器模块1206。

本范例实施例中，连接接口单元1202是兼容于通用串行总线(Universal SerialBus,USB)标准。然而，必须了解的是，本发明不限于此，连接接口单元1202也可以是符合并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、安全数码(Secure Digital,SD)接口标准、存储卡(Memory Stick,MS)接口标准、多媒体存储卡(Multi Media Card,MMC)接口标准、小型快闪(Compact Flash,CF)接口标准、集成式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元1202可与存储器控制电路单元1204封装在一个晶片中，或布设于一包含存储器控制电路单元1204的晶片外。此外，连接接口单元1202及/或存储器控制电路单元1204是设置在多层印刷电路板结构12上。例如，设置在如图6与图10所示出出的部分布线层124的中央区域或者其他位置。

存储器控制电路单元1204用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机系统1100的指令在可复写式非易失性存储器模块1206中进行数据的写入、读取与抹除等操作。例如，存储器控制电路单元1204可以包括CPU或微处理器等操作所需的电子电路。

可复写式非易失性存储器模块1206是电性连接至存储器控制电路单元1204，并且用以存储主机系统1100所写入的数据。可复写式非易失性存储器模块1206具有实体抹除单元1208(0)～1208(N)。例如，实体抹除单元1208(0)～1208(N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有复数个实体程序化单元，并且属于同一个实体抹除单元的实体程序化单元可被独立地写入且被同时地抹除。例如，每一实体抹除单元是由128个实体程序化单元所组成。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。

更具体来说，每一个实体抹除单元包括多条字符线与多条比特线，每一条字符线与每一条比特线交叉处配置有一个存储单元。每一个存储单元可存储一或多个比特。在同一个实体抹除单元中，所有的存储单元会一起被抹除。在此范例实施例中，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体块。另一方面，同一个字符线上的存储单元会组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一个字符线上的实体程序化单元可被分类为下实体程序化单元与上实体程序化单元。一般来说，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度。在此范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页面或是实体扇(sector)。若实体程序化单元为实体页面，则每一个实体程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体扇，用以存储使用者的数据，而冗余比特区用以存储系统的数据(例如，错误更正码)。在本范例实施例中，每一个数据比特区包含32个实体扇，且一个实体扇的大小为512比特组(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，本发明并不限制实体扇的大小以及个数。

在本范例实施例中，可复写式非易失性存储器模块106为多阶存储单元(MultiLevel Cell,MLC)NAND型快闪存储器模块，即一个存储单元中可存储至少2个比特。然而，本发明不限于此，可复写式非易失性存储器模块1206也可是单阶存储单元(Single LevelCell,SLC)NAND型快闪存储器模块、复数阶存储单元(Trinary Level Cell,TLC)NAND型快闪存储器模块、其他快闪存储器模块或其他具有相同特性的存储器模块。可复写式非易失性存储器模块1206也可以配置在多层印刷电路板结构12上，或者电性连接至多层印刷电路板结构12。

综上所述，本发明的一范例实施例的多层印刷电路板结构、连接器模块及存储器存储装置，通过将原先应该设置在第一布线层的信号线改为设置在第二布线层，并且在第一布线层的对应位置上设置屏蔽件，从而有效降低在信号线上传递的信号对附近的电子设备产生的电磁干扰。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种多层印刷电路板结构，适于连接至一连接器，该连接器包括至少一连接端子，其特征在于，该多层印刷电路板结构设置于一存储器存储装置，且该多层印刷电路板结构包括：

一第一布线层，包括：

一屏蔽件，用以提供一接地电位；以及

至少一接垫，电性连接至该至少一连接端子；以及

一第二布线层，相对该第一布线层设置，并且包括至少一导线，其中每一该至少一导线的一端电性连接至该至少一接垫的其中之一，且该至少一导线连接至该存储器储存装置，

其中该屏蔽件投影到该第二布线层的一投影面至少覆盖一预设比例的该至少一导线。

2.根据权利要求1所述的多层印刷电路板结构，其特征在于，该投影面完全覆盖该至少一导线。

3.根据权利要求1所述的多层印刷电路板结构，其特征在于，该投影面的面积至少占该第一布线层的面积的10％。

4.根据权利要求1所述的多层印刷电路板结构，其特征在于，该多层印刷电路板结构具有一第一侧边与相对于该第一侧边的一第二侧边，该连接器靠近该第一侧边，并且该屏蔽件在该第一布线层上的位置靠近该第一侧边。

5.根据权利要求1所述的多层印刷电路板结构，其特征在于，该至少一导线包括一传输信号线、一接收信号线或其组合。

6.根据权利要求1所述的多层印刷电路板结构，其特征在于，该连接器适于插入一主机系统的一插槽，以电性连接至该主机系统。

7.一种连接器模块，其特征在于，该连接器模块设置于一存储器存储装置，且该连接器模块包括：

一连接器，包括至少一连接端子；以及

一多层印刷电路板结构，连接至该连接器，并且包括：

一第一布线层，包括：

一屏蔽件，用以提供一接地电位；以及

至少一接垫，电性连接至该至少一连接端子；以及

一第二布线层，相对该第一布线层设置，并且包括至少一导线，其中每一该至少一导线的一端电性连接至该至少一接垫的其中之一，且该至少一导线连接至该存储器储存装置，

其中该屏蔽件投影到该第二布线层的一投影面至少覆盖一预设比例的该至少一导线。

8.根据权利要求7所述的连接器模块，其特征在于，该屏蔽件完全覆盖该至少一导线。

9.根据权利要求7所述的连接器模块，其特征在于，该屏蔽件的面积至少占该第一布线层的面积的10％。

10.根据权利要求7所述的连接器模块，其特征在于，该多层印刷电路板结构具有一第一侧边与相对于该第一侧边的一第二侧边，该连接器靠近该第一侧边，并且该屏蔽件在该第一布线层上的位置靠近该第一侧边。

11.根据权利要求7所述的连接器模块，其特征在于，该至少一导线包括一传输信号线、一接收信号线或其组合。

12.根据权利要求7所述的连接器模块，其特征在于，该连接器适于插入一主机系统的一插槽，以电性连接至该主机系统。

13.一种存储器存储装置，其特征在于，包括：

一连接器，包括至少一连接端子；

一连接接口单元；

一可复写式非易失性存储器模块，包括多个实体抹除单元；

一存储器控制电路单元，电性连接至该连接接口单元与该可复写式非易失性存储器模块；以及

一多层印刷电路板结构，连接至该连接器，并且用以设置该连接接口单元或该存储器控制电路单元，

其中该多层印刷电路板结构包括：

一第一布线层，包括：

一屏蔽件，用以提供一接地电位；以及

至少一接垫，电性连接至该至少一连接端子；以及

一第二布线层，相对该第一布线层设置，并且包括至少一导线，其中每一该至少一导线的一端电性连接至该至少一接垫的其中之一，

其中该屏蔽件投影到该第二布线层的一投影面至少覆盖一预设比例的该至少一导线。

14.根据权利要求13所述的存储器存储装置，其特征在于，该屏蔽件完全覆盖该至少一导线。

15.根据权利要求13所述的存储器存储装置，其特征在于，该屏蔽件的面积至少占该第一布线层的面积的10％。

16.根据权利要求13所述的存储器存储装置，其特征在于，该多层印刷电路板结构具有一第一侧边与相对于该第一侧边的一第二侧边，该连接器靠近该第一侧边，并且该屏蔽件在该第一布线层上的位置靠近该第一侧边。

17.根据权利要求13所述的存储器存储装置，其特征在于，该至少一导线包括一传输信号线、一接收信号线或其组合。

18.根据权利要求13所述的存储器存储装置，其特征在于，该连接器适于插入一主机系统的一插槽，以电性连接至该主机系统。