具体实施方式
本实施例总的提供了一种用于标准化硬驱动器外形因素、PCI类存储卡和通用母板存储器的固态驱动器架构与布置。由于存储系统的主印刷电路板(PCB)包括主机接口连接器、存储控制器和连接器,因此本实施例的固态驱动器架构是模块化的。每个连接器能够可移除地接收存储刀片,其中每个存储刀片包括经由串行接口彼此串行连接的多个存储装置。每个存储刀片包括用于向串行链中的第一存储装置提供数据和控制信号以及用于从串行链中的最后存储装置接收数据和控制信号的物理串行接口。每个连接器连接到存储控制器的一个串行通道,其中该串行通道不限制可以串行连接到该串行通道的存储装置的数量。可将连接器放置在接近存储控制器的位置,以最小化信号线的长度。相应地,可在长度和宽度上调整每个存储刀片的大小,以便在该存储刀片的任何一侧上容纳最大数量的存储装置。
下文讨论当前的SSD架构以帮助理解其局限性。图1是与主机系统12集成的现有闪存系统10的框图。闪存系统10包括与主机系统12通信的存储控制器14,以及多个非易失性存储装置16。主机系统将包括处理装置,例如微控制器、微处理器或者计算机系统。图1的闪存系统10被配置为包括一个通道18,其中存储装置16并行连接到通道18。本领域技术人员应理解,存储系统10可具有连接到通道18的多于或少于四个的存储装置。
通道18包括一组公共总线,该公共总线包括数据和控制线,该数据和控制线连接到所有其对应的存储装置。使用由存储控制器14提供的相应的芯片选择信号CE#1、CE#2、CE#3和CE#4来使能/禁用每个存储装置。“#”指示信号是有效低逻辑电平信号。存储控制器14负责基于主机系统12的操作经由通道18向所选择的存储装置发出命令和数据。从存储装置读取的数据经由通道18被传送回存储控制器14和主机系统12。闪存系统10的操作与时钟CLK同步,其中以并行的方式将该时钟CLK提供给每个存储装置16。闪存系统10通常被称作多分支配置,其中相对于通道18并行地连接存储装置16。
在闪存系统10中,非易失性存储装置16可以是彼此相同的,并且通常被实现为NAND闪存装置。本领域的技术人员应理解,闪存被组织成体(bank),并且每个体被组织成平面,并且每个平面包括块以实现块擦除。大部分商业上可获得的NAND闪存装置被配置为具有两个平面的存储器。
存在会不利地影响系统10的性能的特定问题。闪存系统10的配置限制了物理性能。随着大量的并行信号在系统上传播,由于串扰、信号偏移以及同步开关噪声(SSN)的影响,它们传输的信号的信号完整性会退化。由于对在闪存控制器和闪存装置之间的每个信号轨道频繁地进行充电和放电以传输信号,在该配置下的功耗成为一个问题。随着系统时钟频率的增加,功耗也会增加。
由于单个存储装置的驱动能力相对于长信号轨道的加载比较小,因此可并行连接到通道的存储装置的数量还存在实际限制。此外,随着存储装置的数量增加,需要更多的芯片使能信号(CE#),并且需要将时钟信号CLK路由到附加的存储装置。由于广泛的时钟分布导致的时钟性能问题是本领域公知的,并且可能需要处理该问题。因此,为了适应具有大量存储装置的存储系统,应使用具有更多通道的控制器,或者以较低的频率为该系统提供时钟。被配置为具有多个通道和附加芯片使能信号的控制器增加了存储系统的成本。否则,存储系统会被限制为具有较少数量的存储装置。
作为用于非易失性数据存储应用的最常使用的装置类型的NAND闪存装置可能最终达到最大的每芯片密度。因此,由于通道18仅能适应有限数量的存储装置,图1的多分支配置的闪存系统可被限制在其最大存储装置密度内。
例如,通道18可被限制为接收最多8个存储装置,否则,通过增加更多存储装置的荷载效应可对存储系统10的整体性能造成负面影响。因此,增加存储系统10的总体存储容量的唯一方式是向存储控制器14添加更多的通道。目前,具有多达8个通道的存储控制器可用于SSD应用。因此,如果每个存储装置可存储64Gb的数据,则具有8个通道的存储系统10的总体存储容量将是512GB。应注意的是,每个存储装置封装可包括多个存储装置管芯,其中管芯的数据信号线彼此并行地连接到该封装的引脚。
图2示出了市场上当前可用的2.5英寸固态驱动器母板的平面布置。本领域技术人员应理解,2.5英寸固态驱动器具有标准化外形因素,该标准化外形因素具有给定的长度、宽度和高度。母板20的主要组件包括存储装置22和存储控制器24,该存储控制器24用于将存储装置连接到物理和逻辑SATA接口连接器26。可将其他无源组件和缓冲存储器安装到母板20,但这些没有在图2中示出。如从图2的图片中可以很明显地看出,母板区域有限,这对2.5英寸固态驱动器设计者提出了以下问题。由于存储控制器的每个通道被限制为接收有限数量的存储装置,因此可能需要用存储装置来构成更多的通道,以便增加驱动器的总体存储容量。然而,由于母板上的空间有限,不太可能添加更多的存储装置。对于固态驱动器设计者的另一个问题是:用于将关于每个存储装置的数据和控制信号的集合路由到相应的通道的布局复杂性,其中该通道连接到存储控制器。如前面提到的,由于相邻的信号线可能彼此电干扰,因此所需的信号线的绝对数量会在本质上限制整体性能。
然而,消费者对于通常用于膝上型计算机的固态驱动器要求更大的存储容量。因此,图2中所示的示例2.5英寸固态驱动器可能不满足对于更大存储容量的固态驱动器的不断增长的需求。尽管3.5英寸固态驱动器具有比2.5英寸固态驱动器更大的外形因素,但由于上文描述的相同的问题,最终会达到对于总体存储容量的类似限制。用于计算机应用的另一种固态存储器解决方案是PCI类卡,可将该PCI类卡插入计算机母板的相应槽。该PCI类卡通常包括安装在该卡上的大量存储装置,其中存储装置的有限集合并行地连接到专用的存储控制器。每个PCI类卡被看作存储子系统,并且需要使用高成本定制ASIC或FPGA存储控制器来将多个子系统RAID到一起。
该PCI类存储卡和图2中所示的固态盘驱动器之间的主要区别在于:PCI类存储卡简单地按比例增加安装到主母板的存储控制器的数量。由于为每个子板使用附加的存储控制器,因此还需要另外附加的存储控制器来将它们RAID到PCI接口。最终,该PCI存储卡的区域仍然是有限的,并且可并行连接到存储控制器的单个通道的存储装置的数量也是有限的。因此,PCI类卡的最大存储容量仍然是有限的,并且用于将信号集合路由到每个存储装置的相应通道的设计复杂性很高。
为解决现有SSD的问题,使用不同的存储系统架构。由于通道的存储装置相对于通道的数据总线彼此并行地连接,所以可将先前描述的SSD存储系统称作多分支或并行存储系统。用于本SSD实施例的存储系统是基于串行存储系统架构的。
图3是根据一个实施例的、描述串行存储系统架构的概念本质的框图。在图3中,串行存储系统100包括存储控制器102以及串行连接的存储装置104、106、108、110、112、114和116,该存储控制器102具有至少一个串行通道输出端口Sout和串行通道输入端口Sin。在一个实施例中,存储装置可以是闪存装置。可选地,存储装置可以是DRAM、SRAM或者具有与特定命令结构兼容的串行输入/输出接口的任何其他类型的存储装置,用于执行命令或者将命令和数据传递到下一个存储装置。稍后将描述该存储装置配置和特定命令结构的更多细节。
当前实施例包括七个存储装置,但是可选实施例可包括少至一个存储装置,以及多达任何数量的存储装置。相应地,如果存储装置104是串行存储系统100的第一装置(因为其连接到Sout),则存储装置116是第N个或者最后装置(因为其连接到Sin),其中N是大于零的整数。那么,存储装置106到114是在第一和最后存储装置之间的介于中间的串行连接的存储装置。在系统加电初始化时,每个存储装置可采用不同的标识号或者装置地址(DA),使得它们是可以单独寻址的。公开号为2011/0087823、2007/0233917、2011/0032932、2008/0192649、2008/0215778和2008/0140899的共同拥有的美国专利公开描述了用于为存储系统的串行连接的存储装置生成装置地址的方法。
存储装置104到116被认为是串行连接的,这是因为除了链中的第一和最后存储装置,一个存储装置的数据输入被连接到前一个存储装置的数据输出,从而形成串行连接配置。
图3中所示的串行存储系统采用具有兼容的串行输入/输出接口的存储装置,例如闪存装置。在2005年12月30日提交的、共同所有的美国专利No.7652922中描述了具有串行输入/输出接口的闪存装置的例子,其中通过引用包含该美国专利的内容。在另一个示例中,如在共同所有的美国专利No.7957173中描述的具有串行输入/输出接口的SIP(系统级封装)闪存装置可用于图3所示的串行存储系统,其中通过引用包含该美国专利的内容。图4中示出了具有串行输入/输出接口的示例存储装置的框图。
图4是描述适合用于本实施例的串行存储系统中的、具有串行输入/输出接口的通用存储装置的构成的框图。存储装置200包括本地存储核,其包括存储阵列体202和204,以及用于访问存储阵列体202和204的控制和I/O电路206。本领域技术人员应理解,该存储阵列可被组织为单个存储体或者多于两个的存储体。本地存储核可以是例如基于DRAM、SRAM、NAND闪存或者NOR闪存的存储核。当然,可使用任何适当的新兴存储器及其对应的控制电路。因此,取决于本地存储核的类型,电路块206可包括纠错逻辑、高压发生器、刷新逻辑和执行源于存储器类型的操作所需的任何其他电路块。
通常,存储装置使用命令解码器,以响应于所接收的命令通过断言(assert)内部控制信号来初始化相关电路。它们还可包括公知的I/O电路,用于接收和锁存数据、命令以及地址。根据本实施例,串行接口和控制逻辑块208负责接收数据和控制信号,并且用于输出或提供数据和控制信号。在本示例中,串行接口和控制逻辑块208接收RST#、CE#、CK#、CK、CSI、DSI和Dn输入,并且提供Qn、CSO、DSO、CKO和CKO#输出。下方的表1概括描述了这些信号的功能。
表1
串行接口和控制逻辑块208负责各种功能,其中在美国专利No.7652922中讨论了一些功能。串行接口和控制逻辑块208的示例功能包括设置装置标识符号,将数据传送到下一个串行连接的存储装置,以及解码所接收的命令用于执行本地操作。该电路将被配置为串行地接收命令,并且将被配置为除了包括特定用于控制核心电路的现有本地命令,还包括特定于存储装置的串行操作的附加命令。该命令集合可被扩展以当串行连接存储装置时,执行可由存储控制器使用的特征。例如,可以请求状态寄存器信息以访问存储装置的状态。
因此,图3的实施例中所示的存储装置可采用在这些先前提到的专利和专利申请中公开的闪存装置。在这些专利申请中描述的串行输入/输出接口是可使用的串行接口格式的示例。可使用促成存储装置之间的串行操作的任何串行输入/输出接口(假如其被配置为接受预定的命令结构)。
存储控制器102的通道包括用于传输命令、数据和地址信息的任何数据宽度的数据通道,以及用于传输控制信号数据的控制通道。图3的实施例包括一个通道,其中一个通道包括Sout和对应的Sin端口。然而,存储控制器102可包括任何数量的通道,用于接纳不同的存储装置链。
在一般的操作中,存储控制器102通过其Sout端口发出命令,该命令包括操作码(op码)、装置地址、用于读取或编程的地址信息,以及用于编程的数据。将命令作为串行比特流分组发出,其中该分组可被逻辑地细分为预定大小的分段,例如字节。比特流是随时间提供的位的序列或串。由第一存储装置104接收命令,该第一存储装置比较所述装置地址与其分配的地址。如果地址相匹配,则存储装置104执行该命令。否则,通过存储装置104的输出端口将该命令传送到下一个存储装置106,其中重复同样的过程。最终,具有匹配的装置地址的存储装置(称作所选择的存储装置)将接收和执行由该命令指示的操作。如果该命令要读取数据,则所选择的存储装置将通过其输出端口输出读取的数据,该读取的数据通过介于中间的存储装置被串行传送,直到到达存储控制器102的Sin端口。存储控制器102具有与存储装置104到116的串行接口兼容的串行接口。
图5是连接到可在图3的存储系统100中使用的闪存装置的固态驱动器(SSD)存储控制器102的框图。晶体(Xtal)150提供基本时钟信号,该基本时钟信号连接到时钟发生器&控制块152。该时钟发生器&控制块152向中央处理单元(CPU)154、闪存控制器和用于主机接口的物理层收发器(本示例中为串行ATA PHY)156提供各种时钟信号。主机接口适用于与外部主机系统通信,并且可被配制成诸如串行ATA(SATA)、eSTAT、ATA、CE-ATA、PCIe或者通用串行总线(USB)接口。也可以使用定制接口或者新标准化的接口。CPU 154通过公共总线158与其他子系统通信。片上随机访问存储器(RAM)被用作缓冲存储器,并且只读存储器(ROM)存储可执行代码。块160中示出了RAM和ROM两者。闪存控制块162包括用于使能与存储装置的通信的物理闪存串行接口164、纠错(ECC)块166和文件&存储器管理块168。在运行时,通过物理闪存串行接口164访问闪存装置,并且由ECC块166检查和纠正从该闪存装置访问的数据。文件&存储器管理块168提供逻辑到物理地址转换,以及损耗均衡算法。除了闪存串行接口164以外,在当前可用的用于并行存储系统的存储控制器中可找到存储控制器102的所有其他组件。因此,可以简单地通过将并行接口替换为适用于与图3的存储装置通信的闪存串行接口164,来将并行存储系统存储控制器设计轻松地修改为用于串行存储系统架构实施例中。
可将SSD控制器形成为专用集成电路(ASIC)或者现场可编程门阵列(FPGA)芯片。根据本实施例,SSD控制器可被配置为具有任何数量的通道,其中每个通道形成从通道的Sout端口到通道的Sin端口的闭环信号路径。每个Sout端口提供一组信号,包括但不限于:数据信号、时钟信号和其他控制信号。每个Sin端口接收这组信号。如稍后将讨论的,连接到至少一个存储模块的存储装置根据该信号路径被布置,并且更具体地说,彼此串行连接。
先前所示的图4的串行存储装置的框图被形成为半导体芯片,并且将其封在封装中,该封装具有用于连接到印刷电路板的封装引线。为了最大化存储装置封装的总体存储容量,可将多个半导体存储装置芯片封装到一起。在封装内,该多个存储装置芯片彼此串行连接,使得第一装置具有连接到Sin端口封装引线的Sin端口端子,最后装置具有连接到Sout封装引线的Sout端口端子,并且介于中间的存储装置芯片的每一个具有连接到另一个存储装置芯片的Sout端口端子的Sin端口端子,以及连接到另一个存储装置芯片的Sin端口端子的Sout端口端子。这称作多芯片封装(MCP)。
图6是包含至少一个半导体串行存储装置芯片的串行存储装置封装的示意图。更具体地说,图6是封装的自顶向下的视图,在该封装中封装有具有串行输入/输出接口的至少一个串行存储装置。虚线圈表示在封装底部一侧的球式连接器的位置,在封装内该球式连接器连接到闪存芯片的焊接点。图6是球栅阵列布局的一个例子,并且可以使用任何可替换的布局。在本示例中,应注意的是封装的形状是长方形的,具有长边和短边,在当前所示的图6的示例实施例中,使用与表1中所示的信号名称对应的信号名称来标记每个球式连接器。在本实施例中,图6的封装引线电连接到PCB上的互补连接。
根据本实施例,多个封装连接到存储刀片(blade),并且采用串行配置进行互连。在本实施例中,存储刀片是安装了存储装置但没有存储控制器的PCB。
图7和图8是根据本实施例的、示出没有安装的存储装置的不同形状的存储刀片的示意图。图7示出了胖型存储刀片300,其被成形为在其一侧上接收图6所示的类型的八个闪存装置封装。另外八个闪存装置封装可附接到胖型存储刀片的另一侧。轮廓框302指示一个存储装置封装将被安装到PCB的位置,该PCB具有到该存储装置封装的下侧的球式连接器的互补连接。图7的示意图示出了封装球信号示意图,其中在存储装置的球式连接器之间的连接被电连接到PCB的迹线。胖型存储刀片的基板是具有金属迹线的PCB,用于将闪存装置封装彼此串行连接。根据本实施例,信号迹线被配置为将每个闪存装置与其他闪存装置串行连接。线304是示例的迹线。应注意的是PCB可包括数层迹线,因此图7的顶层没有示出所有的信号连接。公型连接端306从胖型存储刀片的左侧伸出,且包括用于接收连接到该连接接口的通道的输入(Sin)以及用于提供连接到该连接接口的通道的输出(Sout)的一组导体引线。连接端的两侧都可以包括一组导体引线,其中一组可以是导体引线的输入集合,另一组可以是导体引线的输出集合。连接端306可以可移除地插入存储刀片连接器的互补插槽(未示出)中。在图7中可以看到,由闪存装置封装的方向确定存储刀片的尺寸,其中长边平行于存储刀片的垂直边。
称作瘦型存储刀片310的图8的存储刀片实施例也被成形为在其一侧上接收八个闪存装置封装,并且在其相对侧上接收另外八个闪存装置封装。轮廓框312示出一个存储装置封装将被安装到PCB的位置,但是未示出导电迹线。诸如连接端314的连接接口从瘦型存储刀片的左侧伸出,并且包括一组导体引线,用于继续连接到该连接接口的通道的输入或者输出。连接端的两侧都可以包括一组导体引线,其中一组可以是导体引线的输入集合且另一组可以是导体引线的输出集合。可替换的导体引线信号分配也是可能的。除了外形因素不同,瘦型存储刀片与图7的胖型存储刀片功能相同。更具体地说,该闪存装置封装的短边被定向为平行于存储刀片的垂直边。
连接端306和314可以形状相同,并且具有相同的引脚或引线配置,以传输向安装的存储装置封装提供的信号以及从该安装的存储装置封装接收的信号。图9是列举了用于图7和8中所示的胖型存储刀片或者瘦型存储刀片的连接端的引脚分配的表。在本示例中,在表的左侧出现的引脚是用于接收信号的通道输入的部分,而在该表的右侧出现的引脚是用于提供或输出信号的通道输出的部分。在该特定示例中,所有通道输入引脚在连接端的一侧形成,而所有通道输出引脚在连接端的另一侧形成。可选地,通道输入和输出引脚可在连接端的任一侧混合,或者仅在连接端的一侧形成。
可见,一旦将存储器封装安装到图7或图8中任何一个的存储刀片,则存储器封装彼此间紧密间隔或者与连接端紧密间隔。这种配置的好处是可以最小化相邻存储器封装之间或者在连接端和存储器封装之间的导电迹线,以便最小化封装之间的信号线电容。例如,第一存储器封装具有连接到存储刀片的Sin引脚的Sin端口输入端子,最后存储器封装具有连接到存储刀片的Sout引脚的Sout端口输出端子,并且介于中间的存储器封装在第一和最后存储器封装之间串行布置。图10示出了通过使用该配置的存储器封装的信息的定向流动。
应注意的是,之前所示的存储刀片的实施例不包括安装到该存储刀片的存储控制器。因此,存储刀片的实施例不需要存储控制器。
图7和8的存储刀片可以是单通道或者多通道的存储刀片。图10是单通道存储刀片的功能框图,其具有安装到PCB的并且在存储刀片的Sin端口端子和Sout端口端子之间彼此串行连接的多个存储器封装。
在图10中,存储刀片PCB 320包括第一存储器封装322、最后存储器封装324以及中间存储器封装326。第一存储器封装322具有连接到存储刀片的Sin输入端子(在图10中标记为“Sin”)的Sin端口输入端子。最后存储器封装324具有连接到存储刀片的Sout输出端子(在图10中标记为“Sout”)的Sout端口输出端子。介于中间的存储器封装326中的每一个连接到两个相邻的存储器封装。每个存储器封装之间的箭头描述从PCB320的Sin端口输入端子到Sout输出端子的命令和数据流的方向。PCB 320上的所有存储器封装是单个通道的部分。
图11是根据本实施例的多通道存储刀片的框图。更具体地说,图11的实施例是两个通道的存储刀片。如图11所示,具有被分到两个不同的存储装置组的总共16个存储器封装装置,存储装置组中的存储装置彼此串行连接。在本示例中,第一组包括八个串行连接的存储器封装330,且第二组包括另外八个串行连接的存储器封装332。第一组串行连接的存储器封装330是一个通道的部分,并且在输入端子Sin1和输出端子Sout1之间串行连接。第二组串行连接的存储器封装332是一个通道的部分,并且在输入端子Sin2和输出端子Sout2之间串行连接。尽管本示例示出了被分组为形成两个不同通道的存储器封装,但不同的配置可具有多于两组的存储器封装,其中每一组与相应的通道对应。对于这样的实施例,存储刀片的物理连接器可具有所需数量的引脚,以适用于多个通道的数据和控制信号。
图10和图11中所示的存储刀片实施例是PCB上的存储器封装的可能布置的示例,其在通道的输入端子和输出端子之间形成特定的信号路径路线。PCB上的存储器封装的任何布置也是可能的。如前文所述,PCB的两侧都可以具有在上面安装的存储器封装,因此信号路径路线可从PCB的一侧的存储器封装传递到该PCB的相对侧的存储器封装。可将在之前的实施例中所示的所有存储刀片经由它们的连接端插入对应的一个或多个通道的互补形状的插槽中。稍后将描述该插槽的更多细节。
下文是根据本实施例示出不同的SSD存储系统配置的框图。
图12是根据本实施例的、每个通道具有单个瘦型存储刀片的SSD存储系统的框图。特别地,图12的SSD存储系统400具有被配置为拥有多达n个通道的存储控制器402,并且每个通道连接到单通道存储刀片404,该单通道存储刀片404类似于图8所示的存储刀片310。在当前所示的实施例中,用双向线描述每个通道,其表示对于该通道来说存在Sout和Sin线。可选地,如稍后将描述的,可使用具有任何形状的存储刀片以适用于特定的区域或者外形因素限制。将缓冲存储器406(如SDRAM存储器)连接到存储控制器402,用于暂时存储从任何通道的存储刀片404读取的数据,或者用于暂时存储将提供给任何通道的存储刀片404的写数据。存储控制器402可包括任何类型的主机接口,例如PCIe、SATA、USB或Thunderbolt接口,用于向主机装置或者从主机装置传送数据。
图13是根据本实施例的、每个通道具有多个瘦型存储刀片的SSD存储系统的框图。特别地,图13的SSD存储系统410具有被配置为拥有多个通道(本示例中示出两个)的存储控制器412,其中存储控制器412可与图12的实施例中使用的存储控制器402相同。在该可选实施例中,每个通道连接到一对单通道存储刀片414和416,其中每个存储刀片类似于例如图8所示的存储刀片310。诸如SDRAM存储器的缓冲存储器418连接到存储控制器412,用于暂时存储去往或者来自任何通道的存储刀片414和416的数据。存储控制412可包括任何类型的主机接口,例如但不限于PCIe、SATA、USB或Thunderbolt接口,用于向主机装置或者从主机装置传送数据
在当前所示的实施例中,用三条线描述每个通道。第一条是Sin线、第二条是Sout线,且第三条是Sbridge线。更具体地说,Sin线连接到存储刀片414的Sin输入端子,而Sout线连接到存储刀片416的Sout输出端子。因此,Sin线传输Sin输入端子的所有信号,而Sout线传输Sout输出端子的所有信号。Sbridge线将存储刀片414的Sout输出端子连接到存储刀片416的Sin输入端子,从而从存储刀片414到416继续通道和数据路径路线。因此,该对存储刀片414和416彼此串行连接。在功能上,两个串行连接的单通道存储刀片414和416形成了具有串行连接到一起的两个存储刀片的总数个存储装置的单个存储刀片的等价物。然而应注意的是,对于每个通道,可以简单地通过将一个存储刀片的Sout输出端子桥接到另一个存储刀片的Sin输入端子来彼此串行地连接任何数量的存储器刀片。
图14是根据本实施例的、具有使用多个通道的瘦型存储刀片的SSD存储系统的框图。特别地,图14的SSD存储系统420具有被配置为拥有多达n个通道的存储控制器422,并且可以与图12和图13的实施例中使用的存储控制器相同。在该可选实施例中,2个通道被连接到每个双通道存储刀片424。每个双通道存储刀片可具有图11中所示的配置。诸如SDRAM存储器的缓冲存储器426连接到存储控制器422,用于暂时存储从任何通道的存储刀片424读取的数据,或者暂时存储将提供给任何通道的存储刀片424的写数据。存储控制器422可包括任何类型的主机接口,例如但不限于PCIe、SATA、USB或Thunderbolt接口,用于向主机装置或者从主机装置传送数据。在当前所示的实施例中,将第一到第四通道注释为“Ch_1”、“Ch_2”、“Ch_3”和“Ch_4”。将最后通道注释为“Ch_n”,并且将倒数第二个通道注释为“Ch_n-1”。用双向线描述这些通道中的每一个,该双向线表示对于通道存在Sout和Sin线。
应注意的是,每个存储刀片可具有被布置为形成多于2个通道的存储装置,每个存储装置被连接到存储控制器422的一个通道。
图12、13和14的SSD存储系统实施例描述了SSD存储系统的不同的可能的示例配置。在这些实施例的每一个中,SSD控制器被配置为包括至少一个数据通道,其中每个数据通道具有用于将输入信号传输到相应通道的串行连接的存储装置的Sin线,以及用于从相同的相应通道的串行连接的存储装置传输输出信号的Sout线。尽管为SSD控制器配置的通道数量可以是固定的,但存储刀片的不同物理配置是可能的。这允许了灵活的SSD存储系统设计,以满足技术/性能需求。例如,可向每个通道连接一个存储刀片以通过跨所有存储刀片分布数据位来最大化性能,使得可在单个存储器写或读周期内同时写或者读大量数据。可选地,物理外形因素要求可以限制可被连接的存储刀片的数量。另一方面,缺少这种物理要求可允许将任何数量的存储刀片串行连接到每个通道,以用于大容量存储应用。本实施例的SSD存储系统可以轻松配置为适应性能和/或物理要求,而不存在任何巨大的系统设计开销。下文是之前描述的SSD存储系统实施例的可能的物理配置实施例的描述。
图15是根据本实施例的具有两个存储模块、两个通道的SSD的平面布局图。更具体地说,图15示出了标准化外形因素硬盘驱动器的内容,该驱动器例如是通常用于膝上型计算机、计算机工作站和服务器的2.5英寸硬盘驱动器。图15示出了由安装到该主PCB 500的主机接口502以及一对单槽存储刀片连接器504和506形成的主PCB 500。在本实施例中,在主PCB 500的一侧且靠近主PCB 500的边的位置连接存储刀片连接器504和506,并且每个存储刀片连接器的物理接口或连接器被配置为可释放地插入具有互补物理接口的存储刀片。每个存储刀片连接器504和506具有用于电连接到存储刀片的物理刀片接口、用于电连接到主PCB 500的物理PCB接口,以及用于将物理刀片接口的信号线连接到物理PCB接口的内部布线。图20中示出了示例存储刀片连接器的电路原理图,并且将在下文中对该电路原理图进行描述。在图15的本示例中,物理刀片接口是被配置为用于接收存储刀片的互补公型连接器的母型连接器。可将存储刀片连接器504和506的这种物理刀片接口的形状和尺寸设置为接收存储刀片504或506的公型连接器,并且该物理刀片接口可具有在该接口中形成的电导体引线,其中当将存储刀片插入互补母插槽时该电导体引线与母型连接器的电导体引线对准。
在图15中,所示的存储刀片508和510插入了相应的连接器504和506并且向PCB外延伸,使其并不覆盖PCB的任何重要部分。此外,存储刀片位于与主PCB 500平行的平面上。SSD控制器512和缓冲器512也安装到主PCB 500,该SSD控制器和缓冲器具有如关于图12、13和14的前面的实施例所描述的相同功能。在当前所示的示例中,存储刀片连接器504经由其物理PCB接口电连接到用于第一通道的、在主PCB 500上形成的Sin和Sout信号线,而存储刀片连接器506经由其物理PCB接口电连接到用于第二通道的、在主PCB 500上形成的Sin和Sout信号线。通过存储刀片连接器504(或506)的内部布线,主PCB 500的Sin信号线电耦合到存储刀片的第一存储装置,并且主PCB 500的Sout信号线电耦合到存储刀片的最后存储装置。
例如,主机接口可以是诸如SATA2或SATA3的SATA接口,但是,只要还使用相匹配的存储控制器,则可以使用任何类型的主机接口。应注意的是SSD控制器512位于主机接口502与存储刀片连接器504和506之间。这是为了最小化SSD控制器512与存储刀片连接器504和506之间,以及SSD控制器512与主机接口502之间的PCB布线长度。例如,可使用SDRAM存储器或SRAM存储器来形成动态存储缓冲器。根据本实施例,可将SSD控制器512配置为具有任何数量的串行接口通道,每个串行接口通道采用与每个存储装置的串行输入/输出接口(例如在美国专利No.7652922中所示的输入/输出接口)兼容的格式进行操作。因此,如图13和14的配置所示,可将图15的固态硬驱动器配置为包括任何数量和类型的存储刀片。
图16是根据本实施例的图15的SSD的简化侧视图。称作部分尺寸(partial sized)主PCB的主PCB 500,具有安装到该主PCB 500的右侧底部的主机接口连机器502(即SATA连接器),以及安装到该主PCB 500的左侧顶部的存储刀片连接器506。所示的存储刀片510插入到存储刀片连接器506内。尽管没在图16中示出,存储控制器安装在存储刀片连接器506和主机接口连接器502之间的主PCB 500的顶部一侧或底部一侧。尽管没在图16中示出,插入了存储刀片508的另一个存储刀片连接器504安装到主PCB 500。由于存储刀片连接器安装在主PCB 500的一侧上,因此将这种特定的配置称作单侧存储刀片配置。
图17是根据一个可选实施例的图15的SSD的双侧配置的侧视图。该实施例与图16的实施例类似,除了将连接了另一个存储刀片522的至少一个其他存储刀片连接器520安装到主PCB 500的底部一侧。这假定了SSD控制器具有足够的通道来服务附加的存储刀片连接器520和存储刀片522。根据图15中所示的主PCB 500的外形(其被配置为具有足够在主PCB500的一侧容纳两个并排的存储刀片连接器504和506的宽度),可将按相同的并排配置排列的两个附加的存储刀片连接器安装到主PCB 500的相对侧。因此,该SSD硬驱动器的总体存储密度至少增加一倍。可选地,如果物理外形因素限制导致了较窄的主PCB 500(其中该主PCB 500具有仅容纳单个存储刀片连接器的宽度),则可在该主PCB 500的相对侧安装第二存储刀片连接器。因此,主PCB 500的窄版本仍然能够提供与图15中所示的较宽版本(其中仅具有安装到主PCB 500的一侧的两个存储刀片连接器)相同的总体存储密度。
根据可选的实施例,可在主PCB的一侧或两侧,将多个存储刀片堆叠到一起并且彼此串行互连。
图18是根据本实施例的具有单侧存储刀片配置的可选SSD的简化侧视图。该SSD的主要组件包括主PCB 600、主机接口602、双堆叠存储刀片连接器606,以及存储刀片608和610。该实施例与图16的实施例类似,除了使用双堆叠存储刀片连接器606来代替单存储刀片连接器506。该双堆叠存储刀片连接器606被成形和配置为接收两个存储刀片608和610,从而避免了对两个独立的单存储刀片连接器的需求。在一个可能的配置中,将双堆叠存储刀片连接器606的内部布线配置为将存储刀片608和610在一个通道上彼此串行连接,如图13的实施例所示。在另一个可能的配置中,可将双堆叠存储刀片连接器606的内部布线配置为接收两个通道,使得将两个存储刀片中的每个存储刀片连接到两个通道中的一个通道。在另一个可能的配置中,将双堆叠存储刀片连接器606的内部布线配置为接收四个通道,其中将每个存储刀片配置为接收两个通道,如图14所示的实施例。如果将主PCB 600的尺寸设置为具有足以容纳两个并排的双堆叠存储刀片连接器的宽度,则可以使用多达四个存储刀片。也可以在双侧配置中使用双堆叠存储刀片连接器。
图19是根据本实施例的具有双侧存储刀片配置的可选SSD的简化的侧视图。除了在主PCB 600的相对侧安装插入了附加的存储刀片614和616的附加的双堆叠存储刀片连接器612,在图19的实施例中呈现了与图18中所示的那些组件相同的组件。关于先前的实施例所描述的相同的变体和可选配置适用于图19的SSD。
如前面提到的,取决于如何将存储刀片连接到SSD控制器的一个或多个通道和/或所配置的每个存储刀片所具有的通道数量,图18和19中所示的双堆叠存储刀片连接器可具有不同的内部布线配置。图20是双堆叠存储刀片连接器的内部布线的示例性说明,其中该内部布线被配置为将两个存储刀片在单个通道内串行互连。
双堆叠存储刀片连接器700包括PCB接口702、第一存储刀片接口704和第二存储刀片接口706。PCB接口702包括连接到PCB的布线的引脚,而存储刀片接口704和706中的每一个包括可连接到存储刀片的对应信号线引脚的引脚,其中该引脚还经由内部布线707连接到PCB接口702的引脚。通过Sin输入端口向PCB接口702提供通道的输入信号,该Sin输入端口共同包括了该通道的所有输入信号。这些信号被路由到第一存储刀片接口704并且作为Sin_a提供给第一存储刀片。第一存储刀片的输出作为Sout_a提供给第一存储刀片接口704。称为Sbridge的桥布线710将Sout_a耦合到第二存储刀片接口706,该Sout_a作为Sin_b提供给第二存储刀片。第二存储刀片的输出作为Sout_b提供给第二存储刀片接口706,该第二存储刀片接口706经由内部布线708耦合到PCB接口702。通过Sout输出端口从PCB接口702提供输出信号,该Sout输出端口共同包括了该通道的所有输出信号。在图20的本实施例中,任何未使用的存储刀片接口(意味着没有将存储刀片插入到该存储刀片接口内)将具有闭环连接器,例如代替地插入跳线(jumper)或者回送模块。该跳线将Sin_a或Sin_b端口分别桥接到Sout_a或Sout_b端口,以便延续该串行通道。类似地,回送模块包括用于将Sin_a或Sin_b端口分别桥接到Sout_a或Sout_b端口的信号迹线。
在接收两个通道的双堆叠存储刀片连接器的可选配置中,修改图20的描述使得在PCB接口702处接收第一通道和第二通道的Sin和Sout。通过内部布线,第一通道的Sin和Sout端口耦合到第一存储刀片接口704,并且第二通道的Sin和Sout端口耦合到第二存储刀片接口706。
先前描述的在图15、16、17、18和19中所示的SSD的实施例以接收主机连接器、SSD控制器、缓冲器和存储刀片连接器的最小尺寸的主PCB为基础。由于该主PCB的长度尺寸(从主机连接器到存储刀片连接器)没有达到标准硬盘驱动器壳体(例如标准2.5英寸硬盘驱动器壳体)的总长度,因此将这类主PCB称作部分尺寸(partial sized)主PCB。将每个存储刀片连接器布置在尽可能靠近SSD控制器的位置,以便最小化主PCB上的信号迹线的长度。串行通道的好处在于可将任何数量的存储装置串行连接到该通道。因此,在2.5英寸硬盘驱动器应用中的单个存储通道的总的存储容量受到能装配到该壳体内的存储装置的总数的限制。因此,通过将存储刀片连接器布置在尽可能靠近主机接口连接器的位置,可将每个存储刀片构造为具有用于最大化(可以安装到该存储刀片的)存储装置的数量的长度和宽度,只要当将该存储刀片连接到存储刀片连接器时完整的组装能够装配在2.5英寸硬盘驱动器壳体内。这些原则同样适用于任何标准硬盘驱动器壳体,或者任何定制的硬盘驱动器壳体。
根据SSD的可选实施例,可使用全尺寸(full-sized)主PCB来代替部分尺寸PCB。
图21是根据本实施例的具有两个存储模块、两个通道的SSD的平面布置图。该SSD的实施例与图15中所示的一个SSD实施例类似,除了该SSD的实施例使用全尺寸主PCB来代替部分尺寸主PCB。图21的实施例示出了标准化外形因素的硬盘驱动器的内容,该驱动器例如是通常用于膝上型计算机、计算机工作站和服务器的2.5英寸硬盘驱动器。图21的SSD包括由安装到主PCB 800的主机接口802以及一对存储刀片连接器804和806形成的主PCB800。在本实施例中,在主PCB 800的一侧上连接存储刀片连接器804和806,每个存储刀片连接器的物理接口或连接器被配置为可释放地插入具有互补物理接口的存储刀片。存储刀片连接器804和806可以与前面的实施例中所示的那些存储刀片连接器相同。安装到主PCB800的还有SSD控制器808和缓冲器810,该SSD控制器和缓冲器具有如关于图12、13和14的先前的实施例所描述的相同功能。
在图21的实施例中,可将存储刀片连接器804和806的尺寸和形状设置为将插入的存储刀片支撑到主PCB 800的表面之上。该支撑的目的是为安装到主PCB 800的任何封装的装置提供间隙。在本示例中,仅示出了可释放地连接到存储刀片连接器804的一个存储刀片812,这样是为了示出主PCB 800的区域,否则当将存储刀片插入连接器806时,该区域会隐藏在平面图中。在本实施例中,这些封装的装置是永久安装的存储装置814,该存储装置814彼此串行连接并且与SSD控制器的通道串行连接。在本示例中示出了具有八个存储装置814的组,但可以使用任何数量的串行连接的存储装置814。相应地,在存储刀片812下方的区域处可能存在永久安装到主PCB 800的附加的存储装置。因此,除了两个通道之外(其中每个通道专用于连接到存储刀片连接器804和806的相应的存储刀片),可将两个附加的串行连接的存储装置814的组连接到附加的相应通道。相应地,该SSD实施例的总体存储容量增加,超过图15的实施例。
尽管图21的实施例示出了安装到主PCB 800的一侧的单槽存储刀片连接器804和806,但是类似于图17的实施例,可将至少一个附加的单槽存储刀片连接器安装到主PCB800的相对侧。类似于在图18和19中所示的实施例,可使用双堆叠存储刀片连接器来代替单槽存储刀片连接器804或806,其中该双堆叠存储刀片连接器的大小和形状被设置为支撑起与主PCB 700的表面最接近的存储刀片。
图21的SSD实施例通过添加另外的存储装置来增加SSD的存储容量,利用了由主PCB 700提供的附加区域。根据进一步的可选实施例,可包括附加的存储刀片连接器,用于在SSD控制器上或者主PCB的其他区域上堆叠附加的存储刀片。
图22是根据本实施例的具有三个存储模块、三个通道的SSD的平面布置图。与图15的SSD实施例类似,图22的SSD包括部分尺寸主PCB 900,该主PCB 900具有主机接口902、存储刀片连接器904和906、SSD控制器908、缓冲器910,以及存储刀片912和914。与图22的实施例的区别是,图22的实施例包含与存储刀片连接器904背对背放置的存储刀片连接器916,该存储刀片连接器916具有可释放地连接到其的存储刀片918。存储刀片连接器916的形状和大小被设置为将存储刀片918支撑到SSD控制器908之上。对于本示例来说应注意的是,存储刀片918在一侧上包括四个存储装置,并且可在相对侧上包括附加的四个存储装置,其中所有八个存储装置可以彼此串行连接。在本实施例中,存储刀片连接器916和存储刀片918连接到SSD控制器908的第三通道。可选地,可将存储刀片连接器916和存储刀片918配置为与存储刀片912或914串行互连,从而仅使用SSD控制器908的两个通道。使用较少的通道的一个好处是减少了功率消耗。在图22所示的示例中,两个连接器可以彼此横向偏移且并不一定彼此齐平。此外,可选地,可以将第四存储刀片连接器与存储刀片连接器906背对背地安装到主PCB 900。
图23是图22的SSD实施例的侧视图。用相同的参考数字来注释相同的特征。再次示出了存储刀片连接器906和916的背对背布置,使得这两个连接器的母插槽的背对彼此,从而便于移除或插入存储刀片914或918。可采用任何方式来设置存储刀片918的大小,以保证该存储刀片能装配在SSD壳体内。因此,可使用硬驱动器壳体内的最大容积来增加SSD的总体存储容量。再一次地,可将存储刀片连接器安装到主PCB 900的两侧,并且可以使用双堆叠存储刀片连接器。如图21的实施例所示,通过使用具有永久安装到主PCB上的附加存储装置的全尺寸主PCB,图23的SSD的存储容量可进一步增加。
先前所示的实施例描述了安装到部分尺寸或全尺寸的主PCB的任意一侧并且朝向特定方向的存储刀片连接器。更具体地说,先前所示的存储刀片连接器使得它们的用于接收存储刀片的插槽定向为背对主机连接器。在可选的实施例中,存储刀片连接器可以朝向任何方向,而存储刀片的形状和/或物理接口方向被调整为与存储刀片连接器的方向和SSD壳体的形状相适应。图24是修改了存储刀片连接器方向的图15的SSD的平面布局图。在本实施例中,用相同的参考数字示出了在图15的实施例中所示的许多相同的特征。然而,存储刀片连接器1000和1002彼此背对背布置,使得它们的插槽面向与主机连接器502垂直的方向。在本实施例中,存储刀片1004和1006被配置为具有从存储刀片PCB的长边延伸出来的连接端。可将图24的SSD的实施例修改为包括任何一个或多个先前所示的SSD的变体。
如前面讨论的,意在用当前示出的SSD实施例来替换目前已知的硬盘驱动器。由于计算机产业已经标准化了关于3.5和2.5英寸硬盘驱动器的外形因素,因此将先前所示的SSD驱动器组件设计和配置为能装配在这些标准化硬盘驱动器的壳体内。
图25是与图15的SSD类似的、包含单侧部分尺寸主PCB SSD的标准化硬盘驱动器壳体的顶部透视剖面图。该标准化硬盘驱动器包括壳体1100,其宽度、长度和高度维度被设置为遵从特定的硬盘驱动器壳体标准,例如3.5或2.5英寸硬盘驱动器壳体标准。部分尺寸主PCB 1102以及双堆叠存储刀片连接器1104和1106被装配在壳体1100内。两个存储刀片1108和1110插入存储刀片连接器1104的相应插槽。尽管未在图25中示出,还有两个存储刀片插入存储刀片连接器1106的相应插槽。在本示例中,壳体1100可包括开孔(cut-out)区域1112,以容纳主机接口(未示出)。
在这个特定的实施例中,壳体是3.5英寸硬盘驱动器壳体。可以清楚地看到,与插入双堆叠存储刀片连接器的存储刀片结合的部分尺寸主PCB,可装配在3.5英寸硬盘驱动器外形因素的壳体内。在一个示例中,每个存储刀片可具有500GB的容量。如果将四个通道中的每个通道连接到具有500GB容量的一个存储刀片,则3.5英寸固态硬盘驱动器的总体存储容量是2TB。使用在前面的实施例中所示的全尺寸主PCB和附加的存储刀片连接器,可以进一步增加该SSD的总体存储容量。
采用当前的SSD实施例可获取一些优势。由于灰尘和小的微粒物质不会影响SSD的可靠操作,因此不需要如旋转盘驱动器当前所需的密封壳体。这会减少制造SSD的总成本。由于存储刀片可释放地连接到存储刀片连接器,因此可以在发生故障时用新的存储刀片取代它们。当更高密度的存储刀片变为可用时,SSD的总体存储密度是用户可升级的。可分开售卖SSD壳体和存储刀片,从而允许用户平衡他们的存储需求和成本。先前所示的实施例的另一个好处是仅需要一个SSD控制器用来在存储刀片和主机接口之间进行连接。相应地,采用图15到25的实施例,实现了减少的成本和系统复杂性。
由制造商实现另外的优势以便进一步减少成本。系统配置的灵活性允许制造商基于任何特定的客户需求来配置SSD系统,而不需要借助于生产具有不同的存储容量的各种固定的SSD系统。由于不再需要运送具有不同存储容量的各种固定的SSD系统,因此这导致减少了库存存储开销(因为可由具有先前描述的存储刀片和固态驱动器壳体的任何下游制造商或零售商来生产基于当前描述的实施例的任何SSD系统)。除了前面提到的由当前描述的SSD系统实施例提供的成本降低优势,由于以模块方式隔离的通道环境,信号完整性(SI)也优于传统的SSD系统。换句话说,与传统的SSD架构相比,通道之间的信号干扰将大大减少。
先前描述的存储刀片连接器、存储刀片和SSD控制器的布置不受标准化硬盘驱动器壳体的限制。在另一个实施例中,存储容量大于上述基于硬盘驱动器壳体的SSD实施例的定制尺寸的SSD外壳也是可能的。该SSD外壳可具有上文提到的相同的优势并且可以是便携的,以用作个人计算机和膝上型计算机的移动存储装置。这可以通过使用在个人计算机和膝上型计算机上通常可用的任何主机接口(例如USB接口)来容易地实现。
可将先前描述的SSD实施例应用于PCI类卡以提供大容量和高速操作,其中可将该PCI类卡插入个人计算机母板的对应的外围设备互连(PCI)槽。
图26是根据本实施例的PCI类SSD的平面布局图。本领域技术人员应理解,当今可用的大部分计算机母板具有用于接收外围设备的PCI槽,该外围设备例如但不限于声卡和显卡。图26的实施例在组件方面与图21的实施例类似,但应注意的是,与先前所示的SSD全尺寸主PCB相比,PCI卡具有较大的主PCB区域。在图26中,PCI类SSD具有主PCB 1200、PCI类接口1202、SSD控制器1204、缓冲器1206、至少两个双堆叠存储刀片连接器1208和1210,以及永久地安装到主PCB 1200的可选存储装置1212。尽管在图26中没有清楚地示出,但两个存储刀片1214可释放地连接到双堆叠存储刀片连接器1208的相应槽。为了能够看到安装到主PCB 1200的存储装置1212,所示的双堆叠存储刀片连接器1210没有与其连接的存储刀片。尽管未示出,主PCB 1200的相对侧可具有附加的双堆叠存储刀片连接器和在该相对侧上安装的附加存储装置1212。可见,这样配置的PCI类SSD的总体存储容量可能远大于标准化硬驱动盘尺寸的SSD实施例。如在图22的实施例中所示的,可以通过在SSD控制器1204的区域上堆叠存储刀片来获得额外的存储容量。
再次地,将所有双堆叠存储刀片连接器安装为尽可能靠近SSD控制器1204,以便最小化在SSD控制器1204和存储装置之间的信号迹线的长度,并且将SSD控制器1204安装为尽可能接近PCI类接口1202,以便最小化那些信号迹线的长度。对于存储装置1212来说,只有接收Sin信号的第一存储装置和提供Sout信号的链中的最后存储装置需要放置在靠近SSD控制器1204的位置。
所有先前描述的SSD实施例针对用于计算机的外围类型SSD存储方案。当前所示的实施例的另一个应用是将存储刀片连接器直接安装到计算机母板,从而允许用户添加存储刀片,以替代传统的磁旋转2.5英寸或3.5英寸硬盘驱动器,或者补充现有的2.5英寸或3.5英寸盘驱动器。
图27是根据本实施例的计算机母板的部分的平面布局图,该计算机母板具有集成的可配置尺寸的SSD。母板1300包括组件,例如中央处理单元(CPU)1302、用于处理或管理计算机I/O功能的匹配的南桥(或等效物)芯片组1304,以及通常在计算机母板上找到的其他已知组件。这些组件是本文未提及的,但本领域技术人员应理解,通常需要这些组件来提供除母板的其他组件之外的或者用于支持母板的其它组件的特定的功能。除了这些已知的母板组件,还存在SSD控制器1306、缓冲器1308以及用于接收多达四个存储刀片的双堆叠存储刀片连接器1310和1312,该多达四个存储刀片中的两个作为存储刀片1314和1316在图27中示出。在本实施例中,SSD控制器1306被配置为具有用于与插入的存储刀片通信的在先前描述的SSD实施例中使用的相同串行接口通道,以及用于与南桥芯片组通信的主机接口。
尽管示出了两个双堆叠存储刀片连接器,但可以使用单槽存储刀片连接器代替该双堆叠存储刀片连接器,从而减少母板1300的总的侧面高度。这样的计算机母板是膝上型计算机和超级本的理想选择。只要SSD控制器具有足够数量的通道,则可以使用任何数量的存储刀片连接器。即使使用有限数量的通道,也可以将多个存储刀片连接器彼此串行连接。将可配置尺寸的SSD与母板1300进行集成的好处是:具有在意外损坏时能够容易地替换存储刀片或者能够简单地升级总的存储容量的能力。由于存储刀片连接器的覆盖区域很小并且可以朝向任何方向,所以本SSD架构允许灵活的母板设计。例如,尽管以并排配置示出存储刀片连接器1310和1312,但可将这两个存储刀片连接器定向到与对方不同的方向,和/或定位到母板1300上的不同的位置,然而优选接近SSD控制器1306。
所有先前描述的SSD实施例共享其中每个存储刀片不包括专用存储控制器的优点。因此,不需要附加的RAID,从而避免了与RAID相关联的缺陷,例如从额外开销到系统操作周期的系统的性能退化。这是因为针对单个通道,可将任何数量的存储装置和存储刀片彼此串行连接。每个存储刀片上的存储装置的串行连接的性质极大地简化了信号路由设计,这是因为存储刀片上的所有存储装置通过单个输入/输出串行接口进行通信而不需要任何存储控制器。因此,可以将存储刀片连接器放置在尽可能靠近存储控制器的位置。对于主PCB设计者来说,这可以极大地简化主PCB的设计。例如,如果使用现有固态驱动器存储控制器一半的通道来达到相同的总体存储容量,则需要较少的信号迹线用于主PCB。此外,更接近存储控制器的存储刀片连接器的布置允许较大尺寸的存储刀片,以便容纳更多的存储装置。另外,通过在主PCB上堆叠存储刀片,可将附加的存储装置安装到主PCB,以便进一步增加SSD的总的可用存储容量。
在先前的描述中,出于解释的目的提出了大量细节,以便提供对于实施例的彻底了解。然而,对于本领域技术人员来说,显而易见的是这些具体细节不是必需的。在其他实例中,以框图的形式示出了公知的电结构和电路,这样做是为了不模糊理解。例如,没有关于是否将本文描述的实施例实现为软件例程、硬件电路、固件或其组合提供具体细节。
上文描述的实施例仅意在举例说明。可由本领域技术人员对特定实施例进行转变、修改和变形,而不脱离由所附权利要求唯一限定的范围。