TWI615721B - 主機板 - Google Patents
主機板 Download PDFInfo
- Publication number
- TWI615721B TWI615721B TW104107278A TW104107278A TWI615721B TW I615721 B TWI615721 B TW I615721B TW 104107278 A TW104107278 A TW 104107278A TW 104107278 A TW104107278 A TW 104107278A TW I615721 B TWI615721 B TW I615721B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- expansion
- slot
- pin
- memory slot
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Abstract
本案揭示一種主機板,其包括處理器基座以及記憶體插槽。處理器基座適於配置具至少一記憶體通道的處理器,其中所述記憶體通道至少支援二記憶體模組。記憶體插槽耦接處理器基座,用以傳輸記憶體通道的訊號。記憶體插槽具有多個腳位,記憶體插槽的第一部分腳位被分配為用以傳輸對應的記憶體通道所支援的其中之一記憶體模組的訊號,並且記憶體插槽的第二部分腳位被分配為用以傳輸對應的記憶體通道所支援的其中之另一記憶體模組的訊號。
Description
本案是有關於一種主機板,且特別是有關於一種可搭配擴充模組擴充記憶體插槽數量的主機板。
主機板是電腦系統中連接各種不同功能模組的核心元件,其可提供處理器、顯示卡、硬碟、記憶體等功能模組相互連接的介面,使得各功能模組可透過主機板相互傳輸訊號。在現有支援雙通道傳輸技術的主機板中,其通常有兩記憶體插槽與四記憶體插槽等兩種不同配置規格主機板可供使用者依據需求選購。
其中,具有四記憶體插槽的主機板的優勢在於具有較高的記憶體容量支援性,其可令電腦系統最多可插設四條記憶體模組。然而,由於四記憶體插槽的走線勢必會有跨線的問題,因此若使用者要以四記憶體插槽的主機板進行超頻時,相鄰記憶體插槽的殘線就會影響訊號傳輸的品質,從而降低了超頻的穩定性。
另一方面,兩記憶體插槽的主機板雖然不具有殘線的問題而使主機板可具備較佳的超頻特性。然而,兩記憶體插槽就只能插設兩條記憶體模組,故記憶體容量支援性就會相對的受到限
制。
因此,在現行的技術底下,設計者在設計主機板時,必須就記憶體超頻特性和容量支援性此二考量做出取捨。若要獲得較佳的記憶體超頻特性則勢必得限制記憶體容量支援性,反之亦然。
本案提供一種主機板,其可兼顧記憶體超頻特性和容量支援性。
本案的主機板包括處理器基座以及至少一記憶體插槽。處理器基座適於配置具有至少一記憶體通道的處理器,其中記憶體通道至少支援二記憶體模組。記憶體插槽耦接處理器基座,用以傳輸記憶體通道的訊號。記憶體插槽具有多個腳位,記憶體插槽的第一部分腳位被分配為用以傳輸記憶體通道所支援的其中之一的記憶體模組訊號,並且記憶體插槽的第二部分腳位被分配為用以傳輸記憶體通道所支援的其中之另一記憶體模組的訊號。
在本案一實施例中,記憶體插槽的第三部分腳位被分配為用以傳輸所述二記憶體模組所共用的訊號。
在本案一實施例中,機板模組更包括擴充模組。擴充模組,適於插設於記憶體插槽,擴充模組包括第一擴充記憶體插槽以及第二擴充記憶體插槽,其中第一擴充記憶體插槽以及第二擴充記憶體插槽分別具有多個腳位。
在本案一實施例中,當擴充模組插設於記憶體插槽時,第一擴充記憶體插槽耦接至第一部分腳位與第三部分腳位,藉以將第一部分腳位與第三部腳位所傳輸的訊號分配至第一擴充記憶體插槽的腳位。
在本案一實施例中,當擴充模組插設於記憶體插槽時,第二擴充記憶體插槽耦接至第二部分腳位與第三部分腳位,藉以將第二部分腳位與第三部分腳位所傳輸的訊號分配至第二擴充記憶體插槽的腳位。
在本案一實施例中,記憶體插槽係以第一訊號傳輸格式定義記憶體插槽的各腳位,藉以支援第一規格的記憶體模組。
在本案一實施例中,第一與第二擴充記憶體插槽係以相同於記憶體插槽的第一訊號傳輸格式定義第一與第二擴充記憶體的各腳位,藉以支援第一規格的記憶體模組。
在本案一實施例中,擴充模組更包括格式轉換單元。格式轉換單元耦接第一與第二擴充記憶體插槽,用以基於第二訊號傳輸格式重新分配從記憶體插槽所接收到的訊號至第一與第二擴充記憶體插槽。
在本案一實施例中,第一與第二擴充記憶體插槽係以第二訊號傳輸格式定義第一與第二記憶體插槽的各腳位,藉以支援第二規格的記憶體模組。
在本案一實施例中,第一規格的記憶體模組為具有第四代雙倍資料率(double data rate fourth generation,DDR4)傳輸規
格的記憶體模組,並且第二規格的記憶體模組為具有第三代雙倍資料率(double data rate third generation,DDR3)傳輸規格的記憶體模組。
基於上述,本案實施例提出一種主機板,其可透過將支援不同記憶體模組的訊號走在同一個記憶體插槽的方式降低殘線對超頻特性所造成的影響,並且可以透過插設擴充模組的配置方式,使得主機板同樣可達到同時支援四條記憶體模組的效果。基此,本案的主機板可相較於傳統的主機板兼顧記憶體超頻特性和容量支援性。
為讓本案的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧主機板
110‧‧‧處理器基座
120‧‧‧第一記憶體插槽
130‧‧‧第二記憶體插槽
140、150‧‧‧擴充模組
142、144、152、154‧‧‧擴充記憶體插槽
CPU‧‧‧處理器
MCH1、MCH2‧‧‧記憶體通道
PIN、PINe‧‧‧腳位
PIN_p1‧‧‧第一部分腳位
PIN_p2‧‧‧第二部分腳位
PIN_p3‧‧‧第三部分腳位
RAM1~RAM4‧‧‧記憶體模組
L1、L2‧‧‧板長
圖1為本案一實施例的主機板的示意圖。
圖2為本案另一實施例的主機板的示意圖。
圖3為本案一實施例的記憶體插槽與擴充模組的連接示意圖。
圖4A為本案一實施例的主機板的配置示意圖。
圖4B為本案另一實施例的主機板的配置示意圖。
圖4C為本案又一實施例的主機板的配置示意圖。
圖5為本案一實施例的擴充模組的示意圖。
為了使本揭露之內容可以被更容易明瞭,以下特舉實施例做為本揭露確實能夠據以實施的範例。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/步驟,係代表相同或類似部件。
圖1為本案一實施例的主機板的示意圖。請參照圖1,主機板100包括處理器基座110、第一記憶體插槽120以及第二記憶體插槽130。
處理器基座110適於配置處理器CPU。所述處理器CPU支援雙通道(dual-channel)的記憶體存取技術。當處理器CPU插設於處理器基座110時,處理器可通過記憶體通道MCH1與MCH2來存取插設於第一記憶體插槽120與第二記憶體插槽130的記憶體模組(未繪示)。其中,在所述雙通道記憶體存取技術中,每一記憶體通道MCH1與MCH2可支援兩條記憶體模組的存取。
第一記憶體插槽120與第二記憶體插槽130分別耦接處理器基座110,其中第一記憶體插槽120可用以傳輸記憶體通道MCH1的訊號,並且第二記憶體插槽130可用以傳輸記憶體通道MCH2的訊號。
在本實施例中,第一記憶體插槽120與第二記憶體插槽130分別具有多個腳位PIN。其中,第一記憶體插槽120與第二記憶體插槽130的腳位PIN可分為第一部分腳位PIN_p1、第二部分腳位PIN_p2以及第三部分腳位PIN_p3。
在第一記憶體插槽120中,第一部分腳位PIN_p1被分配為用以傳輸記憶體通道MCH1所支援的其中之一記憶體模組的訊號,第二部分腳位PIN_p2被分配為用以傳輸記憶體通道MCH1所支援的其中之另一記憶體模組的訊號,並且第三部分腳位PIN_p3則是被分配為用以傳輸所述兩記憶體模組所共用的訊號(例如接地訊號)。
類似地,在第二記憶體插槽130中,第一部分腳位PIN_p1會被分配為用以傳輸記憶體通道MCH2所支援的其中之一記憶體模組的訊號,第二部分腳位PIN_p2會被分配為用以傳輸記憶體通道MCH2所支援的其中之另一記憶體模組的訊號,並且第三部分腳位PIN_p3則是被分配為用以傳輸所述兩記憶體模組所共用的訊號。
此外,在第一記憶體插槽120與第二記憶體插槽130中的各腳位PIN會根據第一記憶體插槽120與第二記憶體插槽130所支援的記憶體模組的規格而各自被定義為傳輸對應的訊號。舉例來說,第一記憶體插槽120與第二記憶體插槽130可依據第三代雙倍資料率(double data rate third generation,DDR3)的訊號傳輸格式來定義各腳位PIN,藉以支援DDR3規格的記憶體模組。又例如,第一記憶體插槽120與第二記憶體插槽130可依據第四代雙倍資料率(double data rate fourth generation,DDR4)的訊號傳輸格式來定義各腳位PIN,藉以支援DDR4規格的記憶體模組。本案不以此為限。
於此附帶一提的是,本實施例雖然是以支援雙通道記憶體存取技術的處理器CPU及兩記憶體插槽120與130的配置作為說明範例,但本發明不以此為限。更具體地說,在本案中,所述處理器基座110也可適於配置僅具單一記憶體通道的處理器(所述單一記憶體通道亦支援二記憶體模組)。在此範例下,主機板100可僅包括單一記憶體插槽。所述單一記憶體插槽的腳位配置可如同上述的第一記憶體插槽120或第二記憶體插槽130的配置。
換言之,只要是主機板符合以下配置:具有一處理器基座以及至少一記憶體插槽,處理器基座適於配置具有至少一記憶體通道的處理器,並且所述記憶體插槽具有兩不同部分腳位,所述兩不同部分腳位可分別用以傳輸不同的記憶體模組的訊號,則此類型主機板架構皆不脫離本案所欲保護之範疇,於此合先敘明。
另一方面,本實施例的主機板100可搭配至少一擴充模組,所述擴充模組適於插設於第一記憶體插槽120或第二記憶體插槽130藉以提供擴充的記憶體插槽以供主機板100使用。如圖2所示,本實施例是繪示擴充模組140與150分別對應至第一記憶體插槽120與第二記體插槽130為例,但不僅限於此。
在本實施例中,擴充模組140包括擴充記憶體插槽142與144,並且擴充模組150包括擴充記憶體插槽152與154。其中,所述擴充記憶體插槽142、144、152及154分別包括多個腳位PINe。
擴充模組140與150具有與第一記憶體插槽120和第二記憶體插槽130相互對應的連接介面,藉以令擴充模組140與150
可插設於第一記憶體插槽120和第二記憶體插槽130之中,使得第一記憶體插槽120與第二記憶體插槽130能分別經由擴充模組140與150上的線路與對應的擴充記憶體插槽142、144、152及154相互耦接。
在擴充模組140與150中,其會透過特定的線路配置使得記憶體插槽120與130的特定部分腳位PIN_p1~PIN_p3上的訊號可被分別分配至擴充記憶體插槽142、144、152及154的腳位PINe上,使得記憶體插槽可從兩個擴充至最多四個。具體線路分配如圖3所示。
請參照圖3,於此係以記憶體插槽120與擴充模組140之間的連接組態來進行說明。當擴充模組140插設於記憶體插槽120時,擴充記憶體插槽142會透過擴充模組140上的線路耦接至記憶體插槽120的第一部分腳位PIN_p1與第三部分腳位PIN_p3,藉以將記憶體插槽120中的第一部分腳位PIN_p1與第三部分腳位PIN_p3的訊號分配至擴充記憶體插槽142_1的腳位PINe。
另一方面,擴充模組140上的擴充記憶體插槽144會透過擴充模組140上的線路耦接至記憶體插槽120的第二部分腳位PIN_p2與第三部分腳位PIN_p3,藉以將記憶體插槽120中的第二部分腳位PIN_p1與第三部分腳位PIN_p3的訊號分配至擴充記憶體插槽144的腳位PINe。
除此之外,記憶體插槽130與擴充模組150之間的配置與連接關係可參照上述說明,於此不再重複贅述。
具體而言,在本案的主機板100中,由於單一記憶體通道MCH1/MCH2的訊號都是在單一記憶體插槽120/130上傳輸,而不會有線路跨接至鄰近的記憶體插槽的配置,因此在主機板100設置為超頻配置時(將兩記憶體模組分別插設至第一記憶體插槽120與第二記憶體插槽130),主機板100不會因為相鄰記憶體插槽的殘線影響到訊號傳輸的品質,從而令主機板100的超頻特性得以維持。
另一方面,本案的擴充模組140、150會將原先走在同一個記憶體插槽120/130的訊號重新分配至對應的多個擴充記憶體插槽142、144、152及154中。當使用者欲擴充記憶體容量時,可經由擴充模組140與150而同時插設至少四條記憶體模組至主機板100上,從而令主機板100的記憶體容量支援性得以提升。
換言之,相較於傳統支援雙通道且僅具兩記憶體插槽的主機板而言,本案的主機板100與擴充模組140與150提供了高記憶體容量擴充性;另一方面,相較於傳統支援雙通道且具有四記憶體插槽的主機板而言,本案的記憶體插槽120與130的走線配置可有效地降低殘線對訊號品質的影響,從而維持超頻特性。基此,本案的主機板100可同時兼顧記憶體超頻特性和容量支援性。
底下以圖4A與圖4B來分別說明在主機板在不同的使用情境下的具體配置態樣。其中,圖4A為本案一實施例的主機板的配置示意圖。圖4B為本案另一實施例的主機板的配置示意圖。
當使用者要進行超頻時,主機板的配置可如圖4A所示。使用者可將兩條記憶體模組RAM1與RAM2分別插設在記憶體插槽120與130。於此配置組態下,處理器CPU會通過記憶體通道MCH1存取插設於第一記憶體插槽120上的記憶體模組RAM1,並且通過記憶體通道MCH2存取插設於第二記憶體插槽130上的記憶體模組RAM2。
當使用者欲插設多於2個的記憶體模組以擴充記憶體容量時,主機板的配置可如圖4B所示。使用者可將擴充模組140與150分別插設至第一記憶體插槽120與第二記憶體插槽130中,並且將記憶體模組RAM1~RAM4分別插設至擴充記憶體插槽142、144、152及154中。合併參照圖3,於此配置組態下,第一記憶體插槽120的第一部分腳位PIN_p1與第三部分腳位PIN_p3會通過擴充模組140的線路被耦接至擴充記憶體插槽142的腳位PINe,第一記憶體插槽120的第二部分腳位PIN_p2與第三部分腳位PIN_p3會通過擴充模組140的線路被耦接至擴充記憶體插槽144的腳位PINe,使得處理器CPU可通過所述線路與腳位存取插設於擴充記憶體插槽142與144上的記憶體模組RAM1與RAM2。
類似地,第二記憶體插槽130的第一部分腳位PIN_p1與第三部分腳位PIN_p3會通過擴充模組150的線路被耦接至擴充記憶體插槽152的腳位PINe,第二記憶體插槽130的第二部分腳位PIN_p2與第三部分腳位PIN_p3會通過擴充模組150的線路被耦接至擴充記憶體插槽154的腳位PINe,使得處理器CPU可通過所
述線路與腳位存取插設於擴充記憶體插槽152與154上的記憶體模組RAM3與RAM4。
附帶一提的是,為了節省主機板100的佈局空間,兩擴充模組140與150可以設計為具有不同的尺寸,使得插設的記憶體模組RAM1~RAM4不會互相重疊。如圖4C所示,在本實施例中,擴充模組140的板長L1是被設計為大於擴充模組150的板長L2,因此擴充記憶體插槽142與144的位置可設置在高於L2的位置,使得記憶體模組RAM1與RAM2具有足夠的配置空間。
除此之外,本案的擴充記憶體插槽142、144、152及154的各腳位PINe可利用相同或不同於記憶體插槽120與130的訊號傳輸格式來加以定義,藉以令主機板100的硬體相容性得以提升。
舉例來說,假設第一記憶體插槽120與第二記憶體插槽130為DDR4規格,若擴充記憶體插槽142、144、152及154係以相同於第一記憶體插槽120與第二記憶體插槽130的DDR4傳輸格式定義各腳位PINe,則擴充記憶體插槽142、144、152及154即可與記憶體插槽120和130同樣地支援DDR4規格的記憶體模組RAM1~RAM4。
另一方面,若擴充記憶體插槽142、144、152及154係以不同於第一記憶體插槽120與第二記憶體插槽130的DDR3傳輸格式定義各腳位PINe,則擴充模組140與150還會包括格式轉換單元藉以重新分配記憶體插槽120與130各腳位PIN上的訊號,使得傳輸給擴充記憶體插槽142、144、152及154的訊號可
符合DDR3傳輸格式,如圖5所示。圖5為本案一實施例的擴充模組的示意圖。
請參照圖5,於此係以擴充模組140做為範例進行說明。擴充模組140除了包括擴充記憶體插槽142與144之外,更包括格式轉換單元146。格式轉換單元146耦接擴充記憶體插槽142與144。格式轉換單元146會基於DDR3傳輸格式來重新分配從第一記憶體插槽140所接收到的訊號至擴充記憶體插槽142與144,藉以令傳輸至擴充記憶體插槽142與144之各腳位PINe的訊號可符合DDR3傳輸格式。基此,擴充記憶體插槽142、144、152及154即可支援DDR3規格的記憶體模組RAM1~RAM4,使得主機板100可具有更高的硬體相容性。
附帶一提的是,雖然本實施例為說明簡潔只簡略地提及主機板100包括處理器基座110、第一記憶體插槽120以及第二計憶體插槽120等三種元件,但在實際的主機板100中,依照設計需求還會具有例如北橋晶片、南橋晶片、散熱器、硬碟插槽、電源輸入插槽及其他周邊設備插槽,本案不對此加以限制。
綜上所述,本案實施例提出一種主機板,其可透過將支援不同記憶體模組的訊號走在同一個記憶體插槽的方式降低殘線對超頻特性所造成的影響,並且可以透過插設擴充模組的配置方式,使得主機板同樣可達到同時支援四條記憶體模組的效果。基此,本案的主機板可相較於傳統的主機板兼顧記憶體超頻特性和容量支援性。
雖然本案已以實施例揭露如上,然其並非用以限定本案,任何所屬技術領域中具有通常知識者,在不脫離本案的精神和範圍內,當可作些許的更動與潤飾,故本案的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧主機板
110‧‧‧處理器基座
120‧‧‧第一記憶體插槽
130‧‧‧第二記憶體插槽
MCH1、MCH2‧‧‧記憶體通道
PIN‧‧‧腳位
PIN_p1‧‧‧第一部分腳位
PIN_p2‧‧‧第二部分腳位
PIN_p3‧‧‧第三部分腳位
Claims (10)
- 一種主機板,包括:一處理器基座,適於配置具有至少一記憶體通道的一處理器,其中該記憶體通道至少支援二記憶體模組;以及至少一記憶體插槽,耦接該處理器基座,用以傳輸該記憶體通道的訊號,其中該記憶體插槽具有多個腳位,該記憶體插槽的一第一部分腳位被分配為用以傳輸該記憶體通道所支援的其中之一記憶體模組的訊號,並且該記憶體插槽的一第二部分腳位被分配為用以傳輸該記憶體通道所支援的其中之另一記憶體模組的訊號。
- 如申請專利範圍第1項所述的主機板,其中該記憶體插槽的一第三部分腳位被分配為用以傳輸該二記憶體模組所共用的訊號。
- 如申請專利範圍第2項所述的主機板,更包括:一擴充模組,適於插設於該記憶體插槽,該擴充模組包括一第一擴充記憶體插槽以及一第二擴充記憶體插槽,其中該第一擴充記憶體插槽以及該第二擴充記憶體插槽分別具有多個腳位。
- 如申請專利範圍第3項所述的主機板,其中當該擴充模組插設於該記憶體插槽時,該第一擴充記憶體插槽耦接至該第一部分腳位與該第三部分腳位,藉以將該第一部分腳位與該第三部腳位所傳輸的訊號分配至該第一擴充記憶體插槽的腳位。
- 如申請專利範圍第4項所述的主機板,其中當該擴充模組 插設於該記憶體插槽時,該第二擴充記憶體插槽耦接至該第二部分腳位與該第三部分腳位,藉以將該第二部分腳位與該第三部分腳位所傳輸的訊號分配至該第二擴充記憶體插槽的腳位。
- 如申請專利範圍第5項所述的主機板,其中該記憶體插槽係以一第一訊號傳輸格式定義該記憶體插槽的各腳位,藉以支援一第一規格的記憶體模組。
- 如申請專利範圍第6項所述的主機板,其中該第一與該第二擴充記憶體插槽係以相同於該記憶體插槽的第一訊號傳輸格式定義該第一與該第二擴充記憶體的各腳位,藉以支援該第一規格的記憶體模組。
- 如申請專利範圍第6項所述的主機板,其中該擴充模組更包括:一格式轉換單元,耦接該第一與該第二擴充記憶體插槽,用以基於一第二訊號傳輸格式重新分配從該記憶體插槽所接收到的訊號至該第一與該第二擴充記憶體插槽。
- 如申請專利範圍第8項所述的主機板,其中該第一與該第二擴充記憶體插槽係以該第二訊號傳輸格式定義該記憶體插槽的各腳位,藉以支援一第二規格的記憶體模組。
- 如申請專利範圍第9項所述的主機板,其中該第一規格的記憶體模組為具有第四代雙倍資料率(double data rate fourth generation,DDR4)傳輸規格的記憶體模組,並且該第二規格的記憶體模組為具有第三代雙倍資料率(double data rate third generation,DDR3)傳輸規格的記憶體模組。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104107278A TWI615721B (zh) | 2015-03-06 | 2015-03-06 | 主機板 |
US15/052,804 US20160259751A1 (en) | 2015-03-06 | 2016-02-24 | Motherboard |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104107278A TWI615721B (zh) | 2015-03-06 | 2015-03-06 | 主機板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201633177A TW201633177A (zh) | 2016-09-16 |
TWI615721B true TWI615721B (zh) | 2018-02-21 |
Family
ID=56850551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104107278A TWI615721B (zh) | 2015-03-06 | 2015-03-06 | 主機板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160259751A1 (zh) |
TW (1) | TWI615721B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI703450B (zh) * | 2019-08-19 | 2020-09-01 | 技嘉科技股份有限公司 | 支援不同種類記憶體的主機板 |
US11789877B2 (en) * | 2021-08-27 | 2023-10-17 | Dell Products, L.P. | Removable memory module coupling |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200824197A (en) * | 2006-11-29 | 2008-06-01 | Inventec Corp | Expansion structure of memory module slot |
US20100064087A1 (en) * | 2008-09-10 | 2010-03-11 | Portwell Inc. | Electronic device using memory to expand storage capacity |
TW201344692A (zh) * | 2011-12-23 | 2013-11-01 | Mosaid Technologies Inc | 固態硬碟記憶體系統 |
TW201426251A (zh) * | 2012-12-27 | 2014-07-01 | Celestica Technology Consultancy Shanghai Co Ltd | 主機板及於主機板設置記憶體插槽之方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7711887B1 (en) * | 2007-04-30 | 2010-05-04 | Hewlett-Packard Development Company, L.P. | Employing a native fully buffered dual in-line memory module protocol to write parallel protocol memory module channels |
US8639918B2 (en) * | 2011-08-31 | 2014-01-28 | Dell Products L.P. | Memory compatibility system and method |
US9298228B1 (en) * | 2015-02-12 | 2016-03-29 | Rambus Inc. | Memory capacity expansion using a memory riser |
-
2015
- 2015-03-06 TW TW104107278A patent/TWI615721B/zh active
-
2016
- 2016-02-24 US US15/052,804 patent/US20160259751A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200824197A (en) * | 2006-11-29 | 2008-06-01 | Inventec Corp | Expansion structure of memory module slot |
US20100064087A1 (en) * | 2008-09-10 | 2010-03-11 | Portwell Inc. | Electronic device using memory to expand storage capacity |
TW201344692A (zh) * | 2011-12-23 | 2013-11-01 | Mosaid Technologies Inc | 固態硬碟記憶體系統 |
TW201426251A (zh) * | 2012-12-27 | 2014-07-01 | Celestica Technology Consultancy Shanghai Co Ltd | 主機板及於主機板設置記憶體插槽之方法 |
Also Published As
Publication number | Publication date |
---|---|
US20160259751A1 (en) | 2016-09-08 |
TW201633177A (zh) | 2016-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101848379B1 (ko) | 공유 메모리 링크 내의 저전력 진입 | |
TWI740897B (zh) | 具有窄帶寬中繼器通道的記憶體子系統 | |
TWI507979B (zh) | 用於整合以進階精簡指令集機器(arm)為基礎的智慧產權物(ips)之設備和方法及運算裝置 | |
JP3128932U (ja) | Cpuカード及びコンピュータ | |
Jouppi et al. | Cacti-io: Cacti with off-chip power-area-timing models | |
US20170351640A1 (en) | Standardized retimer | |
GB2485701A (en) | Using a central interface and a core specific shim to connect a computer bus to a core using an on chip protocol | |
KR20140000182A (ko) | 동적 다중 링크 편집 분할을 위한 시스템들 및 방법들 | |
TW523669B (en) | South bridge chip and north bridge chip connection architecture for multiple selections | |
US20120059977A1 (en) | Electronic device, controller for accessing a plurality of chips via at least one bus, and method for accessing a plurality of chips via at least one bus | |
CN108874711B (zh) | 一种优化散热的硬盘背板系统 | |
CN104199521A (zh) | 一种刀片节点及其扩展方法 | |
US20070139898A1 (en) | System motherboard having expansibility and variability | |
TWI615721B (zh) | 主機板 | |
US11232060B2 (en) | Method, apparatus and system for power supply policy exchange on a bus | |
US9237670B2 (en) | Socket interposer and computer system using the socket | |
CN104021809A (zh) | Usb存储器 | |
JP2007183941A (ja) | メモリモジュールの構成を変更可能なメモリシステム | |
JP2020077380A (ja) | 外付け電気コネクタ及びコンピュータシステム | |
KR102265653B1 (ko) | 소켓 인터포저 및 소켓 인터포저를 사용하는 컴퓨터 시스템 | |
Sutardja | 1.2 the future of IC design innovation | |
CN107590097B (zh) | 一种服务器io设备扩展装置 | |
US9445507B2 (en) | Packaging for eight-socket one-hop SMP topology | |
JP2009187172A (ja) | サーバ装置及びその筐体 | |
US20120194529A1 (en) | Interface card |