CN106934083A - 电路设计方法和装置 - Google Patents
电路设计方法和装置 Download PDFInfo
- Publication number
- CN106934083A CN106934083A CN201511021179.XA CN201511021179A CN106934083A CN 106934083 A CN106934083 A CN 106934083A CN 201511021179 A CN201511021179 A CN 201511021179A CN 106934083 A CN106934083 A CN 106934083A
- Authority
- CN
- China
- Prior art keywords
- cabling
- circuit
- short
- functionality
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开是关于电路设计方法和装置。该方法包括:确定电路中属于同一网络的具有不同功能的走线;在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子,以使生成的印刷电路板中所述具有不同功能的走线为分开布线,其中,N为所述具有不同功能的走线的数量。本公开利用短路子来实现将属于同一网络的具有不同功能的走线分开布线。由于短路子是一个没有任何实际功能的器件,而且短路子不需要贴任何实物,可以利用PCB直接做出来。因此,在电路设计时利用短路子可以实现区分网络的功能,又不占用PCB面积。
Description
技术领域
本公开涉及电子电路领域,尤其涉及电路设计方法和装置。
背景技术
随着智能手机、平板电脑等终端设备技术的不断发展以及用户审美的不断提高,终端设备被要求越薄越好,可以为用户提供更好的体验。这对于终端设备中的PCB(Printed Circuit Board,印刷电路板)来说,也提出了新的要求,即希望PCB越薄越小越好。因此,如何有效地利用PCB面积愈加重要。在PCB布线时,同一个网络中的不同的走线有时具有不同的功能,而开发者希望能够把具有不同功能的走线分开布线,不要连接在一起。如何在有效利用PCB面积的基础上解决该技术难点是一个亟待解决的问题。
发明内容
本公开实施例提供一种电路设计方法和装置。所述技术方案如下:
根据本公开实施例的第一方面,提供一种电路设计方法,所述方法包括:
确定电路中属于同一网络的具有不同功能的走线;
在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子,以使生成的印刷电路板中所述具有不同功能的走线为分开布线,其中,N为所述具有不同功能的走线的数量。
可选的,所述在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子之后,所述方法还包括:
为所述具有不同功能的走线分别命名不同的网络名称。
可选的,所述在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子之后,所述方法还包括:
将短路子的宽度设置为与接入短路子的走线的宽度一致。
可选的,所述在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子之后,所述方法还包括:
将短路子的长度设置为最小。
可选的,所述在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子之后,所述方法还包括:
将短路子与接入短路子的走线设置在印刷电路板的同一层中。
根据本公开实施例的第二方面,提供一种电路设计装置,所述装置包括:
确定模块,用于确定电路中属于同一网络的具有不同功能的走线;
处理模块,用于在所述确定模块确定的所述具有不同功能的走线中的任意N-1条走线中分别接入短路子,以使生成的印刷电路板中所述具有不同功能的走线为分开布线,其中,N为所述具有不同功能的走线的数量。
可选的,所述装置还包括:
命名模块,用于在所述处理模块接入短路子之后,为所述具有不同功能的走线分别命名不同的网络名称。
可选的,所述装置还包括:
第一设置模块,用于在所述处理模块接入短路子之后,将短路子的宽度设置为与接入短路子的走线的宽度一致。
可选的,所述装置还包括:
第二设置模块,用于在所述处理模块接入短路子之后,将短路子的长度设置为最小。
可选的,所述装置还包括:
第三设置模块,用于在所述处理模块接入短路子之后,将短路子与接入短路子的走线设置在印刷电路板的同一层中。
本公开的实施例提供的技术方案可以包括以下有益效果:
上述技术方案,利用短路子来实现将属于同一网络的具有不同功能的走线分开布线。由于短路子是一个没有任何实际功能的器件,而且短路子不需要贴任何实物,可以利用PCB直接做出来。因此,在电路设计时,利用短路子,可以实现区分网络的功能,又不占用PCB面积。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。
图1是根据一示例性实施例示出的电路设计方法的流程图。
图2是根据一示例性实施例示出的属于同一网络的具有不同功能的两条走线的示意图。
图3是根据另一示例性实施例示出的属于同一网络的具有不同功能的三条走线的示意图。
图4是在图2所示的两条走线中接入短路子的示意图。
图5是在图3所示的两条走线中接入短路子的示意图。
图6是根据另一示例性实施例示出的电路设计方法的流程图。
图7是根据一示例性实施例示出的电路设计装置的框图。
图8是根据另一示例性实施例示出的电路设计装置的框图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
图1是根据一示例性实施例示出的一种电路设计方法的流程图,如图1所示,该方法包括以下步骤S11-S14:
在步骤S11中,确定电路中属于同一网络的具有不同功能的走线。
如图2所示为示例性的属于同一网络的具有不同功能的两条走线A1和A2。如图3所示为示例性的属于同一网络的具有不同功能的三条走线A1、A2和A3。
在步骤S12中,在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子,以使生成的印刷电路板中所述具有不同功能的走线为分开布线,其中,N为所述具有不同功能的走线的数量。
如图4所示,在如图2所示的属于同一网络的具有不同功能的走线A1和A2中,在A2中接入短路子B1的示意图。由于电路设计即电路图中在A2中接入了短路子B1,因此,在PCB自动布线时,能将属于同一网络的走线A1和A2分开布线。
如图5所示,在如图3所示的属于同一网络的具有不同功能的走线A1、A2和A3中,在A2、A3中分别接入短路子B1、B2的示意图。由于电路设计即电路图中在A2、A3中分别接入了短路子B1、B2,因此,在PCB自动布线时,能将属于同一网络的走线A1、A2和A3分开布线。在本公开的其他实施例中,可以在A1、A2、A3中的任意两条走线中分别接入短路子,以实现将A1、A2、A3分开布线。
本实施例中,利用短路子来实现将属于同一网络的具有不同功能的走线分开布线。由于短路子是一个没有任何实际功能的器件,而且短路子不需要贴任何实物,可以利用PCB直接做出来。因此,在电路设计时,利用短路子,可以实现区分网络的功能,又不占用PCB面积。
图6是根据另一示例性实施例示出的电路设计方法的流程图,如图6所示,该方法包括以下步骤:
在步骤S61中,确定电路中属于同一网络的具有不同功能的走线。
在步骤S62中,在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子,以使生成的印刷电路板中所述具有不同功能的走线为分开布线,其中,N为所述具有不同功能的走线的数量。
在步骤S63中,为所述具有不同功能的走线命名不同的网络名称。
由于在PCB生成过程中,属于同一个网络的走线是合并成一根线并且只能具有一个网络名称。通过使用短路子后,PCB布线时能将不同功能的走线分开布线,也即将不同功能的走线分开为不同的网络,因此,也可以使不同功能的走线具有不同的网络名称。
在本公开的其他实施例中,为了进一步减小短路子在PCB上所占面积,还可以将短路子的宽度设置为与接入短路子的走线的宽度一致。将短路子的长度设置为最小。
将短路子与接入所述短路子的走线设置在印刷电路板的同一层中。在PCB中,短路子需要根据具体的走线来确定,例如A2的走线走在PCB的第三层,那么接入A2中的短路子就要做在PCB的第三层,而不能做在其它层,如果走在其它层就要打孔连接,占用走线面积。
下述为本公开装置实施例,可以用于执行本公开方法实施例。
图7是根据一示例性实施例示出的一种电路设计装置的框图,该装置可以通过软件、硬件或者两者的结合实现成为电子设备的部分或者全部。如图7所示,该装置包括:
确定模块71,被配置为确定电路中属于同一网络的具有不同功能的走线;
如图2所示为示例性的属于同一网络的具有不同功能的两条走线A1和A2。如图3所示为示例性的属于同一网络的具有不同功能的三条走线A1、A2和A3。
处理模块72,被配置为在所述确定模块71确定的具有不同功能的走线中的任意N-1条走线中分别接入短路子,以使生成的印刷电路板中所述具有不同功能的走线为分开布线,其中,N为所述具有不同功能的走线的数量。
如图4所示,在如图2所示的属于同一网络的具有不同功能的走线A1和A2中,在A2中接入短路子B1的示意图。由于电路设计即电路图中在A2中接入了短路子B1,因此,在PCB自动布线时,能将属于同一网络的走线A1和A2分开布线。
如图5所示,在如图3所示的属于同一网络的具有不同功能的走线A1、A2和A3中,在A2、A3中分别接入短路子B1、B2的示意图。由于电路设计即电路图中在A2、A3中分别接入了短路子B1、B2,因此,在PCB自动布线时,能将属于同一网络的走线A1、A2和A3分开布线。在本公开的其他实施例中,可以在A1、A2、A3中的任意两条走线中分别接入短路子,以实现将A1、A2、A3分开布线。
本实施例中,利用短路子来实现将属于同一网络的具有不同功能的走线分开布线。由于短路子是一个没有任何实际功能的器件,而且短路子不需要贴任何实物,可以利用PCB直接做出来。因此,在电路设计时,利用短路子,可以实现区分网络的功能,又不占用PCB面积。
如图8所示为本公开另一实施例,在该实施例中,所述装置还包括:
命名模块73,被配置为在所述处理模块72接入短路子之后,为所述具有不同功能的走线分别命名不同的网络名称。
由于在PCB生成过程中,属于同一个网络的走线是合并成一根线并且只能具有一个网络名称。通过使用短路子后,PCB布线时能将不同功能的走线分开布线,也即将不同功能的走线分开为不同的网络,因此,也可以使不同功能的走线具有不同的网络名称。
如图8所示为本公开另一实施例,在该实施例中,所述装置还包括:
第一设置模块74,被配置为在所述处理模块72接入短路子之后,将短路子的宽度设置为与接入短路子的走线的宽度一致。
在本公开另一实施例中,所述装置还包括:
第二设置模块75,被配置为在所述处理模块72接入短路子之后,将短路子的长度设置为最小。
在本公开另一实施例中,所述装置还包括:
第三设置模块76,被配置为在所述处理模块72接入短路子之后,将短路子与接入短路子的走线设置在印刷电路板的同一层中。
关于上述实施例中的装置,其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述,此处将不做详细阐述说明。
本领域技术人员在考虑说明书及实践这里公开的公开后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由下面的权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (10)
1.一种电路设计方法,其特征在于,所述方法包括:
确定电路中属于同一网络的具有不同功能的走线;
在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子,以使生成的印刷电路板中所述具有不同功能的走线为分开布线,其中,N为所述具有不同功能的走线的数量。
2.根据权利要求1所述的方法,其特征在于,所述在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子之后,所述方法还包括:
为所述具有不同功能的走线分别命名不同的网络名称。
3.根据权利要求1所述的方法,其特征在于,所述在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子之后,所述方法还包括:
将短路子的宽度设置为与接入短路子的走线的宽度一致。
4.根据权利要求1所述的方法,其特征在于,所述在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子之后,所述方法还包括:
将短路子的长度设置为最小。
5.根据权利要求1所述的方法,其特征在于,所述在所述具有不同功能的走线中的任意N-1条走线中分别接入短路子之后,所述方法还包括:
将短路子与接入短路子的走线设置在印刷电路板的同一层中。
6.一种电路设计装置,其特征在于,所述装置包括:
确定模块,用于确定电路中属于同一网络的具有不同功能的走线;
处理模块,用于在所述确定模块确定的具有不同功能的走线中的任意N-1条走线中分别接入短路子,以使生成的印刷电路板中所述具有不同功能的走线为分开布线,其中,N为所述具有不同功能的走线的数量。
7.根据权利要求6所述的装置,其特征在于,所述装置还包括:
命名模块,用于在所述处理模块接入短路子之后,为所述具有不同功能的走线分别命名不同的网络名称。
8.根据权利要求6所述的装置,其特征在于,所述装置还包括:
第一设置模块,用于在所述处理模块接入短路子之后,将短路子的宽度设置为与接入短路子的走线的宽度一致。
9.根据权利要求6所述的装置,其特征在于,所述装置还包括:
第二设置模块,用于在所述处理模块接入短路子之后,将短路子的长度设置为最小。
10.根据权利要求6所述的装置,其特征在于,所述装置还包括:
第三设置模块,用于在所述处理模块接入短路子之后,将短路子与接入短路子的走线设置在印刷电路板的同一层中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511021179.XA CN106934083B (zh) | 2015-12-30 | 2015-12-30 | 电路设计方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511021179.XA CN106934083B (zh) | 2015-12-30 | 2015-12-30 | 电路设计方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106934083A true CN106934083A (zh) | 2017-07-07 |
CN106934083B CN106934083B (zh) | 2020-07-21 |
Family
ID=59442447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511021179.XA Active CN106934083B (zh) | 2015-12-30 | 2015-12-30 | 电路设计方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106934083B (zh) |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1520565A (zh) * | 2000-12-07 | 2004-08-11 | 凯登斯设计系统有限公司 | 布线方法和装置 |
CN1949953A (zh) * | 2006-11-01 | 2007-04-18 | 华为技术有限公司 | 一种印刷电路板的布线方法及印刷电路板 |
US20080288908A1 (en) * | 2007-05-15 | 2008-11-20 | Mirror Semiconductor, Inc. | Simultaneous design of integrated circuit and printed circuit board |
CN101320396A (zh) * | 2007-06-07 | 2008-12-10 | 英业达股份有限公司 | 印刷电路板布线处理方法及系统 |
CN101365291A (zh) * | 2007-03-23 | 2009-02-11 | 华为技术有限公司 | 印制线路板及其设计方法以及一种终端产品主板 |
CN101382966A (zh) * | 2007-09-04 | 2009-03-11 | 英业达股份有限公司 | 设计模块合成方法 |
CN102176236A (zh) * | 2011-02-14 | 2011-09-07 | 华为终端有限公司 | 一种印刷电路板、安全数码卡和制造印刷电路板的方法 |
CN102339340A (zh) * | 2010-07-23 | 2012-02-01 | 富泰华工业(深圳)有限公司 | 印刷电路板布线系统及印刷电路板布线方法 |
US8196082B1 (en) * | 2010-11-15 | 2012-06-05 | Xilinx, Inc. | Signal routing and pin placement |
CN102858089A (zh) * | 2011-06-29 | 2013-01-02 | 佳能株式会社 | 印刷电路板、电源装置、成像装置和印刷电路板制造方法 |
CN203167421U (zh) * | 2013-03-26 | 2013-08-28 | 佛山市顺德区顺达电脑厂有限公司 | 印刷电路板的星形拓扑走线结构 |
CN103353914A (zh) * | 2013-07-10 | 2013-10-16 | 台安科技(无锡)有限公司 | 一种高效检查pcb的方法 |
US20140007027A1 (en) * | 2008-05-24 | 2014-01-02 | Tabula, Inc. | Decision Modules |
CN104636529A (zh) * | 2013-11-14 | 2015-05-20 | 纬创资通股份有限公司 | 印刷电路板的电路设计模拟系统及其电路设计方法 |
CN104732018A (zh) * | 2015-03-06 | 2015-06-24 | 小米科技有限责任公司 | Pcb布线处理方法及装置 |
-
2015
- 2015-12-30 CN CN201511021179.XA patent/CN106934083B/zh active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1520565A (zh) * | 2000-12-07 | 2004-08-11 | 凯登斯设计系统有限公司 | 布线方法和装置 |
CN1949953A (zh) * | 2006-11-01 | 2007-04-18 | 华为技术有限公司 | 一种印刷电路板的布线方法及印刷电路板 |
CN101365291A (zh) * | 2007-03-23 | 2009-02-11 | 华为技术有限公司 | 印制线路板及其设计方法以及一种终端产品主板 |
US20080288908A1 (en) * | 2007-05-15 | 2008-11-20 | Mirror Semiconductor, Inc. | Simultaneous design of integrated circuit and printed circuit board |
CN101320396A (zh) * | 2007-06-07 | 2008-12-10 | 英业达股份有限公司 | 印刷电路板布线处理方法及系统 |
CN101382966A (zh) * | 2007-09-04 | 2009-03-11 | 英业达股份有限公司 | 设计模块合成方法 |
US20140007027A1 (en) * | 2008-05-24 | 2014-01-02 | Tabula, Inc. | Decision Modules |
CN102339340A (zh) * | 2010-07-23 | 2012-02-01 | 富泰华工业(深圳)有限公司 | 印刷电路板布线系统及印刷电路板布线方法 |
US8196082B1 (en) * | 2010-11-15 | 2012-06-05 | Xilinx, Inc. | Signal routing and pin placement |
CN102176236A (zh) * | 2011-02-14 | 2011-09-07 | 华为终端有限公司 | 一种印刷电路板、安全数码卡和制造印刷电路板的方法 |
CN102858089A (zh) * | 2011-06-29 | 2013-01-02 | 佳能株式会社 | 印刷电路板、电源装置、成像装置和印刷电路板制造方法 |
CN203167421U (zh) * | 2013-03-26 | 2013-08-28 | 佛山市顺德区顺达电脑厂有限公司 | 印刷电路板的星形拓扑走线结构 |
CN103353914A (zh) * | 2013-07-10 | 2013-10-16 | 台安科技(无锡)有限公司 | 一种高效检查pcb的方法 |
CN104636529A (zh) * | 2013-11-14 | 2015-05-20 | 纬创资通股份有限公司 | 印刷电路板的电路设计模拟系统及其电路设计方法 |
CN104732018A (zh) * | 2015-03-06 | 2015-06-24 | 小米科技有限责任公司 | Pcb布线处理方法及装置 |
Non-Patent Citations (2)
Title |
---|
WERADECH KUMTONG 等: "Pin Set Sequence selection guideline routing for Printed Circuit Board Routing", 《2015 7TH INTERNATIONAL CONFERENCE ON KNOWLEDGE AND SMART TECHNOLOGY (KST)》 * |
张辉: "高速印刷电路板的设计及DDR2仿真", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Also Published As
Publication number | Publication date |
---|---|
CN106934083B (zh) | 2020-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6671483B2 (ja) | スマートデバイスを制御するための方法および装置、ならびにコンピュータ記憶媒体 | |
CN105007581A (zh) | 一种上网认证方法及客户端 | |
CN101212428A (zh) | 一种应用于数字家庭系统的家庭网关 | |
CN102436457B (zh) | 一种分配浏览器进程的方法及其设备 | |
CN105205072B (zh) | 网页信息的展示方法和系统 | |
CN105653744A (zh) | 版图布局的设计方法及装置 | |
CN110309444A (zh) | 一种页面展示方法、装置、介质及服务器 | |
CN103970959A (zh) | 一种电路板布线方法及系统 | |
CN106603681A (zh) | 一种工业设备实时监控软件与信息化系统集成的使用方法 | |
CN106897162A (zh) | 一种应用中组件的通信方式选择方法、通信系统和移动终端 | |
CN103294351B (zh) | 一种显示方法和电子设备 | |
CN109840201B (zh) | Ui测试方法、装置、电子设备及计算机可读存储介质 | |
CN102957681A (zh) | 嵌入式浏览器、智能家电设备及智能物联网系统 | |
CN100461188C (zh) | 计算机辅助高频电路模型模拟分析方法及系统 | |
CN105844012A (zh) | 一种分立器件的版图比对原理图验证方法及装置 | |
CN106934083A (zh) | 电路设计方法和装置 | |
CN104486459A (zh) | 一种双ip双线的服务器及服务方法 | |
CN104601358A (zh) | 一种实现采集系统与分析系统间的匹配方法及装置 | |
CN109165197A (zh) | 一种文件处理方法、终端及服务器 | |
CN103746908A (zh) | 一种无线网关设备及其工作模式选择方法 | |
CN107885502A (zh) | 接口处理方法、处理装置、接口管理方法和管理装置 | |
CN106649194A (zh) | 一种电子信息控制的电子设备及其操作方法 | |
CN102025779A (zh) | 建立wap站点的方法和设备 | |
CN101751441B (zh) | 一种面向ce设备的互联网资源搜索服务系统及方法 | |
CN105992063A (zh) | 一种网页加载方法及用户设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |