CN104636529A

CN104636529A - 印刷电路板的电路设计模拟系统及其电路设计方法

Info

Publication number: CN104636529A
Application number: CN201310625242.5A
Authority: CN
Inventors: 林凤玲; 张瑞荣; 郭文瑞
Original assignee: Wistron Corp
Current assignee: Wistron Corp
Priority date: 2013-11-14
Filing date: 2013-11-28
Publication date: 2015-05-20
Also published as: US20150135157A1; TW201518972A

Abstract

本发明涉及印刷电路板的电路设计模拟系统及其电路设计方法。该电路设计方法，适用于一印刷电路板。经由一布局工具的一使用者界面，得到一第一使用者输入，其中第一使用者输入是指示使用者界面中印刷电路板的一线路图的一物件被选取。根据物件的一属性，从一数据库中得到对应于属性的多个制约设定。显示多个制约设定于使用者界面的一视窗。经由使用者界面，得到一第二使用者输入，其中第二使用者输入是指示视窗中多个制约设定的一个被选取。指定对应于所选取的制约设定的至少一制约参数给物件，并贴附对应于物件的属性的一标签于线路图的物件上。

Description

印刷电路板的电路设计模拟系统及其电路设计方法

技术领域

本发明涉及一种电路设计方法，特别是涉及一种印刷电路板的电路设计方法。

背景技术

在电子产品中，尤其是计算机、通讯产品等，印刷电路板上的网络（net）数量通常超过数千条。此外，为了得到良好的信号品质，印刷电路板上高频信号的布局需求越来越严格。

传统上，在选定电子产品的规格以及零件之后，需要以人工方式来建立制约（constraint）参数表，以便设计电子产品所需的印刷电路板。一般而言，需要花费4-6天的时间来建立制约参数表。此外，当线路图或是制约参数表有变更时，线路图以及制约参数表无法即时且同步地对应呈现，使得制造商无法立即对印刷电路板的布局数据的正确性进行查验。于是，需要花费较多的时间来验证。

因此，需要一种能标准化管理制约参数的印刷电路板的设计方法，以确保制约参数具有一致性。

发明内容

本发明提供一种电路设计方法，适用于一印刷电路板。经由一布局工具的一使用者界面，得到一第一使用者输入，其中上述第一使用者输入是指示上述使用者界面中上述印刷电路板的一线路图的一物件被选取。根据上述物件的一属性，从一数据库中得到对应于上述属性的多个制约设定。显示上述多个制约设定于上述使用者界面的一视窗。经由上述使用者界面，得到一第二使用者输入，其中上述第二使用者输入是指示上述视窗中上述多个制约设定的一个被选取。以及指定对应于所选取的上述制约设定的至少一制约参数给上述物件，并贴附对应于上述物件的上述属性的一标签于上述线路图的上述物件上。

再者，本发明提供一种电路设计模拟系统，适用于一印刷电路板。上述电路设计模拟系统包括：一显示器，用以显示一布局工具的一使用者界面；一储存装置，包括一数据库；以及一处理器，耦接于上述显示器以及上述储存装置，用以经由上述使用者界面而得到一第一使用者输入以及一第二使用者输入。上述第一使用者输入是指示上述使用者界面中上述印刷电路板的一线路图的一物件被选取。上述处理器根据上述物件的一属性，而从上述数据库中得到对应于上述属性的多个制约设定。上述处理器显示上述多个制约设定于上述使用者界面的一视窗，以及上述第二使用者输入是指示上述视窗中上述多个制约设定的一个被选取。上述处理器指定对应于所选取的上述制约设定的至少一制约参数给上述物件，并贴附对应于上述物件的上述属性的一标签于上述线路图的上述物件上。

附图说明

图1显示根据本发明一实施例所述的适用于一印刷电路板的电路设计模拟系统；

图2显示根据本发明一实施例所述的用以储存制约参数的数据库；

图3显示根据本发明一实施例所述的电路设计方法，适用于一印刷电路板；以及

图4显示根据本发明一实施例所述显示于使用者界面的印刷电路板的线路图的示范例。

附图符号说明

100～电路设计模拟系统；

110～处理器；

120～显示器；

130～储存装置；

140～使用者界面；

150、200～数据库；

210～第一群组；

220～第二群组；

230～第三群组；

400～线路图；

410～视窗；

420～标签；

CA、CB、CC～制约设定；

DEV1、DEV2～元件；

N1-N5～网络；

P1-P5～接脚；

R403～电阻；

S302-S320～步骤；以及

TP401-TP403～端点。

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并结合附图详细说明如下。

图1显示根据本发明一实施例所述的适用于一印刷电路板的电路设计模拟系统100。电路设计模拟系统100包括处理器110、显示器120以及储存装置130。显示器120用以显示一布局工具的使用者界面140，其中布局工具是由电路设计模拟系统100所执行。处理器110耦接于显示器120，因此使用者可通过显示器120上的使用者界面140对印刷电路板的线路图进行修改。此外，使用者可通过点选使用者界面140上线路图的物件，而贴附标签（tag）于该物件，以便将对应于该标签的制约（constraint）参数指定（assign）给该物件。在此实施例中，多个的制约参数储存在储存装置130的数据库150中。于是，处理器110可根据线路图上各物件的标签以及数据库150中所对应的制约参数而产生线路图的制约参数表。因此，使用者便可根据线路图以及由处理器110所产生的制约参数表，而得到印刷电路板的布局设计。在一实施例中，储存装置130为一伺服器。

图2显示根据本发明一实施例所述的用以储存制约参数的数据库200。数据库200包括多个制约设定，其中相应于线路图上的不同物件，可将制约设定分为第一群组210、第二群组220与第三群组230。第一群组210包括多个个制约设定CA，其中每一制约设定CA包括个别的设计原则（design rule），其用以定义印刷电路板上网络（net）或是接脚（pin）的制约参数。此外，亦可联合多个设计原则而组成原则集（rule set）RS，如下列表一所显示。

表一

此外，第二群组220包括多个个制约设定CB，其中每一制约设定CB包括多个设计原则和/或设计集，其用以定义印刷电路板上对应于一特定功能的总线的相关制约参数。具体而言，线路图上对应于同一功能的网络、接脚等物件可定义为同一制约设定CB，其中该制约设定CB包括第一群组210中的多个制约设定CA。例如，在印刷电路板上，组成快速周边组件互连（PCI Express，PCIe）总线的网络以及接脚等物件有相同的制约参数，即对应到同一制约设定CB。相同地，线路图上不同规格的总线（例如USB、UART、HDMI、SPI、I2C等）分别对应于个别的制约设定CB。再者，第三群组230包括多个个制约设定CC，其中每一制约设定CC包括多个设计原则和/或设计集，其用以定义印刷电路板上对应于一特定元件或一特定模块的相关制约参数。具体而言，线路图上对应于相同元件或模块的网络、接脚等物件可定义为同一制约设定CC，其中制约设定CC包括第二群组220中的多个制约设定CB和/或第一群组210中的多个制约设定CA。例如，在印刷电路板上，连接于中央处理器（CPU）或是显示端口（display port）的网络以及接脚等物件对应到同一制约设定CC。相同地，线路图上不同类型的元件与模块（例如即时系统（RTC）、HDMI端口、电源管理模块等）分别对应于个别的制约设定CC。因此，根据不同元件的信息以及印刷电路板的规格，使用者可事先定义不同的制约设定CA，并依据每一电子产品的不同需求而去建立相对应的制约设定CB与制约设定CC。藉由事先建立第一群组210的制约设定CA以及建立制约设定CA与第二群组220的制约设定CB和第三群组230的制约设定CC之间的相关性，可将印刷电路板的制约参数标准化，因此可减少设计及验证时间，而快速地产生正确的制约参数表，以供后续的印刷电路板的布局设计。

图3显示根据本发明一实施例所述的电路设计方法，适用于一印刷电路板。图4显示根据本发明一实施例所述显示于使用者界面的印刷电路板的线路图400的示范例。在图4中，元件DEV1具有多个接脚P1-P4。接脚P1经由网络N1耦接于端点TP401、接脚P2经由网络N2耦接于端点TP402以及接脚P3经由网络N3耦接于端点TP403。接脚P4经由网络N4耦接于电阻R403的一端，而电阻R403的另一端经由网络N5而耦接于元件DEV2的接脚P5。同时参考图1、图3以及图4，首先，电路设计模拟系统100通过使用者界面140来显示印刷电路板的线路图400，以供使用者观看。当使用者点选/选取线路图400上的任一物件时，处理器110经由使用者界面140而得到第一使用者输入（步骤S302）。在此实施例中，假设第一使用者输入是指示线路图400上的网络N4被选取。处理器110根据第一使用者输入来判断所选取的物件，以得到所选取的物件的属性（例如网络、接脚、总线或是元件）（步骤S304）。在此实施例中，处理器110判断出所选取的物件为网络。在步骤S306，处理器110根据所选取的物件的属性，而从数据库150中得到对应于该属性的制约设定。举例来说，若物件的属性为接脚或是网络，则处理器110从数据库150中得到第一群组的制约设定（例如图2的制约设定CA），其用以定义印刷电路板上网络或是接脚的制约参数。此外，若物件的属性为总线，则处理器110从数据库150中得到第二群组的制约设定（例如图2的制约设定CB），其用以定义印刷电路板上对应于一特定功能的总线的相关制约参数。再者，若物件的属性为元件，则处理器110从数据库150中得到第三群组的制约设定（例如图2的制约设定CC），其用以定义印刷电路板上对应于一特定元件或一特定模块的相关制约参数。接着，在步骤S308，处理器110将对应于该属性的制约设定显示于使用者界面140的视窗。举例来说，当图4的线路图400上的网络N4被选取时，处理器110将对应于网络N4的第一群组的制约设定CA_1-CA_n与制约设定RS_1-RS_m显示于视窗410上，其中每一制约设定CA_1-CA_n对应于一设计原则，而每一制约设定RS_1-RS_m对应于由多个设计原则所构成的原则集。当使用者点选视窗上的任一制约设定时，处理器110经由使用者界面140而得到第二使用者输入（步骤S310）。第二使用者输入与第一使用者输入可为同一人或不同人所提供。处理器110将对应于所选取的制约设定的至少一制约参数指定给所选取的物件（步骤S312），并贴附对应于该属性的标签于所选取的物件上（步骤S314）。举例来说，假设第二使用者输入用以指示图4中视窗410的制约设定CA_3被选取，则处理器110将对应于制约设定CA_3的制约参数（例如表一的工作电压值）指定给网络N4，并贴附标签420于线路图400上的网络N4。在一实施例中，为了方便使用者识别，每一群组的制约设定是分别对应于不同的标签。例如，第一、第二与第三群组分别对应于第一、第二与第三标签，其中第一、第二与第三标签的图样具有不同的颜色或是形状。此外，使用者亦可通过视窗410的制约设定DEF来将网络N4设置（configure）为第二群组或是第三群组内的制约设定。例如，网络 N4支援UART总线，则使用者可使用制约设定DEF来定义网络N4为第二群组中对应于UART总线的制约设定（例如CB_5），于是处理器110将对应于制约设定CB_5的制约参数指定给网络N4，并贴附第二群组的标签于网络N4上。同样地，可设置所选取的物件为第三群组内的制约设定，于是处理器110将对应于第三群组的制约设定的制约参数指定给所选取的物件，并贴附第三群组的标签于选取的物件上。在步骤S316，处理器110判断使用者是否已完成线路图上全部标签的贴附操作。若使用者继续点选线路图上的物件，则回到步骤S302，以便对所点选的物件贴附所对应的标签，或者，若使用者点选视窗上的其它制约设定时，则回到步骤S310，将所选取的制约设定的至少一制约参数指定给所选取的物件。若使用者没有点选线路图上的任何物件，则处理器110在线路图上强调（highlight）/显示未定义的脚位（即未贴附标签的脚位）（步骤S318）。于是，使用者可进一步确认是否有尚未贴附标签的物件。接着，在步骤S320，根据线路图上所贴附的标签以及数据库150中的制约参数，处理器110产生线路图的制约参数表。于是，使用者便可根据制约参数表以及线路图，来完成印刷电路板的布局设计。因此，可减少印刷电路板的设计时间并且避免人为失误。

根据本发明的实施例，可藉由贴附对应于制约参数的标签于线路图的物件上，来直接产生制约参数表。具体而言，藉由事先建立第一、第二与第三群组的制约设定以及所对应的制约参数，可将印刷电路板的设计标准化，而使相同物件自动地连结至数据库中的相同制约参数。因此，可避免人工产生制约参数表所造成的错误，而加快产品的除错。同时地，亦可列出线路图中没有被标签定义过的物件，方便使用者过滤疏漏的物件。此外，在数据库中，当第一群组内的制约参数有变更时，处理器亦对第二群组以及第三群组中包括已变更的第一群组的制约参数的制约设定进行自动更新。因此，使得制约参数的管理更具有弹性以及一致性。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围是以本发明的权利要求为准。

Claims

1.一种电路设计方法，适用于一印刷电路板，包括：

经由一布局工具的一使用者界面，得到一第一使用者输入，其中上述第一使用者输入是指示上述使用者界面中上述印刷电路板的一线路图的一物件被选取；

根据上述物件的一属性，从一数据库中得到对应于上述属性的多个制约设定；

显示上述多个制约设定于上述使用者界面的一视窗；

经由上述使用者界面，得到一第二使用者输入，其中上述第二使用者输入是指示上述视窗中上述多个制约设定的一个被选取；以及

指定对应于所选取的上述制约设定的至少一制约参数给上述物件，并贴附对应于上述物件的上述属性的一标签于上述线路图的上述物件上。

2.如权利要求1所述的电路设计方法，还包括：

根据上述线路图的上述标签，产生上述线路图的一制约参数表，其中上述制约参数表包括对应于上述物件的上述制约参数。

3.如权利要求2所述的电路设计方法，还包括：

根据上述制约参数表以及上述线路图，得到上述印刷电路板的一布局设计。

4.如权利要求1所述的电路设计方法，其中上述属性指示上述物件为上述线路图的一网络、一接脚、一总线或是一元件。

5.如权利要求4所述的电路设计方法，其中当上述属性指示上述物件为上述线路图的上述网络或是上述接脚时，每一上述制约设定为一第一制约设定，其中上述第一制约设定包括上述印刷电路板的一设计原则，以及上述标签具有对应于上述属性的一第一图样。

6.如权利要求5所述的电路设计方法，其中当上述属性指示上述物件为上述线路图的上述总线时，每一上述制约设定为一第二制约设定，其中上述第二制约设定包括多个上述第一制约设定，以及上述标签具有对应于上述属性的一第二图样。

7.如权利要求6所述的电路设计方法，其中当上述属性指示上述物件为上述线路图的上述元件时，每一上述制约设定为一第三制约设定，其中上述第三制约设定包括多个上述第二制约设定以及多个上述第一制约设定，以及上述标签具有对应于上述属性的一第三图样。

8.如权利要求7所述的电路设计方法，其中上述第一图样、上述第二图样以及上述第三图样具有不同的形状或是颜色。

9.如权利要求1所述的电路设计方法，还包括：

显示上述线路图上未具有上述标签的物件于上述使用者界面。

10.如权利要求1所述的电路设计方法，其中上述制约参数用以定义上述印刷电路板的贯穿孔、电压、电流、走线的设计原则。

11.一种电路设计模拟系统，适用于一印刷电路板，包括：

一显示器，用以显示一布局工具的一使用者界面；

一储存装置，包括一数据库；以及

一处理器，耦接于上述显示器以及上述储存装置，用以经由上述使用者界面而得到一第一使用者输入以及一第二使用者输入，其中上述第一使用者输入指示上述使用者界面中上述印刷电路板的一线路图的一物件被选取；

其中上述处理器根据上述物件的一属性，而从上述数据库中得到对应于上述属性的多个制约设定；

其中上述处理器显示上述多个制约设定于上述使用者界面的一视窗，以及上述第二使用者输入指示上述视窗中上述多个制约设定的一个被选取；

其中上述处理器指定对应于所选取的上述制约设定的至少一制约参数给上述物件，并贴附对应于上述物件的上述属性的一标签于上述线路图的上述物件上。

12.如权利要求11所述的电路设计模拟系统，其中上述处理器根据上述线路图的上述标签而产生上述线路图的一制约参数表，其中上述制约参数表包括对应于上述物件的上述制约参数。

13.如权利要求12所述的电路设计模拟系统，其中上述印刷电路板的一布局设计根据上述制约参数表以及上述线路图而得到。

14.如权利要求11所述的电路设计模拟系统，其中上述属性指示上述物件为上述线路图的一网络、一接脚、一总线或是一元件。

15.如权利要求14所述的电路设计模拟系统，其中当上述属性指示上述物件为上述线路图的上述网络或是上述接脚时，每一上述多个制约设定为一第一制约设定，其中上述第一制约设定包括上述印刷电路板的一设计原则，以及上述标签具有对应于上述属性的一第一图样。

16.如权利要求15所述的电路设计模拟系统，其中当上述属性指示上述物件为上述线路图的上述总线时，每一上述多个制约设定为一第二制约设定，其中上述第二制约设定包括多个上述第一制约设定，以及上述标签具有对应于上述属性的一第二图样。

17.如权利要求16所述的电路设计模拟系统，其中当上述属性指示上述物件为上述线路图的上述元件时，每一上述制约设定为一第三制约设定，其中上述第三制约设定包括多个上述第二制约设定以及多个上述第一制约设定，以及上述标签具有对应于上述属性的一第三图样。

18.如权利要求17所述的电路设计模拟系统，其中上述第一图样、上述第二图样以及上述第三图样具有不同的形状或是颜色。

19.如权利要求11所述的电路设计模拟系统，其中上述处理器显示上述线路图上未具有上述标签的物件于上述显示器的上述使用者界面。

20.如权利要求10所述的电路设计模拟系统，其中上述制约参数用以定义上述印刷电路板的贯穿孔、电压、电流、走线的设计原则。