CN105653744A - 版图布局的设计方法及装置 - Google Patents

版图布局的设计方法及装置 Download PDF

Info

Publication number
CN105653744A
CN105653744A CN201410640866.9A CN201410640866A CN105653744A CN 105653744 A CN105653744 A CN 105653744A CN 201410640866 A CN201410640866 A CN 201410640866A CN 105653744 A CN105653744 A CN 105653744A
Authority
CN
China
Prior art keywords
electronic circuit
schematic diagram
primary component
laying out
out pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410640866.9A
Other languages
English (en)
Inventor
朱光
陈先敏
冯光涛
杨家奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410640866.9A priority Critical patent/CN105653744A/zh
Priority to US14/932,344 priority patent/US20160140279A1/en
Publication of CN105653744A publication Critical patent/CN105653744A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种版图布局的设计方法及装置，其中，该方法包括：根据已完成的电子线路的原理图确定关键器件的版图布局参数；按照关键器件的版图布局参数对电子线路进行仿真；以及根据仿真结果对电子线路的原理图进行调整。本发明解决了LDE的工艺设计流程中工作量大且开发周期长的技术问题。

Description

版图布局的设计方法及装置
技术领域
本发明涉及电子线路领域，具体而言，涉及一种版图布局的设计方法及装置。
背景技术
随着工艺尺寸的不断缩小，标准互补金属氧化物半导体存储器(ComplementaryMetal-Oxide-Semiconductor，简称为CMOS)工艺中的布局依赖效应(Layout-DependentEffects，简称为LDE)影响越来越突出，在40nm/45nm及以下工艺中，LDE已经不能忽略，所以，现在先进工艺的模型已经在传统模型的基础上引入了与LDE有关的参数。但是，这些参数中的很大一部分只能在版图完成之后才能有效，进而在版图仿真(Post-LayoutSimulation)时应用。如果采用传统的设计流程，即首先完成原理图设计，进而进行版图布局、连线，再进行仿真，势必造成大量的返工，使得设计者的工作量大大增加。这是因为原理图仿真(Pre-LayoutSimulation)和版图仿真的在LDE参数方面差距较大，造成原理图仿真结果和版图仿真结果有较大的差距，使得即使原理图仿真结果满足要求，而版图仿真结果不能满足要求，所以，就要原理图和版图多次修改，造成设计者工作量增加。
目前，在先进工艺设计流程方面，有两种情况：
1)传统设计流程：原理图完成之后进行版图布局、提取，进而仿真，版图仿真中模型中的LDE参数有效。图1所示S102至S116是根据相关技术的LDE显著的传统设计流程图，对LDE显著的先进工艺采用此流程，如图1所示，由于步骤S106和S116的仿真结果会有较大差距，会造成设计周期增加，从而设计者的工作量增加；
2)包括LDE的新设计流程：在完成原理图后，将没有LDE效应的模型和LDE效应分别处理，然后在仿真中将二者的结果结合，得到包括LDE的后仿结果。图2是根据相关技术的包括LDE的新设计流程图，如图2所示，这种方法可以降低仿真时间，但是，仍然没有减少原理图和版图的交互，因而，设计者工作量还是较大。
可见，以上两种流程均不能降低先进工艺设计者的工作量，也就是说，无论是在传统流程中对模型(Model)引入LDE，还是利用Model和LDE分离的方法，都不能增加原理图仿真结果和版图仿真结果的一致性。这是因为设计者对原理图的设计裕量较难把握，所以，会造成原理图和版图之间交互工作量大大增加，延长了开发周期。
发明内容
本发明的主要目的在于提供一种版图布局的设计方法及装置，以至少解决上述相关LDE的工艺设计流程中工作量大且开发周期长的问题。
根据本发明实施例的一个方面，提供了一种版图布局的设计方法，包括：根据已完成的电子线路的原理图确定关键器件的版图布局参数；按照上述关键器件的版图布局参数对上述电子线路进行仿真；以及根据仿真结果对上述电子线路的原理图进行调整。
可选地，根据仿真结果对上述电子线路的原理图进行调整包括：根据仿真结果所对应的性能参数和预设的上述电子线路的性能参数，对上述电子线路的原理图进行调整。
可选地，按照上述关键器件的版图布局参数对上述电子线路进行仿真包括：按照上述关键器件的版图布局参数以及除上述关键器件之外的其他元件的原理图，对上述电子线路进行仿真。
可选地，在上述电子线路为模拟电路的情况下，根据上述关键器件的版图布局参数的仿真结果对上述电子线路的原理图进行调整，再根据上述关键器件的版图布局参数以及除上述关键器件之外的其他元件的原理图的仿真结果对上述电子线路的原理图进行调整；和/或，在上述电子线路为数字电路的情况下，根据上述关键器件的版图布局参数以及除上述关键器件之外的其他元件的原理图的仿真结果对上述电子线路的原理图进行调整。
可选地，上述关键器件的版图布局参数为上述关键器件对应的全部或部分LDE参数。
可选地，按照上述关键器件的版图布局参数对上述电子线路进行仿真包括：按照上述关键器件的版图布局参数所对应的有效的LDE模型对上述电子线路进行仿真。
可选地，根据仿真结果对上述电子线路的原理图进行调整之后，还包括：使用设计工具，将上述关键器件作为一个整体与除上述关键器件之外的其他元件一起进行版图的自动布局；对自动布局结果进行手动调整，并对调整后的版图布局进行仿真。
根据本发明实施例的另一个方面，还提供了一种版图布局的设计装置，包括：确定模块，用于根据已完成的电子线路的原理图确定关键器件的版图布局参数；仿真模块，用于按照上述关键器件的版图布局参数对上述电子线路进行仿真；以及校准模块，用于根据仿真结果对上述电子线路的原理图进行调整。
可选地，上述校准模块还用于根据仿真结果所对应的性能参数和预设的上述电子线路的性能参数，对上述电子线路的原理图进行调整。
可选地，上述仿真模块还用于按照上述关键器件的版图布局参数所对应的有效的LDE模型对上述电子线路进行仿真。
通过本发明，采用“根据已完成的电子线路的原理图确定关键器件的版图布局参数，按照确定的关键器件的版图布局参数对电子线路进行仿真，并根据仿真结果对电子线路的原理图进行调整”的方式，避免了由于原理图和版图的直接交互而造成的原理图和版图的反复修改，解决了相关LDE的工艺设计流程中工作量大且开发周期长的问题，从而实现提高系统工作效率的效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的LDE显著的传统设计流程图；
图2是根据相关技术的包括LDE的新设计流程图；
图3是根据本发明实施例的一种可选的设计方法的流程图；
图4是根据本发明实施例的一种可选的设计装置的结构框图；
图5是根据本发明实施例的一种可选的设计方法的流程图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
根据本发明实施例，提供了一种版图布局的设计方法。图3是根据本发明实施例的一种版图布局的设计方法的流程图，如图3所示，该方法包括如下步骤：
步骤S302，根据已完成的电子线路的原理图确定关键器件的版图布局参数；
步骤S304，按照确定的关键器件的版图布局参数对电子线路进行仿真；以及
步骤S306，根据仿真结果对电子线路的原理图进行调整。
通过上述步骤，采用“根据已完成的电子线路的原理图确定关键器件的版图布局参数，按照确定的关键器件的版图布局参数对电子线路进行仿真，并根据仿真结果对电子线路的原理图进行调整”的方式，避免了由于原理图和版图的直接交互而造成的原理图和版图的反复修改，解决了相关技术中相关布局依赖效应(LDE，Layout-DependentEffects)的工艺设计流程中工作量大且开发周期长的问题，提高了系统工作效率。
可选地，步骤S302中上述关键器件的版图布局参数可以为关键器件对应的全部或部分LDE参数。
可选地，在步骤S304中，可以按照关键器件的版图布局参数以及除关键器件之外的其他元件的原理图，对电子线路进行仿真。还可以按照关键器件的版图布局参数所对应的有效的LDE模型对电子线路进行仿真。
可选地，在本实施例中，LDE模型可以但不限于包括以下至少之一：薄氧化定义区域的长度(LOD，LengthofthinOxideDefinitionArea)模型、井邻近效应(WPE，WellProximityEffect)、Ploy间隔效应模型。
可选地，在步骤S306中，还可以根据仿真结果所对应的性能参数和预设的电子线路的性能参数，对电子线路的原理图进行调整。
可选地，在实施步骤S306的过程中，在电子线路为模拟电路的情况下，首先仅根据关键器件的版图布局参数的仿真结果对电子线路的原理图进行调整，然后再根据关键器件的版图布局参数以及除关键器件之外的其他元件的原理图的仿真结果对电子线路的原理图进行调整；和/或，在电子线路为数字电路的情况下，根据关键器件的版图布局参数以及除关键器件之外的其他元件的原理图的仿真结果对电子线路的原理图进行调整。
可选地，在步骤S306之后，还可以使用设计工具，将关键器件作为一个整体与除关键器件之外的其他元件一起进行版图的自动布局；再对自动布局结果进行手动调整，并对调整后的版图布局进行仿真。可见，上述优选实施例可以增加系统的灵活性。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
对应于上述方法实施例，本发明实施例还提供了一种版图布局的设计装置。图4是根据本发明实施例的一种版图布局的设计装置的结构框图，如图4所示，该装置包括：确定模块42，用于根据已完成的电子线路的原理图确定关键器件的版图布局参数；仿真模块44，耦合至确定模块42，用于按照关键器件的版图布局参数对电子线路进行仿真；以及校准模块46，耦合至仿真模块44，用于根据仿真结果对电子线路的原理图进行调整。
通过上述装置，确定模块42根据已完成的电子线路的原理图确定关键器件的版图布局参数，仿真模块44按照确定的关键器件的版图布局参数对电子线路进行仿真，校准模块46根据仿真结果对电子线路的原理图进行调整，避免了由于原理图和版图的直接交互而造成的原理图和版图的反复修改，解决了相关技术中相关LDE的工艺设计流程中工作量大且开发周期长的问题，提高了系统工作效率。
可选地，校准模块46还用于根据仿真结果所对应的性能参数和预设的电子线路的性能参数，对电子线路的原理图进行调整。
可选地，仿真模块44还用于按照关键器件的版图布局参数所对应的有效的LDE模型对电子线路进行仿真。
可选地，在本实施例中，LDE模型可以但不限于包括以下至少之一：薄氧化定义区域的长度(LOD，LengthofthinOxideDefinitionArea)模型、井邻近效应(WPE，WellProximityEffect)、Ploy间隔效应模型。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
下面结合优选实施例和附图对上述实施例的实现过程进行详细说明。
优选实施例一
由于先进工艺中LDE的显著，势必造成版图仿真结果一定程度上依赖于版图布局，从而原理图的仿真结果和版图的仿真结果差距较大，使得对原理图的设计裕量较难把握，最终造成原理图和版图之间交互工作量大大增加，延长了开发周期。基于此，本实施例提供了一种针对LDE效应显著的先进工艺的版图布局的设计方法，在传统设计流程的原理图仿真和版图仿真之间引入过渡步骤，能够在版图完成之前即可较准确的预测版图仿真结果，改变了只能在版图设计完成之后才能得到仿真结果的状况。并且，很大程度上避免了原理图仿真和版图仿真直接交互带来的较大工作量，在版图完成之前即可进行对原理图进行优化，从而较好的把握原理图设计裕量，缩短了设计周期。
具体地，本实施例中引入的过渡步骤可以分为如下两部分：
(1)在原理图设计完成之后，即可设定关键器件的版图布局参数(生成MOD_LDE_PRESET)，从而在接下来的仿真中引入关键器件的LDE参数，使得仿真结果接近后仿结果，并根据仿真结果选择是否对原理图进行调整；
(2)在完成(1)之后，可以通过设计工具，实现版图的自动布局，其中，可以将(1)设定的关键器件作为一个整体器件参与自动布局。可选地，在完成布局之后，可以根据自动布局结果选择是否进行手工调整，进而进行仿真。需要说明的是，这里引入的所有器件的LDE参数和最终的后仿的差别仅是此时的连线都是理想的，所以，仿真结构更接近后仿结果。
可见，本发明在传统设计流程的原理图仿真和版图仿真之间引入过渡步骤，使得在版图仿真之前即可的较准确的预测版图仿真结果，即通过过渡步骤对LDE效应的衡量，可以较早的把握原理图设计，避免了原理图和版图的直接交互造成的对原理图和版图的反复修改，从而降低了工作量，缩短了设计周期。
优选实施例二
本实施例提供了一种包括了布局依赖效应(LDE，Layout-DependentEffects)的应用于先进工艺的设计流程，包括：
步骤1，LDE的模型、原理图的设计；
步骤2，仿真电路的搭建；
步骤3，进行仿真；
步骤4，对于模拟电路设计，需要对关键器件设置布局参数(生成MOD_LDE_PRESET)，并进行仿真；对于数字电路设计，忽略此步骤；
步骤5，通过设计工具生成版图、布局调整并进行仿真，；
步骤6，布线、物理验证、参数提取并进行版图仿真。
在实施过程中，步骤3-6中的仿真操作均可跳回至步骤1进行原理图的设计，步骤6中的版图仿真和物理验证操作后可跳回至布线操作，步骤5仿真操作以及步骤6布线操作之后均可以跳回步骤5中的布局调整操作。
可选地，在本实施例中，LDE模型可以但不限于包括以下至少之一：薄氧化定义区域的长度(LOD，LengthofthinOxideDefinitionArea)模型、井邻近效应(WPE，WellProximityEffect)、Ploy间隔效应模型。
可选地，步骤4中生成MOD_LDE_PRESET是将对LDE较为敏感的关键器件设置版图参数，其中，对生成MOD_LDE_PRESET的关键器件设置的版图参数可以是器件所有LDE参数的全部或一部分。具体地，生成MOD_LDE_PRESET时，可以同时生成一个或多个。
可选地，步骤4中的仿真操作是对生成MOD_LDE_PRESET的器件采用LDE参数有效的模型进行仿真。
可选地，步骤5中仿真操作的所有器件都是理想连接的，该仿真操作的所有器件的模型中的LDE参数都是有效的或根据版图布局自动获取的。
可选地，步骤5中通过设计工具自动生成版图是将每个MOD_LDE_PRESET中的器件作为一个整体器件参与自动布局，并要满足设置的对LDE较为敏感的关键器件所对应的版图参数。并且，通过设计工具自动生成的版图是可以参考原理图布局的。
具体结合图5进行描述，上述工艺的设计流程具体可以如图5中步骤S502-S522所示。图5描述了一种具体的设计流程，包括原理图阶段的原理图创建，测试结构搭建以及原理图的仿真优化。接下来对于含有敏感元件的电路，对敏感元件使其生成MOD_LDE_PRESET，在其中设置敏感元件的版图参数，此时电路除敏感元件意外的其他元件是不含有LDE的，对其进行仿真优化。接下来按照某设定规则从原理图自动创建和优化版图，生成MOD_LDE_PRESET的敏感元件作为一个整体参与布局，此时所元件都包含有LDE的，对其进行仿真优化。接下来进行连线，物理验证以及寄生参数提取，此时包含了所有的LDE，对其进行仿真和优化。上面的步骤，仿真结果逐渐在向后真结果靠近，节省了设计周期。
进一步，图5中的步骤S5082，S5102，S5122，S5142分别对图中的步骤S508，S510，S512，S514做了进一步描述：
S5082，在步骤S508设计关键器件和电路的版图布局时，MOD_LDE_PRESET在版图完成之前的仿真中，将对关键器件引入版图依赖效应；
S5102，在步骤S510的仿真过程中，仅MOD_LDE_PRESET中的器件包含版图依赖效应，使得仿真结果接近版图仿真结果；
S5122，在步骤S512版图布局时，可按一定的标准自动优化并可进行手动调整；
S5142，在步骤S514的仿真过程中，版图中的所有器件都包含版图依赖效应，使得仿真结果更接近版图仿真结果。
综上所述，通过本发明实施例，提供了一种包括了布局依赖效应(layout-dependenteffects，LDE)的应用于先进工艺的设计流程的方案，在版图完成之前即可进行对原理图进行优化，避免了原理图和版图的直接交互造成的对原理图和版图的反复修改，解决了相关LDE的工艺设计流程中工作量大且开发周期长的问题，降低了工作量，缩短了设计周期。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种版图布局的设计方法，其特征在于，包括：
根据已完成的电子线路的原理图确定关键器件的版图布局参数；
按照所述关键器件的版图布局参数对所述电子线路进行仿真；以及
根据仿真结果对所述电子线路的原理图进行调整。
2.根据权利要求1所述的方法，其特征在于，根据仿真结果对所述电子线路的原理图进行调整包括：
根据仿真结果所对应的性能参数和预设的所述电子线路的性能参数，对所述电子线路的原理图进行调整。
3.根据权利要求1所述的方法，其特征在于，按照所述关键器件的版图布局参数对所述电子线路进行仿真包括：
按照所述关键器件的版图布局参数以及除所述关键器件之外的其他元件的原理图，对所述电子线路进行仿真。
4.根据权利要求1所述的方法，其特征在于，
在所述电子线路为模拟电路的情况下，根据所述关键器件的版图布局参数的仿真结果对所述电子线路的原理图进行调整，再根据所述关键器件的版图布局参数以及除所述关键器件之外的其他元件的原理图的仿真结果对所述电子线路的原理图进行调整；和/或，
在所述电子线路为数字电路的情况下，根据所述关键器件的版图布局参数以及除所述关键器件之外的其他元件的原理图的仿真结果对所述电子线路的原理图进行调整。
5.根据权利要求1所述的方法，其特征在于，所述关键器件的版图布局参数为所述关键器件对应的全部或部分LDE参数。
6.根据权利要求1所述的方法，其特征在于，按照所述关键器件的版图布局参数对所述电子线路进行仿真包括：
按照所述关键器件的版图布局参数所对应的有效的LDE模型对所述电子线路进行仿真。
7.根据权利要求1至6中任一项所述的方法，其特征在于，根据仿真结果对所述电子线路的原理图进行调整之后，还包括：
使用设计工具，将所述关键器件作为一个整体与除所述关键器件之外的其他元件一起进行版图的自动布局；
对自动布局结果进行手动调整，并对调整后的版图布局进行仿真。
8.一种版图布局的设计装置，其特征在于，包括：
确定模块，用于根据已完成的电子线路的原理图确定关键器件的版图布局参数；
仿真模块，用于按照所述关键器件的版图布局参数对所述电子线路进行仿真；以及
校准模块，用于根据仿真结果对所述电子线路的原理图进行调整。
9.根据权利要求8所述的装置，其特征在于，所述校准模块还用于根据仿真结果所对应的性能参数和预设的所述电子线路的性能参数，对所述电子线路的原理图进行调整。
10.根据权利要求8所述的装置，其特征在于，所述仿真模块还用于按照所述关键器件的版图布局参数所对应的有效的LDE模型对所述电子线路进行仿真。
CN201410640866.9A 2014-11-13 2014-11-13 版图布局的设计方法及装置 Pending CN105653744A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410640866.9A CN105653744A (zh) 2014-11-13 2014-11-13 版图布局的设计方法及装置
US14/932,344 US20160140279A1 (en) 2014-11-13 2015-11-04 Method and device for designing electrical circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410640866.9A CN105653744A (zh) 2014-11-13 2014-11-13 版图布局的设计方法及装置

Publications (1)

Publication Number Publication Date
CN105653744A true CN105653744A (zh) 2016-06-08

Family

ID=55961929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410640866.9A Pending CN105653744A (zh) 2014-11-13 2014-11-13 版图布局的设计方法及装置

Country Status (2)

Country Link
US (1) US20160140279A1 (zh)
CN (1) CN105653744A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107484344A (zh) * 2017-08-30 2017-12-15 中国航空无线电电子研究所 基于核心芯片pin脚的pcb布局方法
CN112069750A (zh) * 2020-08-14 2020-12-11 上海华虹宏力半导体制造有限公司 版图的验证方法、装置、设备和存储介质
CN112257380A (zh) * 2020-10-20 2021-01-22 杨家奇 一种电路设计的移植方法
CN113919259A (zh) * 2021-12-13 2022-01-11 深圳市华杰智通科技有限公司 集成电路版图设计系统及方法
WO2024060829A1 (zh) * 2022-09-21 2024-03-28 深圳飞骧科技股份有限公司 射频前端模组自动版图布局的方法、系统及相关设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078715B2 (en) 2016-02-25 2018-09-18 Synopsys, Inc. Integrated circuit design using generation and instantiation of circuit stencils
US10817637B2 (en) 2016-07-29 2020-10-27 Samsung Electronics Co., Ltd. System and method of designing integrated circuit by considering local layout effect
US10599130B2 (en) 2017-01-26 2020-03-24 Samsung Electronics Co., Ltd. Method and system for manufacturing an integrated circuit in consideration of a local layout effect
US10235491B2 (en) * 2017-05-17 2019-03-19 International Business Machines Corporation Dynamic route keep-out in printed circuit board design

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101036145A (zh) * 2004-06-23 2007-09-12 斯欧普迪克尔股份有限公司 用于单片、硅基光电电路的设计、仿真和验证的集成方法
US20130298100A1 (en) * 2012-05-07 2013-11-07 Cypress Semiconductor Corporation Graphical User Interface for Display of System Resistance
US20140068540A1 (en) * 2012-08-31 2014-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with layout-dependent effects

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604742B2 (ja) * 1994-09-02 2004-12-22 株式会社ルネサステクノロジ 回路検証用シミュレーション装置
AU2001273057A1 (en) * 2000-06-27 2002-01-08 Fluidigm Corporation A microfluidic design automation method and system
US7328195B2 (en) * 2001-11-21 2008-02-05 Ftl Systems, Inc. Semi-automatic generation of behavior models continuous value using iterative probing of a device or existing component model
JP2003271693A (ja) * 2002-03-19 2003-09-26 Fujitsu Ltd アナログ・デジタル・コンバータ・セル、シミュレーション装置およびシミュレーション方法
US7013436B1 (en) * 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
US20050257178A1 (en) * 2004-05-14 2005-11-17 Daems Walter Pol M Method and apparatus for designing electronic circuits
US7818158B2 (en) * 2005-09-21 2010-10-19 Synopsys, Inc. Method for symbolic simulation of circuits having non-digital node voltages
US7739646B2 (en) * 2006-10-12 2010-06-15 Springsoft, Inc. Analog and mixed signal IC layout system
US7865850B1 (en) * 2007-02-28 2011-01-04 Cadence Design Systems, Inc. Method and apparatus for substrate noise aware floor planning for integrated circuit design
US8418098B2 (en) * 2007-12-28 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Advisory system for verifying sensitive circuits in chip-design
WO2010129909A1 (en) * 2009-05-07 2010-11-11 Cypress Semiconductor Corporation Development, programming, and debugging environment
US8281270B2 (en) * 2009-08-27 2012-10-02 Solido Design Automation Inc. Method and system for proximity-aware circuit design
JP5325824B2 (ja) * 2010-03-26 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置
US8521483B1 (en) * 2010-06-02 2013-08-27 Cadence Design Systems, Inc. Method and apparatus for concurrent design of modules across different design entry tools targeted to single simulation
US8694950B2 (en) * 2010-07-24 2014-04-08 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness
US20120143569A1 (en) * 2010-12-03 2012-06-07 Texas Instruments Incorporated Automated Extraction of Size-Dependent Layout Parameters for Transistor Models
US8494670B2 (en) * 2011-04-06 2013-07-23 Solido Design Automation Inc. Monte-Carlo based accurate corner extraction
US8726207B2 (en) * 2011-05-25 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. On-the-fly device characterization from layouts of circuits
US8732640B1 (en) * 2011-10-26 2014-05-20 Cadence Design Systems, Inc. Methods, systems, and articles for multi-scenario physically-aware design methodology for layout-dependent effects
US8621409B2 (en) * 2012-04-30 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for reducing layout-dependent effects
US8769476B2 (en) * 2012-05-04 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of performing circuit simulation and generating circuit layout
US8914760B2 (en) * 2012-05-09 2014-12-16 Mentor Graphics Corporation Electrical hotspot detection, analysis and correction
US9715566B2 (en) * 2014-05-09 2017-07-25 Zipalog, Inc. Computer implemented system and method of translation of verification commands of an electronic design
US9594858B1 (en) * 2014-09-23 2017-03-14 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing scalable statistical library characterization for electronic designs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101036145A (zh) * 2004-06-23 2007-09-12 斯欧普迪克尔股份有限公司 用于单片、硅基光电电路的设计、仿真和验证的集成方法
US20130298100A1 (en) * 2012-05-07 2013-11-07 Cypress Semiconductor Corporation Graphical User Interface for Display of System Resistance
US20140068540A1 (en) * 2012-08-31 2014-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with layout-dependent effects

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107484344A (zh) * 2017-08-30 2017-12-15 中国航空无线电电子研究所 基于核心芯片pin脚的pcb布局方法
CN107484344B (zh) * 2017-08-30 2019-10-01 中国航空无线电电子研究所 基于核心芯片pin脚的pcb布局方法
CN112069750A (zh) * 2020-08-14 2020-12-11 上海华虹宏力半导体制造有限公司 版图的验证方法、装置、设备和存储介质
CN112257380A (zh) * 2020-10-20 2021-01-22 杨家奇 一种电路设计的移植方法
CN113919259A (zh) * 2021-12-13 2022-01-11 深圳市华杰智通科技有限公司 集成电路版图设计系统及方法
WO2024060829A1 (zh) * 2022-09-21 2024-03-28 深圳飞骧科技股份有限公司 射频前端模组自动版图布局的方法、系统及相关设备

Also Published As

Publication number Publication date
US20160140279A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
CN105653744A (zh) 版图布局的设计方法及装置
CN100414552C (zh) 估计电路时钟树的抖动并合成抖动意识和偏差意识时钟树
CN102799701B (zh) 电路布局中的运行中的器件表征
CN103268380B (zh) 一种提高布图效率的模拟集成电路版图的设计方法
US8656329B1 (en) System and method for implementing power integrity topology adapted for parametrically integrated environment
CN101539958B (zh) 一种标准单元库和集成电路的设计方法和装置
US8370774B2 (en) Constructing mapping between model parameters and electrical parameters
US10551807B2 (en) Method for connecting an input/output interface of a tester equipped for control unit development
US20140082576A1 (en) Gradient aocv methodology enabling graph-based timing closure with aocv timing models
CN102841953A (zh) 一种基于宏设计集成电路版图的方法
CN104391703A (zh) 快速完成页面布局的装置和方法
FI3000239T3 (fi) Järjestelmä ja menetelmä elektroniikkalaitteiden yleisohjausta varten
CN105824995B (zh) 一种基于物理版图的三维电磁场模型生成方法
CN102411663B (zh) 面向电路微调加速电路仿真的计算复用方法、设备和系统
CN103425844A (zh) 基于数据流通信平台的cad/cae系统及集成方法
US9317638B1 (en) Polymorphic circuit simulation system
CN102054053A (zh) 电路板布线方法
CN104102526A (zh) Pscad与第三方仿真软件或硬件协同仿真的协同接口
CN104615794A (zh) 用于三维电气布线软件中的数字模型构建方法
JP2003233637A (ja) 半導体集積回路の電源電圧ドロップ・シミュレーション方法及び装置
CN107608255A (zh) 一种芯片架构重构方法和装置
CN107292066A (zh) 一种基于ads和hspice的加密混合模型si仿真方法
US8359557B1 (en) Method and apparatus for generating data bus interface circuitry
CN101976294A (zh) 基于空间映射算法的微波器件计算机自动辅助调谐的设计方法
CN109962779A (zh) 用于实现合约更新的方法、装置和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160608

RJ01 Rejection of invention patent application after publication