CN113919259A - 集成电路版图设计系统及方法 - Google Patents

集成电路版图设计系统及方法 Download PDF

Info

Publication number
CN113919259A
CN113919259A CN202111514235.9A CN202111514235A CN113919259A CN 113919259 A CN113919259 A CN 113919259A CN 202111514235 A CN202111514235 A CN 202111514235A CN 113919259 A CN113919259 A CN 113919259A
Authority
CN
China
Prior art keywords
design
integrated circuit
module
circuit layout
calling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111514235.9A
Other languages
English (en)
Other versions
CN113919259B (zh
Inventor
邹毅
李垚
王彦杰
施政
姜凌涛
袁纯
贾浩阳
王凌云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huajie Zhitong Technology Co ltd
Original Assignee
Shenzhen Huajie Zhitong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huajie Zhitong Technology Co ltd filed Critical Shenzhen Huajie Zhitong Technology Co ltd
Priority to CN202111514235.9A priority Critical patent/CN113919259B/zh
Publication of CN113919259A publication Critical patent/CN113919259A/zh
Application granted granted Critical
Publication of CN113919259B publication Critical patent/CN113919259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路版图设计系统及方法，在本发明的集成电路版图设计系统中，包括：控制模块，至少用于定义和发起设计需求；参数设置模块，用于根据控制模块提供的信息自动生成参数；调用模块，用于根据生成的参数调用函数，获得初步设计，并与仿真工具对接；以及验证模块，用于判断所述初步设计是否满足要求和设计是否完成。可见，本发明对传统设计流程中工程师与工具进行解耦，实现软件定义的自动化设计流程，通过模块化、功能化、结构化的设计架构和流程来实现集成电路版图设计的自动化，缩短集成电路开发设计周期，提高设计效率。

Description

集成电路版图设计系统及方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种集成电路版图设计系统及方法。
背景技术
现有的集成电路设计技术主要是依靠具有丰富设计经验的工程师手动选择相关EDA软件进行人工设计，并依靠人为的干预和监测保证设计能够满足要求。
但是，现有技术中的这种设计流程对工程师的经验依赖性非常大，设计中工程师必须全程参与，与EDA工具深度耦合。导致开发成本非常高，开发周期冗长，并且无法避免人为错误的可能性，无法让设计公司在市场需求的第一时间做出响应（Time to market）。而且不同EDA软件的接口不同让设计公司需要重复投资到对EDA生态的消化中，不利于长期发展和降低总体拥有成本（TCO）。
发明内容
鉴于上述问题，本发明提供了一种集成电路版图设计系统及方法，实现人与工具的解耦，提高集成电路设计的自动化程度。
根据本发明的第一方面，公开了一种集成电路版图设计系统，包括：
控制模块，至少用于定义和发起设计需求；
参数设置模块，用于根据控制模块提供的信息自动生成参数；
调用模块，用于根据生成的参数调用函数，获得初步设计，并与仿真工具对接；以及
验证模块，用于判断所述初步设计是否满足要求和设计是否完成。
可选的，对于所述的集成电路版图设计系统，所述参数设置模块还用于对参数进行调整迭代。
可选的，对于所述的集成电路版图设计系统，还包括初始化模块，用于对所述参数设置模块和所述调用模块进行初始化。
可选的，对于所述的集成电路版图设计系统，所述初始化模块用于所述验证模块判断设计未完成时，对所述参数设置模块和所述调用模块进行初始化。
可选的，对于所述的集成电路版图设计系统，还包括第一数据库和第二数据库，所述第一数据库用于存储设计需求，所述第二数据库用于存储设计结果。
可选的，对于所述的集成电路版图设计系统，所述调用模块至少调用EDA工具中的库函数和版图添加函数。
根据本发明的第二方面，提供一种集成电路版图设计方法，包括：
步骤S1，定义和发起设计需求；
步骤S2，根据设计需求自动生成参数；
步骤S3，根据生成的参数调用函数，获得初步设计，并与仿真工具对接；
步骤S4，判断所述初步设计是否满足要求；以及
步骤S5，设计是否完成。
可选的，对于所述的集成电路版图设计方法，若不满足设计需求，进行参数迭代调整，并重复步骤S2-S4。
可选的，对于所述的集成电路版图设计方法，若设计未完成，则对生成的参数和调用的函数进行初始化，并重复步骤S2-S5。
根据本发明的第三方面，还公开了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如前文描述的方法中的步骤。
与现有技术相比，在本发明的集成电路版图设计系统中，包括：控制模块，至少用于定义和发起设计需求；参数设置模块，用于根据控制模块提供的信息自动生成参数；调用模块，用于根据生成的参数调用函数，获得初步设计，并与仿真工具对接；以及验证模块，用于判断所述初步设计是否满足要求和设计是否完成。可见，本发明对传统设计流程中工程师（控制层即control plane）与工具（数据层即data plane）进行解耦，实现软件定义的自动化设计流程（software-defined EDA），通过模块化、功能化、结构化的设计架构和流程来实现集成电路版图设计的自动化，缩短集成电路开发设计周期，提高设计效率。
附图说明
图1是本发明一种集成电路版图设计系统的示意图。
图2是本发明一种集成电路版图设计方法的流程示意图。
具体实施方式
下面将结合示意图对本发明的集成电路版图设计系统及方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本实施例1提供一种集成电路版图设计系统，下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
参考图1所示，本发明的实施一公开了一种集成电路版图设计系统，包括：
控制模块，至少用于定义和发起设计需求；
参数设置模块，用于根据控制模块提供的信息自动生成参数；
调用模块，用于根据生成的参数调用函数，获得初步设计，并与仿真工具对接；以及
验证模块，用于判断所述初步设计是否满足要求和设计是否完成。
本发明实施例实现了工程师与工具的解耦，工程师工作在控制模块，可以在不同时间独立地定义并发起设计需求，而不需要每时每刻地跟踪，而设计本身由接口的数据层（即EDA工具，如本实施例中的参数设置模块、调用模块、验证模块等）来自动完成并保证达到要求的设计指标。
由此可见，本发明实施例的集成电路版图设计系统为提高集成电路设计效率，提供了结构上的保障。
实施例二
本实施例2可以是在实施例1的基础上进一步完善，相同或相似部分省略其描述。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。具体的，本实施例包括：
在本发明实施例中的集成电路版图设计系统中，所述参数设置模块还用于对参数进行调整迭代。
具体的，对参数进行调整迭代发生在当验证模块认为初步设计不能够满足设计要求时，系统自动根据验证结果和设计需求，对参数进行优化调整。
在本发明实施例中，还包括初始化模块，用于对所述参数设置模块和所述调用模块进行初始化。
通常，在本发明中，可以是初次获得设计需求时，首先对各个模块进行统一的初始化操作。另外，当进行设计验证后，即验证模块认为设计未完成，则启动初始化模块，对所述参数设置模块和所述调用模块进行初始化，重新进行自动设计。
进一步的，在本发明实施例中的所述集成电路版图设计系统中，还包括第一数据库和第二数据库，所述第一数据库用于存储设计需求，所述第二数据库用于存储设计结果。
所述第一数据库和所述第二数据层中尺寸的内容还可以用作后续设计时的参考，由此对参数设置模块和调用模块进行学习优化，以规避重复性错误，提升自动化能力并提高设计成功率。
在本发明实施例中，所述调用模块至少调用EDA工具中的库函数和版图添加函数。
由此，本发明实施例可对接各类EDA软件及仿真软件，系统可给出缺省参数，工程师既可用系统缺省参数也可根据需求调整、重置或覆盖，工程师可以把设计的工作放在控制层端，系统实现最优的参数的选择和设置，而由模块化的设计库配合仿真工具按要求完成设计。
实施例三
本实施例3提供一种集成电路版图设计方法，下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
参考图2所示，本发明的实施3公开了一种集成电路版图设计方法，包括：
步骤S1，定义和发起设计需求；
步骤S2，根据设计需求自动生成参数；
步骤S3，根据生成的参数调用函数，获得初步设计，并与仿真工具对接；
步骤S4，判断所述初步设计是否满足要求；以及
步骤S5，设计是否完成。
其中，本发明实施例中的步骤S1可以由人工进行，即工程师进行设计需求的制作；而步骤S2-S5中，则可以由本系统自动实现，从而能够有效的规避人工操作时巨大的工作量，并降低人工操作可能的错误。
其中，步骤S1的内容可以存储在第一数据库中，设计结果相关内容则可以存储在第二数据库中。所述第二数据库中可以只存储完成设计后的结果，也可以将整个中间过程（包括不满足要求部分）进行存储。
具体的，对于步骤S4，若不满足设计需求，进行参数迭代调整，并重复步骤S2-S4。
具体的，对于步骤S5，若设计未完成，则对生成的参数和调用的函数进行初始化，即将之前已处理内容清零，并重复步骤S2-S5。
由此可见，本发明实施例中，可对接各类EDA软件及仿真软件，工程师可以集中把设计的工作放在控制层端，系统实现最优的参数的选择和设置，而由模块化的设计库配合仿真工具按要求完成设计。能够提高设计自动化程度，提高效率，降低设计错误率。
实施例四
本实施例4提供一种集成电路版图设计方法，可以是在实施例3的基础上实现。
下面以毫米波芯片设计中常见的天线振子为例描述基于本发明的一种具体实现的步骤。为突出要点并简化说明，在此假定目标是设计一个双振子天线用于28G毫米波雷达芯片，开始设计人员由设计需求库开始，以HFSS为第三方工具用于电磁仿真为例，设计流程如下伪代码所示：
STEP 1 GLOBAL　gMaxRounds := 5 /* Expect to converge in 5rounds */
STEP 2 GLOBAL　gMaxAntElements := 2 /* Two element antenna */
STEP 3 R := 1
STEP 4 mParas := LOAD “28G天线设计模板” FROM db
STEP 5 mAnt := CALL版图工具库::模块生成(天线, mParas)
STEP 6 CALL版图工具库::设计初始化函数（mAnt，参数设置）
STEP 7 CALL版图工具库::制图函数(mAnt, 介质板, 地平面，空气盒子)
STEP 8 CALL版图工具库::制图函数(mAnt, 波端口，传输微带线, 阻抗变换线)
STEP 9 N := 1
STEP 10 WHILE N <= gMaxAntElements
STEP 11 CALL版图工具库::制图函数(mAnt, 第N根馈线, 第N个贴片)
STEP 12 N := N + 1
STEP 13 DONE
STEP 14 mEMSimu := CALL第三方工具库::HFSS：：电磁仿真
STEP 15 /* 如未达到设计要求，重新开始再迭代*/
STEP 16 IF　版图工具库::仿真结果评估函数(mAnt, mEMSimu) == FALSE THEN
STEP 17 R := R + 1
STEP 18 IF R >gMaxRounds THEN
STEP 19 RETURN “Failed with max rounds reached!”
STEP 20 mParas := CALL版图工具库::参数调整迭代函数（mEMSimu）
STEP 21 GOTO STEP 4
STEP 22 REPORT “Success!”
在本实施例中，需要指出的是上面步骤中仅有第一到第三部需要设计人员的参与，其余均由本发明所描述的系统自动完成。
相应地，本发明的其他实施方式还可以提供一种计算机可读存储介质，其中存储有计算机可执行指令，该计算机可执行指令被处理器执行时实现本申请的各方法实施方式。计算机可读存储介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括但不限于，相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改，所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型。

Claims (10)

1.一种集成电路版图设计系统，其特征在于，包括：
控制模块，至少用于定义和发起设计需求；
参数设置模块，用于根据控制模块提供的信息自动生成参数；
调用模块，用于根据生成的参数调用函数，获得初步设计，并与仿真工具对接；以及
验证模块，用于判断所述初步设计是否满足要求和设计是否完成。
2.如权利要求1所述的集成电路版图设计系统，其特征在于，所述参数设置模块还用于对参数进行调整迭代。
3.如权利要求1所述的集成电路版图设计系统，其特征在于，还包括初始化模块，用于对所述参数设置模块和所述调用模块进行初始化。
4.如权利要求3所述的集成电路版图设计系统，其特征在于，所述初始化模块用于所述验证模块判断设计未完成时，对所述参数设置模块和所述调用模块进行初始化。
5.如权利要求1所述的集成电路版图设计系统，其特征在于，还包括第一数据库和第二数据库，所述第一数据库用于存储设计需求，所述第二数据库用于存储设计结果。
6.如权利要求1所述的集成电路版图设计系统，其特征在于，所述调用模块至少调用EDA工具中的库函数和版图添加函数。
7.一种集成电路版图设计方法，其特征在于，包括：
步骤S1，定义和发起设计需求；
步骤S2，根据设计需求自动生成参数；
步骤S3，根据生成的参数调用函数，获得初步设计，并与仿真工具对接；
步骤S4，判断所述初步设计是否满足要求；以及
步骤S5，设计是否完成。
8.如权利要求7所述的集成电路版图设计方法，其特征在于，若不满足设计需求，进行参数迭代调整，并重复步骤S2-S4。
9.如权利要求7所述的集成电路版图设计方法，其特征在于，若设计未完成，则对生成的参数和调用的函数进行初始化，并重复步骤S2-S5。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如权利要求7至9中任意一项所述的方法中的步骤。
CN202111514235.9A 2021-12-13 2021-12-13 集成电路版图设计系统及方法 Active CN113919259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111514235.9A CN113919259B (zh) 2021-12-13 2021-12-13 集成电路版图设计系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111514235.9A CN113919259B (zh) 2021-12-13 2021-12-13 集成电路版图设计系统及方法

Publications (2)

Publication Number Publication Date
CN113919259A true CN113919259A (zh) 2022-01-11
CN113919259B CN113919259B (zh) 2022-10-11

Family

ID=79248606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111514235.9A Active CN113919259B (zh) 2021-12-13 2021-12-13 集成电路版图设计系统及方法

Country Status (1)

Country Link
CN (1) CN113919259B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116069726A (zh) * 2023-03-07 2023-05-05 芯耀辉科技有限公司 一种集成电路设计库的管理方法、设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175915A (ja) * 2003-12-11 2005-06-30 Anritsu Corp エミュレーション装置及びエミュレーションプログラム
CN103268380A (zh) * 2013-05-24 2013-08-28 中国兵器工业集团第二一四研究所苏州研发中心 一种提高布图效率的模拟集成电路版图的设计方法
CN105653744A (zh) * 2014-11-13 2016-06-08 中芯国际集成电路制造(上海)有限公司 版图布局的设计方法及装置
CN112149379A (zh) * 2020-08-14 2020-12-29 全芯智造技术有限公司 用于仿真集成电路的方法和设备以及计算机可读介质
CN112507657A (zh) * 2021-02-05 2021-03-16 苏州贝克微电子有限公司 一种减少仿真时间的辅助芯片设计方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175915A (ja) * 2003-12-11 2005-06-30 Anritsu Corp エミュレーション装置及びエミュレーションプログラム
CN103268380A (zh) * 2013-05-24 2013-08-28 中国兵器工业集团第二一四研究所苏州研发中心 一种提高布图效率的模拟集成电路版图的设计方法
CN105653744A (zh) * 2014-11-13 2016-06-08 中芯国际集成电路制造(上海)有限公司 版图布局的设计方法及装置
CN112149379A (zh) * 2020-08-14 2020-12-29 全芯智造技术有限公司 用于仿真集成电路的方法和设备以及计算机可读介质
CN112507657A (zh) * 2021-02-05 2021-03-16 苏州贝克微电子有限公司 一种减少仿真时间的辅助芯片设计方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116069726A (zh) * 2023-03-07 2023-05-05 芯耀辉科技有限公司 一种集成电路设计库的管理方法、设备及介质
CN116069726B (zh) * 2023-03-07 2023-06-06 芯耀辉科技有限公司 一种集成电路设计库的管理方法、设备及介质

Also Published As

Publication number Publication date
CN113919259B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
WO2021254369A1 (zh) 机器人重定位方法、装置、电子设备及存储介质
CN113919259B (zh) 集成电路版图设计系统及方法
CN109857451B (zh) Ip核文件生成方法、装置、设备及介质
US6553553B2 (en) Method of designing layout of semiconductor device
CN111881022A (zh) 基于测试场景生成测试用例的方法、装置和设备
US20090164177A1 (en) Tolerance analyzing/calculating system, tolerance analyzing method, and storage medium
WO2021239074A1 (zh) 一种智能合约代码的生成方法、程序及设备
CN104516921A (zh) 自动回复方法及装置
CN116090808A (zh) 一种rpa断点重建方法、装置、电子设备和介质
CN112052611B (zh) 基于几何模型的电力设备的仿真方法、装置及存储介质
CN111666088A (zh) Pod的更替方法、装置、电子设备及计算机可读存储介质
CN117131834A (zh) 芯片设计重组方法、电子设备和介质
CN112987724A (zh) 路径优化方法、装置、机器人及存储介质
US10423750B1 (en) Technology database independent components for integrated circuit package
CN111881642A (zh) 电路板上gnd属性铜皮的绘制方法、系统及相关装置
CN112417800A (zh) 集成电路处理方法、集成电路验证方法、装置及电子设备
CN115017844B (zh) 设计参数调整方法、装置、电子设备和存储介质
CN105389340A (zh) 一种信息测试方法及装置
US7010768B2 (en) Transmission line bounding models
CN115150392A (zh) 远程文件复制方法、系统、计算设备及存储介质
CN111611760B (zh) 数据处理方法、数据处理装置、终端设备及存储介质
CN115687338A (zh) 项目批量添加标识信息方法和装置、终端
CN115062569B (zh) 毫米波芯片设计仿真eda存算并行加速系统及方法
CN110673893B (zh) 应用程序的配置方法、系统、电子设备和存储介质
CN113015193A (zh) 基站配置文件的生成方法、装置及服务器、存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant