CN101036145A - 用于单片、硅基光电电路的设计、仿真和验证的集成方法 - Google Patents

用于单片、硅基光电电路的设计、仿真和验证的集成方法 Download PDF

Info

Publication number
CN101036145A
CN101036145A CNA200580020911XA CN200580020911A CN101036145A CN 101036145 A CN101036145 A CN 101036145A CN A200580020911X A CNA200580020911X A CN A200580020911XA CN 200580020911 A CN200580020911 A CN 200580020911A CN 101036145 A CN101036145 A CN 101036145A
Authority
CN
China
Prior art keywords
design
unit
physical layout
layout
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580020911XA
Other languages
English (en)
Other versions
CN100492372C (zh
Inventor
卡尔潘都·夏斯特里
索哈姆·帕塔克
普拉卡什·约托斯卡
鲍利尔斯·莫欣斯基斯
拜平·达玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cisco Technology Inc
Lightwire LLC
Original Assignee
SiOptical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiOptical Inc filed Critical SiOptical Inc
Publication of CN101036145A publication Critical patent/CN101036145A/zh
Application granted granted Critical
Publication of CN100492372C publication Critical patent/CN100492372C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

使用计算机辅助设计(CAD)工具来执行在单片的硅基的电光芯片中的电学和光学部件的集成设计、验证和布局。为包含在最终的硅基单片结构中的三种类型单元：(1)数字的电子集成电路单元；(2)模拟/混和信号电子集成电路单元；和(3)光电单元(包括有源和无源光器件)准备分立的顶级的行为逻辑设计。一旦完成行为逻辑设计，其结果被结合并被联合仿真。为电路中每个不同类型单元开发并验证物理布局设计。分立的物理布局随后被联合验证以评价总的物理设计的特性。对联合仿真的结果和联合验证的结果进行比较，以及在逻辑设计和/或物理布局中进行的改变，直至得到所希望的操作参数。一旦生成所希望的结果，则考虑常规的晶片级制作操作以提供最终产品(“产品定案”)。

Description

用于单片、硅基光电电路的设计、仿真和验证的集成方法
相关申请的相互参照
本申请要求2004年6月23日提交的临时申请No.60/582,235的权益。
技术领域
本发明涉及集成电路的自动化的设计、布局和验证，且特别涉及在硅基光电电路中出现的光和电电路布置的联合仿真和联合验证。
背景技术
今天的集成电路由多如十亿的晶体管、大量的输入/输出管脚组成并提供广泛的功能。为了支持在系统、芯片和逻辑电路级的这些集成电路的设计、仿真、验证、布局布线(place and route)和布局，集成电路(IC)工业开发了强健的、已被接受的和标准化的计算机辅助设计(CAD)工具，特别是电子CAD(E-CAD)和方法。E-CAD工具支持数字的、模拟的或混合信号的集成电子电路。通常，IC设计者使用电路、门和/或逻辑单元的库，其可通过熟知的E-CAD软件工具得到，或开发内部的“定制(custom)”的工具以满足特殊需要。标准化的E-CAD工具的威力已经大大推动了IC工业的成长和完善。
集成电路设计可以使用定制的、半定制的或定制与半定制结合的设计方法。“定制”是指对每个设计的新的物理布局的生成。“半定制”是指预先定义的电路元件的使用，如“门阵列”和“标准单元”元件。门阵列使用一组在半导体晶片上制作的预先定义的功能，其随后可以互相连接以实现设计。标准单元技术提供了低级别的电路功能库，其每个具有预先定义的物理布局。预先定义的物理布局(或“单元(cell)”)通常具有共同的尺寸如宽度或高度，使得它们可按照行和块排列，次序由要被实现的功能以及单元或单元组之间的互联的布线来决定。
在集成电路开发中，设计者可以将设计分成不同功能模块，并随后为每个功能块设计电路，或者如果以前的设计满足尺寸、功率和性能标准，重复利用对功能块的设计。电路设计很经常地使用硬件描述语言(HDL)，其说明了电路元件和元件之间的连接。Verilog是经常使用的HDL和IEEE标准1364的主题。Verilog是总部位于San Jose，California的CadenceDesign Systems的注册商标。可以使用Verilog以说明初始的设计，以提供输入给仿真和合成工具以及检查布局后操作。在本领域还已知HDL的一版本，其适用于模拟电路(A-HDL)或极高速集成电路HDL(VHDL)，其包括用于模拟/混合信号应用的VHDL-AMS。
有时，预先定义的标准单元库的单元的集合可能不提供希望的功能或不提供希望的速率、尺寸或功耗。在这样的情况下，可生成新的单元或可设计加入了所希望的功能和能力的定制的逻辑模块。定制逻辑模块的设计可以使用“SPICE”(用于交互式电路元件的特殊程序(Special Programsfor Interactive Circuit Elements))以说明并仿真设计。SPICE的一些产品版本支持逻辑和时序仿真。然而，与使用HDL网表(netlist)模型的仿真相比，SPICE仿真特别慢。当设计包括标准单元和定制逻辑部分时，试图仿真整个设计时将出现问题。定制逻辑可以只作为“黑盒”存在，其中标准单元和定制逻辑的操作是分别仿真的；包括两部分的仿真未执行。对于功能仿真，可以使用诸如可以以C程序语言编写的一个行为模型，但这样的模式不考虑定时分析。
除标准单元对比定制逻辑的问题之外，形成了越来越多的包括电子电路元件和光电路元件的集成电路，特别是按照SOI基底上相对薄的硅层的使用来在单片结构中支持两种类型的单元。
光学工业今天的状态与1960年代的电子IC工业类似。同样，今天的光学工业缺少共有的技术平台来集成不同的部件(构件块(buildingblock))以制造基底。结果，当前的光学工业对于设计、仿真和验证大部分离散的光学部件和光学系统普遍使用高度的“非集成”的方式。很少的现有的用于光学部件的设计、仿真和验证工具倾向于过于详细地针对特定类型的光学设备或光学部件的系统。事实上，这些工具通常开发为用于基于III-V的光学设备，而不是在发明的集成布置中使用的硅部件。
然而，最近，许多因素汇聚在一起而使光的和电的电路的集成成为现实，以使使用标准的CMOS处理技术(被IC工业广泛接受的)将光学器件和电子学器件结合在单片平台上得以进行。针对硅基IC和光学集成的这一方法期望杠杆作用地将IC工业的规范、完备和能力带入到单片平台。证明这一方式可行性的最近的努力是很有希望的。然而，为支持集成的这一效果，需要设计、仿真和验证光学和电子部件，优选地在设计和开发阶段使用同样的工具。
用于传统的电子集成电路的设计和开发的E-CAD工具使用各种类型的参数，其在本质上描述电子集成电路的特特征并构建电子集成电路模型。这些参数可以是信号输入、输出、时钟信号、时间延迟、负载、电压等等。电子电路元件的特征使设计者能够在掩模和制作之前，设计、仿真和验证电路。这些参数可以是模拟或数字形式，并易于在各种的E-CAD软件库中可以得到。
如上所述，直至今天，光学模型局限于用于传统的基于III-V光学设备。随着硅基光学设备和光学的(即无源光器件)、电子的和光电的(即有源光器件)部件的集成的出现，出现了对于简化与这样的单片设计有关的制作步骤的方法的需求。
发明内容
本发明解决了存在于先前领域的需求，其涉及电子的计算机辅助设计(E-CAD)工具的使用以完成电路布局，且特别涉及在单片、硅基光电芯片中的光学和电学部件的集成的设计、验证和布局，以使光电CAD(OE-CAD)工具在电路设计过程中使用得以进行。
按照本发明，为了使用于硅基光学设备和光电设备(有源和无源器件)，重新特征化了与数字电子设备和“混合”/模拟电子设备的设计和制造相关的常规仿真工具。本方法使分立类型的单元(即数字IC单元、模拟/混合IC单元和光电单元)被分别地定义并仿真得以进行。此后，执行一个“联合仿真”过程，其使用来自三个分立仿真过程的结果作为输入，以获得完整布置的“逻辑”结果。随即，使用三个分立的仿真结果作为对三个分立的物理布局例行程序(layout routine)的输入以被验证。此外，使用三个分立的布局作为对“联合验证”过程的输入以检查完整布置的实际布局。按照本发明，对于联合验证结果检查联合仿真结果。如果这些结果一致，则该电路准备就绪“产品定案(tape out)”(用于为最终的电路布置定义各个制作步骤的过程)。否则，确定过程中的一个或更多个步骤的问题，作出调整并第二次执行联合仿真和联合验证过程。另外，如果结果不满意，调整过程并重新运行直至得到结果的充分一致。
本发明的一个方面是，可以在每个过程中使用各种的和不同的过程，以及因而所需的不同接口，其使在执行联合仿真或联合验证过程之前集成结果得以进行。
在本发明的一个实施方式中，使用“寄存器传送级”(RTL)电路，开发递归的数字集成电路逻辑设计，其被递归合成、仿真和验证直至最终设计满足需要的目标。以类似方式，使用常规的模拟/混合电路设计工具以原理图形式说明、仿真和验证模拟/混合电子集成电路。按照本发明，使用例如硬件描述语言(HDL)特别是模拟的HDL(A-HDL)来仿真光电部件。在这种情况中，与用于验证相关电学设备的性能的常规设备仿真一起，执行光学仿真以验证光电布置中的光学部件的性能。
在下面的讨论过程中并参考所附图，本发明的其它和进一步的实施方式将变得显而易见。
附图说明
现参考附图，
图1以框图形式说明了按照本发明的示例性设计体系结构，其可用于提供在硅基单片电路结构中形成的三种类型单元的所期望的联合仿真和联合验证；
图2说明了可使用通常用于电子单件的布局的布局工具来开发的示例性的光学单件；
图3包括可被分析以形成按照本发明的集成设计过程的、示例性的光电发送器通道的简化的框图；和
图4是可用于图3的发送器通道以开发集成的单片电路设计的过程的流程图。
具体实施方式
在大部分一般情况下，本发明可以被看作是对于包括于最终的硅基单片结构中的三种不同类型的单元，执行分立的顶级的行为逻辑设计。如上所述，三种不同类型的单元可以定义为：(1)数字的电子集成电路单元；(2)模拟/混合信号的电子集成电路单元；和(3)光电单元(包括无源和有源光器件)。一旦完成了行为逻辑设计，结果被合并和联合仿真。为电路中每种不同类型的单元开发物理布局设计并验证其。随后，使用预先定义的测试向量集，联合验证分立的物理布局，以测量总的物理设计的性质。附有说明的结果(例如，包括寄生电容和电阻的定义)随即以在逻辑设计和/或物理布局中进行的改变而被重新仿真并与以前的仿真比较，直至得到所期望的操作参数。一旦生成所期望的结果，随即考虑常规的晶片级制作操作以提供最终的产品(“产品定案”)。
本发明的系统的重要方面是需要开发示例性的硅基光学器件的“图表”库，以在逻辑设计和物理布局阶段期间使用。一般的光学器件包括各种无源器件(波导、棱镜、镜面、光栅等等)也包括有源器件(MZIs、光学探测器、环形谐振器等等)。方便地，在今天基于SOI的单片结构中的硅基器件的使用允许用于这一特征的现有的逻辑图输入工具(schematiccapture tools)。对于光学布局的特别关注是部件之间的连通性，其采用光波导的形式。与电路上的金属路径或“导线”形式的电连接形成对比，基于波导的光学连接的长度和形状是重点的设计考虑。
图1以简化的框图形式包括了按照本发明的示例性的体系结构10，其用于执行形成单片、硅基光电电路的集成方式。如示，最初使用一组三个分立模块以定义和仿真包含在单片布置中的三种类型的单元：(1)数字的电子单元，其在第一个模块中定义和仿真；(2)模拟/混合信号电子电路单元，其在第二个模块14中定义和仿真；和(3)光电电路单元，其在第三个模块16中定义和仿真。
特别地，第一模块12使用诸如HDL语言(如Verilog和/或VHDL)执行数字集成电路的行为建模。自第一模块12的输出是合成的网表，其要求预先构建的和预先特征化的标准单元，使用这些单元以定义期望的数字电路。与模拟/混合信号单元的设计和仿真相关的第二模块14可以使用逻辑图输入工具(如Cadence Composer)来开发所期望的模型，因为正如本领域中所知，模拟/混合电路的定义和设计不能总是通过使用标准单元来执行。随后，模拟/混合信号逻辑设计的结果转换成HDL网表，类似于第一模块12的输出。
考虑到无源和有源光器件的基本特征，存在实质上是模拟的各种参数，如光损耗、光增益、有效折射率的变化等等。因而使用其光学参数，可以对无源和有源光器件建模，正如电子部件被建模一样。这样，能够形成相应于原理图光学库的光学的“标准单元”，并在第三模块16中使用其以定义所需的有源和无源光器件。此外，生成网表(原理图或一组代码的形式)作为输出。
参照图1，使用自模块12、14、16的网表输出作为对联合仿真装置18的输入。按照本发明，可发现网表输出的纯粹的结合将导致关于电路设计和布局的不满意的结果。事实上，数字、模拟/混合信号和光电单元的各种的电和光的参数彼此之间相互作用并改变仿真的结果。因此，同时执行“联合仿真”，其中三种分立类型的单元被同时仿真。从评价单片布置的操作能力的角度来说，实现联合仿真过程的能力被认为是本发明的一个重要方面。
自模块12、14、16的网表输出还提供作为对用于执行每个不同类型单元的物理布局布置的分立输入。如示，自数字仿真模块12的网表输出被应用作为对“布局布线”布局单元20的输入，布局单元20在本领域是熟知的。基于自模拟仿真模块14的网表输出，使用完全的定制的布局单元22以得到模拟/混合信号布置的物理布局。光学布局单元24执行光学布局过程，然后按照本发明，提供三个“布局”输出作为对联合验证单元26的输入。对于光学布局，可实施常规的设计规则检查(Design RuleChecking，DRC)以验证设计是否符合由给定的铸造(foundry)所说明的规则。然而，当布局比对原理图的物理表示需要被验证时(如当使用布线与原理图比对(Layout Versus Schematic：LVS)工具时)，复杂度上升。按照本发明，将“识别”层加入验证过程，其在定义的光学单元中标志不同的点，然后，定义光束通过此结构时的路径。图2包括了此过程应用至常规的马赫曾德耳干涉仪(Mach-Zehnder interferometer，MZI)结构的例子。参照图2，输入的光束沿第一路径A行进且遇到转向镜(turning mirror)30。光束然后沿路径B行进并碰上聚焦镜32，其再引导光束沿着路径C行进并进入MZI34的输入端口。自MZI34的输出光束沿着路径D行进，其中，它随后碰上输出镜36以被聚焦进入光路径E。随后信号由转向镜38再引导进入输出信号路径F。各个光学路经A-F的连通性可比作与常规的集成电路的布局相关的金属连通性。因此，如上所述，通过使用这一类推，能够定义一个能够由现有的验证工具集识别的光学单元。如同发明的联合仿真步骤，使用联合验证过程，此过程考虑与光学和电子单元的布局相关的各种参数。
一旦联合验证和联合仿真过程完成，比较这些过程的结果。如果结果是合理的一致，则认为完整的设计将如所期望的行使功能，而随后在常规的“产品定案”中可使用自该过程生成的数据集合以定义特定的制造步骤。可选择的，如果在联合验证和联合仿真过程之间的结果中有不同，则一个或更多个反馈信号被引导回需要修改的特定的模块/单元，以闭合过程。例如，特定的光学单元的“布局”可能需要被修改以使联合验证过程与联合仿真过程一致。实际上，多种不同单元可能需要某种调整。一旦更新的网表和/或布局完成，再次执行联合仿真和联合验证过程并再次比较输出。这一比较/反馈过程继续直至得到在上述两个过程之间预先定义的一致程度。
图3和4说明了用于包括上述每种类型单元的发送器通道的发明的联合仿真/联合验证设计过程的应用例子。特别地，图3说明了示例性发送器通道单元的高级框图而图4包括可用于实施本发明的集成设计方法的示例性过程的流程图。参照图3，说明了示例性的发送器通道100包含了一个编码器110，其接收所期望传送的输入数字数据信号。在本领域中已知，编码器110行使功能以将数字输入信号转换成适于在发送器通道的余下部分使用的特定的编码形式(如NRZ)。随后使用自编码器110的输出作为对串行器120的输入，其随后是驱动器130。串行器120和驱动器130通常被实施为模拟和数字(“混合信号”)电路的结合。
自驱动器电路120的输出—模拟的编码信息信号—随后作为输入应用至电光调制器140。分立的连续波(CW)光信号作为第二输入应用至调制器140。正如在本领域众所周知的，使用电输入信号来调制CW光信号，提供光信息信号作为输出。
按照本发明的讲授，希望开发一集成布置，结合所有这些发送器通道单元，从而在单个硅基底上可以将整个发送器通道作为单片布置来实施。图4包括一个流程图，其在高的级别上说明了用于为图3所示的集成发送器通道100生成制作过程的方法。如示，通过在高级别的电路布置中定义分立“块”，过程开始于步骤200，其可以分类为“数字”、“模拟/混合信号”和“光电”。在此特定情况下，编码器110定义为典型的“数字”电子集成电路，使用标准单元可将其合成并经历常规的“布局布线”的布局过程。串行器120和驱动器130定义为典型的模拟电路，其包括数字—模拟转换器(因而是“混合信号”)，如上所述，使用A-HDL和/或SPICE过程可将其合成。电-光调制器140定义为典型的光-电单元，使用电和光输入以形成光输出信号。
一旦各个单元被定义和分类，每个类型的单元分别经历适于特定类型单元的逻辑设计过程(步骤210)。即，对数字编码器110可使用RTL和合成过程，对串行器120和驱动器130可使用SPICE仿真，以及连同电子“标准单元”和HDL定义，可定义和使用许多光学“标准单元”以合成电-光调制器140的调制功能。
在完成三种类型单元的逻辑设计之后，提供逻辑设计数据(通常以网表的形式—以代码或原理图的形式)作为对联合仿真过程220的输入。按照本发明和上述内容，使用联合仿真过程以保证各个类型单元将一起行使功能以提供所期望的输出。即，将每个类型单元的逻辑设计在一个单个的仿真过程合并在一起以评价数字单元与混合信号单元以及进一步与光-电单元交互工作。如步骤230所示，还可使用自分立的逻辑设计过程的网表输出作为至物理布局过程的输入，所述物理布局过程行使功能以分别提供数字单元、混合信号单元和光电单元的物理布局。在本发明的优选实施方式中，将三种布局提交给内部验证过程以保证在启动联合验证过程之前每个分立的布局是准确的。
如步骤240所示，随后使用定义三种分立的物理布局布置的(已验证的)数据作为对联合验证例行程序的输入。如上所述，按照本发明使用联合验证过程以保证三种不同类型单元的布局以适当的方式一同工作以使发送器通道100的准确操作得以进行。一旦完成了联合仿真和联合验证两个过程，比较结果(步骤250)并对结果之间的一致程度做判定(步骤260)。如果结果充分一致，则完成了单片布置的完整设计，而过程移至“产品定案”阶段(步骤270)。
按照本发明，如果在结果之间存在明显不一致，对可修改以改进结果(在联合仿真中、联合验证中或两个过程中)的特定过程单元做判定(步骤280)。一旦识别了特定的受影响的单元，使用改正/反馈信号作为输入以使对逻辑设计、物理布局或两者做调整得以进行。随后再次执行联合仿真和联合验证过程且进行更新后的比较。该过程可以以此方式继续直至在联合仿真和联合验证结果之间有充分的一致。
本发明的不同实施方式的上述描述的提出仅仅为了说明和描述的目的。它们不意味着是排他的或将本发明限制于这些公开的形式。因此，许多修改和变化对本领域技术人员是明显的，本发明的范围仅由于此所附的权利要求来限制。

Claims (11)

1.一种用于执行单片集成电路结构的设计、布局和验证的装置，所述结构包括至少一个数字电子单元、至少一个模拟/混合信号单元和至少一个光-电单元，所述装置包括：
多个设计模块，其用于在所述多个设计模块的分立的模块中按照行为/逻辑设计要求定义和合成所述至少一个数字单元、所述至少一个模拟/混合信号单元和所述至少一个光-电单元；
一联合仿真模块，其响应自所述多个设计模块的逻辑设计输出，用于同时仿真每种类型单元并评价结合的逻辑能力；
多个物理布局模块，其每一个响应自相关的设计模块的所述逻辑设计输出，用于将所述逻辑设计转换成物理布局布置；
一联合验证模块，其响应自所述多个物理布局模块的所述物理布局输出，用于同时验证每一类型单元的所述物理布局并评价所述单元结合的性能；和
一比较器，其响应自所述联合仿真和所述联合验证模块的输出，以判定在所述输出之间是否达到满意的相关性，以使要执行的最终产品定案得以进行。
2.如权利要求1所定义的装置，其中，与所述至少一个数字单元相关的所述设计模块使用寄存器传送级(RTL)电路以提供所述数字集成电路逻辑设计。
3.如权利要求1所定义的装置，其中，与所述至少一个模拟/混合信号单元相关的所述设计模块使用逻辑图输入设计工具以提供所述逻辑设计。
4.如权利要求1所定义的装置，其中，与所述至少一个光-电单元相关的所述设计模块为光学逻辑设计使用光电计算机辅助设计设计工具。
5.如权利要求1所定义的装置，其中，“网表”生成为自所述多个设计模块的输出。
6.如权利要求1所定义的装置，其中，为所述至少一个数字电子单元的所述物理布局使用“布局布线”布局工具。
7.如权利要求1所定义的装置，其中，在与所述至少一个模拟/混合信号电路单元相关的所述设计模块中使用完全定制的物理布局设计。
8.如权利要求1所定义的装置，其中，在与所述至少一个光-电电路单元相关的所述设计模块中使用完全定制的物理布局设计。
9.一种提供单片电路装置的集成设计、仿真和验证的方法，所述装置包括数字的电子单元、混合信号单元和光电单元，所述方法包括的步骤为：
a)定义一组包含于所述集成设计的单元；
b)为每种类型单元：数字、混合信号和光电，生成分立的逻辑设计；
c)将所述逻辑设计结合成一个总的设计并执行所述结合的逻辑设计的联合仿真；
d)基于步骤b)中产生的所述逻辑设计，为每种类型单元生成分立的物理布局；
e)将所述物理布局结合成一个总的物理布局并执行所述结合的物理布局的联合验证；
f)比较所述联合仿真结果和所述联合验证结果；且
g)如果可接受，生成制造所需要的信息，否则；
h)识别要修改的特定的逻辑和/或物理设计；
i)执行所述识别的修改；和
j)重复步骤c)和e)-g)直至得到结果中的可接受的一致。
10.如权利要求9所定义的方法，其中，在执行步骤c)的所述联合仿真之前，每个逻辑设计分别被仿真直至得到满意的结果。
11.如权利要求9所定义的方法，其中，在执行步骤e)的所述联合验证之前，每个物理布局分别被验证直至得到满意的结果。
CNB200580020911XA 2004-06-23 2005-06-22 用于单片、硅基光电电路的设计、仿真和验证的集成方法 Expired - Fee Related CN100492372C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US58223504P 2004-06-23 2004-06-23
US60/582,235 2004-06-23
US11/159,283 US7269809B2 (en) 2004-06-23 2005-06-22 Integrated approach for design, simulation and verification of monolithic, silicon-based opto-electronic circuits
US11/159,283 2005-06-22

Publications (2)

Publication Number Publication Date
CN101036145A true CN101036145A (zh) 2007-09-12
CN100492372C CN100492372C (zh) 2009-05-27

Family

ID=35507571

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200580020911XA Expired - Fee Related CN100492372C (zh) 2004-06-23 2005-06-22 用于单片、硅基光电电路的设计、仿真和验证的集成方法

Country Status (6)

Country Link
US (1) US7269809B2 (zh)
JP (1) JP2008509452A (zh)
KR (1) KR101145972B1 (zh)
CN (1) CN100492372C (zh)
CA (1) CA2581451C (zh)
WO (1) WO2006007474A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101676920B (zh) * 2008-09-15 2013-11-20 新思科技有限公司 用于合并覆盖数据的eda覆盖日志的方法和装置
CN105653744A (zh) * 2014-11-13 2016-06-08 中芯国际集成电路制造(上海)有限公司 版图布局的设计方法及装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944467B2 (en) * 2003-12-01 2011-05-17 Omnivision Technologies, Inc. Task-based imaging systems
WO2005054927A2 (en) 2003-12-01 2005-06-16 Cdm Optics, Inc. System and method for optimizing optical and digital system designs
US7248757B2 (en) * 2003-12-15 2007-07-24 Canon Kabushiki Kaisha Method, device and computer program for designing a circuit having electric wires and optical connections
US7672558B2 (en) 2004-01-12 2010-03-02 Honeywell International, Inc. Silicon optical device
US7217584B2 (en) * 2004-03-18 2007-05-15 Honeywell International Inc. Bonded thin-film structures for optical modulators and methods of manufacture
US7149388B2 (en) * 2004-03-18 2006-12-12 Honeywell International, Inc. Low loss contact structures for silicon based optical modulators and methods of manufacture
US7177489B2 (en) 2004-03-18 2007-02-13 Honeywell International, Inc. Silicon-insulator-silicon thin-film structures for optical modulators and methods of manufacture
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US20060063679A1 (en) * 2004-09-17 2006-03-23 Honeywell International Inc. Semiconductor-insulator-semiconductor structure for high speed applications
WO2008008084A2 (en) * 2005-09-19 2008-01-17 Cdm Optics, Inc. Task-based imaging systems
US7362443B2 (en) * 2005-11-17 2008-04-22 Honeywell International Inc. Optical gyro with free space resonator and method for sensing inertial rotation rate
US7442589B2 (en) * 2006-01-17 2008-10-28 Honeywell International Inc. System and method for uniform multi-plane silicon oxide layer formation for optical applications
US7514285B2 (en) * 2006-01-17 2009-04-07 Honeywell International Inc. Isolation scheme for reducing film stress in a MEMS device
US7454102B2 (en) * 2006-04-26 2008-11-18 Honeywell International Inc. Optical coupling structure
CN100442298C (zh) * 2006-05-15 2008-12-10 中芯国际集成电路制造(上海)有限公司 栅极根部缺陷与mosfet器件性能相关性的仿真方法
US8117576B2 (en) * 2008-03-05 2012-02-14 Rambus Inc. Method for using an equivalence checker to reduce verification effort in a system having analog blocks
US8316342B1 (en) * 2010-06-02 2012-11-20 Cadence Design Systems, Inc. Method and apparatus for concurrent design of modules across different design entry tools targeted to a single layout
US8521483B1 (en) 2010-06-02 2013-08-27 Cadence Design Systems, Inc. Method and apparatus for concurrent design of modules across different design entry tools targeted to single simulation
US8527257B2 (en) 2011-07-01 2013-09-03 Fujitsu Limited Transition-based macro-models for analog simulation
US8903698B2 (en) 2012-05-15 2014-12-02 Fujitsu Limited Generating behavioral models for analog circuits
US20150067621A1 (en) * 2012-09-05 2015-03-05 Mentor Graphics Corporation Logic-Driven Layout Pattern Analysis
CN103164566A (zh) * 2012-12-04 2013-06-19 天津蓝海微科技有限公司 版图验证规则的测试向量辅助层生成方法
US8856701B1 (en) * 2013-03-12 2014-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of radio-frequency and microwave device generation
US8726205B1 (en) 2013-04-15 2014-05-13 Nvidia Corporation Optimized simulation technique for design verification of an electronic circuit
US8813019B1 (en) 2013-04-30 2014-08-19 Nvidia Corporation Optimized design verification of an electronic circuit
CN107567622B (zh) 2015-07-08 2021-06-25 慧与发展有限责任合伙企业 光子电路设计系统和计算机可读介质
US11023648B2 (en) 2017-12-12 2021-06-01 Siemens Industry Software Inc. Puzzle-based pattern analysis and classification
CN117332742B (zh) * 2023-12-01 2024-02-23 芯动微电子科技(武汉)有限公司 一种芯片设计阶段的仿真验证方法和装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5222030A (en) * 1990-04-06 1993-06-22 Lsi Logic Corporation Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof
US5930150A (en) * 1996-09-06 1999-07-27 Lucent Technologies Inc. Method and system for designing and analyzing optical application specific integrated circuits
US5914889A (en) * 1996-09-13 1999-06-22 Lucent Technologies Inc. Method and system for generating a mask layout of an optical integrated circuit
US6110217A (en) * 1997-10-03 2000-08-29 International Business Machines Corporation System and method for synchronization of multiple analog servers on a simulation backplane
US6845184B1 (en) * 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
US7031889B1 (en) * 1999-03-22 2006-04-18 Hewlett-Packard Development Company, L.P. Method and apparatus for evaluating the design quality of network nodes
US6446243B1 (en) * 1999-04-23 2002-09-03 Novas Software, Inc. Method for functional verification of VLSI circuit designs utilizing reusable functional blocks or intellectual property cores
US6438735B1 (en) * 1999-05-17 2002-08-20 Synplicity, Inc. Methods and apparatuses for designing integrated circuits
US6480816B1 (en) * 1999-06-14 2002-11-12 Sanjay Dhar Circuit simulation using dynamic partitioning and on-demand evaluation
US6816825B1 (en) * 1999-06-18 2004-11-09 Nec Corporation Simulation vector generation from HDL descriptions for observability-enhanced statement coverage
US7065481B2 (en) * 1999-11-30 2006-06-20 Synplicity, Inc. Method and system for debugging an electronic system using instrumentation circuitry and a logic analyzer
JP2001230638A (ja) * 2000-02-18 2001-08-24 Nec Eng Ltd 光送受信回路の設計方法
US6587995B1 (en) * 2000-04-19 2003-07-01 Koninklijke Philips Electronics N.V. Enhanced programmable core model with integrated graphical debugging functionality
US6718522B1 (en) * 2000-08-15 2004-04-06 Hewlett-Packard Development Company, L.P. Electrical rules checker system and method using tri-state logic for electrical rule checks
US6502223B1 (en) * 2001-04-30 2002-12-31 Hewlett-Packard Company Method for simulating noise on the input of a static gate and determining noise on the output
US6912330B2 (en) * 2001-05-17 2005-06-28 Sioptical Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
US6980945B2 (en) * 2001-12-04 2005-12-27 Koninklijke Philips Electronics N.V. Synchronized simulation of software and hardware in the analog domain
US6745372B2 (en) * 2002-04-05 2004-06-01 Numerical Technologies, Inc. Method and apparatus for facilitating process-compliant layout optimization
US20030195736A1 (en) * 2002-04-11 2003-10-16 Sun Microsystems, Inc. Method of storing cross-hierarchy coupling data in a hierarchical circuit model
US6898767B2 (en) * 2002-05-09 2005-05-24 Lsi Logic Corporation Method and apparatus for custom design in a standard cell design environment
US6826739B2 (en) * 2002-05-13 2004-11-30 Agilent Technologies, Inc. System and method for placing substrate contacts in a datapath stack in an integrated circuit design
US6983443B2 (en) * 2002-05-22 2006-01-03 Agilent Technologies, Inc. System and method for placing clock drivers in a standard cell block
US6807658B2 (en) * 2002-06-05 2004-10-19 Agilent Technologies, Inc. Systems and methods for performing clock gating checks
US6815729B1 (en) * 2002-10-09 2004-11-09 Cypress Semiconductor Corp. Electro-optical apparatus
AU2002952700A0 (en) * 2002-11-18 2002-11-28 Vpisystems Pty Ltd Simulation player
US7055113B2 (en) * 2002-12-31 2006-05-30 Lsi Logic Corporation Simplified process to design integrated circuits
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
JP4532893B2 (ja) * 2003-12-15 2010-08-25 キヤノン株式会社 電気配線と光接続を有する回路の設計装置
JP4208706B2 (ja) * 2003-12-15 2009-01-14 キヤノン株式会社 電気配線と光接続を有する回路の設計装置
US6969903B2 (en) * 2004-01-19 2005-11-29 International Business Machines Corporation High tolerance TCR balanced high current resistor for RF CMOS and RF SiGe BiCMOS applications and cadenced based hierarchical parameterized cell design kit with tunable TCR and ESD resistor ballasting feature

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101676920B (zh) * 2008-09-15 2013-11-20 新思科技有限公司 用于合并覆盖数据的eda覆盖日志的方法和装置
CN105653744A (zh) * 2014-11-13 2016-06-08 中芯国际集成电路制造(上海)有限公司 版图布局的设计方法及装置

Also Published As

Publication number Publication date
WO2006007474A3 (en) 2007-04-19
CA2581451A1 (en) 2006-01-19
KR101145972B1 (ko) 2012-05-22
US7269809B2 (en) 2007-09-11
CA2581451C (en) 2013-09-24
US20050289490A1 (en) 2005-12-29
CN100492372C (zh) 2009-05-27
KR20070040792A (ko) 2007-04-17
JP2008509452A (ja) 2008-03-27
WO2006007474A2 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
CN100492372C (zh) 用于单片、硅基光电电路的设计、仿真和验证的集成方法
US5572437A (en) Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models
KR100846089B1 (ko) 설계 블록들 사이에 다수의 글루 로직 엘리먼트들을 분배하는 방법 및 글루 로직 분배 효율을 증가시키는 방법
US7937256B2 (en) Systems and methods of efficient library characterization for integrated circuit cell libraries
US7100133B1 (en) Computer system and method to dynamically generate system on a chip description files and verification information
US7076415B1 (en) System for mixed signal synthesis
US6637018B1 (en) Mixed signal synthesis behavioral models and use in circuit design optimization
JPH06274565A (ja) 論理シミュレーション用のデータ作成方法，論理シミュレーション方法及び論理シミュレータ
US6519748B2 (en) Signal delay time calculation method of semiconductor integrated circuit and computer program product for executing the method
Lora et al. Translation, abstraction and integration for effective smart system design
US6813597B1 (en) Mixed signal synthesis
López et al. Reuse-based methodologies and tools in the design of analog and mixed-signal integrated circuits
Khondkar Low-Power Design and Power-Aware Verification
US20090319972A1 (en) Computer program and apparatus for evaluating signal propagation delays
US6732343B2 (en) System and methods for placing clock buffers in a datapath stack
US20090282378A1 (en) Semiconductor device design support apparatus and semiconductor device design support method
US11334704B1 (en) System, method, and computer program product for mixed signal verification
Bergamaschi et al. Coral-automating the design of systems-on-chip using cores
Juneidi et al. Global modeling and simulation of system-on-chip embedding mems devices
US7516427B2 (en) Input capacitance characterization method in IP library
Chang et al. Specification Driven Analog and Mixed-Signal Verification
Fisher Introductory Chapter: ASIC Technologies and Design Techniques
Massara et al. Analogue and mixed-signal IC design
Nizic Mixed-Signal Design Trends and Challenges
Conci et al. Current criticalities and innovation perspectives in flash memory design automation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CISCO TECH IND.

Free format text: FORMER OWNER: LIGHTWIRE INC.

Effective date: 20130627

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: LIGHTWIRE INC.

Free format text: FORMER NAME: SIOPTICAL INC.

CP01 Change in the name or title of a patent holder

Address after: American Pennsylvania

Patentee after: LIGHTWIRE, Inc.

Address before: American Pennsylvania

Patentee before: SIOPTICAL, Inc.

CP03 Change of name, title or address

Address after: California, USA

Patentee after: LIGHTWIRE, Inc.

Address before: American Pennsylvania

Patentee before: LIGHTWIRE, Inc.

TR01 Transfer of patent right

Effective date of registration: 20130627

Address after: California, USA

Patentee after: Cisco Technology, Inc.

Address before: California, USA

Patentee before: Lightwire, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20210622

CF01 Termination of patent right due to non-payment of annual fee