CN107608255A - 一种芯片架构重构方法和装置 - Google Patents
一种芯片架构重构方法和装置 Download PDFInfo
- Publication number
- CN107608255A CN107608255A CN201610548701.8A CN201610548701A CN107608255A CN 107608255 A CN107608255 A CN 107608255A CN 201610548701 A CN201610548701 A CN 201610548701A CN 107608255 A CN107608255 A CN 107608255A
- Authority
- CN
- China
- Prior art keywords
- programmable
- configuration file
- circuit
- asic
- programmable circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000005516 engineering process Methods 0.000 claims description 21
- 239000004744 fabric Substances 0.000 claims description 14
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 27
- 230000005540 biological transmission Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000010295 mobile communication Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种芯片架构重构方法，在ASIC中设置可编程电路，并设置所述可编程电路对应不同场景的配置文件组成的配置文件集；确定ASIC运行的当前场景，根据所述当前场景，在所述配置文件集中获取与所述当前场景对应的配置文件；采用确定的所述当前场景对应的配置文件配置所述可编程电路。本发明还公开了一种芯片架构重构装置。
Description
技术领域
本发明涉及集成电路技术，尤其涉及一种芯片架构重构方法和装置。
背景技术
传统专用集成电路(ASIC，Application Specific Integrated Circuit)芯片一旦完成物理实现，其逻辑功能将无法改变，这使得对其缺陷的修正也往往代价巨大，甚至需要重新设计和投片。现场可编程门阵列(FPGA，Field－Programmable Gate Array)芯片虽然可以实现功能的可配置，缺陷的修正代价也小的多，但芯片的成本高，且需要依赖专用配置工具。目前，为了降低产品成本，设计者大多采用ASIC作为最终的产品形态，FPGA则用于产品原型验证。
在ASIC架构设计上，针对特定功能，一直存在专用加速硬件和通用软件实现的权衡，前者有着更高的效率，后者则更具灵活性，可在功能需求发生改变、通讯协议发生改变、或者本身存在缺陷时，随时修正和更新。
专利号为CN200810243670.0、发明名称为“一种动态局部可重构的嵌入式数据控制器芯片的实现方法”的专利文件，公开了基于FPGA专用工具实现的FPGA功能动态配置的方法；专利号为CN200910167762.X、发明名称为“一种在线编程的FPGA可重构装置”的专利文件，公开了一种FPGA自动化配置流程。但是，两者均需依赖于各FPGA特有的开发流程，且受限于成本和复杂性使得相应方法只能应用在特定FPGA设计流程上，而无法复用于ASIC的设计。
因此，如何实现ASIC完成投片后仍能进行功能更改和缺陷修正，满足客户的不同需求，是亟待解决的问题。
发明内容
有鉴于此，本发明实施例期望提供一种芯片架构重构方法和装置，能实现ASIC完成投片后能进行功能更改和缺陷修正，满足客户的不同需求。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种芯片架构重构方法，所述方法包括：
在ASIC中设置可编程电路，并设置所述可编程电路对应不同场景的配置文件组成的配置文件集；
确定ASIC运行的当前场景，根据所述当前场景，在所述配置文件集中获取与所述当前场景对应的配置文件；
采用确定的所述当前场景对应的配置文件配置所述可编程电路。
上述方案中，所述设置所述可编程电路对应不同场景的配置文件，包括：
根据不同场景，分别预设所述可编程电路与各场景对应的配置文件；或，
根据当前场景，实时设置所述可编程电路与所述当前场景对应的配置文件。
上述方案中，所述可编程电路包括：在所述ASIC中设置的采用数字可编程技术和/或模拟可编程技术实现的基本计算单元，和/或由所述基本计算单元组合成的互联、和/或路由、和/或配置；
所述数字可编程技术包括：现场可编程门阵列(FPGA，Field－Programmable GateArray)、和/或复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)技术；
所述模拟可编程技术包括：现场可编程模拟阵列(FPAA，Field－ProgrammableAnalog Array)、和/或系统可编程模拟电路(ispPAC，in-system Programmable AnalogCircuit)技术。
上述方案中，所述采用确定的所述当前场景对应的配置文件配置可编程电路，包括：采用ASIC所在系统内部的配置文件配置可编程电路，和/或采用ASIC所在系统外部的配置文件配置可编程电路。
上述方案中，所述方法还包括：
将完成配置的可编程电路与所述ASIC中的内部互联(Fabric)电路、和/或所述ASIC外部接口电路建立连接。
本发明实施例还提供了一种芯片架构重构装置，所述装置包括：设置模块，确定模块和重配模块；其中，
所述设置模块，用于在ASIC中设置可编程逻辑电路，并设置所述可编程电路对应不同场景的配置文件组成的配置文件集；
所述确定模块，用于确定ASIC运行的当前场景，根据所述当前场景，在所述配置文件集中获取与所述当前场景对应的配置文件；
所述重配模块，用于采用确定的所述当前场景对应的文件配置所述可编程电路。
上述方案中，所述设置模块，具体用于：
根据不同场景，分别预设所述可编程电路与所述场景对应的配置文件；或，
根据当前场景，实时设置所述可编程电路与所述当前场景对应的配置文件。
上述方案中，所述可编程电路包括：在所述ASIC中设置的采用数字可编程技术和/或模拟可编程技术实现的基本计算单元，和/或由所述基本计算单元组合成的互联、和/或路由、和/或配置；
所述数字可编程技术包括：FPGA、和/或CPLD技术；
所述模拟可编程技术包括：FPAA、和/或ispPAC技术。
上述方案中，所述重配模块，具体用于：采用ASIC所在系统内部的配置文件配置可编程电路，和/或采用ASIC所在系统外部的配置文件配置可编程电路。
上述方案中，所述装置还包括：封装模块，用于将完成配置的可编程电路与所述ASIC中的Fabric电路、和/或所述ASIC外部接口电路建立连接。
本发明实施例所提供的芯片架构重构方法和装置，在ASIC中设置可编程电路，并设置所述可编程电路对应不同场景的配置文件组成的配置文件集；确定ASIC运行的当前场景，根据所述当前场景，在所述配置文件集中获取与所述当前场景对应的配置文件；采用确定的所述当前场景对应的配置文件配置所述可编程电路；如此，本发明实施例可以通过采用匹配不同场景的配置文件对可编程电路进行配置，使得具有不同配置的编程电路能够应对不同场景，实现不同功能，使ASIC在完成投片后能进行功能更改和缺陷修正，不仅实现方便灵活，而且能缩短开发周期；另外，在用户端可以设置支持不同功能的可编程电路，以满足客户的不同需求，从而延长产品生命周期。
附图说明
图1为本发明实施例芯片架构重构方法的流程示意图；
图2为本发明实施例根据不同场景重构芯片架构步骤的流程示意图；
图3为本发明实施例芯片架构重构装置的组成结构示意图。
具体实施方式
本发明实施例中，在ASIC中设置可编程电路，并设置所述可编程电路对应不同场景的配置文件组成的配置文件集；确定ASIC运行的当前场景，根据所述当前场景，在所述配置文件集中获取与所述当前场景对应的配置文件；采用确定的所述当前场景对应的配置文件配置所述可编程电路。
下面结合实施例对本发明再作进一步详细的说明。
本发明实施例提供的芯片架构重构方法，如图1所示，所述方法包括：
步骤101：在ASIC中设置可编程电路，并设置所述可编程电路对应不同场景的配置文件组成的配置文件集；
通常，可编程电路可以根据需要，对自身的电路进行重新连接或对现有的连接进行修改，以实现不同的功能；可编程电路可以根据所述配置文件对自身的电路进行重新连接或对现有的连接进行修改；这里，所述场景可以是所述可编程电路的工作环境，在各场景中，对所述可编程电路有不同的功能需求；可以根据不同场景下不同的功能需求，预先分别设置所述可编程电路与所述各场景对应的配置文件；或者根据当前功能需求，实时设置所述可编程电路与所述当前场景对应的配置文件；可以将各配置文件集合成一个配置文件集；其中，所述配置文件可以是对整个可编程电路中全部电路的配置信息，也可以是对整个可编程电路中部分电路的配置信息；
这里，所述可编程电路可以是ASIC中采用数字和/或模拟等可编程技术，实现的基本计算单元，如数字的逻辑门，以及模拟的电阻、电容、电感等功能，也可以是实现的更大的编程颗粒度，如由数字加减乘除运算器、和/或模拟放大器等基本计算单元组合搭配的互联、和/或路由、和/或配置等。可以在ASIC中预先设置可编程电路，所述可编程电路可以建立与ASIC Fabric和芯片外部输入输出(IO)的通信；其中，所述数字可编程技术包括但不限于：FPGA、和/或CPLD等技术；所述模拟可编程技术包括但不限于：FPAA、和/或ispPAC等技术；所述可编程电路可以是可编程逻辑电路、和/或可编程模拟电路。
通常，ASIC会运行在一个系统中，配置文件可以由外部电脑等处理系统在电子设计自动化(EDA，Electronic Design Automation)平台上编辑硬件描述语言(HDL，HardwareDescription Language)、原理图或状态图形描述，再依据所述可编程电路的硬件结构组件和约束控制条件进行编译、优化、转换和综合等处理，获得基本计算单元等编程颗粒的电路描述网表文件等配置文件；将配置文件映射到所述可编程电路后，所述可编程电路可以实现所述配置文件设置的具体功能；
生成的各配置文件可以采用通用串行总线(USB，Universal Serial Bus)、安全数字存储卡(SD，Secure Digital Memory Card)和网络等外部接口传输到所述ASIC所在的系统；也可以直接在所述ASIC所在的系统采用HDL语言等完成可编程电路的编程，并生成配置文件。这里，可以由电脑运行EDA生成对应于各场景的配置文件，生成的配置文件可预先存放于ASIC所在系统内部或外部存储器内，由ASIC来读取；也可以在ASIC上运行EDA软件，实时产生需要的配置文件。
实际应用中，可编程电路可以应用于各种数据的处理，如WiFi数据流或移动通信数据流的处理；可以预先设置连个配置文件，第一配置文件可以将所述可编程电路配置为适用于WiFi数据流的传输，第二配置文件可以将所述可编程电路配置为适用于移动通信数据流的传输。
步骤102：确定ASIC运行的当前场景，根据所述当前场景，在所述配置文件集中获取与所述当前场景对应的配置文件；
具体的，可以由ASIC或ASIC所在系统进行场景的判断，在所述配置文件集中确定与所述场景对应的配置文件；如在终端中，预设的配置文件集中包括了对应于WiFi数据流传输的可编程电路的第一配置文件和对应于移动通信数据流传输的可编程电路的第二配置文件，当用户关闭移动通信数据流量启用WiFi数据流量时，终端判断出数据流量的变化，确定选择WiFi数据流传输对应的可编程电路的第一配置文件。
实际应用中，也可以由用户选定需要的可编程电路配置文件。
步骤103：采用确定的所述当前场景对应的配置文件配置所述可编程电路；
这里，可以采用所述确定的与所述当前场景对应配置文件对可编程电路的进行配置，在完成对所述可编程电路的配置后，所述可编程电路可以实现所述配置文件对应的各特定功能，或对自身部分功能的修正。配置文件可由所述ASIC取自系统内部存储器，也可以通过USB、SD和网络等外部接口取自系统外部。
实际应用中，可以由ASIC内部预设的控制逻辑来对所述可编程电路进行配置；所述对可编程电路进行配置，具体可以是将配置文件中的电路描述网表映射到所述可编程电路中。
进一步的，本发明实施例提供的芯片架构重构方法，还包括：将完成配置的可编程电路与所述ASIC中的Fabric电路、和/或所述ASIC外部接口电路连接，并建立通信；
具体的，当可编程电路根据所述配置文件完成配置以后，可以将完成配置的可编程电路状态，采用发送指令的方式通知所述ASIC中的Fabric电路、和/或所述ASIC外部接口电路，所述ASIC中的Fabric电路、和/或所述ASIC外部接口电路根据完成配置的可编程电路在所述状态下支持的连接方式或协议，与所述完成配置的可编程电路建立连接。可以通过内部的开关管等器件实现可编程电路跟ASIC中Fabric电路、以及ASIC管脚等进行物理的切换连接。
下面结合具体示例对本发明产生的积极效果作进一步详细的描述；
本发明示例中，根据不同场景将ASIC内部的可编程电路配置成不同功能以适应不同场景应用，具体步骤如图2所示，包括：
步骤201：场景判定；系统运行过程中监测相关信息，识别到预定场景则将相应需求转换为可编程电路的重配指令；这里，完成场景自动判定的装置可以是系统中的处理器，也可是专用功能模块；除装置运行过程自行检测场景，也可由人直接给出操作决定，并发出重配指令；
步骤202：配置读取；重配指令后，则根据指令要求读取需要切换场景对应的配置文件；配置文件可取自系统内部存储器，也可经由USB、SD和网络等外部接口取自外部；
步骤203：功能编程；获取到指定配置文件后，使用该配置文件对可编程电路做配置；
步骤204：功能切换；可编程电路完成配置后，新功能准备就绪，即可实现功能切换，执行新的功能，并实现内部模块和外部设备的通信。
本发明实施例提供的芯片架构重构装置，如图3所示，所述装置包括：设置模块31，确定模块32和重配模块33；其中，
所述设置模块31，用于在ASIC中设置可编程电路，并设置所述可编程电路对应不同场景的配置文件组成的配置文件集；
通常，可编程电路可以根据需要，对自身的电路进行重新连接或对现有的连接进行修改，以实现不同的功能；可编程电路可以根据所述配置文件对自身的电路进行重新连接或对现有的连接进行修改；这里，所述场景可以是所述可编程电路的工作环境，在各场景中，对所述可编程电路有不同的功能需求；可以根据不同场景下不同的功能需求，预先分别设置所述可编程电路与所述各功能对应的配置文件；或者根据当前功能需求，实时设置所述可编程电路与所述当前场景对应的配置文件；可以将各配置文件集合成一个配置文件集；其中，所述配置文件可以是对整个可编程电路中全部电路的配置信息，也可以是对整个可编程电路中部分电路的配置信息；
这里，所述可编程电路可以是ASIC中采用数字和/或模拟等可编程技术，实现的基本计算单元，如数字的逻辑门，以及模拟的电阻、电容、电感等功能，也可以是实现的更大的编程颗粒度，如由数字加减乘除运算器、和/或模拟放大器等基本计算单元组合搭配的互联、和/或路由、和/或配置等。可以在ASIC中预先设置可编程电路，所述可编程电路可以建立与ASIC的Fabric和芯片外部IO的通信；其中，所述数字可编程技术包括但不限于：FPGA、和/或CPLD等技术；所述模拟可编程技术包括但不限于：FPAA、和/或ispPAC等技术；所述可编程电路可以是可编程逻辑电路、和/或可编程模拟电路。
通常ASIC会运行在一个系统中，配置文件可以由外部电脑等处理系统在电子设计自动化(EDA，Electronic Design Automation)平台上编辑硬件描述语言(HDL，HardwareDescription Language)、原理图或状态图形描述，再依据所述可编程电路的硬件结构组件和约束控制条件进行编译、优化、转换和综合等处理，获得基本计算单元等编程颗粒的电路描述网表文件等配置文件；将配置文件映射到所述可编程电路后，所述可编程电路可以实现所述配置文件设置的具体功能；
生成的各配置文件可以采用USB、SD和网络等外部接口传输到所述ASIC所在的系统；也可以直接在所述ASIC所在的系统采用HDL语言等完成可编程电路的编程，并生成配置文件。这里，可以由电脑运行EDA生成对应于各场景的配置文件，生成的配置文件可预先存放于ASIC所在系统内部或外部存储器内，由ASIC来读取；也可以在ASIC上运行EDA软件，实时产生需要的配置文件。
实际应用中，可编程电路可以应用于各种数据的处理，如WiFi数据流或移动通信数据流的处理；可以预先设置连个配置文件，第一配置文件可以将所述可编程电路配置为适用于WiFi数据流的传输，第二配置文件可以将所述可编程电路配置为适用于移动通信数据流的传输。
所述确定模块32，确定ASIC运行的当前场景，根据所述当前场景，在所述配置文件集中获取与所述当前场景对应的配置文件；
具体的，可以由ASIC或ASIC所在系统进行场景的判断，在所述配置文件集中确定与所述场景对应的配置文件；如在终端中，预设的配置文件集中包括了对应于WiFi数据流传输的可编程电路的第一配置文件和对应于移动通信数据流传输的可编程电路的第二配置文件，当用户关闭移动通信数据流量启用WiFi数据流量时，终端判断出数据流量的变化，确定选择WiFi数据流传输对应的可编程电路的第一配置文件。
实际应用中，也可以由用户选定需要的可编程电路配置文件。
所述重配模块33，采用确定的所述当前场景对应的配置文件配置所述可编程电路；
这里，可以采用所述确定的与所述当前场景对应配置文件对可编程电路的进行配置，在完成对所述可编程电路的配置后，所述可编程电路可以实现所述配置文件对应的各特定功能，或对自身部分功能的修正。配置文件可由所述ASIC取自系统内部存储器，也可以通过USB、SD和网络等外部接口取自系统外部。
实际应用中，可以由ASIC内部预设的控制逻辑来对所述可编程电路进行配置；所述对可编程电路进行配置，具体可以是将配置文件中的电路描述网表映射到所述可编程电路中。
进一步的，本发明实施例提供的芯片架构重构装置，还包括：封装模块34，用于将完成配置的可编程电路与所述ASIC中的Fabric电路、和/或所述ASIC外部接口电路连接，并建立通信；
具体的，当可编程电路根据所述配置文件完成配置以后，可以将完成配置的可编程电路状态，采用发送指令的方式通知所述ASIC中的Fabric电路、和/或所述ASIC外部接口电路，所述ASIC中的Fabric电路、和/或所述ASIC外部接口电路根据完成配置的可编程电路在所述状态下支持的连接方式或协议，与所述完成配置的可编程电路建立连接。可以通过内部的开关管等器件实现可编程电路跟ASIC中Fabric电路、以及ASIC管脚等进行物理的切换连接。
在实际应用中，所述设置模块31，可以由ASIC所在系统的中央处理器(CPU)、微处理器(MPU)、数字信号处理器(DSP)、或FPGA等实现；所述确定模块32、重配模块33和封装模块34均可以由ASIC内部逻辑实现。
以上所述，仅为本发明的最佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片架构重构方法，其特征在于，所述方法包括：
在专用集成电路ASIC中设置可编程电路，并设置所述可编程电路对应不同场景的配置文件组成的配置文件集；
确定ASIC运行的当前场景，根据所述当前场景，在所述配置文件集中获取与所述当前场景对应的配置文件；
采用确定的所述当前场景对应的配置文件配置所述可编程电路。
2.根据权利要求1所述的方法，其特征在于，所述设置所述可编程电路对应不同场景的配置文件，包括：
根据不同场景，分别预设所述可编程电路与各场景对应的配置文件；或，
根据当前场景，实时设置所述可编程电路与所述当前场景对应的配置文件。
3.根据权利要求1所述的方法，其特征在于，所述可编程电路包括：在所述ASIC中设置的采用数字可编程技术和/或模拟可编程技术实现的基本计算单元，和/或由所述基本计算单元组合成的互联、和/或路由、和/或配置；
所述数字可编程技术包括：现场可编程门阵列FPGA、和/或复杂可编程逻辑器件CPLD技术；
所述模拟可编程技术包括：现场可编程模拟阵列FPAA、和/或系统可编程模拟电路ispPAC技术。
4.根据权利要求1所述的方法，其特征在于，所述采用确定的所述当前场景对应的配置文件配置可编程电路，包括：采用ASIC所在系统内部的配置文件配置可编程电路，和/或采用ASIC所在系统外部的配置文件配置可编程电路。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将完成配置的可编程电路与所述ASIC中的内部互联Fabric电路、和/或所述ASIC外部接口电路建立连接。
6.一种芯片架构重构装置，其特征在于，所述装置包括：设置模块，确定模块和重配模块；其中，
所述设置模块，用于在ASIC中设置可编程逻辑电路，并设置所述可编程电路对应不同场景的配置文件组成的配置文件集；
所述确定模块，用于确定ASIC运行的当前场景，根据所述当前场景，在所述配置文件集中获取与所述当前场景对应的配置文件；
所述重配模块，用于采用确定的所述当前场景对应的文件配置所述可编程电路。
7.根据权利要求6所述的装置，其特征在于，所述设置模块，具体用于：
根据不同场景，分别预设所述可编程电路与所述场景对应的配置文件；或，
根据当前场景，实时设置所述可编程电路与所述当前场景对应的配置文件。
8.根据权利要求6所述的装置，其特征在于，所述可编程电路包括：在所述ASIC中设置的采用数字可编程技术和/或模拟可编程技术实现的基本计算单元，和/或由所述基本计算单元组合成的互联、和/或路由、和/或配置；
所述数字可编程技术包括：FPGA、和/或CPLD技术；
所述模拟可编程技术包括：FPAA、和/或ispPAC技术。
9.根据权利要求6所述的装置，其特征在于，所述重配模块，具体用于：采用ASIC所在系统内部的配置文件配置可编程电路，和/或采用ASIC所在系统外部的配置文件配置可编程电路。
10.根据权利要求6所述的装置，其特征在于，所述装置还包括：封装模块，用于将完成配置的可编程电路与所述ASIC中的Fabric电路、和/或所述ASIC外部接口电路建立连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610548701.8A CN107608255A (zh) | 2016-07-12 | 2016-07-12 | 一种芯片架构重构方法和装置 |
| PCT/CN2017/088652 WO2018010520A1 (zh) | 2016-07-12 | 2017-06-16 | 一种芯片架构重构方法、装置和计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610548701.8A CN107608255A (zh) | 2016-07-12 | 2016-07-12 | 一种芯片架构重构方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107608255A true CN107608255A (zh) | 2018-01-19 |
Family
ID=60951922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610548701.8A Pending CN107608255A (zh) | 2016-07-12 | 2016-07-12 | 一种芯片架构重构方法和装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107608255A (zh) |
| WO (1) | WO2018010520A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108924377A (zh) * | 2018-06-08 | 2018-11-30 | 宁波华高信息科技有限公司 | 一种基于dsp的硬件压缩核的快速重配置方法 |
| CN109408110A (zh) * | 2018-11-05 | 2019-03-01 | 郑州云海信息技术有限公司 | 一种嵌入式芯片配置方法与装置 |
| CN113688595A (zh) * | 2020-05-19 | 2021-11-23 | 上海复旦微电子集团股份有限公司 | 系统级封装电路原理图设计方法及装置、可读存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101420371A (zh) * | 2008-07-03 | 2009-04-29 | 江苏华丽网络工程有限公司 | Asic融合网络设备的一种动态功能支持方法及系统 |
| CN101573703A (zh) * | 2006-10-03 | 2009-11-04 | 朗讯科技公司 | 用于重配置ic架构的方法和装置 |
| US8476926B1 (en) * | 2012-02-08 | 2013-07-02 | Altera Corporation | Method and apparatus for implementing periphery devices on a programmable circuit using partial reconfiguration |
| CN104112053A (zh) * | 2014-07-29 | 2014-10-22 | 中国航天科工集团第三研究院第八三五七研究所 | 一种面向图像处理的可重构架构平台设计方法 |
| CN105205034A (zh) * | 2015-09-25 | 2015-12-30 | 中国人民解放军国防科学技术大学 | 一种基于asic的高可靠参数配置方法 |
-
2016
- 2016-07-12 CN CN201610548701.8A patent/CN107608255A/zh active Pending
-
2017
- 2017-06-16 WO PCT/CN2017/088652 patent/WO2018010520A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101573703A (zh) * | 2006-10-03 | 2009-11-04 | 朗讯科技公司 | 用于重配置ic架构的方法和装置 |
| CN101420371A (zh) * | 2008-07-03 | 2009-04-29 | 江苏华丽网络工程有限公司 | Asic融合网络设备的一种动态功能支持方法及系统 |
| US8476926B1 (en) * | 2012-02-08 | 2013-07-02 | Altera Corporation | Method and apparatus for implementing periphery devices on a programmable circuit using partial reconfiguration |
| CN104112053A (zh) * | 2014-07-29 | 2014-10-22 | 中国航天科工集团第三研究院第八三五七研究所 | 一种面向图像处理的可重构架构平台设计方法 |
| CN105205034A (zh) * | 2015-09-25 | 2015-12-30 | 中国人民解放军国防科学技术大学 | 一种基于asic的高可靠参数配置方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108924377A (zh) * | 2018-06-08 | 2018-11-30 | 宁波华高信息科技有限公司 | 一种基于dsp的硬件压缩核的快速重配置方法 |
| CN109408110A (zh) * | 2018-11-05 | 2019-03-01 | 郑州云海信息技术有限公司 | 一种嵌入式芯片配置方法与装置 |
| CN113688595A (zh) * | 2020-05-19 | 2021-11-23 | 上海复旦微电子集团股份有限公司 | 系统级封装电路原理图设计方法及装置、可读存储介质 |
| CN113688595B (zh) * | 2020-05-19 | 2023-08-18 | 上海复旦微电子集团股份有限公司 | 系统级封装电路原理图设计方法及装置、可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018010520A1 (zh) | 2018-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6754881B2 (en) | Field programmable network processor and method for customizing a network processor | |
| US10509880B2 (en) | Automation for configurable mixed-signal systems | |
| US9436785B1 (en) | Hierarchical preset and rule based configuration of a system-on-chip | |
| Kalte et al. | A prototyping platform for dynamically reconfigurable system on chip designs | |
| CN106575249A (zh) | 针对片上系统(soc)和系统的低功率调试架构 | |
| US8606558B1 (en) | Apparatus and methods for importing hardware design and generating circuit interfaces | |
| CN107980215A (zh) | 一种协议转换器及协议转换方法 | |
| CN104216311A (zh) | 用于提供通用接口的方法以及具有通用接口的微控制器 | |
| CN107608255A (zh) | 一种芯片架构重构方法和装置 | |
| CN109923494A (zh) | 可编程时钟监测器 | |
| CN104216312A (zh) | 用于提供通用接口的方法以及具有通用接口的微控制器 | |
| US10387584B1 (en) | Streaming on hardware-software platforms in model based designs | |
| CN114510452A (zh) | 片上系统soc集成方法、装置及电子设备 | |
| CN111400983A (zh) | 一种基于fpga动态重配置的波形组件加载实现方法 | |
| CN115698952A (zh) | 可伸缩的硬件线程调度器 | |
| US20140181491A1 (en) | Field-programmable module for interface bridging and input/output expansion | |
| CN116776784A (zh) | Rtl代码生成方法、装置、电子设备及存储介质 | |
| CN110515888A (zh) | Fpga部分重配置实现方法、装置及电子设备和存储介质 | |
| US8595684B1 (en) | Assistance tool | |
| US8359557B1 (en) | Method and apparatus for generating data bus interface circuitry | |
| Wiersema et al. | An architecture and design tool flow for embedding a virtual FPGA into a reconfigurable system-on-chip | |
| CN114928657A (zh) | 到多协议片上系统中的互连的连通性的合成的系统和方法 | |
| CN113992909A (zh) | 一种mipi d-phy接口摄像头模组的测试系统及方法 | |
| CN106502941A (zh) | 输入输出扩展器、计算机系统以及其配置方法 | |
| CN202650009U (zh) | 一种基于计算机总线的fpga功能在线可配置和重构电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180119 |