JP2014102319A - 発光素子及び表示装置 - Google Patents

Abstract

【課題】隣接する画素からの影響を受け難い構成、構造を有する発光素子を提供する。
【解決手段】発光素子は、発光部、及び、発光部を駆動するための駆動回路を備えており、駆動回路は、少なくとも、駆動トランジスタＴＲ₁、画像信号書込みトランジスタＴＲ₂、及び容量部Ｃ₀から構成されており、駆動回路は、第１の方向に延びる電流供給線ＣＳＬ及び走査線ＳＣＬ、並びに、第２の方向に延びるデータ線ＤＴＬに接続されており、電流供給線ＣＳＬ及び走査線ＳＣＬは、第１層間絶縁層２１上に形成されており、第１層間絶縁層２１、電流供給線ＣＳＬ及び走査線ＳＣＬは、第２層間絶縁層２２，２３によって覆われており、データ線ＤＴＬは、第２層間絶縁層２３上に形成されており、一の発光素子と、第２の方向において該一の発光素子に隣接する発光素子との間であって、第２層間絶縁層２２には、第１の方向に延びるシールド壁４１が設けられている。
【選択図】 図６

Description

本開示は、発光素子及び表示装置に関する。

近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス素子（以下、単に、『有機ＥＬ素子』と略称する場合がある）を用いた有機エレクトロルミネッセンス表示装置（以下、単に、『有機ＥＬ表示装置』と略称する場合がある）が注目されている。有機ＥＬ表示装置は、自発光型であり、消費電力が低いという特性を有しており、また、高精細度の高速ビデオ信号に対しても十分な応答性を有するものと考えられており、実用化に向けての開発、商品化が鋭意進められている。

有機ＥＬ表示装置は、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えた発光素子を、複数、有する。即ち、複数の発光素子は、第１の方向にＮ列、及び、第１の方向とは異なる第２の方向にＭ行、２次元マトリクス状に配列されている。有機ＥＬ表示装置の回路図を図１に示し、例えば、２つのトランジスタ及び１つの容量部から構成された駆動回路を備えた発光素子の等価回路図を図２に示す。ここで、駆動回路は、駆動トランジスタＴＲ₁、画像信号書込みトランジスタＴＲ₂、及び、容量部Ｃ₀から構成されており、電流供給線ＣＳＬ、走査線ＳＣＬ及び信号線ＤＴＬに接続されている。有機ＥＬ表示装置における奇数行に位置する駆動回路を構成するトランジスタＴＲ₁，ＴＲ₂と、偶数行に位置する駆動回路を構成するトランジスタＴＲ₁，ＴＲ₂とは、第１の方向に延びる軸線に対称に配置されている。即ち、駆動回路は、奇数行と偶数行で、交互に上下を反転させて配置されており、このような配置を採用することで、駆動回路全体の面積の縮小化を図ることができる。

特開２００６−０３０６３５

上述したように、従来の駆動回路において、図３５に示すように、駆動回路を奇数行と偶数行で交互に上下を反転させて配置した場合、以下に説明する問題が生じる虞がある。即ち、第２の方向に沿って隣接する画素間の寄生容量が奇数行と偶数行とで異なる。例えば、「ｍ」を奇数とし、第（ｍ−１）行目に位置する駆動回路を構成する駆動トランジスタＴＲ_{1_m-1}のゲート電極と、第ｍ行目に位置する駆動回路を構成する容量部Ｃ_{0_m}との間のカップリングに起因した寄生容量をＰＣ_mとする。また、第ｍ行目に位置する駆動回路を構成する駆動トランジスタＴＲ_{1_m}のゲート電極と、第（ｍ＋１）行目に位置する駆動回路を構成する容量部Ｃ_{0_m+1}との間のカップリングに起因した寄生容量をＰＣ_m+1とする。すると、寄生容量ＰＣ_mの値と寄生容量ＰＣ_m+1の値とは異なる。具体的には、
寄生容量ＰＣ_m+1＞寄生容量ＰＣ_m
である。

有機ＥＬ表示装置において画像を表示する場合、駆動トランジスタＴＲ₁におけるブートストラップ現象を応用して、表示すべき輝度に応じて発光部ＥＬＰに電流を流す。有機ＥＬ表示装置の上から下に向かって画像表示を行う場合（即ち、ｍの値が増加する方向において画像表示を行う場合）、寄生容量に依存して、駆動トランジスタＴＲ₁のゲート電極の電位上昇量が変動する。即ち、例えば、第（ｍ−１）行目に位置する駆動回路を含む画素と、第ｍ行目に位置する駆動回路を含む画素と、第（ｍ＋１）行目に位置する駆動回路を含む画素とにおいて、同じ輝度の画像を表示する場合にあっても、第（ｍ−１）行目に位置する駆動回路を構成する駆動トランジスタＴＲ_{1_m-1}のゲート電極の電位上昇量と、第ｍ行目に位置する駆動回路を構成する駆動トランジスタＴＲ_{1_m}のゲート電極の電位上昇量とが、寄生容量ＰＣ_m，ＰＣ_m+1が相違するが故に、異なってしまう。その結果、表示装置にあっては、奇数行と偶数行とで輝度が異なってしまい、筋状の斑が視認され、あるいは又、解像度が恰も半分になったように画像が観察される場合がある。

駆動回路を奇数行と偶数行で上下を反転させないで配置する場合にあっても、隣接する画素からのカップリングを受けて、意図しない輝度で画素が発光したり、ユニフォーミティが低下する虞があるし、場合によっては、隣接する信号線ＤＴＬからのカップリングを受けてユニフォーミティが低下する虞がある。

特開２００６−０３０６３５には、容量部の周辺に、走査線及び信号線に対して電界シールドとなる金属パターンが配置された表示装置の発明が開示されているが、このような金属パターンでは、上述した問題を充分に解決することは困難である。

従って、本開示の目的は、隣接する画素からの影響を受け難い構成、構造を有する発光素子、及び、係る発光素子を備えた表示装置を提供することにある。

上記の目的を達成するための本開示の第１の態様に係る発光素子は、発光部、及び、発光部を駆動するための駆動回路を備えており、
駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた画像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、第１の方向に延びる電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、
（Ａ−３）ゲート電極は、画像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、
画像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、第１の方向とは異なる第２の方向に延びるデータ線に接続されており、
（Ｂ−２）ゲート電極は、第１の方向に延びる走査線に接続されており、
駆動トランジスタ、画像信号書込みトランジスタ及び容量部は、第１層間絶縁層によって覆われており、
電流供給線及び走査線は、第１層間絶縁層上に形成されており、
第１層間絶縁層、電流供給線及び走査線は、第２層間絶縁層によって覆われており、
データ線は、第２層間絶縁層上に形成されており、
一の発光素子と、第２の方向において該一の発光素子に隣接する発光素子との間であって、第２層間絶縁層には、第１の方向に延びるシールド壁が設けられている。尚、後述するように、第２層間絶縁層が、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有する場合、シールド壁は、第２層間絶縁層・下層内に設けられていてもよいし、第２層間絶縁層・上層内に設けられていてもよいし、第２層間絶縁層・下層内及び第２層間絶縁層・上層内に設けられていてもよい。

上記の目的を達成するための本開示の第２の態様に係る発光素子は、発光部、及び、発光部を駆動するための駆動回路を備えており、
一の発光素子と、該一の発光素子に隣接する発光素子との間には、シールド壁が設けられており、
シールド壁は、複数の柱状の導体部が離間して配列されて成り、
導体部の軸線方向からシールド壁を眺めたとき、複数の柱状の導体部は、２列に配列され、且つ、千鳥状に配列されている。

上記の目的を達成するための本開示の第３の態様に係る発光素子は、発光部、及び、発光部を駆動するための駆動回路を備えており、
駆動回路は、少なくとも、駆動トランジスタ、画像信号書込みトランジスタ、及び、容量部を備えており、
容量部は、駆動トランジスタ及び画像信号書込みトランジスタが設けられたレベルよりも高いレベルに設けられており、
一の発光素子と、該一の発光素子に隣接する発光素子との間には、シールド壁が、駆動トランジスタ及び画像信号書込みトランジスタが設けられたレベルよりも高いレベルであって、容量部が設けられたレベル以下のレベルに設けられている。

上記の目的を達成するための本開示の表示装置は、本開示の第１の態様〜第３の態様に係る発光素子が、複数、第１の方向、及び、第１の方向とな異なる第２の方向に２次元マトリクス状に配列されて成る。また、上記の目的を達成するための本開示の電子機器は、本開示の表示装置を備えている。

本開示の第１の態様に係る発光素子にあっては、一の発光素子と、第２の方向においてこの一の発光素子に隣接する発光素子との間であって、第２層間絶縁層には、第１の方向に延びるシールド壁（以下、便宜上、『第１シールド壁』と呼ぶ場合がある）が設けられている。また、本開示の第２の態様に係る発光素子にあっては、一の発光素子と、この一の発光素子に隣接する発光素子との間には、第１シールド壁が設けられており、第１シールド壁は、複数の柱状の導体部（以下、便宜上、『第１導体部』と呼ぶ場合がある）が離間して配列されて成り、第１導体部の軸線方向から第１シールド壁を眺めたとき、複数の柱状の第１導体部は、２列に配列され、且つ、千鳥状に配列されている。更には、本開示の第３の態様に係る発光素子にあっては、容量部は、駆動トランジスタ及び画像信号書込みトランジスタが設けられたレベルよりも高いレベルに設けられており、一の発光素子と、この一の発光素子に隣接する発光素子との間には、第１シールド壁が、駆動トランジスタ及び画像信号書込みトランジスタが設けられたレベルよりも高いレベルであって、容量部が設けられたレベル以下のレベルに設けられている。それ故、隣接する画素からの電場の影響を受け難い構成、構造を発光素子に付与することができる。即ち、一の発光素子に隣接する発光素子に起因して、一の発光素子を構成する駆動回路の駆動トランジスタのゲート電極の電位上昇量が変動するといった現象の発生を抑制することができる。その結果、筋状の斑が視認されることがなく、また、解像度が恰も半分になったように画像が観察されるような現象が発生することもなく、意図しない輝度で画素が発光することもなく、高いユニフォーミティにて画像を表示することができる。

図１は、実施例１の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。 図２は、実施例１の２Ｔｒ／１Ｃ駆動回路の等価回路図である。 図３は、実施例１の発光素子の模式的な一部断面図である。 図４は、実施例１の表示装置あるいは発光素子の構成要素の配置状態を模式的に示す図である。 図５は、図４の矢印Ａ−Ａに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図である。 図６は、図４の矢印Ｂ−Ｂに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図である。 図７は、図４の矢印Ｃ−Ｃに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図である。 図８Ａ及び図８Ｂは、それぞれ、図４の矢印ａ−ａ及び矢印ｂ−ｂに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図である。 図９Ａ及び図９Ｂは、それぞれ、図４の矢印ｃ−ｃ及び矢印ｄ−ｄに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図である。 図１０Ａ及び図１０Ｂは、それぞれ、図４の矢印ｅ−ｅ及び矢印ｆ−ｆに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図である。 図１１Ａ及び図１１Ｂは、それぞれ、図４の矢印ｇ−ｇ及び矢印ｈ−ｈに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図である。 図１２は、基板表面における、実施例１の表示装置あるいは発光素子の構成要素の配置状態を模式的に示す図である。 図１３は、第１層間絶縁層の表面における、実施例１の表示装置あるいは発光素子の構成要素の配置状態を模式的に示す図である。 図１４は、第２層間絶縁層・下層の表面における、実施例１の表示装置あるいは発光素子の構成要素の配置状態を模式的に示す図である。 図１５は、第２層間絶縁層・上層の表面における、実施例１の表示装置あるいは発光素子の構成要素の配置状態を模式的に示す図である。 図６は、図４の矢印Ａ−Ａに沿ったと同様の、実施例２の表示装置あるいは発光素子の模式的な一部断面図である。 図１７は、図４の矢印Ｂ−Ｂに沿ったと同様の、実施例２の表示装置あるいは発光素子の模式的な一部断面図である。 図１８は、図４の矢印Ｃ−Ｃに沿ったと同様の、実施例２の表示装置あるいは発光素子の模式的な一部断面図である。 図１９Ａ及び図１９Ｂは、それぞれ、図４の矢印ａ−ａ及び矢印ｈ−ｈに沿ったと同様の、実施例２の表示装置あるいは発光素子の模式的な一部断面図である。 図２０は、第１層間絶縁層の表面における、実施例２の表示装置あるいは発光素子の構成要素の配置状態を模式的に示す図である。 図２１は、第２層間絶縁層・下層の表面における、実施例２の表示装置あるいは発光素子の構成要素の配置状態を模式的に示す図である。 図２２は、第２層間絶縁層・上層の表面における、実施例２の表示装置あるいは発光素子の構成要素の配置状態を模式的に示す図である。 図２３は、実施例３の表示装置あるいは発光素子の構成要素の配置状態を模式的に示す図である。 図２４Ａ及び図２４Ｂは、それぞれ、図２３の矢印ｂ−ｂ及び矢印ｃ−ｃに沿ったと同様の、実施例３の表示装置あるいは発光素子の模式的な一部断面図である。 図２５Ａ及び図２５Ｂは、それぞれ、図２３の矢印ｄ−ｄ及び矢印ｅ−ｅに沿ったと同様の、実施例３の表示装置あるいは発光素子の模式的な一部断面図である。 図２６Ａ及び図２６Ｂは、それぞれ、図２３の矢印ｆ−ｆ及び矢印ｇ−ｇに沿ったと同様の、実施例３の表示装置あるいは発光素子の模式的な一部断面図である。 図２７は、実施例１〜実施例３の２Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。 図２８Ａ、図２８Ｂ、図２８Ｃ、図２８Ｄ、図２８Ｅ及び図２８Ｆは、実施例１〜実施例３の２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２９は、３Ｔｒ／１Ｃ駆動回路の等価回路図である。 図３０は、３Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。 図３１は、４Ｔｒ／１Ｃ駆動回路の等価回路図である。 図３２は、４Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。 図３３は、５Ｔｒ／１Ｃ駆動回路の等価回路図である。 図３４は、５Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。 図３５は、従来の駆動回路の等価回路図である。

以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の第１の態様〜第３の態様に係る発光素子、表示装置、電子機器全般に関する説明
２．実施例１（本開示の第１の態様〜第３の態様に係る発光素子、表示装置、電子機器）
３．実施例２（実施例１の変形）
４．実施例３（実施例１あるいは実施例２の変形）
５．実施例４（実施例１〜実施例３における発光素子の動作説明）、その他

［本開示の第１の態様〜第３の態様に係る発光素子、表示装置、電子機器全般に関する説明］
以下に説明する本開示の第１の態様〜第３の態様に係る発光素子の各種形態は、本開示の表示装置、電子機器に備えられた発光素子に適用することができる。そして、本開示の第１の態様〜第３の態様に係る発光素子、本開示の表示装置に備えられた本開示の第１の態様〜第３の態様に係る発光素子、電子機器に備えられた本開示の第１の態様〜第３の態様に係る発光素子を総称して、『本開示の第１の態様に係る発光素子等』、『本開示の第２の態様に係る発光素子等』、『本開示の第３の態様に係る発光素子等』と呼ぶ場合がある。

本開示の第１の態様あるいは第３の態様に係る発光素子等において、第１シールド壁は、複数の柱状の第１導体部が離間して配列されて成り；第１導体部の軸線方向から第１シールド壁を眺めたとき（即ち、第１シールド壁を上方から眺めたとき）、複数の柱状の第１導体部は、２列に配列され、且つ、千鳥状に配列されている形態とすることが好ましい。そして、このような好ましい形態を含む本開示の第１の態様に係る発光素子等において、第１シールド壁は、第２層間絶縁層に形成されたシールド配線部に接続されている形態とすることができるし、このような好ましい形態を含む本開示の第３の態様に係る発光素子等、あるいは、本開示の第２の態様に係る発光素子等において、第１シールド壁は、シールド配線部に接続されている形態とすることができる。尚、シールド配線部は、第２層間絶縁層上に形成されていてもよいし、第２層間絶縁層内に形成されていてもよい。

更には、以上に説明した各種の好ましい形態を含む本開示の第１の態様に係る発光素子等にあっては、第２の方向に配列された発光素子において、ｍを奇数としたとき、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子とは、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間の第１の方向に延びる境界線に対して線対称に配置されており；第１シールド壁は、少なくとも、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間に設けられている形態とすることができる。また、以上に説明した各種の好ましい形態を含む本開示の第３の態様に係る発光素子等、本開示の第２の態様に係る発光素子等にあっては、駆動回路は、第１の方向に延びる電流供給線、第１の方向に延びる走査線、及び、第１の方向とは異なる第２の方向に延びるデータ線に接続されており；第２の方向に配列された発光素子において、ｍを奇数としたとき、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子とは、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間の第１の方向に延びる境界線に対して線対称に配置されており；第１シールド壁は、少なくとも、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間に設けられている形態とすることができる。尚、本開示の第１の態様〜第３の態様に係る発光素子等におけるこのような形態を、便宜上、『対称配置の発光素子』と呼ぶ。尚、第１シールド壁は、境界線上に形成されている形態とすることが好ましい。

そして、このような「対称配置の発光素子」にあっては、第２の方向に配列された発光素子において、第１の方向に延びる第２シールド壁が、第（ｍ−１）番目の発光素子と第ｍ番目の発光素子との間に設けられている形態とすることができる。尚、「対称配置の発光素子」におけるこのような形態を、便宜上、『第２シールド壁を備えた発光素子』と呼ぶ。そして、「第２シールド壁を備えた発光素子」において、更には、第２シールド壁は、複数の柱状の第２導体部が離間して配列されて成り；第２導体部の軸線方向から第２シールド壁を眺めたとき（即ち、第２シールド壁を上方から眺めたとき）、複数の柱状の第２導体部は、２列に配列され、且つ、千鳥状に配列されている形態とすることが好ましい。ここで、第２シールド壁は、第２層間絶縁層に形成されたシールド配線部に接続されていることが好ましく、あるいは又、第２シールド壁は、シールド配線部に接続されていることが好ましい。尚、シールド配線部は、前述したとおり、第２層間絶縁層上に形成されていてもよいし、第２層間絶縁層内に形成されていてもよい。また、次に述べるように、第２層間絶縁層が、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有する場合、第２シールド壁は、第２層間絶縁層・下層内に設けられていてもよいし、第２層間絶縁層・上層内に設けられていてもよいし、第２層間絶縁層・下層内及び第２層間絶縁層・上層内に設けられていてもよい。

更には、以上に説明した好ましい形態を含む本開示の第１の態様に係る発光素子等における「第２シールド壁を備えた発光素子」において、第２層間絶縁層は、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有し；第１シールド壁は第２層間絶縁層・下層に設けられており；第１シールド壁の上方に位置する第２層間絶縁層・上層の部分には、第１シールド壁と同じ構造を有し、第１の方向に延びる第３シールド壁が設けられており、第３シールド壁はシールド配線部に接続されている形態とすることができる。更には、このような形態を含む本開示の第１の態様に係る発光素子等における「第２シールド壁を備えた発光素子」において、第２層間絶縁層は、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有し；第２シールド壁は第２層間絶縁層・下層に設けられており；第２シールド壁の上方に位置する第２層間絶縁層・上層の部分には、第２シールド壁と同じ構造を有し、第１の方向に延びる第４シールド壁が設けられており、第４シールド壁はシールド配線部に接続されている形態とすることができる。

また、本開示の第１の態様に係る発光素子等における「対称配置の発光素子」において、第２層間絶縁層は、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有し；第１シールド壁は第２層間絶縁層・下層に設けられており；第１シールド壁の上方に位置する第２層間絶縁層・上層の部分には、第１シールド壁と同じ構造を有し、第１の方向に延びる第３シールド壁が設けられており、第３シールド壁はシールド配線部に接続されている形態とすることができる。

以上に説明した各種の好ましい形態を含む本開示の第１の態様に係る発光素子等において、一の発光素子と、第１の方向において該一の発光素子に隣接する発光素子との間であって、第２層間絶縁層には、第２の方向に延びる第２方向シールド壁が設けられている形態とすることができる。尚、第２層間絶縁層が、上述したとおり、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有する場合、第２方向シールド壁は、第２層間絶縁層・下層内に設けられていてもよいし、第２層間絶縁層・上層内に設けられていてもよいし、第２層間絶縁層・下層内及び第２層間絶縁層・上層内に設けられていてもよい。また、以上に説明した各種の好ましい形態を含む本開示の第２の態様〜第３の態様に係る発光素子等における「対称配置の発光素子」において、一の発光素子と、第１の方向において該一の発光素子に隣接する発光素子との間には、第２の方向に延びる第２方向シールド壁が設けられている形態とすることができる。

以上に説明した各種の好ましい形態を含む本開示の第２の態様〜第３の態様に係る発光素子等において、
駆動回路は、より具体的には、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた画像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、
（Ａ−３）ゲート電極は、画像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、
画像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
構成とすることができる。

第１層間絶縁層、第２層間絶縁層（第２層間絶縁層・下層、第２層間絶縁層・上層）の構成材料として、ＳｉＯ₂、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガラス、ガラスペーストといったＳｉＯ₂系材料；ＳｉＮ系材料；酸化アルミニウム；感光性のポリイミド樹脂やノボラック系樹脂、アクリル系樹脂、ポリベンゾオキサゾール樹脂、ポリヒドロキシスチレン樹脂等の絶縁性樹脂を挙げることができる。層間絶縁層の形成には、各種ＣＶＤ法、スパッタリング法を含む各種ＰＶＤ法、各種塗布法、各種印刷法等の公知のプロセスを利用することができる。第１層間絶縁層と第２層間絶縁層とは、同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。また、第２層間絶縁層・下層と第２層間絶縁層・上層とは、同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。

以下、第３シールド壁、第４シールド壁、第２方向シールド壁を構成する導体部を、それぞれ、『第３導体部』、『第４導体部』、『第２方向シールド壁・導体部』と呼ぶ場合があるし、第１導体部、第２導体部、第３導体部、第４導体部を総称して、単に、『第１導体部等』と呼ぶ場合がある。ここで、第３シールド壁、第４シールド壁は、複数の柱状の第３導体部、第４導体部が離間して配列されて成り、第３導体部、第４導体部の軸線方向から第３シールド壁、第４シールド壁を眺めたとき（即ち、第３シールド壁、第４シールド壁を上方から眺めたとき）、第３導体部、第４導体部は、２列に配列され、且つ、千鳥状に配列されている形態とすることが好ましい。第１導体部等を、第１導体部等の軸線を含む仮想平面（仮想垂直面）に射影したとき、第１導体部等は、重なった状態で配列されていてもよいし、重なっていない状態で配列されていてもよい。後者の場合、射影像において、第１導体部等と第１導体部等との間に隙間が存在してもよいし、隙間が存在していなくともよい。第２方向シールド壁は、複数の柱状の導体部（第２方向シールド壁・導体部）が離間して配列されて成るが、第２方向シールド壁・導体部の軸線方向から第２方向シールド壁を眺めたとき（即ち、第２方向シールド壁を上方から眺めたとき）、複数の柱状の第２方向シールド壁・導体部は、２列に配列され、且つ、千鳥状に配列されている構成とすることもできるし、１列に配列されている構成とすることもできる。第１導体部等と第１導体部等との間、あるいは又、第２方向シールド壁・導体部と第２方向シールド壁・導体部との間は、これらのシールド壁を囲む層間絶縁層の延在部で埋められている。

第１導体部等や第２方向シールド壁・導体部を構成する材料として、周知の導電材料、例えば、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）を例示することができるし、また、これらの合金を例示することができる。導電材料として、導電性ペースト材料を用いることもできる。第１導体部等や第２方向シールド壁・導体部は、周知の方法に基づき、層間絶縁層に開口部を形成し、係る開口部を導電材料で埋め込めばよい。場合によっては、代替的に、層間絶縁層に凹部あるいは溝部を形成し、係る凹部あるいは溝部を導電材料で埋め込むことで、第１シールド壁、第２シールド壁、第３シールド壁、第４シールド壁、第２方向シールド壁を形成してもよい。

第１シールド壁、第２シールド壁、第３シールド壁、第４シールド壁、第２方向シールド壁は、シールド配線部を介して、所定の固定電位、例えば、電源Ｖ_SSや電源Ｖ_CC，Ｖ_DDに接続されている。

以上に説明した各種の好ましい形態を含む本開示の第１の態様〜第３の態様に係る発光素子、係る本開示の第１の態様〜第３の態様に係る発光素子を備えた表示装置、あるいは、係る表示装置を備えた電子機器（以下、これらを総称して、『本開示の発光素子等』と呼ぶ場合がある）において、発光部及び駆動回路は第１基板に設けられている。一方、第２基板が発光部の上、あるいは、上方に配されている。発光部は、具体的には、例えば、有機エレクトロルミネッセンス発光部（有機ＥＬ発光部）から構成することができる。より具体的には、発光部は、例えば、第１電極（例えば、アノード電極）、発光層を備えた有機層、及び、第２電極（例えば、カソード電極）から構成されている。駆動回路を構成するトランジスタは第１基板に形成されている。また、容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができ、例えば、第２層間絶縁層内に配設されている。発光部は、層間絶縁層（具体的には、第１層間絶縁層、第２層間絶縁層等）を介して、駆動回路を構成するトランジスタの上方に形成されている。駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられた第１電極に、例えば、コンタクトホールを介して接続されている。

各発光素子からの光は第２基板を介して外部に出射される形態とすることができる。尚、このような表示装置を『上面発光型の表示装置』と呼ぶ場合がある。あるいは又、各発光素子からの光は第１基板を介して外部に出射される構造とすることもできる。尚、このような表示装置を『下面発光型の表示装置』と呼ぶ場合がある。

有機層は、発光層（例えば、有機発光材料から成る発光層）を備えているが、具体的には、例えば、正孔輸送層と発光層と電子輸送層との積層構造、正孔輸送層と電子輸送層を兼ねた発光層との積層構造、正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層との積層構造等から構成することができる。また、これらの積層構造等を『タンデムユニット』とする場合、有機層は、第１のタンデムユニット、接続層、及び、第２のタンデムユニットが積層された２段のタンデム構造を有していてもよく、更には、３つ以上のタンデムユニットが積層された３段以上のタンデム構造を有していてもよく、これらの場合、発光色を赤色、緑色、青色と各タンデムユニットで変えることで、全体として白色を発光する有機層を得ることができる。有機層の形成方法として、真空蒸着法等の物理的気相成長法（ＰＶＤ法）；スクリーン印刷法やインクジェット印刷法といった印刷法；転写用基板上に形成されたレーザ吸収層と有機層の積層構造に対してレーザ光を照射することでレーザ吸収層上の有機層を分離して、有機層を転写するといったレーザ転写法、各種の塗布法を例示することができる。有機層を真空蒸着法に基づき形成する場合、例えば、所謂メタルマスクを用い、係るメタルマスクに設けられた開口を通過した材料を堆積させることで有機層を得ることができるし、有機層を、パターニングすること無く、全面に形成してもよい。

上面発光型の表示装置における第１電極、あるいは又、下面発光型の表示装置における第２電極（これらの電極を、便宜上、『光反射電極』と呼ぶ場合がある）を構成する材料（光反射材料）として、光反射電極をアノード電極として機能させる場合、例えば、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）といった仕事関数の高い金属あるいは合金（例えば、銀を主成分とし、０．３質量％乃至１質量％のパラジウム（Ｐｄ）と、０．３質量％乃至１質量％の銅（Ｃｕ）とを含むＡｇ−Ｐｄ−Ｃｕ合金や、Ａｌ−Ｎｄ合金、Ａｌ−Ｃｅ合金といったアルミニウム合金）を挙げることができる。更には、アルミニウム（Ａｌ）及びアルミニウムを含む合金等の、仕事関数の値が小さく、且つ、光反射率の高い導電材料を用いる場合には、適切な正孔注入層を設けるなどして正孔注入性を向上させることで、アノード電極として用いることができる。光反射電極の厚さとして、０．１μｍ乃至１μｍを例示することができる。あるいは又、誘電体多層膜やアルミニウム（Ａｌ）といった光反射性の高い反射膜上に、インジウムとスズの酸化物（ＩＴＯ）やインジウムと亜鉛の酸化物（ＩＺＯ）等の正孔注入特性に優れた透明導電材料を積層した構造とすることもできる。一方、光反射電極をカソード電極として機能させる場合、仕事関数の値が小さく、且つ、光反射率の高い導電材料から構成することが望ましいが、アノード電極として用いられる光反射率の高い導電材料に適切な電子注入層を設けるなどして電子注入性を向上させることで、カソード電極として用いることもできる。

一方、上面発光型の表示装置における第２電極、あるいは又、下面発光型の表示装置における第１電極（これらの電極を、便宜上、『半光透過電極』と呼ぶ場合がある）を構成する材料（半光透過材料あるいは光透過材料）として、半光透過電極をカソード電極として機能させる場合、発光光を透過し、しかも、有機層に対して電子を効率的に注入できるように仕事関数の値の小さな導電材料から構成することが望ましく、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ナトリウム（Ｎａ）、ストロンチウム（Ｓｒ）、銅（Ｃｕ）、アルカリ金属又はアルカリ土類金属と銀（Ａｇ）［例えば、マグネシウム（Ｍｇ）と銀（Ａｇ）との合金（Ｍｇ−Ａｇ合金）］、マグネシウム−カルシウムとの合金（Ｍｇ−Ｃａ合金）、アルミニウム（Ａｌ）とリチウム（Ｌｉ）の合金（Ａｌ−Ｌｉ合金）等の仕事関数の小さい金属あるいは合金を挙げることができ、中でも、Ｍｇ−Ａｇ合金が好ましく、マグネシウムと銀との体積比として、Ｍｇ：Ａｇ＝５：１〜３０：１を例示することができる。あるいは又、マグネシウムとカルシウムとの体積比として、Ｍｇ：Ｃａ＝２：１〜１０：１を例示することができる。半光透過電極の厚さとして、４ｎｍ乃至５０ｎｍ、好ましくは、４ｎｍ乃至２０ｎｍ、より好ましくは６ｎｍ乃至１２ｎｍを例示することができる。あるいは又、半光透過電極を、透明導電性酸化物、より具体的には、例えば、酸化亜鉛（ＺｎＯ）、酸化アルミニウム・ドープの酸化亜鉛（ＡＺＯ）、ガリウム・ドープの酸化亜鉛（ＧＺＯ）、Ｉｎ−ＧａＺｎＯ₄（ＩＧＺＯ）、インジウム−亜鉛複合酸化物（ＩＺＯ）、Ｆドープの酸化亜鉛（ＦＺＯ）を含む酸化亜鉛系材料；酸化インジウム（Ｉｎ₂Ｏ₃）、ＳｎドープのＩｎ₂Ｏ₃（ＩＴＯ）、フッ素ドープＳｎＯ₂（ＦＴＯ）を含む酸化インジウム系材料；酸化錫（ＳｎＯ₂）、アンチモンドープのＳｎＯ₂（ＡＴＯ）、ＦドープのＳｎＯ₂（ＦＴＯ）を含む酸化錫系材料から構成することもできる。あるいは又、半光透過電極を、有機層側から、上述した導電材料から成る第１層と、上述した透明導電性酸化物から成る第２層（例えば、厚さ３×１０^-8ｍ乃至１×１０^-6ｍ）との積層構造とすることもできる。積層構造とした場合、第１層の厚さを１ｎｍ乃至４ｎｍと薄くすることもできる。また、透明電極のみで構成することも可能である。あるいは又、半光透過電極に対して、アルミニウム、アルミニウム合金、銀、銀合金、銅、銅合金、金、金合金等の低抵抗材料から成るバス電極（補助電極）を設け、半光透過電極全体として低抵抗化を図ってもよい。一方、半光透過電極をアノード電極として機能させる場合、発光光を透過し、しかも、仕事関数の値の大きな導電材料から構成することが望ましい。

第１電極や第２電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法、真空蒸着法を含む蒸着法、スパッタリング法、化学的気相成長法（ＣＶＤ法）やＭＯＣＶＤ法、イオンプレーティング法とエッチング法との組合せ；スクリーン印刷法やインクジェット印刷法、メタルマスク印刷法といった各種印刷法；メッキ法（電気メッキ法や無電解メッキ法）；リフトオフ法；レーザアブレーション法；ゾル・ゲル法等を挙げることができる。各種印刷法やメッキ法によれば、直接、所望の形状（パターン）を有する第１電極や第２電極を形成することが可能である。尚、有機層を形成した後、第１電極や第２電極を形成する場合、特に真空蒸着法のような成膜粒子のエネルギーが小さな成膜方法、あるいは又、ＭＯＣＶＤ法といった成膜方法に基づき形成することが、有機層のダメージ発生を防止するといった観点から好ましい。有機層にダメージが発生すると、リーク電流の発生による「滅点」と呼ばれる非発光画素（あるいは非発光副画素）が生じる虞がある。また、有機層の形成からこれらの電極の形成までを大気に暴露することなく実行することが、大気中の水分による有機層の劣化を防止するといった観点から好ましい。場合によっては、第１電極あるいは第２電極のいずれか一方は、パターニングしなくともよい。

有機層の上方には、有機層への水分の到達防止を目的として、絶縁性あるいは導電性の保護膜を設けてもよい。表示装置が上面発光型である場合、保護膜は、有機層で発生した光を例えば８０％以上、透過する材料から構成することが望ましく、具体的には、無機アモルファス性の絶縁性材料、例えば、以下に示す材料を例示することができる。このような無機アモルファス性の絶縁性材料は、グレインを生成しないため、透水性が低く、良好な保護膜を構成する。具体的には、保護膜を構成する材料として、発光層で発光した光に対して透明であり、緻密で、水分を透過させない材料を用いることが好ましく、より具体的には、例えば、アモルファスシリコン（α−Ｓｉ）、アモルファス炭化シリコン（α−ＳｉＣ）、アモルファス窒化シリコン（α−Ｓｉ_1-xＮ_x）、アモルファス酸化シリコン（α−Ｓｉ_1-yＯ_y）、アモルファスカーボン（α−Ｃ）、アモルファス酸化・窒化シリコン（α−ＳｉＯＮ）、Ａｌ₂Ｏ₃を挙げることができる。尚、保護膜を導電材料から構成する場合、保護膜を、ＩＴＯやＩＺＯのような前述した透明導電材料から構成すればよい。

第１基板として、シリコン半導体基板や、表面に絶縁膜が形成されたシリコン半導体基板を挙げることもでき、この場合、駆動回路を構成するトランジスタを電界効果トランジスタから構成すればよい。あるいは又、第１基板として、石英ガラス基板、高歪点ガラス基板、ソーダガラス（Ｎａ₂Ｏ・ＣａＯ・ＳｉＯ₂）基板、リン酸ガラス基板、硼珪酸ガラス（Ｎａ₂Ｏ・Ｂ₂Ｏ₃・ＳｉＯ₂）基板、フォルステライト（２ＭｇＯ・ＳｉＯ₂）基板、鉛ガラス（Ｎａ₂Ｏ・ＰｂＯ・ＳｉＯ₂）基板、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、ポリメチルメタクリレート（ポリメタクリル酸メチル，ＰＭＭＡ）やポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、リブチレンテレフタラート（ＰＢＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポアセチルセルロース、テトラアセチルセルロース、ポリフェニレンスルフィド、ポリカーボネート（ＰＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリフッ化ビニリデン、ブロム化フェノキシ、ポリアミド、ポリスチレン、ポリアリレート、ポリエステルスルホン等のポリスルホン、ポリオレフィンに例示される有機ポリマー（高分子材料から構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板といった高分子材料の形態を有する）を挙げることができる。そして、これらの材料から第１基板を構成する場合、駆動回路を構成するトランジスタを薄膜トランジスタから構成とすることができる。薄膜トランジスタは、ボトムゲート／トップコンタクト型とすることもできるし、ボトムゲート／ボトムコンタクト型とすることもできるし、トップゲート／トップコンタクト型とすることもできるし、トップゲート／ボトムコンタクト型とすることもできる。第２基板も、第１基板を構成する材料として挙げた上記の材料から構成することができる。第１基板と第２基板を構成する材料は、同じであってもよいし、異なっていてもよい。第１基板や第２基板は、単層構造を有していてもよいし、積層構造を有していてもよい。

本開示の表示装置あるいは電子機器に備えられた表示装置において、電流供給部、画像信号出力回路、走査回路等の各種の回路、電流供給線、データ線、走査線等の各種の配線の構成、構造は、周知の構成、構造とすることができる。

本開示の発光素子等において、駆動回路は、例えば、２つのトランジスタ（駆動トランジスタ及び画像信号書込みトランジスタ）と１つの容量部から成る駆動回路（『２Ｔｒ／１Ｃ駆動回路』と呼ぶ）、３つのトランジスタ（駆動トランジスタ、画像信号書込みトランジスタ及び１つのトランジスタ）と１つの容量部から成る駆動回路（『３Ｔｒ／１Ｃ駆動回路』と呼ぶ）、４つのトランジスタ（駆動トランジスタ、画像信号書込みトランジスタ及び２つのトランジスタ）と１つの容量部から成る駆動回路（『４Ｔｒ／１Ｃ駆動回路』と呼ぶ）、あるいは又、５つのトランジスタ（駆動トランジスタ、画像信号書込みトランジスタ及び３つのトランジスタ）と１つの容量部から成る駆動回路（『５Ｔｒ／１Ｃ駆動回路』と呼ぶ）から構成することができる。

本開示の表示装置あるいは電子機器に備えられた表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。後者の場合、１つの画素が複数の副画素から構成されている構成、具体的には、１つの画素が、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３つの副画素から構成されている形態とすることもできる。この場合、表示装置を構成する発光素子の数をＮ×Ｍ個とした場合、画素数は（Ｎ×Ｍ）／３である。更には、１つの画素を、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。あるいは又、上面発光型の表示装置において、第２基板はカラーフィルターを備えており、発光素子は白色光を発光する構成とし、各色発光副画素を、白色光を発光する発光素子とカラーフィルターとの組合せから構成してもよい。第２基板は遮光膜（ブラックマトリクス）を備えている構成としてもよい。同様に、下面発光型の表示装置において、第１基板は、カラーフィルターや遮光膜（ブラックマトリクス）を備えている構成とすることができる。

表示装置を、上述したとおり、有機ＥＬ表示装置から構成することができる。有機ＥＬ表示装置は、例えば、パーソナルコンピュータやビデオカメラ、デジタルスチルカメラを構成するモニター装置として使用することができるし、テレビジョン受像機や携帯電話、ＰＤＡ（携帯情報端末，Personal Digital Assistant）、ゲーム機器に組み込まれたモニター装置として使用することができる。あるいは又、電子ビューファインダー（Electronic View Finder，ＥＶＦ）や頭部装着型ディスプレイ（Head Mounted Display，ＨＭＤ）に適用することができる。あるいは又、その他、液晶表示装置用のバックライト装置や面状光源装置を含む照明装置を挙げることができる。

本開示の表示装置あるいは電子機器に備えられた表示装置において、１つの発光素子によって１つの画素（あるいは副画素）が構成されている形態にあっては、限定するものではないが、画素（あるいは副画素）の配列として、ストライプ配列、ダイアゴナル配列、デルタ配列、又は、レクタングル配列を挙げることができる。また、複数の発光素子が集合して１つの画素（あるいは副画素）が構成されている形態にあっては、限定するものではないが、画素（あるいは副画素）の配列として、ストライプ配列を挙げることができる。

実施例１は、本開示の第１の態様、第２の態様及び第３の態様に係る発光素子、係る発光素子を備えた表示装置、係る表示装置を備えた電子機器に関する。

実施例１の表示装置を構成する回路の概念図を図１に示し、実施例１の表示装置における駆動回路を備えた発光素子の等価回路図（但し、駆動回路を、２つのトランジスタＴＲ₁，ＴＲ₂と１つの容量部Ｃ₀から成る駆動回路（２Ｔｒ／１Ｃ駆動回路）とした例）を図２に示し、発光素子の模式的な一部断面図を図３に示す。また、実施例１の表示装置あるいは発光素子の構成要素の配置状態を模式的に図４に示す。更には、図４の矢印Ａ−Ａに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図を図５に示し、図４の矢印Ｂ−Ｂに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図を図６に示し、図４の矢印Ｃ−Ｃに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図を図７に示す。また、図４の矢印ａ−ａ及び矢印ｂ−ｂに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図のそれぞれを、図８Ａ及び図８Ｂに示し、図４の矢印ｃ−ｃ及び矢印ｄ−ｄに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図のそれぞれを、図９Ａ及び図９Ｂに示し、図４の矢印ｅ−ｅ及び矢印ｆ−ｆに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図のそれぞれを、図１０Ａ及び図１０Ｂに示し、図４の矢印ｇ−ｇ及び矢印ｈ−ｈに沿った、実施例１の表示装置あるいは発光素子の模式的な一部断面図のそれぞれを、図１１Ａ及び図１１Ｂに示す。また、基板表面における、実施例１の表示装置あるいは発光素子の構成要素の配置状態を模式的に図１２に示し、第１層間絶縁層の表面における、実施例１の表示装置あるいは発光素子の構成要素の配置状態を模式的に図１３に示し、第２層間絶縁層・下層の表面における、実施例１の表示装置あるいは発光素子の構成要素の配置状態を模式的に図１４に示し、第２層間絶縁層・上層の表面における、実施例１の表示装置あるいは発光素子の構成要素の配置状態を模式的に図１５に示す。

実施例１の表示装置は、
電流供給部１００、
走査回路１０１、
画像信号出力回路１０２、
電流供給部１００に接続され、第１の方向に延びるＭ本の電流供給線ＣＳＬ、
走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
画像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが、発光部（具体的には、有機ＥＬ発光部）ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えた発光素子１、
を備えている。そして、各発光素子１を構成する駆動回路は、電流供給線ＣＳＬ、走査線ＳＣＬ及びデータ線ＤＴＬに接続されている。尚、図１においては、４×３個の発光素子１を図示しているが、これは、あくまでも例示に過ぎない。走査回路１０１は、走査線ＳＣＬの一端に配されていてもよいし、両端に配してもよい。

実施例１あるいは後述する実施例２〜実施例４の表示装置は、上記のとおり、Ｎ×Ｍ個の２次元マトリクス状に配列された画素から構成され、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素）から構成されている。また、副画素は発光素子から構成されている。

そして、本開示の第１の態様に係る発光素子に則って説明すると、実施例１あるいは後述する実施例２〜実施例４の発光素子１は、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えており、駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域ＳＤ₁₁，ＳＤ₁₂、チャネル形成領域Ｃｈ₁及びゲート電極Ｇ₁を備えた駆動トランジスタＴＲ₁、
（Ｂ）ソース／ドレイン領域ＳＤ₂₁，ＳＤ₂₂、チャネル形成領域Ｃｈ₂及びゲート電極Ｇ₂を備えた画像信号書込みトランジスタＴＲ₂、並びに、
（Ｃ）容量部Ｃ₀、
から構成されている。符号ＧＩ₁，ＧＩ₂はゲート絶縁層を指す。

あるいは又、云い換えれば、実施例１の表示装置は、それぞれが、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えた発光素子を、複数、有し、
駆動回路は、少なくとも、
容量部Ｃ₀、
駆動信号（輝度信号）Ｖ_Sigを容量部Ｃ₀に保持する画像信号書込みトランジスタＴＲ₂、及び、
容量部Ｃ₀に保持された駆動信号（輝度信号）Ｖ_Sigに基づき、発光部ＥＬＰを駆動する駆動トランジスタＴＲ₁、
から構成されている。

ここで、駆動トランジスタＴＲ₁において、
（Ａ−１）一方のソース／ドレイン領域ＳＤ₁₁は、第１の方向に延びる電流供給線ＣＳＬに接続されており、
（Ａ−２）他方のソース／ドレイン領域ＳＤ₁₂は、発光部ＥＬＰに接続され、且つ、容量部Ｃ₀の一端Ｃ_0-Aに接続されており、第２ノードＮＤ₂を構成し、
（Ａ−３）ゲート電極Ｇ₁は、画像信号書込みトランジスタＴＲ₂の他方のソース／ドレイン領域ＳＤ₂₂に接続され、且つ、容量部Ｃ₀の他端Ｃ_0-Bに接続されており、第１ノードＮＤ₁を構成する。

一方、画像信号書込みトランジスタＴＲ₂において、
（Ｂ−１）一方のソース／ドレイン領域ＳＤ₂₁は、第１の方向とは異なる第２の方向に延びるデータ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極Ｇ₂は、第１の方向に延びる走査線ＳＣＬに接続されている。

駆動トランジスタＴＲ₁及び画像信号書込みトランジスタＴＲ₂、あるいは又、後述する発光制御トランジスタＴ_{EL_C}、第１ノード初期化トランジスタＴ_ND1及び第２ノード初期化トランジスタＴ_ND2は、それぞれ、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＭＯＳ ＦＥＴから成り、シリコン半導体基板から成る第１基板２０に形成されている。また、これらのトランジスタは、第１基板２０に設けられた素子分離領域２０Ａによって、相互に分離されている。尚、駆動トランジスタＴＲ₁をｐチャネル型のＭＯＳ ＦＥＴから形成してもよいし、更には、画像信号書込みトランジスタＴＲ₂、発光制御トランジスタＴ_{EL_C}、第１ノード初期化トランジスタＴ_ND1、及び、第２ノード初期化トランジスタＴ_ND2をｐチャネル型のＭＯＳ ＦＥＴから形成してもよい。

そして、駆動トランジスタＴＲ₁、画像信号書込みトランジスタＴＲ₂及び容量部Ｃ₀は、第１層間絶縁層２１によって覆われており、
電流供給線ＣＳＬ及び走査線ＳＣＬは、第１層間絶縁層２１上に形成されており、
第１層間絶縁層２１、電流供給線ＣＳＬ及び走査線ＳＣＬは、第２層間絶縁層によって覆われており、
データ線ＤＴＬは、第２層間絶縁層上に形成されている。

ここで、第２層間絶縁層は、第２層間絶縁層・下層２２及び第２層間絶縁層・上層２３の積層構造を有する。第１層間絶縁層２１、第２層間絶縁層・下層２２、第２層間絶縁層・上層２３はＳｉＯ₂から成る。

そして、一の発光素子と、第２の方向においてこの一の発光素子に隣接する発光素子との間であって、第２層間絶縁層には（実施例１にあっては、具体的には、第２層間絶縁層・下層２２には）、第１の方向に延びるシールド壁（第１シールド壁４１）が設けられている。

あるいは又、本開示の第２の態様に係る発光素子に則って説明すると、実施例１あるいは後述する実施例２〜実施例４の発光素子１は、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えており、
一の発光素子と、この一の発光素子に隣接する発光素子との間には、第１シールド壁４１が設けられており、
第１シールド壁４１は、複数の柱状の導体部（第１導体部４３）が離間して配列されて成り、
第１導体部４３の軸線方向から第１シールド壁４１を眺めたとき、複数の柱状の第１導体部４３は、２列に配列され、且つ、千鳥状に配列されている。

あるいは又、本開示の第３の態様に係る発光素子に則って説明すると、実施例１あるいは後述する実施例２〜実施例４の発光素子１は、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えており、
駆動回路は、少なくとも、駆動トランジスタＴＲ₁、画像信号書込みトランジスタＴＲ₂、及び、容量部Ｃ₀を備えており、
図６に示すように、容量部Ｃ₀は、駆動トランジスタＴＲ₁及び画像信号書込みトランジスタＴＲ₂が設けられたレベル（実施例１にあっては、第０レベル）よりも高いレベル（実施例１にあっては、第３レベル）に設けられており、
一の発光素子と、この一の発光素子に隣接する発光素子との間には、第１シールド壁４１が、駆動トランジスタＴＲ₁及び画像信号書込みトランジスタＴＲ₂が設けられたレベル（第０レベル）よりも高いレベルであって、容量部Ｃ₀が設けられたレベル（第３レベル）以下のレベル（実施例１にあっては、第２レベル）に設けられている。

また、実施例１の表示装置は、実施例１の発光素子１が、複数、第１の方向、及び、第１の方向とな異なる第２の方向に２次元マトリクス状に配列されて成る。実施例１の電子機器は、実施例１の表示装置を備えている。

そして、第２の方向に配列された発光素子において、ｍを奇数としたとき、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子とは、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間の第１の方向に延びる境界線に対して線対称に配置されている。また、第１シールド壁４１は、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間に設けられている。即ち、発光素子は、「対称配置の発光素子」である。具体的には、第ｍ番目の発光素子を構成する画像信号書込みトランジスタＴＲ₂の一方のソース／ドレイン領域ＳＤ₂₁は、第（ｍ＋１）番目の発光素子を構成する画像信号書込みトランジスタＴＲ₂の一方のソース／ドレイン領域ＳＤ₂₁と共通化されている。従って、第１の方向に延びる境界線は、この共通化された画像信号書込みトランジスタＴＲ₂の一方のソース／ドレイン領域ＳＤ₂₁を通過している。図４の矢印ａ−ａが、この境界線に相当し、図８Ａは、境界線を含む仮想垂直面で発光素子１を切断したときの模式的な一部断面図である。

第１シールド壁４１は、この境界線上に形成されている。第１シールド壁４１は、複数の柱状の第１導体部４３が離間して配列されて成る。第１導体部４３の軸線方向から第１シールド壁４１を眺めたとき（即ち、上方から第１シールド壁４１を眺めたとき）、複数の柱状の第１導体部４３は、２列に配列され、且つ、千鳥状に配列されている。そして、第１シールド壁４１は、シールド配線部ＳＤＬに接続されている。具体的には、第１シールド壁４１は、実施例１にあっては、第２層間絶縁層に形成されたシールド配線部ＳＤＬに接続されている。より具体的には、第１シールド壁４１は、第２層間絶縁層・上層２３上に形成されたシールド配線部ＳＤＬに接続されている。

また、実施例１の「対称配置の発光素子」にあっては、必須ではないが、第２の方向に配列された発光素子において、第１の方向に延びる第２シールド壁４５が、第（ｍ−１）番目の発光素子と第ｍ番目の発光素子との間に設けられている。即ち、発光素子は、「第２シールド壁を備えた発光素子」でもある。ここで、第２シールド壁４５は、第１シールド壁４１と同様に、複数の柱状の第２導体部４７が離間して配列されて成る。尚、第２導体部４７の軸線方向から第２シールド壁４５を眺めたとき（即ち、第２シールド壁４５を上方から眺めたとき）、第１シールド壁４１と同様に、複数の柱状の第２導体部４７は、２列に配列され、且つ、千鳥状に配列されている。第２シールド壁４５は第２層間絶縁層・下層２２に設けられている。そして、第２シールド壁４５は、実施例１にあっては、第２層間絶縁層・上層２３上に形成されたシールド配線部ＳＤＬに接続されている。

第１シールド壁４１、第２シールド壁４５を、第１導体部４３、第２導体部４７の軸線を含む仮想平面（仮想垂直面）に射影したとき、複数の柱状の第１導体部４３、第２導体部４７は、重なっていない状態で配列されている。具体的には、射影像において、第１導体部４３と第１導体部４３との間には隙間が存在していないし、第２導体部４７と第２導体部４７との間には隙間が存在していない。第１導体部４３、第２導体部４７の軸線方向に対して垂直な仮想平面（仮想水平面）で柱状の第１導体部４３、第２導体部４７を切断したときの第１導体部４３、第２導体部４７の断面形状は円形である。また、第１シールド壁４１、第２シールド壁４５は、コンタクトホール４４，４８を介して、シールド配線部ＳＤＬに接続されている。具体的には、第１シールド壁４１、第２シールド壁４５は、第２層間絶縁層上に形成された（実施例１にあっては、具体的には、第２層間絶縁層・上層２３上に形成された）シールド配線部ＳＤＬに接続されている。尚、第１シールド壁４１の底部には導電材料層４１Ａが設けられており、第１シールド壁４１の頂部には導電材料層４１Ｂが設けられている。また、第２シールド壁４５の底部には導電材料層４５Ａが設けられており、第２シールド壁４５の頂部には導電材料層４５Ｂが設けられている。ここで、第１導体部４３、第２導体部４７、導電材料層４１Ａ，４１Ｂ，４５Ａ，４５Ｂは、アルミニウムあるいはアルミニウム合金から成る。第１導体部４３と第１導体部４３との間、第２導体部４７と第２導体部４７との間は、第１シールド壁４１、第２シールド壁４５を囲む第２層間絶縁層・下層２２の延在部４２，４６で埋められている。第１導体部４３、第２シールド壁４５は、周知の方法に基づき、第２層間絶縁層・下層２２に、フォトリソグラフィ技術及びエッチング技術に基づき開口部を形成し、係る開口部を導電材料で埋め込むことで形成することができる。第１シールド壁４１、第２シールド壁４５は、シールド配線部ＳＤＬを介して、所定の固定電位、例えば、電源Ｖ_SSに接続されている。尚、後述する実施例２において説明する第３シールド壁、第４３シールド壁も、第１シールド壁、第２シールド壁と同様の構成、構造を有する。

前述したとおり、駆動トランジスタＴＲ₁は、ゲート電極Ｇ₁、ゲート絶縁層ＧＩ₁、シリコン半導体基板から成る第１基板２０に設けられたソース／ドレイン領域ＳＤ₁₁，ＳＤ₁₂、及び、ソース／ドレイン領域３５の間の第１基板２０の部分が該当するチャネル形成領域Ｃｈ₁から構成されている。また、画像信号書込みトランジスタＴＲ₂は、ゲート電極Ｇ₂、ゲート絶縁層ＧＩ₂、第１基板２０に設けられたソース／ドレイン領域ＳＤ₂₁，ＳＤ₂₂、及び、ソース／ドレイン領域３５の間の第１基板２０の部分が該当するチャネル形成領域Ｃｈ₂から構成されている。一方、容量部Ｃ₀は、他方の電極Ｃ_0-B（第１ノードＮＤ₁に相当する）、第２層間絶縁層・上層２３から構成された誘電体層、及び、一方の電極Ｃ_0-A（第２ノードＮＤ₂に相当する）から成る。容量部Ｃ₀は、第２層間絶縁層内、具体的には、第２層間絶縁層・上層内に形成されている。

そして、駆動トランジスタＴＲ₁の一方のソース／ドレイン領域ＳＤ₁₁は、コンタクトホール８６を介して、電流供給線ＣＳＬに接続されている。また、他方のソース／ドレイン領域ＳＤ₁₂は、コンタクトホール８５、コンタクトパッド８４、コンタクトホール８３、配線８２、コンタクトホール８８、コンタクトパッド８９、コンタクトホール９０を介して、発光部ＥＬＰに接続され、且つ、コンタクトホール８５、コンタクトパッド８４、コンタクトホール８３、配線８２、コンタクトホール８１を介して、容量部Ｃ₀の一端Ｃ_0-Aに接続されている。更には、ゲート電極Ｇ₁は、コンタクトホール８７、配線７２、コンタクトホール７１を介して、画像信号書込みトランジスタＴＲ₂の他方のソース／ドレイン領域ＳＤ₂₂に接続され、且つ、コンタクトホール８７、配線７２、コンタクトホール７３、コンタクトパッド７４、コンタクトホール７５、配線７６、コンタクトホール７７を介して、容量部Ｃ₀の他端Ｃ_0-Bに接続されている。

一方、画像信号書込みトランジスタＴＲ₂の一方のソース／ドレイン領域ＳＤ₂₁は、コンタクトホール６５、コンタクトパッド６４、コンタクトホール６３、コンタクトパッド６２、コンタクトホール６１を介して、データ線ＤＴＬに接続されている。またゲート電極Ｇ₂は、コンタクトホール６６を介して、走査線ＳＣＬに接続されている。

第２層間絶縁層・上層２３は、第４層間絶縁層２４によって覆われている。そして、第４層間絶縁層２４上に、第１電極（アノード電極）１１、有機層１２（例えば、正孔輸送層、発光層及び電子輸送層から成る）、並びに、第２電極（カソード電極）１３から成る発光部ＥＬＰが設けられている。尚、図面においては、有機層１２を１層で表示している。発光部ＥＬＰが設けられていない第４層間絶縁層２４の部分の上には、絶縁層２５が設けられ、絶縁層２５及び第２電極１３上には、保護膜２６が形成され、更に、保護膜２６の上に透明な第２基板２７が配置されている。発光層にて発光した光は、第２基板２７を通過して、外部に出射される。尚、図３において、第２層間絶縁層・上層２３及び第２層間絶縁層・上層２３より下層に位置する発光素子１の構成要素全体を、便宜上、参照番号１０で、１層にて示している。

以上に説明した発光素子１の製造は、実質的に、周知の方法に基づき行うことができるし、発光素子１の製造に用いる各種の材料も周知の材料とすることができる。また、実施例１の駆動回路の動作の説明は、実施例４において詳しく説明する。

実施例１の発光素子にあっては、一の発光素子と、第２の方向においてこの一の発光素子に隣接する発光素子との間であって、第２層間絶縁層には、第１の方向に延びる第１シールド壁が設けられている。あるいは又、一の発光素子と、この一の発光素子に隣接する発光素子との間には、第１シールド壁が設けられており、第１シールド壁は、複数の柱状の第１導体部が離間して配列されて成り、第１導体部の軸線方向から第１シールド壁を眺めたとき、複数の柱状の第１導体部は、２列に配列され、且つ、千鳥状に配列されている。更には、容量部が、駆動トランジスタ及び画像信号書込みトランジスタが設けられたレベルよりも高いレベルに設けられており、一の発光素子と、この一の発光素子に隣接する発光素子との間には、第１シールド壁が、駆動トランジスタ及び画像信号書込みトランジスタが設けられたレベルよりも高いレベルであって、容量部が設けられたレベル以下のレベルに設けられている。それ故、駆動回路と、隣接する発光素子の駆動回路との間にカップリングが生じ難く、隣接する画素からの電場の影響を受け難い構成、構造を発光素子に付与することができる。即ち、一の発光素子に隣接する発光素子とのカップリングに起因して、一の発光素子を構成する駆動回路の駆動トランジスタのゲート電極の電位上昇量が変動するといった現象の発生を抑制することができる。その結果、筋状の斑が視認されることがなく、また、解像度が恰も半分になったように画像が観察されるような現象が発生することもなく、意図しない輝度で画素が発光することもなく、高いユニフォーミティにて画像を表示することができる。

実施例２は、実施例１の変形である。

図４の矢印Ａ−Ａに沿ったと同様の、実施例２の表示装置あるいは発光素子の模式的な一部断面図を図１６に示し、図４の矢印Ｂ−Ｂに沿ったと同様の、実施例２の表示装置あるいは発光素子の模式的な一部断面図を図１７に示し、図４の矢印Ｃ−Ｃに沿ったと同様の、実施例２の表示装置あるいは発光素子の模式的な一部断面図を図１８に示す。また、図４の矢印ａ−ａ及び矢印ｈ−ｈに沿ったと同様の、実施例２の表示装置あるいは発光素子の模式的な一部断面図を、それぞれ、図１９Ａ及び図１９Ｂに示し、第１層間絶縁層の表面における、実施例２の表示装置あるいは発光素子の構成要素の配置状態を模式的に図２０に示し、第２層間絶縁層・下層の表面における、実施例２の表示装置あるいは発光素子の構成要素の配置状態を模式的に図２１に示し、第２層間絶縁層・上層の表面における、実施例２の表示装置あるいは発光素子の構成要素の配置状態を模式的に図２２に示す。

実施例２の発光素子にあっては、第１シールド壁４１が、実施例１と同様に、第２層間絶縁層・下層２２に設けられており、第１シールド壁４１の上方に位置する第２層間絶縁層・上層２３の部分には、第１シールド壁４１と同じ構造を有し、第１の方向に延びる第３シールド壁５１が設けられており、第３シールド壁５１はシールド配線部ＳＤＬに接続されている。更には、必須ではないが、実施例１と同様に、第２シールド壁４５が第２層間絶縁層・下層２２に設けられており、第２シールド壁４５の上方に位置する第２層間絶縁層・上層２３の部分には、第２シールド壁４５と同じ構造を有し、第１の方向に延びる第４シールド壁５５が設けられており、第４シールド壁５５はシールド配線部ＳＤＬに接続されている。第３シールド壁５１は、導電材料層４１Ｂ上であって、第２層間絶縁層・上層２３に形成されており、配線５１Ｂを介して、シールド配線部ＳＤＬに接続されている。また、第４シールド壁５５は、導電材料層４５Ｂ上であって、第２層間絶縁層・上層２３に形成されており、配線５５Ｂを介して、シールド配線部ＳＤＬに接続されている。第３導体部５３と第３導体部５３との間、第４導体部５７と第４導体部５７との間は、第３シールド壁５１、第４シールド壁５５を囲む第２層間絶縁層・上層２３の延在部５２，５６で埋められている。

以上の構成、構造を除き、実施例２の発光素子は、実施例１と同様の構成、構造を有するので、詳細な説明は省略する。

実施例３は、実施例１あるいは実施例２の変形である。

実施例３の表示装置あるいは発光素子の構成要素の配置状態を模式的に図２３に示し、図２３の矢印ｂ−ｂ及び矢印ｃ−ｃに沿ったと同様の、実施例３の表示装置あるいは発光素子の模式的な一部断面図を、図２４Ａ及び図２４Ｂのそれぞれに示し、図２３の矢印ｄ−ｄ及び矢印ｅ−ｅに沿ったと同様の、実施例３の表示装置あるいは発光素子の模式的な一部断面図を、図２５Ａ及び図２５Ｂのそれぞれに示し、図２３の矢印ｆ−ｆ及び矢印ｇ−ｇに沿ったと同様の、実施例３の表示装置あるいは発光素子の模式的な一部断面図を、図２６Ａ及び図２６Ｂのそれぞれに示す。

実施例３にあっては、一の発光素子と、第１の方向においてこの一の発光素子に隣接する発光素子との間には、第２の方向に延びる第２方向シールド壁９１が設けられている。即ち、一の発光素子と、第１の方向においてこの一の発光素子に隣接する発光素子との間であって、第２層間絶縁層には（実施例３にあっては、具体的には、第２層間絶縁層・下層２２には）、第２の方向に延びる第２方向シールド壁９１が設けられている。

実施例３において、第２方向シールド壁９１は、複数の柱状の第２方向シールド壁・導体部９３が離間して配列されて成る。ここで、第２方向シールド壁・導体部９３の軸線方向から第２方向シールド壁９１を眺めたとき（即ち、第２方向シールド壁９１を上方から眺めたとき）、複数の柱状の第２方向シールド壁・導体部は、１列に配列されている。第２方向シールド壁・導体部９３と第２方向シールド壁・導体部９３との間は、第２方向シールド壁９１を囲む第２層間絶縁層・下層２２の延在部９２で埋められている。第２方向シールド壁・導体部９３の軸線方向に対して垂直な仮想平面（仮想水平面）で柱状の第２方向シールド壁９１を切断したときの第２方向シールド壁・導体部９３の断面形状は円形である。また、第２方向シールド壁９１は、コンタクトホール９４を介して、シールド配線部ＳＤＬに接続されている。尚、第２方向シールド壁９１の底部には導電材料層９１Ａが設けられており、第２方向シールド壁９１の頂部には導電材料層９１Ｂが設けられている。ここで、第２方向シールド壁・導体部９３、導電材料層９１Ａ，９１Ｂは、第１導体部４３と同じ材料から成る。第２方向シールド壁・導体部９３は、周知の方法に基づき、第２層間絶縁層・下層２２に、フォトリソグラフィ技術及びエッチング技術に基づき開口部を形成し、係る開口部を導電材料で埋め込むことで形成することができる。

以上の構成、構造を除き、実施例３の発光素子は、実施例１あるいは実施例２と同様の構成、構造を有するので、詳細な説明は省略する。

実施例４においては、実施例１〜実施例３において説明した２Ｔｒ／１Ｃ駆動回路の動作を説明する。実施例４の２Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に図２７に示し、各トランジスタのオン／オフ状態等を模式的に、図２８Ａ、図２８Ｂ、図２８Ｃ、図２８Ｄ、図２８Ｅ及び図２８Ｆに示す。以下、２Ｔｒ／１Ｃ駆動回路の動作説明を行う。

駆動トランジスタＴＲ₁には、電流供給部１００から、発光部ＥＬＰの発光を制御するための電圧Ｖ_CC-H、及び、駆動トランジスタＴＲ₁のソース領域の電位を制御するための電圧Ｖ_CC-Lが供給される。ここで、電圧Ｖ_CC-H及びＶ_CC-Lの値として、
Ｖ_CC-H＝ ２０ボルト
Ｖ_CC-L＝−１０ボルト
を例示することができるが、これらの値に限定するものではない。

［期間−ＴＰ（２）_-1］（図２７及び図２８Ａ参照）
この［期間−ＴＰ（２）_-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の発光部ＥＬＰが発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する発光部ＥＬＰには、後述する式（Ｂ）に基づくドレイン電流Ｉ’_dsが流れており、第（ｎ，ｍ）番目の副画素を構成する発光部ＥＬＰの輝度は、係るドレイン電流Ｉ’_dsに対応した値である。ここで、駆動トランジスタＴＲ₁はオン状態である。第（ｎ，ｍ）番目の発光部ＥＬＰの発光状態は、第（ｍ＋ｍ’）行目に配列された発光部ＥＬＰの水平走査期間の開始直前まで継続される。

図２７に示す［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）₂］は、前回の各種の処理完了後の発光状態が終了した後から、次の画像信号書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）₂］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）₂］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。そして、［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）₂］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。尚、図２７に示すように、［期間−ＴＰ（２）₃］の他、［期間−ＴＰ（２）₁］〜［期間−ＴＰ（２）₂］も第ｍ番目の水平走査期間に包含される。説明の便宜のため、［期間−ＴＰ（２）₁］の始期、及び、［期間−ＴＰ（２）₃］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。

以下、［期間−ＴＰ（２）₀］〜［期間−ＴＰ（２）₄］の各期間について、説明する。尚、［期間−ＴＰ（２）₁］〜［期間−ＴＰ（２）₃］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。

［期間−ＴＰ（２）₀］（図２８Ｂ参照）
この［期間−ＴＰ（２）₀］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）₀］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）₀］において、第（ｎ，ｍ）番目の発光部ＥＬＰは、非発光状態にある。ここで、［期間−ＴＰ（２）_-1］から［期間−ＴＰ（２）₀］に移る時点で、電流供給部１００から供給される電圧を、Ｖ_CC-Hから電圧Ｖ_CC-Lに切り替える。その結果、第２ノードＮＤ₂（駆動トランジスタＴＲ₁のソース領域あるいは発光部ＥＬＰのアノード電極）の電位はＶ_CC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ₂の電位低下に倣うように、浮遊状態の第１ノードＮＤ₁（駆動トランジスタＴＲ₁のゲート電極）の電位も低下する。

［期間−ＴＰ（２）₁］（図２８Ｃ参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（２）₁］の開始時、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、画像信号書込みトランジスタＴＲ₂をオン状態とする。その結果、第１ノードＮＤ₁の電位は、Ｖ_Ofs（例えば、０ボルト）となる。第２ノードＮＤ₂の電位はＶ_CC-L（例えば、−１０ボルト）を保持する。

上記の処理により、駆動トランジスタＴＲ₁のゲート電極とソース領域との間の電位差がＶ_th以上となり、駆動トランジスタＴＲ₁はオン状態となる。

［期間−ＴＰ（２）₂］（図２８Ｄ参照）
次に、閾値電圧キャンセル処理が行われる。即ち、画像信号書込みトランジスタＴＲ₂のオン状態を維持したまま、電流供給部１００から供給される電圧を、Ｖ_CC-Lから電圧Ｖ_CC-Hに切り替える。その結果、第１ノードＮＤ₁の電位は変化しないが（Ｖ_Ofs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ₂の電位は上昇し、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差が駆動トランジスタＴＲ₁の閾値電圧Ｖ_thに近づく。そして、駆動トランジスタＴＲ₁のゲート電極とソース領域との間の電位差がＶ_thに達すると、駆動トランジスタＴＲ₁がオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ₂の電位が（Ｖ_Ofs−Ｖ_th＝−３ボルト）に近づき、最終的に（Ｖ_Ofs−Ｖ_th）となる。ここで、以下の式（Ａ）が保証されていれば、云い換えれば、式（Ａ）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。尚、定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差（換言すれば、駆動トランジスタＴＲ₁のゲート電極とソース領域との間の電位差）が駆動トランジスタＴＲ₁の閾値電圧Ｖ_thに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した場合には、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差は駆動トランジスタＴＲ₁の閾値電圧Ｖ_thに達し、駆動トランジスタＴＲ₁はオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定した場合には、第１ノードＮＤ₁と第２ノードＮＤ₂との間の電位差が駆動トランジスタＴＲ₁の閾値電圧Ｖ_thより大きく、駆動トランジスタＴＲ₁はオフ状態とはならない場合がある。即ち、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴＲ₁がオフ状態となることを要しない。尚、Ｖ_th-ELは発光部ＥＬＰの閾値電圧であり、Ｖ_Cathは発光部ＥＬＰの第２電極に印加される電圧であり、符号Ｃ_ELは発光部ＥＬＰの寄生容量を示す。

（Ｖ_Ofs−Ｖ_th）＜（Ｖ_th-EL＋Ｖ_Cath） （Ａ）

この［期間−ＴＰ（２）₂］にあっては、第２ノードＮＤ₂の電位は、例えば、最終的に、（Ｖ_Ofs−Ｖ_th）となる。即ち、駆動トランジスタＴＲ₁の閾値電圧Ｖ_th、及び、駆動トランジスタＴＲ₁のゲート電極を初期化するための電圧Ｖ_Ofsのみに依存して、第２ノードＮＤ₂の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖ_th-ELとは無関係である。

［期間−ＴＰ（２）₃］（図２８Ｅ参照）
次に、駆動トランジスタＴＲ₁に対する画像信号書込み処理、及び、駆動トランジスタＴＲ₁の移動度μの大小に基づく駆動トランジスタＴＲ₁のソース領域（第２ノードＮＤ₂）の電位の補正（移動度補正処理）を行う。具体的には、画像信号書込みトランジスタＴＲ₂を、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）Ｖ_Sigに変更し、その後、走査線ＳＣＬをハイレベルとすることによって画像信号書込みトランジスタＴＲ₂をオン状態とすることで、駆動トランジスタＴＲ₁をオン状態とする。

駆動トランジスタＴＲ₁のドレイン領域には電流供給部１００から電位Ｖ_CC-Hが印加されているので、駆動トランジスタＴＲ₁のソース領域の電位は上昇する。所定の時間（ｔ₀）が経過した後、走査線ＳＣＬをローレベルとすることによって、画像信号書込みトランジスタＴＲ₂をオフ状態とし、第１ノードＮＤ₁（駆動トランジスタＴＲ₁のゲート電極）を浮遊状態とする。尚、この［期間−ＴＰ（２）₃］の全時間ｔ₀は、第２ノードＮＤ₂の電位が（Ｖ_Ofs−Ｖ_th＋ΔＶ）となるように、表示装置の設計の際、設計値として予め決定しておけばよい。

この［期間−ＴＰ（２）₃］にあっては、駆動トランジスタＴＲ₁の移動度μの値が大きい場合、駆動トランジスタＴＲ₁のソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴＲ₁の移動度μの値が小さい場合、駆動トランジスタＴＲ₁のソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。

［期間−ＴＰ（２）₄］（図２８Ｆ参照）
以上の操作によって、閾値電圧キャンセル処理、画像信号書込み処理、移動度補正処理が完了する。そして、走査回路１０１の動作に基づき、走査線ＳＣＬがローレベルとなる結果、画像信号書込みトランジスタＴＲ₂がオフ状態となり、第１ノードＮＤ₁、即ち、駆動トランジスタＴＲ₁のゲート電極Ｇ₁は浮遊状態となる。ここで、駆動トランジスタＴＲ₁はオン状態を維持しており、電流供給部１００（電圧Ｖ_CC-H、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ₂の電位が上昇し、（Ｖ_th-EL＋Ｖ_Cath）を越えるので、発光部ＥＬＰは発光を開始する。そして、駆動トランジスタＴＲ₁のゲート電極Ｇ₁は浮遊状態にあり、しかも、容量部Ｃ₀が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲ₁のゲート電極Ｇ₁に生じ、第１ノードＮＤ₁の電位も上昇する。その結果、駆動トランジスタＴＲ₁のゲート電極とソース領域との間の電位差Ｖ_gsは、以下の式（Ｂ）の値を保持する。そして、発光部ＥＬＰを流れる電流は、式（Ｃ）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉ_dsは、発光部ＥＬＰの閾値電圧Ｖ_th-EL、及び、駆動トランジスタＴＲ₁の閾値電圧Ｖ_thには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖ_th-ELの影響、及び、駆動トランジスタＴＲ₁の閾値電圧Ｖ_thの影響を受けない。加えて、駆動トランジスタＴＲ₁における移動度μのばらつきに起因したドレイン電流Ｉ_dsのばらつき発生を抑制することができる。

Ｖ_gs≒Ｖ_Sig−（Ｖ_Ofs−Ｖ_th）−ΔＶ （Ｂ）
Ｉ_ds＝ｋ・μ・（Ｖ_Sig−Ｖ_Ofs−ΔＶ）² （Ｃ）

尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖ_gs：ゲート電極とソース領域との間の電位差
Ｖ_th：閾値電圧
Ｃ_ox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃ_ox
とする。

そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）_-1］の終わりに相当する。

以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。

以上、本開示の発光素子、表示装置及び電子機器を好ましい実施例に基づき説明したが、本開示の発光素子、表示装置及び電子機器は、これらの実施例に限定するものではない。実施例において説明した発光素子、表示装置や発光素子、駆動回路の構成、構造は例示であり、適宜、変更することができるし、駆動方法も例示であり、適宜、変更することができる。実施例においては、各種トランジスタをＭＯＳ ＦＥＴから構成したが、代替的にＴＦＴから構成することもできる。実施例においては、各種トランジスタをｎチャネル型として説明したが、場合によっては、ｐチャネル型のトランジスタから駆動回路の一部あるいは全てを構成してもよい。

また、実施例においては、電流供給線ＣＳＬ及び走査線ＳＣＬが第１層間絶縁層上に形成されており、データ線ＤＴＬが第２層間絶縁層上に形成されている形態を説明したが、場合によっては、電流供給線ＣＳＬ及び走査線ＳＣＬが第２層間絶縁層上に形成されており、データ線ＤＴＬが第１層間絶縁層上に形成されている形態を採用してもよい。層間絶縁層に凹部あるいは溝部を形成し、係る凹部あるいは溝部を導電材料で埋め込むことで、第１シールド壁、第２シールド壁、第３シールド壁、第４シールド壁、第２方向シールド壁を形成してもよい。

本開示の表示装置は、例えば、テレビジョン受像機やデジタルカメラを構成するモニター装置、ビデオカメラを構成するモニター装置、パーソナルコンピュータを構成するモニター装置、ＰＤＡ（携帯情報端末，Personal Digital Assistant）、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書における各種表示部、電子ビューファインダー（Electronic View Finder，ＥＶＦ）や頭部装着型ディスプレイ（Head Mounted Display，ＨＭＤ）に適用することができる。即ち、本開示の電子機器として、テレビジョン受像機やデジタルカメラ、ビデオカメラ、パーソナルコンピュータ、ＰＤＡ、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書、電子ビューファインダーや頭部装着型ディスプレイを挙げることができ、これらの電子機器に本開示の表示装置が備えられている。実施例においては、表示部を、専ら、有機エレクトロルミネッセンス発光部から構成されているとして説明したが、発光部は、その他、液晶発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等の自発光型の発光部から構成することもできる。

駆動回路は、２Ｔｒ／１Ｃ駆動回路に限定されない。等価回路図を図２９に示し、タイミングチャートを模式的に図３０に示すように、３つのトランジスタ（駆動トランジスタ、画像信号書込みトランジスタ及び１つのトランジスタ）と１つの容量部から成る３Ｔｒ／１Ｃ駆動回路から駆動回路を構成することができるし、等価回路図を図３１に示し、タイミングチャートを模式的に図３２に示すように、４つのトランジスタ（駆動トランジスタ、画像信号書込みトランジスタ及び２つのトランジスタ）と１つの容量部から成る４Ｔｒ／１Ｃ駆動回路から駆動回路を構成することができるし、等価回路図を図３３に示し、タイミングチャートを模式的に図３４に示すように、５つのトランジスタ（駆動トランジスタ、画像信号書込みトランジスタ及び３つのトランジスタ）と１つの容量部から成る５Ｔｒ／１Ｃ駆動回路から駆動回路を構成することもできる。

尚、本開示は、以下のような構成を取ることもできる。
［１］《発光素子：第１の態様》
発光部、及び、発光部を駆動するための駆動回路を備えた発光素子であって、
駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた画像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、第１の方向に延びる電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、
（Ａ−３）ゲート電極は、画像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、
画像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、第１の方向とは異なる第２の方向に延びるデータ線に接続されており、
（Ｂ−２）ゲート電極は、第１の方向に延びる走査線に接続されており、
駆動トランジスタ、画像信号書込みトランジスタ及び容量部は、第１層間絶縁層によって覆われており、
電流供給線及び走査線は、第１層間絶縁層上に形成されており、
第１層間絶縁層、電流供給線及び走査線は、第２層間絶縁層によって覆われており、
データ線は、第２層間絶縁層上に形成されており、
一の発光素子と、第２の方向において該一の発光素子に隣接する発光素子との間であって、第２層間絶縁層には、第１の方向に延びるシールド壁が設けられている発光素子。
［２］シールド壁は、複数の柱状の導体部が離間して配列されて成り、
導体部の軸線方向からシールド壁を眺めたとき、複数の柱状の導体部は、２列に配列され、且つ、千鳥状に配列されている［１］に記載の発光素子。
［３］シールド壁は、第２層間絶縁層に形成されたシールド配線部に接続されている［１］又は［２］に記載の発光素子。
［４］第２の方向に配列された発光素子において、ｍを奇数としたとき、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子とは、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間の第１の方向に延びる境界線に対して線対称に配置されており、
シールド壁は、少なくとも、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間に設けられている［１］乃至［３］のいずれか１項に記載の発光素子。
［５］シールド壁は、境界線上に設けられている［４］に記載の発光素子。
［６］第２の方向に配列された発光素子において、第１の方向に延びる第２シールド壁が、第（ｍ−１）番目の発光素子と第ｍ番目の発光素子との間に設けられている［４］又は［５］に記載の発光素子。
［７］第２シールド壁は、複数の柱状の第２導体部が離間して配列されて成り、
第２導体部の軸線方向から第２シールド壁を眺めたとき、複数の柱状の第２導体部は、２列に配列され、且つ、千鳥状に配列されている［６］に記載の発光素子。
［８］第２シールド壁は、第２層間絶縁層に形成されたシールド配線部に接続されている［６］又は［７］に記載の発光素子。
［９］第２層間絶縁層は、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有し、
シールド壁は第２層間絶縁層・下層に設けられており、
シールド壁の上方に位置する第２層間絶縁層・上層の部分には、シールド壁と同じ構造を有し、第１の方向に延びる第３シールド壁が設けられており、第３シールド壁はシールド配線部に接続されている［６］乃至［８］のいずれか１項に記載の発光素子。
［１０］第２層間絶縁層は、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有し、
第２シールド壁は第２層間絶縁層・下層に設けられており、
第２シールド壁の上方に位置する第２層間絶縁層・上層の部分には、第２シールド壁と同じ構造を有し、第１の方向に延びる第４シールド壁が設けられており、第４シールド壁はシールド配線部に接続されている［６］乃至［９］のいずれか１項に記載の発光素子。
［１１］第２層間絶縁層は、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有し、
シールド壁は第２層間絶縁層・下層に設けられており、
シールド壁の上方に位置する第２層間絶縁層・上層の部分には、シールド壁と同じ構造を有し、第１の方向に延びる第３シールド壁が設けられており、第３シールド壁はシールド配線部に接続されている［１］乃至［５］のいずれか１項に記載の発光素子。
［１２］一の発光素子と、第１の方向において該一の発光素子に隣接する発光素子との間であって、第２層間絶縁層には、第２の方向に延びる第２方向シールド壁が設けられている［１］乃至［１１］のいずれか１項に記載の発光素子。
［１３］《発光素子：第２の態様》
発光部、及び、発光部を駆動するための駆動回路を備えた発光素子であって、
一の発光素子と、該一の発光素子に隣接する発光素子との間には、シールド壁が設けられており、
シールド壁は、複数の柱状の導体部が離間して配列されて成り、
導体部の軸線方向からシールド壁を眺めたとき、複数の柱状の導体部は、２列に配列され、且つ、千鳥状に配列されている発光素子。
［１４］《発光素子：第３の態様》
発光部、及び、発光部を駆動するための駆動回路を備えた発光素子であって、
駆動回路は、少なくとも、駆動トランジスタ、画像信号書込みトランジスタ、及び、容量部を備えており、
容量部は、駆動トランジスタ及び画像信号書込みトランジスタが設けられたレベルよりも高いレベルに設けられており、
一の発光素子と、該一の発光素子に隣接する発光素子との間には、シールド壁が、駆動トランジスタ及び画像信号書込みトランジスタが設けられたレベルよりも高いレベルであって、容量部が設けられたレベル以下のレベルに設けられている発光素子。
［１５］シールド壁は、複数の柱状の導体部が離間して配列されて成り、
導体部の軸線方向からシールド壁を眺めたとき、複数の柱状の導体部は、２列に配列され、且つ、千鳥状に配列されている［１４］に記載の発光素子。
［１６］シールド壁は、シールド配線部に接続されている［１３］乃至［１５］のいずれか１項に記載の発光素子。
［１７］駆動回路は、第１の方向に延びる電流供給線、第１の方向に延びる走査線、及び、第１の方向とは異なる第２の方向に延びるデータ線に接続されており、
第２の方向に配列された発光素子において、ｍを奇数としたとき、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子とは、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間の第１の方向に延びる境界線に対して線対称に配置されており、
シールド壁は、少なくとも、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間に設けられている［１３］乃至［１６］のいずれか１項に記載の発光素子。
［１８］シールド壁は、境界線上に設けられている［１７］に記載の発光素子。
［１９］第２の方向に配列された発光素子において、第１の方向に延びる第２シールド壁が、第（ｍ−１）番目の発光素子と第ｍ番目の発光素子との間に設けられている［１７］又は［１８］に記載の発光素子。
［２０］第２シールド壁は、複数の柱状の第２導体部が離間して配列されて成り、
第２導体部の軸線方向から第２シールド壁を眺めたとき、複数の柱状の第２導体部は、２列に配列され、且つ、千鳥状に配列されている［１９］に記載の発光素子。
［２１］第２シールド壁は、シールド配線部に接続されている［１９］又は［２０］に記載の発光素子。
［２２］一の発光素子と、第１の方向において該一の発光素子に隣接する発光素子との間には、第２の方向に延びる第２方向シールド壁が設けられている［１７］乃至［２１］のいずれか１項に記載の発光素子。
［２３］《表示装置》
［１］乃至［２２］のいずれか１項に記載の発光素子が、複数、第１の方向、及び、第１の方向とな異なる第２の方向に２次元マトリクス状に配列されて成る表示装置。

ＴＲ₁・・・駆動トランジスタ、Ｇ₁・・・駆動トランジスタのゲート電極、Ｃｈ₁・・・駆動トランジスタのチャネル形成領域、ＳＤ₁₁，ＳＤ₁₂・・・駆動トランジスタのソース／ドレイン領域、ＴＲ₂・・・画像信号書込みトランジスタ、Ｇ₂・・・画像信号書込みトランジスタのゲート電極、Ｃｈ₂・・・画像信号書込みトランジスタのチャネル形成領域、ＳＤ₂₁，ＳＤ₂₂・・・画像信号書込みトランジスタのソース／ドレイン領域、Ｃ₀・・・容量部、Ｃ_0-A・・・容量部の他端、Ｃ_0-B・・・容量部の一端、ＤＴＬ・・・データ線、ＳＣＬ・・・走査線、ＣＳＬ・・・電流供給線、ＳＤＬ・・・シールド配線部、１１・・・第１電極、１２・・・有機層、１３・・・第２電極、２０・・・第１基板、２０Ａ・・・素子分離領域、２１・・・第１層間絶縁層、２２・・・第２層間絶縁層・下層、２３・・・第２層間絶縁層・上層、２４・・・第４３層間絶縁層、２５・・・第５層間絶縁層、２６・・・保護膜、２７・・・第２基板、４１・・・シールド壁（第１シールド壁）、４２・・・シールド壁（第１シールド壁）を構成する第２層間絶縁層・下層の延在部、４３・・・シールド壁を構成する導体部（第１導体部）、４５・・・第２シールド壁、４６・・・第２シールド壁を構成する第２層間絶縁層・下層の延在部、４７・・・第２導体部、５１・・・第３シールド壁、５２・・・第３シールド壁を構成する第２層間絶縁層・上層の延在部、５３・・・第３導体部、５５・・・第４シールド壁、５６・・・第４シールド壁を構成する第２層間絶縁層・上層の延在部、５７・・・第４導体部、９１・・・第２方向シールド壁、９２・・・第２方向シールド壁を構成する第２層間絶縁層・下層の延在部、９３・・・第２方向シールド壁・導体部、４１Ａ，４１Ｂ，４５Ａ，４５Ｂ，９１Ａ，９１Ｂ・・・導電材料層、４４，４８，９０，９４，６１，６３，６５，７１，７３，７５，７７，８１，８３，８５，８６，８８，８９・・・コンタクトホール、６２，６４，７２，７４，８４，８９・・・コンタクトパッド、５１Ｂ，５５Ｂ，７６，８２・・・配線

Claims (20)

1. 発光部、及び、発光部を駆動するための駆動回路を備えた発光素子であって、
   駆動回路は、少なくとも、
   （Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
   （Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた画像信号書込みトランジスタ、並びに、
   （Ｃ）容量部、
   から構成されており、
   駆動トランジスタにおいて、
   （Ａ−１）一方のソース／ドレイン領域は、第１の方向に延びる電流供給線に接続されており、
   （Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、
   （Ａ−３）ゲート電極は、画像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、
   画像信号書込みトランジスタにおいて、
   （Ｂ−１）一方のソース／ドレイン領域は、第１の方向とは異なる第２の方向に延びるデータ線に接続されており、
   （Ｂ−２）ゲート電極は、第１の方向に延びる走査線に接続されており、
   駆動トランジスタ、画像信号書込みトランジスタ及び容量部は、第１層間絶縁層によって覆われており、
   電流供給線及び走査線は、第１層間絶縁層上に形成されており、
   第１層間絶縁層、電流供給線及び走査線は、第２層間絶縁層によって覆われており、
   データ線は、第２層間絶縁層上に形成されており、
   一の発光素子と、第２の方向において該一の発光素子に隣接する発光素子との間であって、第２層間絶縁層には、第１の方向に延びるシールド壁が設けられている発光素子。
2. シールド壁は、複数の柱状の導体部が離間して配列されて成り、
   導体部の軸線方向からシールド壁を眺めたとき、複数の柱状の導体部は、２列に配列され、且つ、千鳥状に配列されている請求項１に記載の発光素子。
3. シールド壁は、第２層間絶縁層に形成されたシールド配線部に接続されている請求項１に記載の発光素子。
4. 第２の方向に配列された発光素子において、ｍを奇数としたとき、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子とは、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間の第１の方向に延びる境界線に対して線対称に配置されており、
   シールド壁は、少なくとも、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間に設けられている請求項１に記載の発光素子。
5. 第２の方向に配列された発光素子において、第１の方向に延びる第２シールド壁が、第（ｍ−１）番目の発光素子と第ｍ番目の発光素子との間に設けられている請求項４に記載の発光素子。
6. 第２シールド壁は、複数の柱状の第２導体部が離間して配列されて成り、
   第２導体部の軸線方向から第２シールド壁を眺めたとき、複数の柱状の第２導体部は、２列に配列され、且つ、千鳥状に配列されている請求項５に記載の発光素子。
7. 第２シールド壁は、第２層間絶縁層に形成されたシールド配線部に接続されている請求項５に記載の発光素子。
8. 第２層間絶縁層は、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有し、
   シールド壁は第２層間絶縁層・下層に設けられており、
   シールド壁の上方に位置する第２層間絶縁層・上層の部分には、シールド壁と同じ構造を有し、第１の方向に延びる第３シールド壁が設けられており、第３シールド壁はシールド配線部に接続されている請求項５に記載の発光素子。
9. 第２層間絶縁層は、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有し、
   第２シールド壁は第２層間絶縁層・下層に設けられており、
   第２シールド壁の上方に位置する第２層間絶縁層・上層の部分には、第２シールド壁と同じ構造を有し、第１の方向に延びる第４シールド壁が設けられており、第４シールド壁はシールド配線部に接続されている請求項５に記載の発光素子。
10. 第２層間絶縁層は、第２層間絶縁層・下層及び第２層間絶縁層・上層の積層構造を有し、
    シールド壁は第２層間絶縁層・下層に設けられており、
    シールド壁の上方に位置する第２層間絶縁層・上層の部分には、シールド壁と同じ構造を有し、第１の方向に延びる第３シールド壁が設けられており、第３シールド壁はシールド配線部に接続されている請求項１に記載の発光素子。
11. 一の発光素子と、第１の方向において該一の発光素子に隣接する発光素子との間であって、第２層間絶縁層には、第２の方向に延びる第２方向シールド壁が設けられている請求項１に記載の発光素子。
12. 発光部、及び、発光部を駆動するための駆動回路を備えた発光素子であって、
    一の発光素子と、該一の発光素子に隣接する発光素子との間には、シールド壁が設けられており、
    シールド壁は、複数の柱状の導体部が離間して配列されて成り、
    導体部の軸線方向からシールド壁を眺めたとき、複数の柱状の導体部は、２列に配列され、且つ、千鳥状に配列されている発光素子。
13. 発光部、及び、発光部を駆動するための駆動回路を備えた発光素子であって、
    駆動回路は、少なくとも、駆動トランジスタ、画像信号書込みトランジスタ、及び、容量部を備えており、
    容量部は、駆動トランジスタ及び画像信号書込みトランジスタが設けられたレベルよりも高いレベルに設けられており、
    一の発光素子と、該一の発光素子に隣接する発光素子との間には、シールド壁が、駆動トランジスタ及び画像信号書込みトランジスタが設けられたレベルよりも高いレベルであって、容量部が設けられたレベル以下のレベルに設けられている発光素子。
14. シールド壁は、複数の柱状の導体部が離間して配列されて成り、
    導体部の軸線方向からシールド壁を眺めたとき、複数の柱状の導体部は、２列に配列され、且つ、千鳥状に配列されている請求項１３に記載の発光素子。
15. シールド壁は、シールド配線部に接続されている請求項１２又は請求項１３に記載の発光素子。
16. 駆動回路は、第１の方向に延びる電流供給線、第１の方向に延びる走査線、及び、第１の方向とは異なる第２の方向に延びるデータ線に接続されており、
    第２の方向に配列された発光素子において、ｍを奇数としたとき、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子とは、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間の第１の方向に延びる境界線に対して線対称に配置されており、
    シールド壁は、少なくとも、第ｍ番目の発光素子と第（ｍ＋１）番目の発光素子との間に設けられている請求項１２又は請求項１３に記載の発光素子。
17. 第２の方向に配列された発光素子において、第１の方向に延びる第２シールド壁が、第（ｍ−１）番目の発光素子と第ｍ番目の発光素子との間に設けられている請求項１６に記載の発光素子。
18. 第２シールド壁は、複数の柱状の第２導体部が離間して配列されて成り、
    第２導体部の軸線方向から第２シールド壁を眺めたとき、複数の柱状の第２導体部は、２列に配列され、且つ、千鳥状に配列されている請求項１７に記載の発光素子。
19. 一の発光素子と、第１の方向において該一の発光素子に隣接する発光素子との間には、第２の方向に延びる第２方向シールド壁が設けられている請求項１６に記載の発光素子。
20. 請求項１乃至請求項１９のいずれか１項に記載の発光素子が、複数、第１の方向、及び、第１の方向とな異なる第２の方向に２次元マトリクス状に配列されて成る表示装置。

Images