CN113394233A - 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置 - Google Patents

薄膜晶体管基底和包括该薄膜晶体管基底的显示装置 Download PDF

Info

Publication number
CN113394233A
CN113394233A CN202110265157.7A CN202110265157A CN113394233A CN 113394233 A CN113394233 A CN 113394233A CN 202110265157 A CN202110265157 A CN 202110265157A CN 113394233 A CN113394233 A CN 113394233A
Authority
CN
China
Prior art keywords
thin film
electrode
storage capacitor
layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110265157.7A
Other languages
English (en)
Inventor
金根佑
姜泰旭
金斗娜
成范模
李度炅
朱在焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113394233A publication Critical patent/CN113394233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种薄膜晶体管基底和包括该薄膜晶体管基底的显示装置。所述薄膜晶体管基底包括：半导体层，设置在基底上；栅极绝缘层，设置在半导体层上；第一电极，所述第一电极与半导体层至少部分地叠置，其中，栅极绝缘层设置在第一电极与半导体层之间；多个薄膜层，设置在第一电极上；以及第二电极，所述第二电极与第一电极至少部分地叠置，其中，多个薄膜层设置在第二电极与第一电极之间，其中，多个薄膜层中的至少一个包括非晶硅。

Description

薄膜晶体管基底和包括该薄膜晶体管基底的显示装置
本申请要求于2020年3月11日在韩国知识产权局提交的第 10-2020-0030376号韩国专利申请的优先权和权益，该韩国专利申请的内容通 过引用全部包含于此。
技术领域
一个或更多个实施例涉及薄膜晶体管基底和包括该薄膜晶体管基底的显 示装置，更具体地，涉及一种提高了像素电路的高速驱动并降低了像素的亮 度的薄膜晶体管基底以及包括该薄膜晶体管基底的显示装置。
背景技术
显示装置形象化地显示数据。显示装置可以用作针对小型产品(诸如移 动电话)的显示器或者针对大型产品(诸如电视(TV))的显示器。
显示装置包括接收电信号并发射光以显示图像的多个像素。多个像素中 的每个包括发光器件。例如，在有机发光显示装置的情况下，每个像素包括 作为发光器件的有机发光二极管。通常，有机发光显示装置利用形成在基底 上的薄膜晶体管和有机发光二极管来操作，其中，有机发光二极管自身发射 光。
最近，显示装置的使用已经多样化，因此已经尝试了针对提高显示装置 的质量的各种设计。
发明内容
一个或更多个实施例提供了一种薄膜层，该薄膜层包括设置在存储电容 器的第一电极与第二电极之间的非晶硅(a-Si)。因此，存储电容器具有可变 的电容，并且一个或更多个实施例提供了一种薄膜晶体管基底和包括该薄膜 晶体管基底的显示装置，该薄膜晶体管基底已经提高了像素电路的高速驱动 并且可以用于保持基本上恒定的亮度。
根据一个或更多个实施例，薄膜晶体管基底包括：半导体层，设置在基 底上；栅极绝缘层，设置在半导体层上；第一电极，所述第一电极与半导体 层至少部分地叠置，其中，栅极绝缘层设置在第一电极与半导体层之间；多 个薄膜层，设置在第一电极上；以及第二电极，所述第二电极与第一电极至 少部分地叠置，其中，多个薄膜层设置在第二电极与第一电极之间，其中， 多个薄膜层中的至少一个包括非晶硅。
多个薄膜层可以包括顺序地堆叠的第一薄膜层、第二薄膜层和第三薄膜 层，并且第二薄膜层可以包括非晶硅。
第一薄膜层和第三薄膜层可以包括彼此不同的材料。
第一薄膜层和第三薄膜层可以包括相同的材料。
多个薄膜层可以包括顺序地堆叠的第一薄膜层和第二薄膜层，并且第一 薄膜层和第二薄膜层中的一个可以包括非晶硅。
除了包括非晶硅的薄膜层之外，其它薄膜层可以包括氧化硅或氮化硅。
包括第一电极和第二电极的存储电容器的电容可以变化。
当电压被充入到第一电极时，存储电容器的电容可以减小。
薄膜晶体管基底还可以包括薄膜晶体管和存储电容器，薄膜晶体管包括 半导体层和作为栅电极的第一电极，存储电容器包括第一电极和第二电极， 其中，薄膜晶体管和存储电容器可以叠置，并且栅电极可以具有孤立的形状。
半导体层可以包括硅半导体材料或氧化物半导体材料。
根据一个或更多个实施例，显示装置包括存储电容器、薄膜晶体管和电 连接到布置在基底上的薄膜晶体管的显示元件，其中，存储电容器包括彼此 至少部分地叠置的第一电极和第二电极，并且多个薄膜层可以设置在第一电 极与第二电极之间，并且多个薄膜层中的至少一个可以包括非晶硅。
当显示元件发射光时，存储电容器的电容可以增大，并且当电压被充入 到第一电极时，存储电容器的电容可以减小。
当电压被充入到薄膜晶体管时存储电容器的第一电容可以小于当显示元 件发射光时存储电容器的第二电容。
薄膜晶体管可以包括半导体层和栅电极，薄膜晶体管可以与存储电容器 叠置，并且栅电极可以用作第一电极。
多个薄膜层可以包括顺序地堆叠的第一薄膜层、第二薄膜层和第三薄膜 层，并且第二薄膜层可以包括非晶硅。
第一薄膜层和第三薄膜层可以包括彼此不同的材料或相同的材料。
除了包括非晶硅的薄膜层之外，其它薄膜层可以包括氧化硅或氮化硅。
多个薄膜层可以包括顺序地堆叠的第一薄膜层和第二薄膜层，并且第一 薄膜层和第二薄膜层中的一个可以包括非晶硅。
根据一个或更多个实施例，薄膜晶体管基底包括：薄膜晶体管，所述薄 膜晶体管包括半导体层和栅电极；多个薄膜层，设置在栅电极上；以及第二 电极，设置在多个薄膜层上，其中，第二电极与栅电极至少部分地叠置，其 中，多个薄膜层中的至少一个包括非晶硅，并且其它薄膜层包括氧化硅或氮 化硅。
栅电极可以与第二电极形成存储电容器，并且存储电容器的电容可以变 化。
根据公开的以下附图、权利要求和详细描述，除了上面描述的方面、特 征和优点之外的其它方面、特征和优点将是明显的。
附图说明
图1是根据实施例的显示装置的平面图。
图2是根据实施例的显示面板的平面图。
图3A和图3B是示意性地示出包括在根据实施例的显示装置中的薄膜晶 体管基底的一部分的剖视图。
图4是根据实施例的显示装置的一个像素的等效电路图。
图5是根据实施例的显示装置的一个像素的等效电路图。
图6是根据实施例的显示装置的一个像素电路的平面图。
图7是沿着图6的线II-II’截取的显示装置的示意性剖视图。
图8是沿着图6的线II-II’截取的显示装置的示意性剖视图。
图9是图8的一部分的放大图。
图10是示出根据实施例的存储电容器的电容的变化的曲线图。
图11是示出根据实施例的亮度的变化的曲线图。
图12是示出根据实施例的补偿时间的变化的曲线图。
图13是示出根据实施例的瞬时余像的变化的曲线图。
具体实施方式
现在将详细参照示例性实施例，在附图中示出了示例性实施例的示例， 在附图中同样的附图标记可以始终指同样的元件。在这方面，示例性实施例 可以具有不同的形式，并且不应该被解释为限于在此阐述的描述。
在下文中，下面将参照附图更详细地描述本公开的示例性实施例。相同 或对应的那些组件可以具有相同的附图标记，而与图号无关，并且省略了其 的冗余描述。
为了便于解释，可以夸大或减小附图中元件的尺寸。
将理解的是，当层、区域或组件被称为“连接到”另一层、区域或组件 时，该层、区域或组件可以直接地或间接地连接到所述另一层、区域或组件。
在以下示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以 在更广泛的含义上解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表 示彼此不垂直的不同方向。
在下文中，将参照附图更详细地描述本公开的实施例。
图1是根据实施例的显示装置的平面图。
参照图1，根据实施例，显示装置1包括其中可以显示图像的显示区域 DA和在显示区域DA周围的外围区域PA。显示装置1通过利用从显示区域 DA发射的光来显示图像。
基底100可以由各种材料(诸如玻璃、金属或塑料等)形成。在实施例 中，基底100包括柔性材料。在此，柔性材料指可以弯曲、折叠或卷曲的基 底。由柔性材料制成的基底100包括超薄玻璃、超薄金属或超薄塑料。
根据实施例，包括诸如有机发光二极管OLED(见图4)等的各种显示 元件的像素PX布置在基底100的显示区域DA中。设置了多个像素PX。多 个像素PX可以以各种形式布置，诸如条纹布置、pen-tile布置、马赛克(mosaic) 布置等，以便显示图像。
如图1中所示，当在平面图中观看显示区域DA时，显示区域DA具有 矩形形状。在另一实施例中，显示区域DA可以具有多边形形状(诸如三角 形形状、五边形形状或六边形形状)、圆形形状、椭圆形形状或不规则形状。
根据实施例，基底100的外围区域PA围绕显示区域DA，并且是其中不 显示图像的区域。用于将电信号传输到显示区域DA的各种布线和印刷电路 板或驱动器集成电路(IC)芯片附着到其的垫(“pad”，又被称为“焊盘”或 “焊垫”)位于外围区域PA中。
图2是示意性地示出根据实施例的显示面板的平面图。
参照图2，根据实施例，显示面板10包括显示区域DA和外围区域PA 以及布置在显示区域DA中的多个像素PX。多个像素PX中的每个包括显示 元件(诸如有机发光二极管OLED)。每个像素PX可以从有机发光二极管 OLED发射例如红光、绿光、蓝光或白光。在下文中，在本说明书中，每个 像素PX指发射不同的颜色的光的子像素。例如，每个像素PX是红色(R) 子像素、绿色(G)子像素和蓝色(B)子像素中的一者。显示区域DA被覆 盖有封装构件，并且被保护以免受外部空气或湿气的影响。
根据实施例，每个像素PX电连接到设置在外围区域PA中的外部电路。 第一扫描驱动电路130、第二扫描驱动电路131、发射控制驱动电路133、端 子140、第一电源线160和第二电源线170设置在外围区域PA中。
根据实施例，第一扫描驱动电路130和第二扫描驱动电路131中的每个 通过扫描线SL将扫描信号提供到每个像素PX。第一扫描驱动电路130和第 二扫描驱动电路131在x方向上彼此间隔开，并且在y方向上彼此平行地延 伸且显示区域DA在第一扫描驱动电路130与第二扫描驱动电路131之间。 显示区域DA中的像素PX的一部分电连接到第一扫描驱动电路130，其另一 部分连接到第二扫描驱动电路131。在另一实施例中，省略了第二扫描驱动电路131。
根据实施例，发射控制驱动电路133通过发射控制线EL将发射控制信 号提供到每个像素PX。
根据实施例，端子140位于基底100的一侧处。端子140没有被绝缘层 覆盖，而是被暴露并电连接到印刷电路板PCB。印刷电路板PCB的端子PCB-P 电连接到显示面板10的端子140。印刷电路板PCB将信号或电力从控制器传 输到显示面板10。
根据实施例，由控制器产生的控制信号通过印刷电路板PCB传输到第一 扫描驱动电路130和第二扫描驱动电路131中的每个。控制器通过第一连接 线161和第二连接线171分别将第一电源电压和第二电源电压提供到第一电 源线160和第二电源线170。第一电源电压经由连接到第一电源线160的驱 动电压线PL被提供到每个像素PX，第二电源电压被提供到每个像素PX的 连接到第二电源线170的对电极(见下面将描述的图7的对电极230)。
根据实施例，数据驱动电路150电连接到数据线DL。数据驱动电路150 的数据信号经由连接到端子140的连接线151和连接到连接线151的数据线DL被提供到每个像素PX。图2示出了数据驱动电路150位于印刷电路板PCB 上。然而，在另一实施例中，数据驱动电路150位于基底100上。例如，数 据驱动电路150可以位于端子140与第一电源线160之间。
根据实施例，第一电源线160包括在y方向上间隔开并且在x方向上彼 此平行地延伸的第一子线162和第二子线163，且显示区域DA位于第一子线 162与第二子线163之间。第二电源线170具有环形形状，该环形形状具有 一个开口侧并且部分地围绕显示区域DA。
图3A和图3B是示意性地示出包括在根据实施例的显示装置中的薄膜晶 体管基底的一部分的剖视图。图3B对应于图3A的一些修改的实施例，且将 基于图3A描述图3B，并且将主要相对于与图3A的差异来描述图3B。
参照图3A，根据实施例的薄膜晶体管基底TB包括具有半导体层A和栅 电极G的薄膜晶体管TFT以及具有第一电极CE1和第二电极CE2的存储电 容器Cst。
根据实施例，半导体层A具有沟道区C、源区S和漏区D。多个薄膜层 113设置在存储电容器Cst的第一电极CE1与第二电极CE2之间。在这种情 况下，多个薄膜层113中的至少一个包括非晶硅(a-Si)。
在下文中，将参照图3A根据堆叠顺序更详细地描述包括在薄膜晶体管 基底TB中的构造。
根据实施例，基底100可以包括玻璃材料、陶瓷材料、金属材料或柔性 的或可弯曲的材料。基底100可以具有单层结构或多层结构。当基底100具 有多层结构时，基底100还包括无机层。在一些实施例中，基底100具有有 机材料/无机材料/有机材料的多层结构。
根据实施例，减少或阻挡异物、湿气或外部空气从基底100的下部渗透 的缓冲层110设置在基底100上，并向基底100提供平坦表面。缓冲层110 可以包括诸如氧化物或氮化物的无机材料、有机材料或有机/无机复合材料， 并且可以具有无机材料和有机材料的单层结构或多层结构。
根据实施例，半导体层A包括低温多晶硅(LTPS)。多晶硅材料具有高 电子迁移率(100cm2/Vs或更大)、低能耗和高可靠性。在另一实施例中，半 导体层A包括非晶硅(a-Si)或氧化物半导体。
根据实施例，栅极绝缘层111定位于半导体层A和缓冲层110上。栅极 绝缘层111可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧 化铝(Al2O3)或氧化锌(ZnO2)。
根据实施例，栅电极G定位于栅极绝缘层111上，使得栅电极G的至少 一部分与半导体层A叠置。
在实施例中，如图3A中所示，存储电容器Cst包括第一电极CE1和第 二电极CE2，并且与薄膜晶体管TFT叠置。例如，薄膜晶体管TFT的栅电极 G用作存储电容器Cst的第一电极CE1。可选择地，在另一实施例中，存储 电容器Cst不与薄膜晶体管TFT叠置，而是单独构成。
根据实施例，薄膜晶体管TFT的栅电极G、存储电容器Cst的第一电极 CE1和存储电容器Cst的第二电极CE2包括铝(Al)、铂(Pt)、钯(Pd)、银 (Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、 钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种，并且可 以具有单层结构或多层结构。
根据实施例，存储电容器Cst的第二电极CE2与第一电极CE1叠置且多 个薄膜层113设置在第二电极CE2与第一电极CE1之间，并且与第一电极 CE1形成电容器。在这种情况下，多个薄膜层113用作存储电容器Cst的介 电层。
如图3A中所示，根据实施例，薄膜层113包括两个层(第一薄膜层113a 和第二薄膜层113b)，并且第一薄膜层113a和第二薄膜层113b中的至少一个 包括非晶硅(a-Si)。
此外，根据实施例，除了包括非晶硅(a-Si)的薄膜层113之外，其它 薄膜层113可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧 化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌 (ZnO2)。
在实施例中，第一薄膜层113a包括非晶硅(a-Si)，第二薄膜层113b包 括氧化硅(SiOx)或氮化硅(SiNx)。在另一实施例中，第一薄膜层113a可以 包括氧化硅(SiOx)或氮化硅(SiNx)，第二薄膜层113b包括非晶硅(a-Si)。
在另一实施例中，如图3B中所示，薄膜层113包括三个层(第一薄膜 层113a、第二薄膜层113b和第三薄膜层113c)。第一薄膜层113a、第二薄膜 层113b和第三薄膜层113c中的至少一个包括非晶硅(a-Si)。此外，除了包 括非晶硅(a-Si)的薄膜层113之外，其它薄膜层113可以包括不同的材料或 相同的材料。
在实施例中，第二薄膜层113b包括非晶硅(a-Si)，第一薄膜层113a包 括氧化硅(SiOx)，第三薄膜层113c包括氮化硅(SiNx)。
在另一实施例中，第二薄膜层113b包括非晶硅(a-Si)，第一薄膜层113a 和第三薄膜层113c包括氧化硅(SiOx)或氮化硅(SiNx)。
在图3A和图3B中，根据实施例，薄膜层113包括两个或三个薄膜层 113。然而，在其它实施例中，薄膜层113可以包括四个或更多个薄膜层113， 并且多个薄膜层113中的至少一个包括非晶硅(a-Si)。在实施例中，薄膜层 113包括五个薄膜层113。
在实施例中，多个薄膜层113设置在存储电容器Cst的第一电极CE1与 第二电极CE2之间，并且多个薄膜层113中的至少一个包括非晶硅(a-Si)。 在这种情况下，当像素电路PC(见图4)被驱动时，存储电容器Cst的电容 变化。例如，当有机发光二极管OLED发射光时，存储电容器Cst的电容增 大，并且随着发射时段的进行，可以保持有机发光二极管OLED的亮度接近 100％。
图4是根据实施例的显示装置的一个像素的等效电路图。
参照图4，根据实施例，每个像素PX包括连接到扫描线SL和数据线 DL的像素电路PC以及连接到像素电路PC的有机发光二极管OLED。
根据实施例，像素电路PC包括驱动薄膜晶体管(TFT)T1、开关薄膜 晶体管(TFT)T2和存储电容器Cst。开关TFT T2连接到扫描线SL和数据 线DL，并根据通过扫描线SL接收的扫描信号Sn将通过数据线DL接收的数 据信号Dm传输到驱动TFT T1。
根据实施例，存储电容器Cst连接到开关TFT T2和驱动电压线PL，并 且存储与从开关TFT T2接收的电压与通过驱动电压线PL接收的驱动电压 ELVDD之间的差对应的电压。
根据实施例，驱动TFT T1连接到驱动电压线PL和存储电容器Cst，并 且对应于存储在存储电容器Cst中的电压值来控制从驱动电压线PL流过有机 发光二极管OLED的驱动电流。有机发光二极管OLED由于驱动电流而发射 具有一定亮度的光。
在实施例中，像素电路PC中的存储电容器Cst的电容可以变化。例如， 当存储与从开关TFT T2接收的电压与从驱动电压线PL接收的驱动电压 ELVDD之间的差对应的电压时，存储电容器Cst具有第一电容。此外，当有 机发光二极管OLED由于驱动电流而发射具有一定亮度的光时，存储电容器 Cst具有第二电容。
在实施例中，存储电容器Cst的第一电容和存储电容器Cst的第二电容 彼此不同。在实施例中，存储电容器Cst的第一电容小于存储电容器Cst的第 二电容。
在图4中，像素电路PC包括两个薄膜晶体管和一个存储电容器。然而， 实施例不限于此。例如，在其它实施例中，像素电路PC可以包括三个或更 多个薄膜晶体管和/或两个或更多个存储电容器。在实施例中，像素电路PC 包括七个薄膜晶体管和一个存储电容器。这将在图5中进行描述。
图5是根据实施例的显示装置的一个像素的等效电路图，并且图6是根 据实施例的显示装置的一个像素电路的平面图。此外，图7和图8是沿着图 6的线II-II’截取的显示装置的示意性剖视图。
参照图5和图6，根据实施例，一个像素PX包括像素电路PC和电连接 到像素电路PC的有机发光二极管OLED。
在实施例中，如图5中所示，像素电路PC包括多个薄膜晶体管(TFT) T1至T7和存储电容器Cst。多个TFT T1至TFT T7和存储电容器Cst连接到 信号线SL、SL-1、SL+1、EL和DL、第一初始化电压线VL1、第二初始化 电压线VL2和驱动电压线PL。
根据实施例，信号线SL、SL-1、SL+1、EL和DL包括传输扫描信号Sn 的扫描线SL、将前一扫描信号Sn-1传输到第一初始化TFT T4的前一扫描线 SL-1、将扫描信号Sn传输到第二初始化TFT T7的后一扫描线SL+1、将发射 控制信号En传输到操作控制TFT T5和发射控制TFT T6的发射控制线EL以 及与扫描线SL交叉并传输数据信号Dm的数据线DL。驱动电压线PL将驱 动电压ELVDD传输到驱动TFT T1，第一初始化电压线VL1将初始化电压 Vint传输到第一初始化TFT T4，第二初始化电压线VL2将初始化电压Vint 传输到第二初始化TFTT7。
根据实施例，驱动TFT T1的驱动栅电极G1连接到存储电容器Cst的第 一电极CE1，驱动TFT T1的驱动源电极S1经由操作控制TFT T5连接到驱 动电压线PL，驱动TFT T1的驱动漏电极D1经由发射控制TFT T6电连接到 有机发光二极管OLED的像素电极(见图7的210)。驱动TFT T1根据开关 TFT T2的开关操作接收数据信号Dm，并将驱动电流IOLED供应到有机发光二 极管OLED。
根据实施例，开关TFT T2的开关栅电极G2连接到扫描线SL，开关TFT T2的开关源电极S2连接到数据线DL，开关TFT T2的开关漏电极D2连接 到驱动TFT T1的驱动源电极S1并且经由操作控制TFT T5连接到驱动电压 线PL。开关TFT T2根据通过扫描线SL接收的扫描信号Sn导通，并且执行 将从数据线DL接收的数据信号Dm传输到驱动TFT T1的驱动源电极S1的 开关操作。
根据实施例，补偿TFT T3的补偿栅电极G3连接到扫描线SL，补偿TFT T3的补偿源电极S3连接到驱动TFT T1的驱动漏电极D1并且经由发射控制 TFT T6连接到有机发光二极管OLED的像素电极210，补偿TFT T3的补偿 漏电极D3连接到存储电容器Cst的第一电极CE1、第一初始化TFT T4的第 一初始化漏电极D4和驱动TFT T1的驱动栅电极G1。补偿TFTT3根据从扫 描线SL接收的扫描信号Sn导通，并且将驱动TFT T1的驱动栅电极G1电连 接到驱动漏电极D1，从而使驱动TFT T1二极管连接。
根据实施例，第一初始化TFT T4的第一初始化栅电极G4连接到前一扫 描线SL-1，第一初始化TFT T4的第一初始化源电极S4连接到第一初始化电 压线VL1，第一初始化TFTT4的第一初始化漏电极D4可以连接到存储电容 器Cst的第一电极CE1、补偿TFT T3的补偿漏电极D3和驱动TFT T1的驱 动栅电极G1。第一初始化TFT T4根据通过前一扫描线SL-1接收的前一扫描 信号Sn-1导通，并且通过将初始化电压Vint传输到驱动TFT T1的驱动栅电极G1来执行使驱动TFT T1的驱动栅电极G1的电压初始化的初始化操作。
根据实施例，操作控制TFT T5的操作控制栅电极G5连接到发射控制线 EL，操作控制TFT T5的操作控制源电极S5连接到驱动电压线PL，操作控 制TFT T5的操作控制漏电极D5连接到驱动TFT T1的驱动源电极S1和开关 TFT T2的开关漏电极D2。
根据实施例，发射控制TFT T6的发射控制栅电极G6连接到发射控制线 EL，发射控制TFT T6的发射控制源电极S6连接到驱动TFT T1的驱动漏电 极D1和补偿TFT T3的补偿源电极S3，发射控制TFT T6的发射控制漏电极 D6连接到第二初始化TFT T7的第二初始化源电极S7和有机发光二极管 OLED的像素电极210。
根据实施例，操作控制TFT T5和发射控制TFT T6根据通过发射控制线EL接收的发射控制信号En同时导通，使得驱动电压ELVDD传输到有机发 光二极管OLED，并且驱动电流IOLED流过有机发光二极管OLED。
根据实施例，第二初始化TFT T7的第二初始化栅电极G7连接到后一扫 描线SL+1，第二初始化TFT T7的第二初始化源电极S7连接到发射控制TFT T6的发射控制漏电极D6和有机发光二极管OLED的像素电极210，第二初 始化TFT T7的第二初始化漏电极D7连接到第二初始化电压线VL2。
根据实施例，扫描线SL和后一扫描线SL+1彼此电连接，使得相同的扫 描信号Sn可以施加到扫描线SL和后一扫描线SL+1。因此，第二初始化TFT T7可以根据通过后一扫描线SL+1接收的扫描信号Sn导通，并且可以执行使 有机发光二极管OLED的像素电极210初始化的操作。
根据实施例，存储电容器Cst的第二电极CE2连接到驱动电压线PL，有 机发光二极管OLED的共电极连接到共电压ELVSS。因此，有机发光二极管 OLED通过从驱动TFT T1接收驱动电流IOLED而发射光，从而显示图像。
在图5中，根据实施例，补偿TFT T3和第一初始化TFT T4具有双栅电 极。然而，实施例不限于此，在其它实施例中，补偿TFT T3和第一初始化 TFT T4具有一个栅电极。
在下文中，将参照图6、图7和图8更详细地描述一个像素PX的结构。 图8对应于图7的一些修改的实施例，将基于图7来描述图8，并且将主要 相对于与图7的差异来描述图8。
根据实施例，驱动TFT T1、开关TFT T2、补偿TFT T3、第一初始化TFT T4、操作控制TFT T5、发射控制TFT T6和第二初始化TFT T7设置在半导体 层1130上或内，并且半导体层1130的一些区域形成驱动TFT T1、开关TFT T2、补偿TFT T3、第一初始化TFT T4、操作控制TFT T5、发射控制TFT T6 和第二初始化TFT T7的半导体层，例如，如图7中所示，驱动TFTT1的驱 动半导体层A1和开关TFT T2的开关半导体层A2。驱动半导体层A1包括与 驱动源电极S1对应的驱动源区S1、与驱动漏电极D1对应的驱动漏区D1以 及位于驱动源区S1与驱动漏区D1之间的驱动沟道区C1。类似地，开关半导 体层A2包括与开关源电极S2对应的开关源区S2、与开关漏电极D2对应的 开关漏区D2以及位于开关源区S2与开关漏区D2之间的开关沟道区C2。换 句话说，半导体层的源区S1至S7对应于源电极S1至S7，半导体层的漏区 D1至D7对应于漏电极D1至D7。
根据实施例，如图7中所示，半导体层1130形成在基底100上，并且缓 冲层110形成在基底100上，并且半导体层1130形成在缓冲层110上。
根据实施例，基底100可以包括玻璃或聚合物树脂。聚合物树脂可以是 聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇 酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯、聚 酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(TAC)和纤维素乙酸丙酸酯 (CAP)中的一种或更多种。包括聚合物树脂的基底100是柔性的、可卷曲 的或可弯曲的。基底100具有包括包含上面描述的聚合物树脂的层和无机层 的多层结构。
根据实施例，缓冲层110减少或阻挡异物、湿气或外部空气从基底100 的下部渗透，并且可以向基底100提供平坦表面。缓冲层110可以包括诸如 氧化物或氮化物的有机材料、无机材料或有机/无机复合材料，并且可以具有 无机材料和有机材料的单层结构或多层结构。
根据实施例，阻挡层进一步设置在基底100与缓冲层110之间。阻挡层 防止杂质从基底100等渗透到半导体层1130中或使杂质从基底100等渗透到 半导体层1130中最小化。阻挡层可以包括诸如氧化物或氮化物的有机材料、 无机材料或有机/无机复合材料，并且可以具有无机材料和/或有机材料的单层 结构或多层结构。
根据实施例，半导体层1130包括低温多晶硅(LTPS)。多晶硅材料具有 高电子迁移率(100cm2/Vs或更大)、低能耗和高可靠性。
在另一实施例中，半导体层1130包括非晶硅(a-Si)或氧化物半导体， 多个TFT的一些半导体层包括LTPS，其它半导体层包括非晶硅(a-Si)或氧 化物半导体。在这种情况下，设置了多个半导体层1130，并且所述多个半导 体层1130存在于不同的层中。
根据实施例，栅极绝缘层111定位于半导体层1130上，扫描线SL、前 一扫描线SL-1、后一扫描线SL+1和发射控制线EL定位于栅极绝缘层111 上。
根据实施例，栅极绝缘层111包括氧化硅(SiOx)、氮化硅(SiNx)、氮 氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化 铪(HfO2)和氧化锌(ZnO2)中的至少一种。
根据实施例，扫描线SL的与开关TFT T2的沟道区和补偿TFT T3的沟 道区叠置的区域分别是开关栅电极G2和补偿栅电极G3。前一扫描线SL-1 的与第一初始化TFT T4的沟道区叠置的区域是第一初始化栅电极G4。后一 扫描线SL+1的与第二初始化TFT T7的沟道区叠置的区域是第二初始化栅电 极G7，发射控制线EL的与操作控制TFT T5和发射控制TFTT6叠置的区域 分别是操作控制栅电极G5和发射控制栅电极G6。
根据实施例，薄膜层113设置在扫描线SL、前一扫描线SL-1、后一扫 描线SL+1和发射控制线EL上，并且设置了多个薄膜层113。
根据实施例，如图7中所示，薄膜层113包括至少两个层(第一薄膜层 113a和第二薄膜层113b)，第一薄膜层113a和第二薄膜层113b中的至少一 个包括非晶硅(a-Si)。
此外，根据实施例，除了包括非晶硅(a-Si)的薄膜层113之外，其它 薄膜层113包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝 (Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO2) 中的至少一种。
在实施例中，第一薄膜层113a包括非晶硅(a-Si)，第二薄膜层113b包 括氧化硅(SiOx)或氮化硅(SiNx)。在另一实施例中，第一薄膜层113a包括 氧化硅(SiOx)或氮化硅(SiNx)，第二薄膜层113b包括非晶硅(a-Si)。
根据实施例，电极电压线HL、第一初始化电压线VL1和第二初始化电 压线VL2设置在多个薄膜层113上。电极电压线HL覆盖驱动栅电极G1的 至少一部分，并与驱动栅电极G1一起形成存储电容器Cst。
根据实施例，存储电容器Cst的第一电极CE1与驱动TFT T1的驱动栅 电极G1一体形成。例如，驱动TFT T1的驱动栅电极G1用作存储电容器Cst 的第一电极CE1。电极电压线HL的与驱动栅电极G1叠置的区域是存储电容 器Cst的第二电极CE2。因此，多个薄膜层113用作存储电容器Cst的介电层。
在图7中，根据实施例，存储电容器Cst的第一电极CE1与驱动TFT T1 的驱动栅电极G1一体形成。然而，实施例不限于此，并且在其它实施例中， 存储电容器Cst的第一电极CE1不与驱动TFT T1的驱动栅电极G1一体形成， 而是单独形成。在实施例中，存储电容器Cst的第一电极CE1单独地形成在 与驱动TFT T1的驱动栅电极G1的层相同的层上。
在实施例中，如图6中所示，驱动TFT T1的驱动栅电极G1具有孤立的 形状。
根据实施例，驱动TFT T1的驱动栅电极G1、存储电容器Cst的第一电 极CE1和存储电容器Cst的第二电极CE2均包括Al、Pt、Pd、Ag、Mg、Au、 Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中的至少一种，并且可以具有 单层结构或多层结构。
根据实施例，层间绝缘层115定位于电极电压线HL、第一初始化电压线 VL1和第二初始化电压线VL2上。层间绝缘层115包括氧化硅(SiOx)、氮 化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽 (Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO2)中的至少一种。
根据实施例，数据线DL、驱动电压线PL、第一初始化连接线1173a和 第二初始化连接线1173b、节点连接线1174和电极层1175定位于层间绝缘层 115上。数据线DL、驱动电压线PL、节点连接线1174和电极层1175包括导 电材料(诸如Mo、Al、Cu或Ti)，并且可以具有包括上面描述的材料的单层 结构或多层结构。在示例中，数据线DL、驱动电压线PL、节点连接线1174 和电极层1175均具有Ti/Al/Ti的多层结构。
根据实施例，数据线DL通过形成在层间绝缘层115、多个薄膜层113 和栅极绝缘层111中的接触孔1154连接到开关TFT T2的开关源区S2。数据 线DL的连接到开关源区S2的一部分用作开关源电极S2。
根据实施例，驱动电压线PL经由形成在层间绝缘层115中的接触孔1158 连接到存储电容器Cst的第二电极CE2。因此，电极电压线HL具有与驱动电 压线PL的电压电平相同的电压电平(其为恒定电压)。此外，驱动电压线PL 通过接触孔1155连接到操作控制源区S5。
根据实施例，第一初始化电压线VL1通过第一初始化连接线1173a连接 到第一初始化TFT T4，第二初始化电压线VL2通过第二初始化连接线1173b 连接到第二初始化TFTT7。第一初始化电压线VL1和第二初始化电压线VL2 可以具有相同的恒定电压(例如，-2V等)。
根据实施例，节点连接线1174的一端通过接触孔1156连接到补偿漏区 D3，并且节点连接线1174的另一端通过接触孔1157连接到驱动栅电极G1。
根据实施例，电极层1175通过穿过层间绝缘层115、多个薄膜层113和 栅极绝缘层111的接触孔1153连接到发射控制TFT T6的半导体层。发射控 制TFT T6通过电极层1175电连接到有机发光二极管OLED的像素电极210。
根据实施例，平坦化层117定位于数据线DL、驱动电压线PL、第一初 始化连接线1173a和第二初始化连接线1173b、节点连接线1174和电极层1175 上，有机发光二极管OLED定位于平坦化层117上。
图5和图6示出了根据实施例的针对一个像素电路PC的结构。然而， 在x方向和y方向上布置了具有相同像素电路PC的多个像素PX。在这种情 况下，第一初始化电压线VL1、前一扫描线SL-1、第二初始化电压线VL2 和后一扫描线SL+1由在y方向上彼此相邻的两个像素电路PC共用。
也就是说，根据实施例，第一初始化电压线VL1和前一扫描线SL-1电 连接到在附图的y方向上位于图6中所示的像素电路PC的上部上的另一像 素电路PC的第二初始化TFTT7。因此，施加到前一扫描线SL-1的前一扫描 信号Sn-1可以作为后一扫描信号传输到另一像素电路PC的第二初始化TFT T7。同样地，第二初始化电压线VL2和后一扫描线SL+1电连接到另一像素 电路PC的第一初始化TFT T4，该另一像素电路PC在附图的y方向上与图6 中所示的像素电路PC的下部相邻，并传输前一扫描信号Sn-1和初始化电压 Vint。
返回参照图7，根据实施例，平坦化层117具有平坦顶表面，使得像素 电极210是平坦的。平坦化层117可以具有包括有机材料的单层结构或多层 结构。平坦化层117可以包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二 硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用 聚合物、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、 芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯基 醇类聚合物或其共混物。平坦化层117可以包括无机材料。平坦化层117可 以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、 氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。当平 坦化层117包括无机材料时，在一些情况下，可以执行化学平坦化抛光。平 坦化层117可以包括有机材料和无机材料两者。
根据实施例，有机发光二极管OLED包括像素电极210、对电极230和 设置在像素电极210与对电极230之间并且包括发光层的中间层220。
根据实施例，像素电极210通过接触孔1163连接到电极层1175，电极 层1175通过接触孔1153连接到发射控制漏区S6。
根据实施例，像素电极210可以是(半)透明电极或反射电极。在一些 实施例中，像素电极210包括由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其混合物制成的反射层以及形成在反射层上的透明或半透明电极层。透 明或半透明电极层包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、 氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。在一些实施例中，像素电极210具有ITO/Ag/ITO的堆叠结构。
根据实施例，像素限定层119设置在平坦化层117上。像素限定层119 具有暴露像素电极210的中心的开口，像素电极210的中心限定像素PX的 发光区域。此外，像素限定层119增加了像素电极210的边缘与在像素电极 210的上部上的对电极230之间的距离，从而防止在像素电极210的边缘中 发生电弧等。像素限定层119通过诸如旋涂的方法由诸如聚酰亚胺、聚酰胺、 丙烯酸树脂、BCB、HMDSO或酚醛树脂的有机绝缘材料形成。
根据实施例，中间层220包括有机发光层。有机发光层包括有机材料， 该有机材料包括发射红光、绿光、蓝光或白光的荧光材料或磷光材料。有机 发光层包括低分子量有机材料或聚合物有机材料，并且在有机发光层下面/上 可选择地进一步设置有功能层(诸如空穴传输层(HTL)、空穴注入层(HIL)、 电子传输层(ETL)或电子注入层(EIL))。中间层220定位为与多个像素电 极210中的每个对应。然而，实施例不限于此，在一些实施例中，中间层220 的层的至少一部分一体地形成在多个像素电极210之上。
根据实施例，对电极230包括透明电极或反射电极。在一些实施例中， 对电极230是透明或半透明电极，形成为具有小功函数的金属薄层，并且包 括Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg和其混合物中的至少一种。此外， 可以在金属薄层上进一步设置诸如ITO、IZO、ZnO或In2O3的透明导电氧化 物(TCO)层。对电极230一体地形成以对应于多个像素电极210。
根据实施例的显示装置1包括包含第一电极CE1和第二电极CE2的存储 电容器Cst，多个薄膜层113设置在存储电容器Cst的第一电极CE1与第二电 极CE2之间。
此外，根据实施例，多个薄膜层113中的至少一个包括非晶硅(a-Si)， 并且除了包括非晶硅(a-Si)的薄膜层113之外，其它薄膜层113包括氧化硅 (SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、 氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO2)中的至少一种。
如图7中所示，根据实施例，薄膜层113包括两个层(第一薄膜层113a 和第二薄膜层113b)。第一薄膜层113a和第二薄膜层113b中的至少一个包括 非晶硅(a-Si)。
在实施例中，第一薄膜层113a包括非晶硅(a-Si)，第二薄膜层113b包 括氧化硅(SiOx)或氮化硅(SiNx)。在另一实施例中，第一薄膜层113a包括 氧化硅(SiOx)或氮化硅(SiNx)，第二薄膜层113b包括非晶硅(a-Si)。
在另一实施例中，如图8中所示，薄膜层113可以包括三个层(第一薄 膜层113a、第二薄膜层113b和第三薄膜层113c)。第一薄膜层113a、第二薄 膜层113b和第三薄膜层113c中的至少一个包括非晶硅(a-Si)。
在实施例中，第二薄膜层113b包括非晶硅(a-Si)，第一薄膜层113a和 第三薄膜层113c包括氧化硅(SiOx)或氮化硅(SiNx)。
图7和图8示出了薄膜层113包括两个或三个薄膜层113。然而，实施 例不限于此，并且在其它实施例中，薄膜层113包括四个或更多个薄膜层113， 并且多个薄膜层113中的至少一个包括非晶硅(a-Si)。在实施例中，薄膜层 113包括五个薄膜层113。
在对比示例中，设置在存储电容器的下电极与上电极之间的薄膜层具有 单层结构。设置在存储电容器的下电极与上电极之间的薄膜层包括氧化硅或 氮化硅。
在这种情况下，存储电容器的电容保持处于恒定水平。包括在显示装置 中的像素电路顺序地具有初始化时段、阈值电压补偿时段、数据写入时段和 发射时段。然而，当存储电容器的电容在阈值电压补偿时段中低并且存储电 容器的电容在发射时段中高时，有利于高速驱动像素电路并且有利于将像素 亮度保持处于基本上恒定水平。
然而，当存储电容器的下电极与上电极之间的薄膜层具有单层结构时， 存储电容器的电容保持恒定，并且存储电容器的电容被确定为使得阈值电压 补偿时段和发射时段中的一个时段的效率被提高。
另一方面，根据实施例，多个薄膜层113包括在存储电容器Cst的第一 电极CE1与第二电极CE2之间。此外，多个薄膜层113中的至少一个包括非 晶硅(a-Si)，并且除了包括非晶硅(a-Si)的薄膜层113之外，其它薄膜层 113包括氧化硅(SiOx)或氮化硅(SiNx)。
在这种情况下，当像素电路PC被驱动时，存储电容器Cst的电容在阈值 电压补偿时段中减小以增强驱动TFT T1的充电，并且存储电容器Cst的电容 在发射时段中增大以增强驱动TFT T1的驱动栅电极G1的电压保持。
也就是说，根据实施例，存储电容器Cst的电容可以变化。当仅当存储 电容器Cst的电容低时才可以提高像素电路PC的驱动效率时，存储电容器 Cst的电容低，并且当仅当存储电容器Cst的电容高时才可以提高像素电路 PC的驱动效率时，存储电容器Cst的电容增大。
详细地，根据实施例，随着存储电容器Cst的电容在发射时段中增大， 有机发光二极管OLED的亮度可以在发射时段进行的同时保持接近100％。 随着存储电容器Cst的电容在阈值电压补偿时段中减小，驱动TFT T1的充电 时间减少，使得像素电路PC可以以较高的速度而被驱动，并且在其期间在 显示区域(见图1的DA)中显示瞬时余像的时间间隔减小。将参照图11至 图13对此详细描述。
图9是图8的一部分的放大图，图10是示出根据实施例的存储电容器的 电容的变化的曲线图。
详细地，根据实施例，图9是图8中所示的存储电容器Cst和多个薄膜 层113的一部分AR的放大图。薄膜层113包括三个层(第一薄膜层113a、 第二薄膜层113b和第三薄膜层113c)，第一薄膜层113a、第二薄膜层113b 和第三薄膜层113c中的至少一个包括非晶硅(a-Si)。在实施例中，第二薄膜 层113b包括非晶硅(a-Si)，第一薄膜层113a和第三薄膜层113c包括氧化硅 (SiOx)或氮化硅(SiNx)。
根据实施例，当第二薄膜层113b包括非晶硅(a-Si)时，通过利用第一 薄膜层113a的第一厚度ta、第二薄膜层113b的第二厚度tb、第三薄膜层113c 的第三厚度tc、第一薄膜层113a和第三薄膜层113c的第一介电常数ε1以及 第二薄膜层113b的第二介电常数ε2来计算存储电容器Cst的电容。这由等式 1和2表示。
[等式1]
Figure BDA0002971269250000181
[等式2]
Figure BDA0002971269250000182
等式1是针对在发射时段期间的电容的等式，并且对应于其中在第二薄 膜层113b中的非晶硅(a-Si)处于累积状态(accumulation state)的情况。等 式2是针对在阈值电压补偿时段期间的电容的等式，并且对应于其中在第二 薄膜层113b中的非晶硅(a-Si)处于消耗状态的情况。在此，等式1和等式 2中的“A”表示图6中所示出的存储电容器Cst的面积。
此外，在其中第一薄膜层113a和第三薄膜层113c包括相同的材料的实 施例中，第一薄膜层113a和第三薄膜层113c的介电常数等于第一介电常数ε1。 然而，第一薄膜层113a和第三薄膜层113c可以包括不同的材料。在这种情 况下，第一薄膜层113a和第三薄膜层113c的介电常数可以彼此不同。在实 施例中，第一薄膜层113a包括氧化硅，第三薄膜层113c包括氮化硅，并且 第三薄膜层113c的介电常数大于第一薄膜层113a的介电常数。
根据实施例，发射时段的持续时间大于阈值电压补偿时段的持续时间， 并且在发射时段的持续时间期间恒定电压施加到存储电容器Cst。在这种情况 下，在第二薄膜层113b中的非晶硅(a-Si)处于累积状态，并且具有与金属 的性质类似的性质。因此，当存储电容器Cst的第一电容Cst'计算为接近等式 1中的值时，第二薄膜层113b的第二厚度tb被排除。
根据实施例，阈值电压补偿时段的持续时间小于发射时段的持续时间， 并且较低的电压施加到存储电容器Cst。在这种情况下，在第二薄膜层113b 中的非晶硅(a-Si)处于消耗状态，并且具有与电介质材料的性质类似的性质。 因此，当存储电容器Cst的第二电容Cst″计算为接近等式2中的值时，第二 薄膜层113b的第二厚度tb被包括。
根据实施例，当将等式1和等式2彼此进行比较时，通过等式1的存储 电容器Cst的第一电容Cst'大于通过等式2的存储电容器Cst的第二电容Cst”。 这是因为第二薄膜层113b的第二厚度tb是不包括在等式1中而进一步存在 于等式2中的分母项，因此减小了整体第二电容Cst”的值。因此，第一电容 Cst'大于第二电容Cst”。
参照图10，根据实施例，当多个薄膜层113布置在存储电容器Cst的第 一电极CE1与第二电极CE2之间，并且多个薄膜层113中的至少一个包括非 晶硅(a-Si)时，可以根据施加到存储电容器Cst的第一电极CE1和第二电 极CE2的电压来确定存储电容器Cst的电容值。
详细地，根据实施例，图10中所指示的第一区域AR1对应于其中施加 到存储电容器Cst的第一电极CE1和第二电极CE2的电压为约-10V的发射时 段，第二区域AR2对应于其中施加到存储电容器Cst的第一电极CE1和第二 电极CE2的电压为约+10V的阈值电压补偿时段。
参照第一区域AR1，根据实施例，存储电容器Cst的电容在发射时段中 为约10-14F。此外，参照第二区域AR2，存储电容器Cst的电容在阈值电压补 偿时段中为约8×10-15F。
也就是说，当包括非晶硅(a-Si)的薄膜层113设置在存储电容器Cst 的第一电极CE1与第二电极CE2之间时，存储电容器Cst在发射时段中的电 容大于存储电容器Cst在阈值电压补偿时段中的电容。可以看出的是，这与 由关于图9描述的等式1和等式2导出的结果一致。
根据实施例，将在图11至图13中描述当存储电容器Cst在发射时段中 的电容为高时并且当存储电容器Cst在阈值电压补偿时段中的电容为低时使 像素电路PC的驱动增强。
图11是示出根据实施例的亮度的变化的曲线图。
详细地，根据实施例，根据发射时段的亮度的变化是已知的。在此，从 发射时段到下一个发射时段的时间对应于约33ms，并且与预先存在的电容相 比，存储电容器Cst的电容增大约10％或更多。
参照图11，根据实施例，当存储电容器Cst的电容增大时，有机发光二 极管OLED在发射时段期间的亮度的变化是微小的。也就是说，在发射时段 的约33ms期间的亮度可以保持为接近100％的值。在示例中，存储电容器Cst 的电容为约55fF至75fF。
根据实施例，因为存储电容器Cst连接到驱动TFT T1，所以即使当电压 未瞬时流过数据线DL时，存储电容器Cst也保持驱动TFT T1的电压，使得 有机发光二极管OLED可以连续发射光。在这种情况下，增大存储电容器Cst 的电容有助于保持驱动TFT T1的电压。因此，有机发光二极管OLED的亮 度的变化是微小的。
图12是示出根据实施例的补偿时间的变化的曲线图，图13是示出根据 实施例的瞬时余像的变化的曲线图。
参照图12，根据实施例，像素电路PC顺序地具有初始化时段、阈值电 压补偿时段、数据写入时段和发射时段。在阈值电压补偿时段期间，可以检 查根据存储电容器Cst的电容的驱动TFT T1的驱动栅电极G1的电压Vg达 到通过从由数据线DL施加的电压Vd减去阈值电压Vth获得的电压的补偿时 间。
根据实施例，将当存储电容器Cst具有第一电容Cst1时驱动TFT T1的 驱动栅电极G1的电压Vg的变化(对应于图12的实线)和当存储电容器Cst 具有第二电容Cst2时驱动TFTT1的驱动栅电极G1的电压Vg的变化(对应 于图12的虚线)彼此进行比较。在这种情况下，第一电容Cst1大于第二电 容Cst2。
根据实施例，当存储电容器Cst具有第二电容Cst2时驱动TFT T1的驱 动栅电极G1的电压Vg达到通过从来自数据线DL接收的电压Vd减去阈值 电压Vth获得的电压的补偿时间为1/f1秒或1/f2秒。
根据实施例，当存储电容器Cst具有第一电容Cst1时驱动TFT T1的驱 动栅电极G1的电压Vg达到通过从来自数据线DL接收的电压Vd减去阈值 电压Vth获得的电压的补偿时间为1/f3秒。当存储电容器Cst具有第二电容 Cst2时驱动栅电极G1的电压Vg达到通过从来自数据线DL接收的电压Vd 减去阈值电压Vth获得的电压的补偿时间小于当存储电容器Cst具有第一电 容Cst1时驱动TFT T1的驱动栅电极G1的电压Vg达到通过从来自数据线 DL接收的电压Vd减去阈值电压Vth获得的电压的时间。
根据实施例，随着存储电容器Cst的电容减小，驱动栅电极G1的电压 Vg达到通过从来自数据线DL接收的电压Vd减去阈值电压Vth获得的电压 的时间减少。也就是说，随着存储电容器Cst的电容减小，驱动栅电极G1的 电压Vg的充电的时间间隔减小，这允许像素电路PC的高速驱动。
参照图13，根据实施例，瞬时余像根据存储电容器Cst的电容的变化是 已知的。通过使用第一产品Ex1.和第二产品Ex2.已经测量了根据存储电容器 Cst的电容的瞬时余像的持续时间。第二产品Ex2.对应于其中挡光层进一步包 括在第一产品Ex1.中的情况。
观看根据存储电容器Cst的电容的瞬时余像的持续时间，可以看出的是， 瞬时余像的持续时间随着电容增大而增加。也就是说，参照图13中所指示的 第三区域AR3，当存储电容器Cst的电容与预设电容Ref相比减小约10％时， 第一产品Ex1.的瞬时余像保持约12.95秒，第二产品Ex2.的瞬时余像可以保 持约8.156秒。
根据实施例，当存储电容器Cst的电容与预设电容Ref相比减小约20％ 时，第一产品Ex1.的瞬时余像保持约12.605秒，第二产品Ex2.的瞬时余像保 持约6.045秒。
也就是说，当存储电容器Cst的电容与预设电容Ref相比减小约10％至 20％时，第一产品Ex1.和第二产品Ex2.两者的瞬时余像的持续时间减少。因 此，随着存储电容器Cst的电容减小，在其期间显示瞬时余像的时间间隔减 小。
根据实施例，多个薄膜层设置在存储电容器Cst的第一电极CE1与第二 电极CE2之间，并且多个薄膜层113中的至少一个包括非晶硅(a-Si)。在这 种情况下，当像素电路PC被驱动时，存储电容器Cst的电容可以变化。
直到现在，已经主要描述了根据一些实施例的显示装置。然而，实施例 不限于此。例如，制造显示装置的方法也落入本公开的实施例的范围内。
根据上面描述的实施例，提供了一种用于像素电路的高速驱动并保持像 素的亮度的薄膜晶体管基底，并且可以实现包括该薄膜晶体管基底的显示装 置。本公开的实施例的范围不受这些效果的限制。
应该理解的是，在此描述的示例性实施例应该仅以描述性意义来考虑， 而不是为了限制的目的。每个实施例内的特征或方面的描述通常应该被认为 可用于其它实施例中的其它类似特征或方面。尽管已经参照附图描述了一个 或更多个示例性实施例，但是本领域普通技术人员将理解的是，在不脱离如 由权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各 种改变。

Claims (10)

1.一种薄膜晶体管基底，所述薄膜晶体管基底包括：
半导体层，设置在基底上；
栅极绝缘层，设置在所述半导体层上；
第一电极，所述第一电极与所述半导体层至少部分地叠置，其中，所述栅极绝缘层设置在所述第一电极与所述半导体层之间；
多个薄膜层，设置在所述第一电极上；以及
第二电极，所述第二电极与所述第一电极至少部分地叠置，其中，所述多个薄膜层设置在所述第二电极与所述第一电极之间，
其中，所述多个薄膜层中的至少一个包括非晶硅。
2.根据权利要求1所述的薄膜晶体管基底，其中，所述多个薄膜层包括顺序地堆叠的第一薄膜层、第二薄膜层和第三薄膜层，并且所述第二薄膜层包括非晶硅。
3.根据权利要求1所述的薄膜晶体管基底，其中，除了包括非晶硅的薄膜层之外，其它薄膜层包括氧化硅或氮化硅。
4.根据权利要求1所述的薄膜晶体管基底，其中，包括所述第一电极和所述第二电极的存储电容器的电容变化。
5.根据权利要求4所述的薄膜晶体管基底，其中，当电压被充入到所述第一电极时，所述存储电容器的所述电容减小。
6.根据权利要求1所述的薄膜晶体管基底，所述薄膜晶体管基底还包括：
薄膜晶体管，所述薄膜晶体管包括所述半导体层和作为栅电极的所述第一电极；以及
存储电容器，所述存储电容器包括所述第一电极和所述第二电极，
其中，所述薄膜晶体管和所述存储电容器叠置，并且所述栅电极具有孤立的形状。
7.一种显示装置，所述显示装置包括：
存储电容器、薄膜晶体管和电连接到设置在基底上的所述薄膜晶体管的显示元件，其中，
所述存储电容器包括彼此至少部分地叠置的第一电极和第二电极，并且
多个薄膜层设置在所述第一电极与所述第二电极之间，并且所述多个薄膜层中的至少一个包括非晶硅。
8.根据权利要求7所述的显示装置，其中，当电压被充入到所述薄膜晶体管时所述存储电容器的第一电容小于当所述显示元件发射光时所述存储电容器的第二电容。
9.一种薄膜晶体管基底，所述薄膜晶体管基底包括：
薄膜晶体管，所述薄膜晶体管包括半导体层和栅电极，
多个薄膜层，设置在所述栅电极上；以及
第二电极，设置在所述多个薄膜层上，其中，所述第二电极与所述栅电极至少部分地叠置，
其中，所述多个薄膜层中的至少一个包括非晶硅，并且其它薄膜层包括氧化硅或氮化硅。
10.根据权利要求9所述的薄膜晶体管基底，其中，所述栅电极与所述第二电极形成存储电容器，并且所述存储电容器的电容变化。
CN202110265157.7A 2020-03-11 2021-03-11 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置 Pending CN113394233A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0030376 2020-03-11
KR1020200030376A KR20210115118A (ko) 2020-03-11 2020-03-11 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN113394233A true CN113394233A (zh) 2021-09-14

Family

ID=77617459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110265157.7A Pending CN113394233A (zh) 2020-03-11 2021-03-11 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置

Country Status (3)

Country Link
US (1) US11631727B2 (zh)
KR (1) KR20210115118A (zh)
CN (1) CN113394233A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100917766B1 (ko) 2002-12-31 2009-09-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN100529866C (zh) * 2006-04-19 2009-08-19 群康科技(深圳)有限公司 液晶显示器制造方法
KR100864230B1 (ko) 2007-01-30 2008-10-17 고려대학교 산학협력단 티타니아　나노와이어　형성방법
KR101617241B1 (ko) * 2009-11-25 2016-05-03 삼성전자주식회사 반도체 소자의 제조방법
KR101341850B1 (ko) 2012-10-24 2013-12-16 주식회사 선익시스템 유기 증착 마스크의 플라즈마 건식세정을 위한 시스템
KR102280266B1 (ko) * 2014-08-29 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 채용한 유기 발광 표시 장치
KR102289838B1 (ko) * 2015-04-28 2021-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102605250B1 (ko) * 2016-08-30 2023-11-27 삼성디스플레이 주식회사 반도체 장치 및 그 제조 방법
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
KR102402567B1 (ko) 2017-12-29 2022-05-25 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치

Also Published As

Publication number Publication date
US11631727B2 (en) 2023-04-18
KR20210115118A (ko) 2021-09-27
US20210288123A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
EP3226233A2 (en) Display device
KR20200108146A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20200090299A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
US11568814B2 (en) Display device
US11296238B2 (en) Thin-film transistor substrate and display apparatus comprising the same
US11502157B2 (en) Display panel
US11688350B2 (en) Display apparatus
CN113257866A (zh) 显示装置
EP3916793A1 (en) Organic light-emitting display apparatus
US11563069B2 (en) Display panel driven by a thin film transistor including a silicon semiconductor and a thin film transistor including an oxide semiconductor
US20230320156A1 (en) Display device
US11569333B2 (en) Display apparatus with pixel electrode having step top surface within contact hole
US20220059637A1 (en) Display apparatus
CN113809122A (zh) 显示装置
CN113394233A (zh) 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置
US20240099082A1 (en) Display apparatus
US20230320151A1 (en) Display apparatus
US20240196676A1 (en) Display apparatus
KR20230006740A (ko) 표시 장치
KR20210031583A (ko) 디스플레이 장치
CN113571018A (zh) 有机发光显示装置、制造其的方法和用于其的像素电路
CN113675351A (zh) 显示装置
CN113571020A (zh) 有机发光显示装置及像素电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination