KR101413578B1 - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR101413578B1
KR101413578B1 KR1020070125007A KR20070125007A KR101413578B1 KR 101413578 B1 KR101413578 B1 KR 101413578B1 KR 1020070125007 A KR1020070125007 A KR 1020070125007A KR 20070125007 A KR20070125007 A KR 20070125007A KR 101413578 B1 KR101413578 B1 KR 101413578B1
Authority
KR
South Korea
Prior art keywords
contact portion
data line
gate line
gate
pad
Prior art date
Application number
KR1020070125007A
Other languages
English (en)
Other versions
KR20090058293A (ko
Inventor
송근규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070125007A priority Critical patent/KR101413578B1/ko
Priority to US12/255,577 priority patent/US7977125B2/en
Publication of KR20090058293A publication Critical patent/KR20090058293A/ko
Priority to US13/153,078 priority patent/US20110233547A1/en
Application granted granted Critical
Publication of KR101413578B1 publication Critical patent/KR101413578B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Abstract

표시 장치의 제조 방법에 있어서, 화소영역, 패드영역 및 주변영역이 정의된 어레이 기판에 대해서 게이트 라인, 데이터 라인, 및 다수의 박막들을 형성하는 단위 공정들이 진행되되, 각 단위 공정 진행시, 화소영역 또는 주변영역에서 게이트 라인 및 데이터 라인이 부분적으로 노출되거나, 화소영역 또는 주변영역에서 게이트 라인 및 데이터 라인 위에 형성된 콘택부들이 노출된다. 따라서, 표시 장치의 제조 공정 중에, 화소영역 또는 주변영역에서 게이트 라인 및 데이터 라인 위에 형성된 콘택부를 전기 단자로 이용하여 게이트 라인 및 데이터 라인을 검사할 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이를 제조하는 방법에 관한 것이다.
일반적으로 영상을 표시하는 표시 장치는 표시기판을 포함한다. 상기 표시기판에는 게이트 라인과 데이터 라인이 상호 절연되어 형성되고, 상기 게이트 라인 및 상기 데이터 라인이 교차하여 상기 표시 기판에 다수의 화소 영역들이 정의된다. 또한, 상기 표시 기판 위에는 상기 화소 영역들 각각에 대응하여 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극이 구비된다.
한편, 상기 표시 기판이 플라스틱 재료로 이루어지는 경우, 상기 표시 기판은 외력에 쉽게 파손되지 않고, 유연하게 구부려질 수 있지만, 열에 의해 쉽게 형상이 변화될 수 있다. 따라서, 플라스틱 재료로 이루어진 표시 기판 위에 금속 재료로 이루어진 게이트 라인 또는 데이터 라인이 형성되는 경우에, 표시 기판이 열에 의해 형상이 변형되면, 금속성 재료는 플라스틱 재료보다 신축성이 작기 때문에 상기 게이트 라인 또는 상기 데이터 라인이 단선 될 수 있다.
본 발명의 일 목적은 제조 공정 중에 게이트 라인 및 데이터 라인의 기능을 검사할 수 있는 표시장치를 제공하는 데 있다.
본 발명의 다른 목적은 제조 공정 중에 게이트 라인 및 데이터 라인의 기능을 검사할 수 있는 표시 장치의 제조 방법을 제공하는 데 있다.
상기한 일 과제를 달성하기 위해서 본 발명에 따른 표시 장치는, 화소 영역, 제 1 패드영역 및 제 2 패드영역이 정의된 제 1 기판 및 상기 제 1 기판과 마주보는 제 2 기판을 포함한다. 또한, 상기 표시 장치는 상기 제 1 기판 위에 형성되어 상기 제 1 패드영역에서 게이트 패드를 구비하는 게이트 라인, 상기 제 1 기판 위에 형성되어 상기 제 2 패드영역에서 데이터 패드를 구비하는 데이터 라인, 상기 화소 영역에 형성되는 화소 전극, 상기 제 2 기판 위에 형성되는 공통 전극, 및 제 1 검사패드를 포함한다.
상기 제 1 검사패드는 상기 제 1 패드영역과 이격되는 제 1 주변영역에 형성되고, 상기 게이트 라인 위에 상기 게이트 라인과 전기적으로 연결되는 제 1 콘택부를 구비하여 상기 게이트 라인과 전기적으로 연결된다.
상기한 다른 과제를 달성하기 위해서 본 발명에 따른 표시 장치의 제조 방법은, 화소영역, 제 1 패드영역, 및 제 2 패드영역이 정의된 제 1 기판을 준비하고, 상기 제 1 기판 위에 게이트 라인을 형성하고, 상기 게이트 라인 위에 제 1 절연막 패턴을 형성하고, 상기 제 1 기판 위에 데이터 라인을 형성하고, 상기 제 1 패드 영역과 이격되는 제 1 주변영역에서 상기 게이트 라인 위에 상기 게이트 라인과 전기적으로 연결되는 제 1 콘택부를 형성하여 제 1 검사 패드를 형성하고, 상기 데이터 라인 위에 제 2 절연막 패턴을 형성하고, 상기 화소 영역에 화소 전극을 형성하고, 공통전극이 형성된 제 2 기판을 상기 제 1 기판과 결합한다.
본 발명에 따르면, 어레이 기판 위에 다수의 박막들이 형성되고, 각 박막을 형성하는 단위 공정 전 또는 후에, 게이트 라인 및 데이터 라인의 기능 검사를 수행할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 상기한 본 발명의 목적, 특징 및 효과는 첨부된 도면과 관련된 실시예들을 통해서 용이하게 이해될 것이다. 다만 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 한편, 하기 실시예와 함께 제시된 도면은 명확한 설명을 위해서 다소 간략화되거나 과장된 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 사시도이고, 도 1b 는 도 1a의 평면도이다.
도 1a 및 도 1b를 참조하면, 액정표시장치(300)는 어레이기판(100), 상기 어레이기판(100)과 마주보는 대향기판(200), 및 상기 어레이기판(100)과 상기 대향기판(200) 사이에 개재되는 액정(미도시)을 포함한다.
상기 어레이 기판(100) 및 상기 대향기판(200)은 플라스틱으로 이루어지고, 플레이트 형상을 갖거나, 시트 형상을 가질 수 있다. 따라서, 상기 액정표시장치(300)에 외력이 가해지더라도, 상기 액정표시장치(300)는 파손되지 않고, 유연하게 구부려질 수 있다.
상기 어레이 기판(100)에는 화소영역(PA)이 정의된다. 상기 화소영역(PA)은 상기 액정표시장치(300)에서 영상이 표시되는 영역으로, 상기 화소영역(PA)에 대응하여 상기 어레이 기판(100)에는 박막 트랜지스터 및 화소전극이 배열된다. 이에 대한 보다 상세한 설명은, 도 2a를 참조하여 설명될 것이다.
또한, 상기 어레이 기판(100)에는 주변영역(SA)이 정의된다. 상기 주변영역(SA)은 상기 화소영역(PA)을 둘러싸는 상기 화소영역(PA)의 외부 영역이다. 상기 주변영역(SA)은 게이트 본딩 영역(GBA) 및 데이터 본딩 영역(DBA)을 포함한다.
상기 어레이 기판(100)은 상기 게이트 본딩 영역(GBA)에 구비되는 게이트 본딩부(110) 및 상기 데이터 본딩 영역(DBA)에 구비되는 데이터 본딩부(105)를 포함한다.
본 도면에서는 도시되지 않았지만, 상기 어레이 기판(100)은 상기 게이트 본딩부(110)에서 게이트 구동부(미도시)와 전기적으로 결합되고, 상기 데이터 본딩 부(105)에서 데이터 구동부(미도시)와 전기적으로 결합된다. 따라서, 상기 어레이 기판(100)은 상기 게이트 구동부로부터 상기 박막 트랜지스터를 스위칭하는 게이트 신호를 제공받을 수 있고, 상기 어레이 기판(100)은 상기 데이터 구동부로부터 상기 화소전극에 인가되는 화소 전압을 제공받을 수 있다.
도 2a는 도 1b에 도시된 A,B 및 C의 확대도이다. 도 1b는 어레이기판(100) 및 대향 기판(200)으로 이루어진 액정표시장치(300)의 평면도이나, 도 2a에서는 상기 어레이기판(100) 위에 형성된 구성요소들을 명확하게 도시하기 위해서 상기 대향기판(200)은 도시되지 않는다.
도 2a를 참조하면, 어레이 기판(100) 위에 다수의 게이트 라인들(GL)이 일 방향으로 연장되어 배열되고, 다수의 데이터 라인들(DL)이 상기 일방향과 수직인 방향으로 연장되어 배열된다. 또한, 화소 영역(PA)에서 상기 어레이 기판(100) 위에 박막 트랜지스터(T) 및 화소전극(PE)이 위치한다.
상기 박막 트랜지스터(T)는 소오스 전극(SE), 드레인 전극(DE), 및 게이트전극(GE)을 포함한다. 상기 소오스 전극(SE)은 상기 데이터 라인(DL)으로부터 분기되고, 상기 게이트 전극(GE)은 상기 게이트 라인(GL)으로부터 분기되고, 상기 드레인 전극(DE)은 상기 소오스 전극(SE)과 이격되어 위치한다. 또한, 상기 게이트 전극(GE) 위에는 상기 소오스 전극(SE) 및 상기 드레인 전극(DE)과 오버랩되는 액티브 패턴(25)이 위치한다.
상기 화소 전극(PE)은 상기 드레인 전극(DE)과 전기적으로 연결된다. 따라서, 상기 박막 트랜지스터(T)가 상기 게이트 라인(GL)으로부터 제공되는 게이트 전 압에 의해 턴-온 되면, 상기 데이터 라인(DL)으로부터 제공되는 화소 전압은 상기 소오스 전극(SE), 상기 액티브 패턴(25), 및 상기 드레인 전극(DE)을 통해 상기 화소 전극(PE) 측으로 제공된다.
한편, 주변영역(SA)에서 상기 어레이 기판(100) 위에는 제 1 검사패드(TP1)가 위치하고, 게이트 본딩 영역(GBA)에서 상기 어레이 기판(100) 위에는 게이트 라인 패드(GL_P)가 위치한다.
상기 제 1 검사 패드(TP1)는 제 1 게이트라인 단부(15), 제 1 콘택부(20), 및 제 2 콘택부(40)를 포함한다. 상기 제 1 게이트라인 단부(15) 는 상기 게이트 라인(GL)으로부터 연장된 부분으로 상기 게이트 라인(GL)의 일측 단부이다. 또한, 상기 제 1 콘택부(20)는 상기 제 1 게이트라인 단부(15) 위에 위치하여 상기 제 1 게이트라인 단부(15)와 전기적으로 연결되고, 상기 제 2 콘택부(40)는 상기 제 1 콘택부(20) 위에 위치하여 상기 제 1 콘택부(20)와 전기적으로 연결된다.
상기 제 1 검사 패드(TP1)는 상기 액정표시장치(300)를 제조하는 과정에서 상기 게이트 라인(GL)을 검사하기 위하여 형성된다. 즉, 상기 액정표시장치(300)를 제조할 때, 상기 제 1 검사 패드(TP1)를 단자로 이용하여 상기 게이트 라인(GL)의 단선 또는 단락 여부를 검사할 수 있다. 이에 대한 보다 상세한 설명은 도 5a 내지 도 10b를 참조하여 설명될 것이다.
상기 게이트 라인 패드(GL_P)는 제 2 게이트라인 단부(18), 제 3 콘택부(23), 및 제 4 콘택부(43)를 포함한다. 상기 제 2 게이트라인 단부(18)는 상기 게이트 라인(GL)으로부터 연장된 부분으로 상기 게이트 라인(GL)의 일측 단부이다. 또한, 상기 제 3 콘택부(23)는 상기 제 2 게이트라인 단부(18) 위에 위치하여 상기 제 2 게이트라인 단부(18)와 전기적으로 연결되고, 상기 제 4 콘택부(43)는 상기 제 3 콘택부(23) 위에 위치하여 상기 제 3 콘택부(23)와 전기적으로 연결된다.
한편, 상기 제 1 콘택부(20) 및 상기 제 3 콘택부(23)는 상기 데이터 라인(DL)과 동일한 물질을 포함할 수 있다. 예컨대, 상기 데이터 라인(DL)이 몰리브덴-알루미늄-몰리브덴의 3층 금속막들로 이루어지면, 상기 제 1 콘택부(20) 및 상기 제 3 콘택부(23) 각각은 상기 금속막들로 이루어질 수 있다.
또한, 상기 제 2 콘택부(40) 및 상기 제 4패드 콘택부(43)는 상기 화소 전극(PE)과 동일한 물질을 포함할 수 있다. 예컨대, 상기 화소 전극(PE)이 인듐 틴 옥사이드(indium tin oxide, ITO)로 이루어지면, 상기 제 2 콘택부(40) 및 상기 제 4패드 콘택부(43) 각각은 상기 인듐 틴 옥사이드로 이루어질 수 있다.
도 2b는 도 2a의 I-I', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'을 절취한 부분을 나타낸 단면도이다. 도 2b를 설명함에 있어서, 도 2a에서 설명된 구성 요소에 대한 상세한 설명은 생략된다.
도 2b를 참조하면, 주변영역(SA)에서 제 1 게이트라인 단부(15) 및 제 1 콘택부(20) 사이에 게이트 절연막(10)이 형성된다. 또한, 주변영역(SA)에서 상기 제 1 콘택부(20) 및 제 2 콘택부(40) 사이에 층간 절연막(30)이 위치한다.
상기 주변영역(SA)에서 상기 게이트 절연막(10)은 부분적으로 제거되어 상기 제 1 콘택부(20)는 상기 제 1 게이트라인 단부(15)와 접촉하고, 그 결과 상기 제 1 콘택부(20)는 상기 제 1 게이트라인 단부(15)와 전기적으로 연결된다. 또한, 상기 주변영역(SA)에서 상기 층간 절연막(30)은 부분적으로 제거되어 상기 제 2 콘택부(40)는 상기 제 1콘택부(20)에 접촉되고, 그 결과 상기 제 2 콘택부(40)는 상기 제 1 콘택부(20)와 전기적으로 연결된다.
화소 영역(PA)에서 상기 게이트 전극(GE) 위에는 상기 게이트 절연막(10)이 위치하고, 상기 게이트 절연막(10) 위에는 상기 게이트 전극(GE)과 오버랩되는 액티브 패턴(25)이 위치한다. 또한, 상기 액티브 패턴(25) 위에는 상기 액티브 패턴(25)과 부분적으로 오버랩되는 소오스 전극(SE) 및 드레인 전극(DE)이 위치하고, 상기 소오스전극(SE) 및 상기 드레인전극(DE) 위에는 상기 층간 절연막(30)이 위치한다.
상기 층간 절연막(30) 위에는 화소 전극(PE)이 위치하고, 상기 층간 절연막(30)은 부분적으로 제거되어 상기 드레인 전극(DE) 및 상기 화소 전극(PE)이 상호 접촉하고, 그 결과 상기 드레인 전극(DE)은 상기 화소 전극(PE)과 전기적으로 연결된다.
게이트 본딩 영역(GBA)에서 제 2 게이트라인 단부(18) 및 제 3 콘택부(23) 사이에 상기 게이트 절연막(10)이 형성된다. 또한, 상기 게이트 본딩 영역(GBA)에서 상기 제 3 콘택부(23) 및 제 4 콘택부(43) 사이에 상기 층간 절연막(30)이 위치한다.
상기 게이트 본딩 영역(GBA)에서 상기 게이트 절연막(10)은 부분적으로 제거되어 상기 제 3 콘택부(23)는 상기 제 2 게이트라인 단부(18) 에 접촉되고, 그 결과 상기 제 3 콘택부(23)는 상기 제 2 게이트라인 단부(18)와 전기적으로 연결된 다.
또한, 상기 게이트 본딩 영역(GBA)에서 상기 층간 절연막(30)은 부분적으로 제거되어 상기 제 4 콘택부(43)는 상기 제 3 콘택부(23)에 접촉되고, 그 결과 상기 제 4 콘택부(43)는 상기 제 3 콘택부(23)와 전기적으로 연결된다.
한편, 액정표시장치(300)는 상기 어레이기판(100)과 마주보는 대향기판(200)을 포함한다. 상기 주변영역(SA) 및 상기 화소영역(PA)에서 상기 대향 기판(200)은 상기 어레이 기판(100)과 마주보도록 위치하고, 상기 게이트 본딩 영역(GBA) 및 데이터 본딩 영역(도3a의 DBA)에서는 상기 대향 기판(200)은 제거된다. 즉, 대향 기판(200)은 상기 어레이 기판(100)보다 작은 면적을 갖고, 상기 대향 기판(200)은 상기 게이트 본딩 영역(GBA) 및 상기 데이터 본딩 영역에서 상기 어레이 기판(100)이 외부로 노출되도록 상기 어레이 기판(100)과 결합한다.
상기 대향 기판(200) 위에는 공통 전극(210)이 위치한다. 상기 공통 전극(210)은 인듐 틴 옥사이드와 같은 투명한 도전막으로 이루어지고, 상기 공통 전극(210)은 상기 화소 전극(PE)과 전계를 형성한다.
상기 어레이 기판(100) 및 상기 대향 기판(200) 사이에는 액정(190)이 개재된다. 상기 액정(190)의 방향자는 상기 공통 전극(210) 및 상기 화소 전극(PE) 사이에서 발생되는 전계에 의해 제어된다. 또한, 본 도면에서는 도시되지 않았지만, 상기 대향 기판(200)은 소정의 컬러를 갖는 컬러필터들 및 서로 인접한 컬러필터들 사이에 위치하는 블랙 매트릭스를 더 포함할 수 있다.
도 2c는 본 발명의 제 2 실시예에 따른 액정표시장치(300a)의 단면도이다. 도 2c를 설명함에 있어서, 본 발명의 제 1 실시예에 따른 액정표시장치(도2b의 300)에서 설명된 구성요소에 대해서는 도면부호를 병기하고, 상기 구성 요소에 대한 중복된 설명은 생략한다.
도 2c를 참조하면, 액정표시장치(300a)는 주변영역(SA)에서 제 1 검사패드(TP1)를 구비하고, 상기 제 1 검사패드(TP1)는 제 1 게이트라인 단부(15), 제 1 콘택부(20), 및 제 2 콘택부(40)를 포함한다. 또한, 상기 액정표시장치(300a)는 게이트 본딩영역(GBA)에서 게이트라인 패드(GL_P)를 구비하고, 상기 게이트라인 패드(GL_P)는 제 2 게이트라인 단부(18) 및 상기 제 2 게이트라인 단부(18) 위에 형성되어 상기 제 2 게이트라인 단부(18)와 전기적으로 연결되는 제 4 콘택부(43)를 포함한다.
즉, 상기 게이트라인 패드(GL_P)는 상기 제 2 게이트라인 단부(18) 및 상기 제 4 콘택부(43) 사이에 별도의 콘택부를 구비하지 않고, 상기 제 1 검사패드(TP1) 및 상기 게이트라인 패드(GL_P)는 서로 다른 구조를 갖는다.
도 3a는 도 1b에 도시된 B,D 및 E의 확대도이다. 도 1b는 어레이기판(100) 및 대향 기판(200)으로 이루어진 액정표시장치(300)의 평면도이나, 도 3a에서는 상기 어레이기판(100) 위에 형성된 구성요소들을 명확하게 도시하기 위해서 상기 대향기판(200)은 도시되지 않는다. 또한, 도 2a에서 설명된 구성요소들에 대한 상세한 설명은 생략된다.
도 3a를 참조하면, 주변영역(SA)에서 상기 어레이 기판(100) 위에 제 2 검사패드(TP2)가 위치하고, 상기 데이터 본딩 영역(DBA)에서 상기 어레이 기판(100) 위에 데이터라인 패드(DL_P)가 위치한다.
상기 제 2 검사패드(TP2)는 제 1 데이터라인 단부(50) 및 제 5 콘택부(46)를 포함한다. 상기 제 1 데이터라인 단부(50)는 상기 데이터 라인(DL)의 일측 단부이고, 상기 데이터 라인(DL)으로부터 연장된다. 또한, 상기 제 5 콘택부(46)는 상기 제 1 데이터라인 단부(50) 위에 위치하여 상기 제 1 데이터라인 단부(50)와 전기적으로 연결된다.
상기 데이터 라인 패드(DL_P)는 제 2 데이터라인 단부(52) 및 제 6 콘택부(48)를 포함한다. 상기 제 2 데이터라인 단부(52)는 상기 데이터 라인(DL)의 일측 단부이고, 상기 데이터 라인(DL)으로부터 연장된다. 또한, 상기 제 6 콘택부(48)는 상기 제 2 데이터라인 단부(52) 위에 위치하여 상기 제 2 데이터라인 단부(52)와 전기적으로 연결된다. 상기 제 5콘택부(46) 및 상기 제 6 콘택부(48)는 상기 화소 전극(PE)과 동일한 물질을 포함할 수 있다. 예컨대, 상기 화소 전극(PE)이 인듐 틴 옥사이드(indium tin oxide)로 이루어지면, 상기 제 5콘택부(46) 및 상기 제 6 콘택부(48) 각각은 상기 인듐 틴 옥사이드로 이루어질 수 있다.
도 3b는 도 3a에 도시된 Ⅳ-Ⅳ', Ⅴ-Ⅴ', 및 Ⅵ-Ⅵ'을 절취한 부분을 나타낸 단면도이다.
도 3b를 참조하면, 주변영역(SA)에서 어레이 기판(100) 위에 게이트 절연막(10)이 형성되고, 제 5 콘택부(46) 하부에 층간 절연막(30)이 형성된다. 상기 층간 절연막(30)은 부분적으로 제거되어 상기 제 5 패드 콘택부(46)는 상기 제 1 데이터라인 단부(50) 와 접촉하고, 그 결과 상기 제 5 콘택부(46)는 상기 제 1 데이 터라인 단부(50) 와 전기적으로 연결된다.
화소 영역(PA)에서 상기 어레이 기판(100) 위에 상기 게이트 절연막(10), 상기 데이터 라인(DL), 및 상기 층간 절연막(30)이 순차적으로 적층된다.
데이터 본딩 영역(DBA)에서 상기 어레이 기판(100) 위에 게이트 절연막(10)이 형성되고, 제 6 콘택부(48) 하부에 층간 절연막(30)이 형성된다. 상기 층간 절연막(30)은 부분적으로 제거되어 상기 제 6 콘택부(48)는 제 2 데이터라인 단부(52)와 접촉하고, 그 결과, 상기 6 콘택부(48)는 상기 제 2 데이터라인 단부(52) 와 전기적으로 연결된다.
도 4a 및 도 4b는 본 발명의 제 3 실시예에 따른 액정표시장치의 단면도들이다. 도 4a 및 도 4b를 설명함에 있어서, 본 발명의 제 1 실시예에 따른 액정표시장치(도2a의 300)에서 설명된 동일한 구성요소에 대해서는 도면부호를 병기하고, 중복된 설명은 생략한다.
한편, 도 4a는 본 발명의 제 3 실시예에 따른 액정표시장치(301)의 일부를 절취한 단면들을 나타낸 단면도되, 상기 단면들은 도 2a에 도시된 라인들(I-I', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ')을 따라 절취한 단면들을 나타낸다. 또한, 도 4b는 본 발명의 제 3 실시예에 따른 액정표시장치의 일부를 절취한 단면들을 나타낸 단면도되, 상기 단면들은 도 3a에 도시된 라인들(Ⅳ-Ⅳ', Ⅴ-Ⅴ', 및 Ⅵ-Ⅵ')을 따라 절취한 부분이다.
도 4a 및 도 4b를 참조하면, 화소영역(PA)에서 게이트 전극(GE) 위에 게이트 절연막(10)이 형성되지만, 주변영역(SA), 게이트 본딩 영역(GBA), 및 데이터 본 딩 영역(DBA)에서 상기 게이트 절연막(10)은 모두 제거된다.
그 결과, 상기 화소영역(PA)을 사이에 두고 상기 게이트 본딩 영역(GBA)과 이격되는 주변영역(SA)에서 제 1 게이트라인 단부(15) 가 어레이 기판(100) 위에 위치하고, 상기 게이트 본딩 영역(GBA)에서 제 2 게이트라인 단부(18) 가 상기 어레이 기판(100) 위에 위치한다.
또한, 상기 화소영역(PA)을 사이에 두고 상기 데이터 본딩 영역(DBA)과 이격되는 주변영역(SA)에서 제 1 데이터라인 단부(50) 가 상기 어레이 기판(100) 위에 위치하고, 상기 데이터 본딩 영역(DBA)에서 제 2 데이터라인 단부(52) 가 상기 어레이 기판(100) 위에 위치한다.
도 5a 내지 도 10b는 도 1b에 도시된 액정표시장치의 제조 방법을 나타내는 평면도들 및 단면도들이다. 도 5a 내지 도 10b를 설명함에 있어서, 앞서 설명된 동일한 구성요소에 대해서는 도면부호를 병기하고, 상기 구성요소에 대한 중복된 설명은 생략한다.
도 5a는 어레이 기판(100) 위에 제 1 및 제 2 게이트 라인들(GL1,GL2)이 형성되는 과정을 보여주는 평면도이고, 도 5b는 도 5a에 도시된 라인들(I-I', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ')을 따라 절취한 단면을 나타낸 단면도이다.
도 5a 및 도 5b를 참조하면, 어레이 기판(100) 위에 제 1 게이트 라인(GL1), 제 1 게이트라인 단부(15), 제 2 게이트라인 단부(18), 및 게이트 전극(GE) 을 형성한다. 보다 상세하게는, 주변 영역(SA)에 상기 제 1 게이트라인 단부(15)가 형성되고, 화소영역(PA)에 상기 제 1 게이트 라인(GL1)이 형성되고, 게이 트 본딩영역(GBA)에 상기 제 2 게이트라인 단부(18)가 형성된다.
또한, 상기 어레이 기판(100)에는 상기 게이트 본딩영역(GBA)의 외측으로 제 1 제단 영역(CA1)이 정의된다. 상기 제 1 제단 영역(CA1)에는 예비 게이트 라인(19)이 형성되고, 상기 예비 게이트 라인(19)은 상기 제 1 게이트 라인(GL1) 및 상기 제 1 게이트 라인(GL1)과 인접한 제 2 게이트 라인(GL2)을 전기적으로 연결한다. 상기 예비 게이트 라인(19)은, 상기 어레이 기판(100)을 제조하는 공정 중에 상기 어레이 기판(100)에 임시적으로 구비된다. 따라서, 상기 어레이 기판(100)의 제조가 종료되면, 상기 제 1 제단 영역(CA1)이 제단되어 상기 예비 게이트 라인(19)은 상기 어레이 기판(100)으로부터 제거된다.
한편, 상기 제 1 게이트 라인(GL1), 상기 제 2 게이트 라인(GL2), 상기 제 1 게이트라인 단부(15), 상기 제 2 게이트라인 단부(18), 및 상기 게이트 전극(GE)은, 상기 어레이 기판(100) 위에 도전막(미도시)을 형성한 후, 상기 도전막을 포토리소그래피 방법을 이용하여 패터닝하여 형성될 수 있다.
도 5c는 어레이 기판(10) 위에 게이트 절연막이 형성되는 것을 나타내는 단면도이다.
도 5c를 참조하면, 어레이 기판(10) 위에 게이트 절연막(10)이 형성된다. 상기 게이트 절연막(10)은 화소영역(PA)에서 게이트 전극(GE)을 커버하도록 형성되고, 주변영역(SA)에서 제 1 게이트라인 단부(15)가 부분적으로 노출되도록 형성되고, 게이트 본딩영역(GBA)에서 제 2 게이트라인 단부(18)가 부분적으로 노출되도록 형성된다.
도 5a를 다시 참조하면, 상기 어레이 기판(10) 위에 상기 게이트 절연막(10)을 형성한 후, 검사핀(180)을 이용하여 제 1 접촉점(CP1) 측으로 전기 신호를 입력한다. 상기 제 1 접촉점(CP1) 측으로 상기 전기 신호를 입력하면, 상기 전기 신호는 상기 예비 게이트 라인(19)을 통해 상기 제 1 게이트라인(GL1)로부터 상기 제 2 게이트 라인(GL2) 측으로 전달된다. 따라서, 상기 전기 신호는 상기 주변 영역(SA)에서 상기 제 2 게이트 라인(GL2) 위에 위치하는 제 2 접촉점(CP2)을 통해 출력될 수 있고, 상기 제 1 접촉점(CP1)으로 입력되는 전기 신호와 상기 제 2 접촉점(CP2)으로부터 출력되는 전기 신호를 리드하여 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)에 대해 기능 검사를 수행할 수 있다.
상기 기능 검사는, 예컨대, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)이 단선 되었는지를 판별하는 것이거나, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)가 상호 단락되었는지를 판별하는 것일 수 있다.
도 6a는 어레이 기판(100) 위에 액티브 패턴(25)이 형성되는 과정을 보여주는 평면도이고, 도 6b는 도 6a에 도시된 라인들(I-I', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ')을 따라 절취한 단면을 나타낸 단면도이다.
도 6a 및 도 6b를 참조하면, 화소 영역(PA)에 게이트 전극(GE)과 중첩되는 액티브 패턴(25)을 형성한다. 상기 어레이 기판(100) 위에 상기 액티브 패턴(25)을 형성한 후에, 검사핀(180)을 이용하여 제 1 접촉점(CP1) 측으로 입력되는 전기 신호와 상기 제 2 접촉점(CP2)로부터 출력되는 전기 신호를 이용하여 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)을 기능 검사한다. 상기 기능 검사는, 예컨대, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)이 단선 되었는지를 판별하는 것이거나, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)가 상호 단락되었는지를 판별하는 것일 수 있다.
상기 액티브 패턴(25)을 형성하기 위해서 상기 어레이 기판(100)이 열에 노출되는 경우에, 상기 어레이 기판(100)은 열에 의해 변형되어 상기 제 1 게이트 라인(GL1) 또는 상기 제 2 게이트 라인(GL2)이 단선되거나, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)이 단락될 수 있다. 따라서, 상기 어레이 기판(100) 위에 액티브 패턴(25)을 형성한 후에, 상기 기능 검사를 수행함으로써 상기 액티브 패턴(25)을 형성하는 과정에서 상기 제 1 및 제 2 게이트 라인들(GL1,GL2) 에 발생되는 기능 불량을 체크할 수 있다.
도 7a는 어레이 기판(100) 위에 데이터 라인(DL) 이 형성되는 과정을 보여주는 평면도이고, 도 7b는 도 7a에 도시된 라인들(I-I', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ')을 따라 절취한 단면을 나타낸 단면도이다.
도 7a 및 도 7b를 참조하면, 주변영역(SA)에서 제 1 게이트라인 단부(15) 위에 제 1 콘택부(20)를 형성하고, 화소 영역(PA)에서 소오스 전극(SE) 및 드레인 전극(DE)을 형성하고, 게이트 본딩 영역(GBA)에서 제 2 게이트라인 단부(18) 위에 제 3 콘택부(23)를 형성한다. 상기 제 1콘택부(20), 상기 소오스 전극(SE), 상기 드레인 전극(DE), 및 상기 제 3 콘택부(23)는 모두 동일한 공정에서 형성될 수 있으므로 동일한 물질을 포함할 수 있다.
상기 어레이 기판(100) 위에 상기 제 1 콘택부(20), 상기 소오스 전극(SE), 상기 드레인 전극(DE), 및 상기 제 3 콘택부(23)을 형성한 후에, 검사핀(180)을 이용하여 제 1 접촉점(CP1) 측으로 입력되는 전기 신호와 상기 제 2 접촉점(CP2)로부터 출력되는 전기 신호를 이용하여 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)을 기능 검사한다. 상기 기능 검사는, 예컨대, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)이 단선 되었는지를 판별하는 것이거나, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)가 상호 단락되었는지를 판별하는 것일 수 있다.
한편, 상기 어레이 기판(100) 위에 상기 제 1 콘택부(20) 및 상기 제 3 콘택부(23)를 형성하기 전에, 상기 게이트 절연막(10)이 부분적으로 제거되어 상기 제 1 게이트라인 단부(15) 및 상기 제 2 게이트라인 단부(18) 각각은 외부로 노출된다. 따라서, 상기 제 1 콘택부(20) 및 상기 제 3 콘택부(23)를 형성하지 않더라도, 상기 소오스 전극(SE) 및 상기 드레인 전극(DE)을 형성한 후에, 상기 기능 검사를 수행할 수도 있다.
하지만, 상기 제 1 게이트라인 단부(15) 및 상기 제 2 게이트라인 단부(18)가 상기 소오스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 물질을 포함하는 경우에, 상기 소오스 전극(SE) 및 상기 드레인 전극(DE)을 식각액을 이용하여 패터닝하는 과정에서 상기 제 1 게이트라인 단부(15) 및 상기 제 2 게이트라인 단부(18) 가 상기 식각액에 의해 식각될 수 있다. 따라서, 상기 소오스 전극(SE) 및 상기 드레인 전극(DE)을 형성할 때, 상기 제 1 콘택부(20) 및 상기 제 3 콘택부(23)을 형성하는 것이 바람직하다.
도 7c는 어레이 기판(100) 위에 층간 절연막이 형성되는 공정을 나타내는 단면도이다.
도 7c를 참조하면, 어레이 기판(100) 위에 층간 절연막(30)을 형성한다. 보다 상세하게는, 주변영역(SA)에서 상기 층간 절연막(30)은 제 1 콘택부(20)가 노출되도록 부분적으로 제거되어 형성되고, 화소영역(PA)에서 상기 층간 절연막(30)은 드레인 전극(DE)이 노출되도록 부분적으로 제거되어 형성되고, 게이트 본딩 영역(GBA)에서 상기 층간 절연막(30)은 제 3 콘택부(23)가 노출되도록 부분적으로 제거되어 형성된다.
상기 어레이 기판(100) 위에 상기 층간 절연막(30)이 형성된 후에, 검사핀(180)을 이용하여 제 1 접촉점(CP1) 측으로 입력되는 전기 신호와 상기 제 2 접촉점(CP2)로부터 출력되는 전기 신호를 이용하여 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)을 기능 검사한다. 상기 기능 검사는, 예컨대, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)이 단선 되었는지를 판별하는 것이거나, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)가 상호 단락되었는지를 판별하는 것일 수 있다.
도 8a는 어레이 기판(100) 위에 화소 전극(PE)이 형성되는 과정을 보여주는 평면도이고, 도 8b는 도 8a에 도시된 라인들(I-I', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ')을 따라 절취한 단면을 나타낸 단면도이다.
도 8a 및 도 8b를 참조하면, 어레이 기판(100) 위에 제 2 콘택부(40), 화소 전극(PE), 및 제 4 콘택부(43)을 형성한다. 보다 상세하게는, 상기 제 2 콘택 부(40)는 주변영역(SA)에서 상기 제 1 콘택부(20) 위에 형성되어 상기 제 1 콘택부(20)와 전기적으로 연결되고, 상기 화소 전극(PE)은 화소영역(PA)에서 상기 드레인 전극(DE) 위에 형성되어 드레인 전극(DE)과 전기적으로 연결되고, 상기 제 4 콘택부(43)는 게이트 본딩 영역(GBA)에서 상기 제 3 콘택부(23) 위에 형성되어 상기 제 3 콘택부(23)와 전기적으로 연결된다.
상기 어레이 기판(100) 위에 상기 제 2 콘택부(40), 상기 화소 전극(PE), 및 상기 제 4 콘택부(43)을 형성한 후에, 검사핀(180)을 이용하여 제 1 접촉점(CP1) 측으로 입력되는 전기 신호와 상기 제 2 접촉점(CP2)로부터 출력되는 전기 신호를 이용하여 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)을 기능 검사한다. 상기 기능 검사는, 예컨대, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)이 단선 되었는지를 판별하는 것이거나, 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)가 상호 단락되었는지를 판별하는 것일 수 있다.
본 발명의 실시예에서는, 상기 예비 게이트라인(19)을 통해 서로 전기적으로 연결되는 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2)을 검사하기 위해서 상기 제 1 접촉점(CP1) 및 상기 제 2 접촉점(CP2)을 통해 입출력되는 전기 신호를 이용한다. 하지만, 상기 기능 검사는 상기 제 1 게이트 라인(GL1) 및 상기 제 2 게이트 라인(GL2) 각각에 대해 진행될 수도 있다. 예컨대, 상기 제 1 게이트 라인(GL1)을 형성할 때, 상기 화소영역(PA)과 상기 게이트 본딩영역(GBA) 사이에 게이트라인 검사부(미도시)를 더 형성하고, 상기 제 1 게이트라인 단부(15)와 상기 게이트 라인 검사부를 이용하여 상기 제 1 게이트 라인(GL1)에 대해 기능 검사를 수행할 수 있다. 상기 게이트라인 검사부는 상기 제 1 게이트 라인(GL1)으로부터 연장되고, 상기 제 1 게이트 라인(GL1)이 갖는 폭보다 큰 폭을 갖고, 상기 제 1 검사패드(TP1)와 동일한 구조로 형성될 수 있다.
도 9a는 어레이 기판(100) 위에 제 1 데이터라인(DL1) 및 제 2 데이터라인(DL2)을 형성하는 과정을 나타내는 평면도이고, 도 9b는 도 9a에 도시된 라인들(Ⅳ-Ⅳ', Ⅴ-Ⅴ', 및 Ⅵ-Ⅵ')을 절취한 부분을 나타낸 단면도이다.
도 9a 및 도 9b를 참조하면, 게이트 절연막(10)이 형성된 어레이 기판(100) 위에 제 1 데이터라인(DL1), 제 1 데이터라인 단부(50), 및 제 2 데이터라인 단부(52)를 형성한다. 보다 상세하게는, 주변 영역(SA)에 상기 제 1 데이터라인 단부(50)가 형성되고, 화소 영역(PA)에 상기 제 1 데이터라인(DL1)이 형성되고, 데이터 본딩영역(DBA)에 상기 제 2 데이터라인 단부(52)가 형성된다.
또한, 상기 어레이 기판(100)에는 상기 데이터 본딩영역(DBA)의 외측으로 제 2 제단 영역(CA2)이 정의된다. 상기 제 2 제단 영역(CA2)에는 예비 데이터 라인(53)이 형성되고, 상기 예비 게이트라인(53)은 상기 제 1 데이터라인(DL1) 및 상기 제 1 데이터라인(DL1)과 인접한 제 2 데이터라인(DL2)을 전기적으로 연결한다. 상기 예비 데이터라인(53)은, 상기 어레이 기판(100)을 제조하는 공정 중에 상기 어레이 기판(100)에 임시적으로 구비된다. 따라서, 상기 어레이 기판(100)의 제조가 종료되면, 상기 제 2 제단 영역(CA2)이 제단되어 상기 예비 데이터 라인(53)은 상기 어레이 기판(100)으로부터 제거된다.
한편, 도 7a를 다시 참조하면, 상기 제 1 데이터라인 단부(50), 상기 제 2 데이터라인 단부(52), 상기 제 1 및 제 2 데이터 라인들(DL1,DL2)은 제 1 콘택부(20), 제 3 콘택부(23), 소오스전극(SE), 및 드레인전극(DE)과 동일한 공정에서 형성되어 동일한 물질을 포함한다. 즉, 도 7a 및 도 9a는 액정표시장치의 서로 다른 부분을 절취한 평면도들일 뿐, 도 7a에서 나타내는 액정표시장치의 제조 공정과 도 9a에서 나타내는 액정표시장치의 제조 공정은 동일한 단계에서 진행된다.
상기 어레이 기판(100) 위에 상기 제 1 데이터라인 단부(50), 상기 제 2 데이터라인 단부(52), 상기 제 1 및 제 2 데이터 라인들(DL1,DL2)를 형성한 후에, 검사핀(180)을 이용하여 제 3 접촉점(CP3) 측으로 전기 신호를 입력한다. 상기 제 3 접촉점(CP3) 측으로 상기 전기 신호를 입력하면, 상기 전기 신호는 상기 예비 데이터 라인(53)을 통해 상기 제 1 데이터라인(DL1)으로부터 상기 제 2 데이터라인(DL2) 측으로 전달된다. 따라서, 상기 전기 신호는 상기 주변영역(SA)에서 상기 제 2 데이터라인(DL2) 위에 위치하는 제 4 접촉점(CP4)을 통해 출력될 수 있고, 상기 제 3 접촉점(CP3)으로 입력되는 전기 신호와 상기 제 4 접촉점(CP4)로부터 출력되는 전기 신호를 리드하여 상기 제 1 데이터라인(DL1) 및 상기 제 2 데이터라인(DL2)에 대해 기능 검사를 수행할 수 있다.
상기 기능 검사는, 예컨대, 상기 제 1 데이터라인(DL1) 및 상기 제 2 데이터라인(DL2)이 단선되었는지를 판별하는 것이거나, 상기 제 1 데이터라인(DL1) 및 상기 제 2 데이터라인(DL2)가 상호 단락되었는지를 판별하는 것일 수 있다.
도 9c는 어레이 기판(100) 위에 층간 절연막(30)을 형성하는 과정을 나타낸 다.
도 9c를 참조하면, 어레이 기판(100) 위에 층간 절연막(30)을 형성한다. 보다 상세하게는, 주변영역(SA)에서 상기 층간 절연막(30)은 제 1 데이터라인 단부(50) 가 노출되도록 부분적으로 제거되어 형성되고, 화소영역(PA)에서 상기 층간 절연막(30)은 제 1 데이터 라인(DL1)을 커버하도록 형성되고, 데이터 본딩 영역(DBA)에서 상기 층간 절연막(30)은 제 2 데이터 라인 단부(52) 가 노출되도록 부분적으로 제거되어 형성된다.
한편, 도 7c 및 도 9c는 액정표시장치의 서로 다른 부분을 절취한 평면도들일 뿐, 도 7c에서 나타내는 액정표시장치의 제조 공정과 도 9c에서 나타내는 액정표시장치의 제조 공정은 동일한 단계에서 진행된다.
상기 어레이 기판(100) 위에 상기 층간 절연막(30)을 형성한 후에, 검사핀(180)을 이용하여 제 3 접촉점(CP3) 측으로 입력되는 전기 신호와 상기 제 4 접촉점(CP4)로부터 출력되는 전기 신호를 이용하여 상기 제 1 데이터 라인(DL1) 및 상기 제 2 데이터 라인(DL2)을 기능 검사한다. 상기 기능 검사는, 예컨대, 상기 제 1 데이터 라인(DL1) 및 상기 제 2 데이터 라인(DL2)이 단선 되었는지를 판별하는 것이거나, 상기 제 1 데이터 라인(DL1) 및 상기 제 2 데이터 라인(DL2)가 상호 단락되었는지를 판별하는 것일 수 있다.
도 10a는 어레이 기판(100) 위에 화소 전극(PE)을 형성하는 과정을 나타내는 평면도이고, 상기 10b는 도 10a에 도시된 라인들(Ⅳ-Ⅳ', Ⅴ-Ⅴ', 및 Ⅵ-Ⅵ')을 절취한 부분을 나타낸 단면도이다.
도 10a 및 도 10b를 참조하면, 어레이 기판(100) 위에 제 5콘택부(46) 및 제 6 콘택부 (48)을 형성한다.
보다 상세하게는, 주변영역(SA)에서 상기 제 5콘택부(46)는 제 1 데이터라인 단부(50) 위에 형성되어 상기 제 1 데이터라인 단부(50) 와 전기적으로 연결되고, 데이터 본딩 영역(DBA)에서 상기 6 콘택부(48)는 상기 제 2 데이터라인 단부(52) 위에 형성되어 상기 제 2 데이터라인 단부(52) 와 전기적으로 연결된다.
도 8a를 다시 참조하면, 상기 제 5 콘택부(46) 및 상기 제 6 콘택부(48)는 제 2 콘택부(40), 제 4 콘택부(43), 및 화소전극(PE)과 동일한 공정에서 형성된다. 즉, 도 8a 및 도 10a은 액정표시장치의 서로 다른 부분을 절취한 평면도들일 뿐, 도 8a에서 나타내는 액정표시장치의 제조 공정과 도 10a에서 나타내는 액정표시장치의 제조 공정은 동일한 단계에서 진행된다.
상기 어레이 기판(100) 위에 상기 제 5 콘택부(46) 및 상기 제 6 콘택부(48)을 형성한 후에, 검사핀(180)을 이용하여 제 3 접촉점(CP3) 측으로 입력되는 전기 신호와 상기 제 4 접촉점(CP4)로부터 출력되는 전기 신호를 이용하여 상기 제 1 데이터 라인(DL1) 및 상기 제 2 데이터 라인(DL2)을 기능 검사한다. 상기 기능 검사는, 예컨대, 상기 제 1 데이터 라인(DL1) 및 상기 제 2 데이터 라인(DL2)이 단선 되었는지를 판별하는 것이거나, 상기 제 1 데이터 라인(DL1) 및 상기 제 2 데이터 라인(DL2)가 상호 단락되었는지를 판별하는 것일 수 있다.
본 발명의 실시예에서는, 상기 예비 데이터라인(53)을 통해 서로 전기적으로 연결되는 상기 제 1 데이터 라인(DL1) 및 상기 제 2 데이터 라인(DL2)을 검사하 기 위해서 상기 제 3 접촉점(CP3) 및 상기 제 4 접촉점(CP4)을 통해 입출력되는 전기 신호를 이용한다. 하지만, 상기 기능 검사는 상기 제 1 데이터 라인(DL1) 및 상기 제 2 데이터 라인(DL2) 각각에 대해 진행될 수도 있다. 예컨대, 상기 제 1 데이터 라인(DL1)을 형성할 때, 상기 화소 영역(PA)과 상기 데이터 본딩영역(DBA) 사이에 데이터라인 검사부(미도시)를 더 형성하고, 상기 제 1 데이터라인 단부(50)와 상기 게이트 라인 검사부를 이용하여 상기 제 1 데이터 라인(DL1)에 대해 기능 검사를 수행할 수 있다. 상기 데이터라인 검사부는 상기 제 1 데이터 라인(DL1)으로부터 연장되고, 상기 제 1 데이터 라인(DL1)이 갖는 폭보다 큰 폭을 갖고, 제 2 검사패드(TP2)와 동일한 구조로 형성될 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 사시도이다.
도 1b는 도 1a의 평면도이다.
도 2a는 도 1b에 도시된 A,B 및 C의 확대도이다.
도 2b는 도 2a의 I-I', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'을 절취한 부분을 나타낸 단면도이다.
도 2c는 본 발명의 제 2 실시예에 따른 액정표시장치의 단면도이다.
도 3a는 도 1b에 도시된 B,D 및 E의 확대도이다.
도 3b는 도 3a에 도시된 Ⅳ-Ⅳ', Ⅴ-Ⅴ', 및 Ⅵ-Ⅵ'을 절취한 부분을 나타낸 단면도이다.
도 4a 및 도 4b는 본 발명의 제 3 실시예에 따른 액정표시장치의 단면도들이다.
도 5a 내지 도 10b는 도 1b에 도시된 액정표시장치의 제조 방법을 나타내는 평면도들 및 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
10 -- 게이트 절연막 20 -- 제 1 콘택부
23 --제 2 콘택부 25 -- 액티브 패턴
30 -- 층간 절연막 40 -- 제 3콘택부
43 --제 4 콘택부 46 -- 제 5 콘택부
48 -- 제 6 패드 콘택부 100 -- 어레이 기판
105 -- 데이터 본딩부 110 -- 게이트 본딩부
190 -- 액정 200 -- 대향 기판
210 -- 공통 전극 300 -- 액정표시장치
SA -- 주변 영역 PA -- 화소 영역
GBA -- 게이트 본딩 영역 DBA -- 데이터 본딩 영역
GL -- 게이트 라인 DL -- 데이터 라인
GE -- 게이트 전극 DE -- 드레인 전극
SE -- 소오스 전극 PE -- 화소 전극
GL_T -- 게이트 라인 단자 GL_P -- 게이트 라인 패드
DL_T -- 데이터 라인 단자 DL_P -- 데이터 라인 패드
T -- 박막 트랜지스터

Claims (20)

  1. 화소 영역, 제 1 패드영역 및 제 2 패드영역이 정의된 제 1 기판;
    상기 제 1 기판과 마주보는 제 2 기판;
    상기 제 1 기판 위에 형성되고, 상기 제 1 패드영역에서 게이트 패드를 구비하는 게이트 라인;
    상기 제 1 기판 위에 형성되고, 상기 제 2 패드영역에서 데이터 패드를 구비하는 데이터 라인;
    상기 화소 영역에 형성되는 화소 전극;
    상기 제 2 기판 위에 형성되는 공통 전극; 및
    상기 제 1 패드영역과 이격되는 제 1 주변영역에 형성되는 제1 검사 패드를 포함하고,
    상기 제1 검사 패드는,
    상기 게이트 라인 위에 상기 게이트 라인과 전기적으로 연결되는 제 1 콘택부; 및
    상기 제1 콘택부 위에 위치하여 상기 제1 콘택부와 전기적으로 연결되는 제2 콘택부를 포함하는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 제 1 콘택부는 상기 데이터 라인과 동일한 물질을 포함하고, 상기 제 2 콘택부는 상기 화소 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서, 상기 게이트 패드는,
    상기 게이트 라인 위에 위치하여 상기 게이트 라인과 전기적으로 연결되고, 상기 데이터 라인과 동일한 물질을 포함하는 제 3 콘택부; 및
    상기 제 3 콘택부 위에 위치하여 상기 제 3 콘택부와전기적으로 연결되고, 상기 화소 전극과 동일한 물질을 포함하는 제 4콘택부를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제 1 항에 있어서,
    상기 제 2 패드영역과 이격되는 제 2 주변영역에 형성되고, 상기 데이터 라인 위에 상기 데이터 라인과 전기적으로 연결되는 제 5 콘택부를 구비하는 제 2 검사 패드를 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제 5 항에 있어서, 상기 제 5 콘택부는 상기 화소 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제 1 항에 있어서, 상기 데이터 패드는,
    상기 데이터 라인 위에 위치하여 상기 데이터 라인과 전기적으로 연결되는 제 6 콘택부를 포함하고,
    상기 제 6 콘택부는 상기 화소 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
  8. 제 1 항에 있어서,
    상기 게이트 라인과 상기 데이터 라인 사이에 위치하는 제 1 절연막 패턴; 및
    상기 데이터 라인과 상기 화소 전극 사이에 위치하는 제 2 절연막 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서, 상기 제 1 주변 영역에서 상기 제 1 절연막 패턴 및 상기 제 2 절연막 패턴이 부분적으로 제거된 콘택홀들이 형성되어 상기 제 1 콘택부가 상기 게이트 라인과 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  10. 제 8 항에 있어서, 상기 제 1 주변 영역에서 상기 제 1 절연막 패턴 및 상기 제 2 절연막 패턴이 제거되어 상기 제 1 콘택부가 상기 게이트 라인과 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  11. 제 1 항에 있어서, 상기 제 1 기판은 플라스틱을 포함하는 것을 특징으로 하는 표시 장치.
  12. 화소영역, 제 1 패드영역, 및 제 2 패드영역이 정의된 제 1 기판을 준비하는 단계;
    상기 제 1 기판 위에 게이트 라인을 형성하는 단계;
    상기 게이트 라인 위에 제 1 절연막 패턴을 형성하는 단계;
    상기 제 1 기판 위에 데이터 라인을 형성하는 단계;
    상기 제 1 패드 영역과 이격되는 제 1 주변영역에서 상기 게이트 라인 위에 상기 게이트 라인과 전기적으로 연결되는 제 1 콘택부를 형성하여 제 1 검사 패드를 형성하는 단계;
    상기 데이터 라인 위에 제 2 절연막 패턴을 형성하는 단계;
    상기 화소 영역에 화소 전극을 형성하는 단계; 및
    공통전극이 형성된 제 2 기판을 상기 제 1 기판과 결합하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제 12 항에 있어서, 상기 제 1 검사 패드를 형성하는 단계는,
    상기 제 1 콘택부 위에 위치하여 상기 제 1 콘택부 및 상기 게이트 라인과 전기적으로 연결되는 제 2 콘택부를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제 13 항에 있어서, 상기 제 1 콘택부는 상기 데이터 라인과 동일한 공정에서 형성되어 상기 데이터 라인과 동일한 물질을 포함하고, 상기 제 2 콘택부는 상 기 화소 전극과 동일한 공정에서 형성되어 상기 화소 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 데이터 라인 및 상기 제 1 콘택부를 형성한 후에, 상기 제 1 콘택부를 단자로 이용하여 상기 게이트 라인을 검사하는 단계; 및
    상기 화소 전극 및 상기 제 2 콘택부를 형성한 후에, 상기 제 2 콘택부를 단자로 이용하여 상기 게이트 라인을 검사하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제 12 항에 있어서,
    상기 제 1 패드영역에 게이트 패드를 형성하는 단계를 더 포함하고,
    상기 게이트 패드를 형성하는 단계는,
    상기 제 1 패드영역에서 상기 게이트라인 위에 구비되어 상기 게이트 라인과 전기적으로 연결되고, 상기 데이터 라인과 동일한 공정에서 형성되어 상기 데이터 라인과 동일한 물질을 포함하는 제 3 콘택부를 형성하는 단계; 및
    상기 제 3 콘택부 위에 위치하여 상기 제 3 콘택부 및 상기 게이트 라인과 전기적으로 연결되고, 상기 화소전극과 동일한 공정에서 형성되어 상기 화소 전극과 동일한 물질을 포함하는 제 4 콘택부를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제 12 항에 있어서,
    상기 제 2 패드 영역과 이격되는 제 2 주변영역에 상기 데이터 라인 위에 위치하여 상기 데이터 라인과 전기적으로 연결되는 제 5 콘택부를 형성하여 제 2 검사 패드를 형성하는 단계를 더 포함하고,
    상기 제 5 콘택부는 상기 화소전극과 동일한 공정에서 형성되어 상기 화소 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제 17 항에 있어서, 상기 화소 전극 및 상기 제 5 콘택부를 형성한 후에, 상기 제 5 콘택부를 단자로 이용하여 상기 데이터 라인을 검사하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제 12 항에 있어서,
    상기 제 2 패드영역에 데이터 패드를 형성하는 단계를 더 포함하고,
    상기 데이터 패드를 형성하는 단계는,
    상기 제 2 패드영역에서 상기 데이터라인 위에 구비되어 상기 데이터 라인과 전기적으로 연결되고, 상기 화소 전극과 동일한 공정에서 형성되어 상기 화소 전극과 동일한 물질을 포함하는 제 6 콘택부를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제 12 항에 있어서, 상기 제 1 기판은 플라스틱을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020070125007A 2007-12-04 2007-12-04 표시 장치 및 표시 장치의 제조 방법 KR101413578B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070125007A KR101413578B1 (ko) 2007-12-04 2007-12-04 표시 장치 및 표시 장치의 제조 방법
US12/255,577 US7977125B2 (en) 2007-12-04 2008-10-21 Display apparatus and method of manufacturing the same
US13/153,078 US20110233547A1 (en) 2007-12-04 2011-06-03 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070125007A KR101413578B1 (ko) 2007-12-04 2007-12-04 표시 장치 및 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090058293A KR20090058293A (ko) 2009-06-09
KR101413578B1 true KR101413578B1 (ko) 2014-07-01

Family

ID=40674811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125007A KR101413578B1 (ko) 2007-12-04 2007-12-04 표시 장치 및 표시 장치의 제조 방법

Country Status (2)

Country Link
US (2) US7977125B2 (ko)
KR (1) KR101413578B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101853033B1 (ko) * 2011-07-11 2018-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI502261B (zh) * 2013-12-12 2015-10-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及顯示面板
CN103715095B (zh) * 2013-12-27 2016-01-20 北京京东方光电科技有限公司 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置
CN103676342B (zh) * 2013-12-27 2015-12-09 深圳市华星光电技术有限公司 窄边框液晶显示器的扇出区结构
CN104281323B (zh) * 2014-10-08 2017-08-15 上海天马微电子有限公司 一种触控显示面板的检测方法
KR102343411B1 (ko) * 2015-05-15 2021-12-24 삼성디스플레이 주식회사 표시 장치
CN107393904B (zh) * 2017-07-20 2019-05-03 京东方科技集团股份有限公司 测试结构、阵列基板和显示装置
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
KR20200070495A (ko) 2018-12-07 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060098586A (ko) * 2005-03-03 2006-09-19 엘지.필립스 엘시디 주식회사 테스트패드가 마련된 액정패널 및 이의 제조방법
KR20070056248A (ko) * 2005-11-29 2007-06-04 삼성전자주식회사 표시 기판과, 이의 검사 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994174A (en) * 1997-09-29 1999-11-30 The Regents Of The University Of California Method of fabrication of display pixels driven by silicon thin film transistors
US6297080B1 (en) * 1998-11-09 2001-10-02 Lg. Philips Lcd Co. Ltd. Method of crystallizing a silicon film and a method of manufacturing a liquid crystal display apparatus
JP2001053282A (ja) 1999-08-11 2001-02-23 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその検査方法
JP3748844B2 (ja) * 2002-09-25 2006-02-22 Ｎｅｃエレクトロニクス株式会社 半導体集積回路およびそのテスト方法
GB2396244B (en) * 2002-12-09 2006-03-22 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same
KR100671640B1 (ko) 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
KR20070018456A (ko) 2005-08-10 2007-02-14 삼성전자주식회사 표시장치용 기판, 그 제조방법, 그 검사방법 및 이를 갖는액정표시장치
KR20070076843A (ko) 2006-01-20 2007-07-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 검사 방법
KR101404542B1 (ko) * 2006-05-25 2014-06-09 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060098586A (ko) * 2005-03-03 2006-09-19 엘지.필립스 엘시디 주식회사 테스트패드가 마련된 액정패널 및 이의 제조방법
KR20070056248A (ko) * 2005-11-29 2007-06-04 삼성전자주식회사 표시 기판과, 이의 검사 방법

Also Published As

Publication number Publication date
US7977125B2 (en) 2011-07-12
KR20090058293A (ko) 2009-06-09
US20090140269A1 (en) 2009-06-04
US20110233547A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
KR101413578B1 (ko) 표시 장치 및 표시 장치의 제조 방법
US8816343B2 (en) Display panel
KR100947273B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR100374435B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2715936B2 (ja) 薄膜トランジスタ型液晶表示装置とその製造方法
KR101782872B1 (ko) 표시 기판 및 이의 제조 방법
TWI387807B (zh) 接墊結構、主動元件陣列基板以及液晶顯示面板
JPH10232412A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
KR100490040B1 (ko) 두개이상의쇼팅바를갖는액정표시장치및그제조방법
JP2004325956A (ja) 表示装置及びその製造方法
KR101258085B1 (ko) 정전기 방지가 가능한 액정표시장치 및 그 제조방법
KR100498630B1 (ko) 액정표시장치
JPS63106788A (ja) アクテイブマトリツクス駆動型装置の製造方法
KR100318541B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2002217237A (ja) 平面表示装置
US5790212A (en) Thin film transistor-liquid crystal display having testing pads
KR100621533B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JPH05333370A (ja) アクティブマトリクス型液晶表示素子
KR20080047790A (ko) 액정 표시 장치 및 그 제조 방법
JPH11119257A (ja) Ｔｆｔ基板とその製造方法
KR101030530B1 (ko) 액정표시장치 및 그 제조방법
JP2003215627A (ja) 液晶セルユニット、液晶装置、液晶装置の製造方法、並びに電子機器
KR19990060024A (ko) 액정 표시 장치 패널 및 그 제조 방법
KR100286048B1 (ko) 박막 트랜지스터 액정 표시 장치
KR20080008569A (ko) 액정 표시 장치, 그 제조 방법 및 트리밍 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 6