KR102411543B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102411543B1
KR102411543B1 KR1020150092028A KR20150092028A KR102411543B1 KR 102411543 B1 KR102411543 B1 KR 102411543B1 KR 1020150092028 A KR1020150092028 A KR 1020150092028A KR 20150092028 A KR20150092028 A KR 20150092028A KR 102411543 B1 KR102411543 B1 KR 102411543B1
Authority
KR
South Korea
Prior art keywords
pixel
electrode
disposed
layer
region
Prior art date
Application number
KR1020150092028A
Other languages
English (en)
Other versions
KR20170002730A (ko
Inventor
강기녕
김선광
유희준
최종현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150092028A priority Critical patent/KR102411543B1/ko
Priority to US14/964,108 priority patent/US10109698B2/en
Publication of KR20170002730A publication Critical patent/KR20170002730A/ko
Application granted granted Critical
Publication of KR102411543B1 publication Critical patent/KR102411543B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/322—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/3223—
    • H01L27/3246—
    • H01L27/3248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L2227/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 기판, 상기 기판 상에 배치되며, 화상을 구현하는 제1 영역과 외광이 투과되는 제2 영역을 포함하는 픽셀, 상기 제1 영역에 배치되며, 적어도 하나의 박막트랜지스터 및 적어도 하나의 커패시터를 포함하는 픽셀 회로부, 상기 제1 영역에 배치되며, 상기 픽셀 회로부와 전기적으로 연결된 제1 전극, 적어도 상기 제1 영역에 배치되며 상기 제1 전극의 일부를 노출하는 제1 개구 및 상기 제2 영역에 대응되는 제2 개구를 포함하는 화소 정의막, 상기 제1 전극에 대향된 제2 전극, 및 상기 제1 전극과 상기 제2 전극의 사이에 배치된 유기 발광층, 및 상기 픽셀 회로부와 전기적으로 연결되며, 상기 제2 개구와 평면상 중첩된 투명 배선을 포함하는, 유기 발광 표시 장치를 개시한다.

Description

유기 발광 표시 장치{Organic light-emitting display apparatus}
본 발명의 실시예들은 유기 발광 표시 장치에 관한 것으며, 더 상세하게는 유기 발광 표시 장치에 의해 구현되는 화상뿐만 아니라 외부 배경까지 인식할 수 있는 시-쓰루(see-through) 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 포함하는 유기 발광 소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exciton)이 여기 상태(excited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.
자발광형 표시 장치인 유기 발광 표시 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 시야각, 콘트라스트(contrast), 응답 속도 등의 특성이 우수하기 때문에 MP3 플레이어나 휴대폰 등과 같은 개인용 휴대기기에서 텔레비전(TV)에 이르기까지 응용 범위가 확대되고 있다.
이러한 유기 발광 표시 장치에 있어서, 사용자가 유기 발광 표시 장치에 의해 구현되는 화상뿐만 아니라 외부 배경까지 인식할 수 있는 시-쓰루(see-though) 유기 발광 표시 장치에 대한 연구가 이루어지고 있다.
본 발명의 실시예들은 유기 발광 표시 장치를 제공한다.
본 발명의 일 실시예는, 기판, 상기 기판 상에 배치되며, 화상을 구현하는 제1 영역과 외광이 투과되는 제2 영역을 포함하는 픽셀, 상기 제1 영역에 배치되며 적어도 하나의 박막트랜지스터 및 적어도 하나의 커패시터를 포함하는 픽셀 회로부, 상기 제1 영역에 배치되며 상기 픽셀 회로부와 전기적으로 연결된 제1 전극, 적어도 상기 제1 영여게 배치되며 상기 제1 전극의 일부를 노출하는 제1 개구 및 상기 제2 영역에 대응되는 제2 개구를 포함하는 화소 정의막, 상기 제1 전극에 대향된 제2 전극, 상기 제1 전극과 상기 제2 전극의 사이에 배치된 유기 발광층, 및 상기 픽셀 회로부와 전기적으로 연결되며 상기 제2 개구와 평면상 중첩된 투명 배선을 포함하는, 유기 발광 표시 장치를 개시한다.
일 실시예에 있어서, 상기 투명 배선의 넓이는 상기 제2 개구의 넓이보다 클 수 있다.
일 실시예에 있어서, 상기 투명 배선은 인듐 틴 옥사이드(ITO; indium tin oxide)로 구성될 수 있다.
일 실시예에 있어서, 상기 투명 배선의 두께는 약 100 Å 내지 약 300 Å일 수 있다.
일 실시예에 있어서, 상기 박막트랜지스터는, 활성층 및 상기 활성층과 절연된 게이트 전극을 포함하며, 상기 게이트 전극은 투명 물질로 구성된 하부층 및 상기 하부 영역과 접하며 불투명 도전 물질을 포함하는 상부층을 포함할 수 있다.
일 실시예에 있어서, 상기 상부층의 두께는 상기 하부층의 두께보다 클 수 있다.
일 실시예에 있어서, 상기 하부층 및 상기 상부층은 동일 식각면을 포함할 수 있다.
일 실시예에 있어서, 상기 게이트 전극의 상기 하부층 및 상기 투명 배선은, 동일층에 배치되며 동일 물질로 구성될 수 있다.
일 실시예에 있어서, 상기 커패시터는, 상기 게이트 전극 및 상기 게이트 전극에 대향되게 배치된 상부 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 픽셀은 제1 방향을 따라 서로 인접한 제1 픽셀 및 제2 픽셀을 포함하는 복수의 픽셀들을 포함하며, 상기 제1 픽셀 및 상기 제2 픽셀의 사이의 영역에는 상기 제1 방향을 가로지르는 제2 방향을 따라 연장된 스캔 배선 또는 데이터 배선이 배치되며, 상기 투명 배선은, 상기 제1 방향을 따라 상기 제1 픽셀 및 상기 제2 픽셀에 연결되도록 연장될 수 있다.
일 실시예에 있어서, 상기 제1 픽셀 및 상기 제2 픽셀 각각은, 상기 제1 영역에 배치된 제1 서브 픽셀, 제2 서브 픽셀, 및 제3 서브 픽셀을 포함하며, 상기 제1 서브 픽셀, 제2 서브 픽셀, 및 제3 서브 픽셀은 각각 적색광, 녹색광, 및 청색광을 방출할 수 있다.
일 실시예에 있어서, 상기 스캔 배선은 상기 상부 전극과 동일층에 배치되며 동일 물질로 구성되고, 상기 게이트 전극과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 투명 배선은, 상기 제1 픽셀 및 상기 제2 픽셀에 각각 포함된 상기 제2 개구 및 상기 스캔 배선 또는 상기 데이터 배선의 적어도 일부와 평면상 중첩될 수 있다.
일 실시예에 있어서, 상기 투명 배선과 상기 제2 개구의 사이에는 적어도 하나의 절연층을 포함하는 절연 구조체가 배치될 수 있다.
일 실시예에 있어서, 상기 픽셀 회로부와 전기적으로 연결되며, 제1 구동 전압을 상기 박막트랜지스터에 선택적으로 인가하는 제1 구동 전압 배선, 기준 전압을 상기 커패시터에 선택적으로 인가하는 기준 전압 배선, 및/또는 초기화 전압을 상기 제1 전극에 선택적으로 인가하는 초기화 전압 배선을 포함할 수 있다.
일 실시예에 있어서, 상기 투명 배선은, 상기 기준 전압 배선 및/또는 초기화 전압 배선일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 특허청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전압 강하를 보상하여 균일도(uniformity)를 개선하고, 저항이 낮을 필요가 없는 배선을 투과 영역에 배치함으로써 개구율을 향상시킨 시-쓰루(see-through) 유기 발광 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 단면도이다.
도 2는 일 실시예에 따른 유기 발광 표시 장치의 하나의 서브 픽셀의 등가 회로도이다.
도 3은 일 실시예에 따른 유기 발광 표시 장치에 포함된 복수의 픽셀들을 개략적으로 도시한 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ 선을 따라 취한 단면도이다.
도 5는 다른 실시예에 따른 유기 발광 표시 장치에 포함된 복수의 픽셀들을 개략적으로 도시한 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ 선을 따라 취한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 일 실시예에 따른 유기 발광 표시 장치는 기판(10) 및 기판(10) 상에 배치되며 광이 방출되는 제1 영역(100)과 외광이 투과되는 제2 영역(200)을 포함하는 복수의 픽셀(P1, P2)을 포함하는 디스플레이부(20)를 포함한다. 상기 외광은 유기 발광 표시 장치의 외부로부터 유기 발광 표시 장치에 입사된 광을 의미하며, 유기 발광 표시 장치의 일면으로 입사된 외광은 기판(10) 및 디스플레이부(20)를 투과하여 유기 발광 표시 장치의 상기 일면에 대향하는 타면을 통과한 후 사용자에게 인식될 수 있다.
즉, 화상이 구현되는 측에 위치한 사용자가 기판(10)의 외측의 이미지를 관찰할 수 있다. 도 1에 도시된 실시예에서는, 디스플레이부(20)의 화상이 기판(10)의 반대 방향으로 구현되는 전면 발광형을 개시하나, 본 발명이 반드시 이에 한정되는 것은 아니다. 즉, 다른 실시예에 따른 유기 발광 표시 장치는, 디스플레이부(20)의 화상이 기판(10) 방향으로 구현되는 배면 발광형 또는 디스플레이부(20)의 화상이 기판(10) 방향 및 기판(10)의 반대 방향으로 구현되는 양면 발광형일 수 있다.
도 1에서는, 일 실시예에 따른 유기 발광 표시 장치에 포함된 서로 인접한 두 개의 픽셀들인 제1 픽셀(P1)과 제2 픽셀(P2)을 도시하였다. 각각의 픽셀(P1, P2)은 제1 영역(100)과 제2 영역(200)을 포함하며, 제1 영역(100)을 통해서는 디스플레이부(20)로부터 화상이 구현되고, 제2 영역(200)을 통해서는 외광이 투과된다.
즉, 본 발명은 각 픽셀(P1, P2)이 모두 화상을 구현하는 제1 영역(100)과 외광이 투과되는 제2 영역(200)을 구비하고 있어, 사용자는 유기 발광 표시 장치를 통해 디스플레이부(20)로부터 구현되는 화상 및 외부 이미지를 볼 수 있다.
상기 제2 영역(200)에는, 박막트랜지스터, 커패시터 및 유기 발광 소자 등과같이 불투명 금속을 포함하는 소자가 배치되지 않으며, 이러한 구성을 통해 제2 영역(200)에서의 외광 투과도를 높일 수 있다.
도 2는 일 실시예에 따른 유기 발광 표시 장치의 하나의 서브 픽셀의 등가 회로도이다.
도 2를 참조하면, 일 실시예에 따른 유기 발광 표시 장치는 도 1의 제1 픽셀(P1) 및 제2 픽셀(P2)을 포함하는 복수의 픽셀들을 포함하며, 제1 픽셀(P1) 및 제2 픽셀(P2)은 서로 다른 색상의 광을 방출하는 복수의 서브 픽셀들을 포함할 수 있다. 서브 픽셀들 각각은, 유기 발광 소자(OLED) 및 유기 발광 소자(OLED)를 구동하는 픽셀 회로부(PC)를 포함한다. 픽셀 회로부(PC)는 적어도 하나의 박막트랜지스터, 및 적어도 하나의 커패시터를 포함할 수 있으며, 상기 픽셀 회로부(PC)는 상기 적어도 하나의 박막트랜지스터 및 적어도 하나의 커패시터 중 적어도 하나에 전압을 인가하거나 스캔 신호 또는 데이터 신호를 인가하는 복수의 배선들과 전기적으로 연결될 수 있다. 일 실시예에 따른 픽셀 회로부(PC)는 9개의 박막트랜지스터들(T1 내지 T9) 및 1개의 커패시터(Cst)를 포함하지만, 본 발명은 이에 제한되지 않으며 상기 박막트랜지스터들(T1 내지 T9) 중 적어도 하나는 생략될 수 있으며, 상기 커패시터(Cst) 외에 다른 커패시터가 더 추가될 수도 있다.
상기 박막트랜지스터는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2), 제1 보상 트랜지스터(T3), 제1 초기화 트랜지스터(T4), 제1 발광 제어 트랜지스터(T5), 제2 발광 제어 트랜지스터(T6), 제2 초기화 트랜지스터(T7)를 포함할 수 있으며, 추가적으로 제1 구동 전압 배선에 의해 인가되는 제1 구동 전압(ELVDD)의 전압 강하를 보상하기 위한 것으로 커패시터(Cst)에 각각 연결된 제2 보상 트랜지스터(T8) 및 제3 보상 트랜지스터(T9)를 더 포함할 수 있다.
스위칭 트랜지스터(T1)는 스캔 배선(SLn)에 연결되어 있는 게이트 전극, 데이터 배선(DL)에 연결되어 있는 소스 전극, 및 제1 노드(N1)에 연결되어 있는 데이터 전극을 포함한다. 스위칭 트랜지스터(T1)는 스캔 배선(SLn)을 통해 전달되는 게이트 온 전압의 스캔 신호에 의해 턴 온되며, 데이터 배선(DL)을 통해 전달되는 데이터 신호를 제1 노드(N1)에 전달한다.
구동 트랜지스터(T2)는 제2 노드(N2)에 연결되어 있는 게이트 전극, 제1 노드(N1)에 연결되어 있는 소스 전극, 및 제3 노드(N3)에 연결되어 있는 드레인 전극을 포함한다. 구동 트랜지스터(T2)는 제2 노드(N2)에 인가되는 전압에 대응되는 전류를 제3 노드(N3)에 공급한다.
제1 보상 트랜지스터(T3)는 스캔 배선(SLn)에 연결되어 있는 게이트 전극, 제2 노드(N2)에 연결되어 있는 드레인 전극 및 제3 노드(N3)에 연결되어 있는 소스 전극을 포함한다. 제1 보상 트랜지스터(T3)은 스캔 배선(SLn)을 통해 전달되는 게이트 온 전압의 스캔 신호에 의해 턴 온되며, 구동 트랜지스터(T2)의 드레인 전극과 게이트 전극을 연결시킨다. 즉, 제1 보상 트랜지스터(T3)는 구동 트랜지스터(T2)를 다이오드 연결(diode-connection)시킨다.
제1 초기화 트랜지스터(T4)는 이전 스캔 배선(SLn-1)에 연결되어 있는 게이트 전극, 초기화 전압 배선(VLint)에 연결되어 있는 소스 전극, 및 제2 노드(N2)에 연결되어 있는 드레인 전극을 포함한다. 제1 초기화 트랜지스터(T4)는 이전 스캔 배선(SLn-1)을 통해 전달되는 게이트 온 전압의 이전 스캔 신호에 의해 턴 온되며, 초기화 전압 배선(VLint)에 의해 전달된 초기화 전압을 제2 노드(N2), 즉 구동 트랜지스터(T2)의 게이트 전극에 인가한다. 즉, 제1 초기화 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 기능을 수행한다.
제1 발광 제어 트랜지스터(T5)는 발광 제어 배선(ELn)에 연결되어 있는 게이트 전극, 제1 구동 전압(ELVDD)이 인가되는 소스 전극, 및 제1 노드(N1)에 연결되어 있는 드레인 전극을 포함한다. 제1 발광 제어 트랜지스터(T5)이 턴 온되면, 제1 구동 전압(ELVDD)이 제1 노드(N1), 즉 구동 트랜지스터(T2)의 소스 전극에 인가된다.
제2 발광 제어 트랜지스터(T6)는 발광 제어 배선(ELn)에 연결되어 있는 게이트 전극, 제3 노드(N3)에 연결되어 있는 소스 전극, 및 유기 발광 소자(OLED)의 제1 전극(151, 도 4)에 연결되어 있는 드레인 전극을 포함한다. 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)는 발광 제어 배선(ELn)를 통해 전달된 발광 제어 신호에 따라 동시에 턴 온되며, 제1 구동 전압(ELVDD)로부터 유기 발광 소자(OLED)에 구동 전류(Id)가 흐르게 한다.
제2 초기화 트랜지스터(T7)는 스캔 배선(SLn)에 연결되어 있는 게이트 전극, 초기화 전압 배선(VLint)에 연결되어 있는 소스 전극, 및 유기 발광 소자(OLED)의 제1 전극(151, 도 4)에 연결되어 있는 드레인 전극을 포함한다. 제2 초기화 트랜지스터(T7)은 스캔 배선(SLn)에 의해 전달된 스캔 신호에 의해 턴 온되며, 유기 발광 소자(OLED)의 제1 전극(151, 도 4)을 초기화시킨다. 제2 초기화 트랜지스터(T7)의 게이트 전극은 스캔 배선(SLn)이 아닌 별도의 배선에 연결될 수 있으며, 제2 초기화 트랜지스터(T7)는 필요에 따라 생략될 수 있다.
제2 보상 트랜지스터(T8)는 발광 제어 배선(ELn)에 연결된 게이트 전극, 제1 구동 전압(ELVDD)이 인가되는 소스 전극, 및 제4 노드(N4)에 연결된 드레인 전극을 포함한다. 제2 보상 트랜지스터(T8)는 발광 제어 배선(ELn)에 의해 인가된 발광 제어 신호에 의해 턴 온되며, 제1 구동 전압(ELVDD)이 커패시터(Cst)의 상부 전극(127, 도 4)에 인가되도록 한다.
제3 보상 트랜지스터(T9)는 스캔 배선(SLn)에 연결된 게이트 전극, 기준 전압 배선(VLref)에 연결된 소스 전극, 및 제4 노드(N4)에 연결된 드레인 전극을 포함한다. 제3 보상 트랜지스터(T9)는 스캔 배선(SLn)에 의해 인가된 스캔 신호에 의해 턴 온되며, 기준 전압 배선(VLref)에 의해 전달될 기준 전압을 커패시터(Cst)의 상부 전극(127, 도 4)에 인가한다.
커패시터(Cst)는 하부 전극(G2, 도 4) 및 상부 전극(127, 도 4)을 포함하며, 하부 전극(G2, 도 4)은 제2 노드(N2)에 연결되고 상부 전극(127, 도 4)은 제4 노드(N4)에 연결될 수 있다. 커패시터(Cst)는 제2 노드(N2)와 제4 노드(N4)의 전압차에 대응되는 전압이 충전된다.
제1 구동 전압(ELVDD)은 픽셀들 각각에 접속되어 전류를 공급하며, 픽셀들의 위치에 따라 서로 다른 크기의 전압 강하가 발생한다. 그러나, 기준 전압 배선(VLref)에 의해 인가되는 기준 전압은 픽셀들에 전류를 공급하지 않으며 따라서 픽셀들의 위치와 무관하게 동일한 전압으로 설정된다.
상기 제3 보상 트랜지스터(T9)는 커패시터(Cst)를 충전할 때에만 턴-온되며, 커패시터(Cst)를 충전할 때 기준 전압 배선(VLref)으로부터 제4 노드(N4)에 기준 전압이 인가된다. 따라서, 커패시터(Cst)에는 기준 전압과 제2 노드(N2)의 전압차에 대응되는 전압이 충전된다. 이후, 제3 보상 트랜지스터(T9)가 턴-오프되고 제2 보상 트랜지스터(T8)가 턴-온되면 제4 노드(N4)에서의 전압이 전압 강하된 제1 구동 전압(ELVDD)으로 변화된다.
제4 노드(N4)에서의 전압 변화량에 대응하여, 제2 노드(N2)에서의 전압이 변화된다. 즉, 제2 노드(N2)에 인가되는 전압은 제1 보상 트랜지스터(T3)에 의해 보상된 데이터 신호의 전압에서 제1 구동 전압(ELVDD)의 강하된 전압만큼 감소된 전압이 인가될 수 있다. 따라서, 유기 발광 소자(OLED)의 발광 시, 구동 트랜지스터(T2)의 소스 전극과 연결된 제1 노드(N1)의 전압이 바뀐 만큼 구동 트랜지스터(T2)의 게이트 전극과 연결된 제2 노드(N2)의 전압이 바뀌게 된다. 즉, 상기 보상 메커니즘에 의해, 픽셀들의 위치에 무관하게 유기 발광 소자(OLED)는 균일한 휘도로 발광하며, 따라서 유기 발광 표시 장치의 균일도를 개선할 수 있다.
유기 발광 소자(OLED)는 제1 전극(151, 도 4) 및 제2 구동 전압(ELVSS)이 인가되는 제2 전극(153, 도 4)을 포함한다. 일 실시예에 따르면, 상기 유기 발광 소자(OLED)는 적색광, 녹색광, 청색광, 또는 백색광을 방출할 수 있다.
일 실시예에 따르면, 상기 박막트랜지스터들(T1 내지 T9)은 p-채널 전계 효과 트랜지스터일 수 있으나, 본 발명은 이에 제한되지 않으며 박막트랜지스터들(T1 내지 T9) 중 적어도 일부는 n-채널 전계 효과 트랜지스터일 수 있다.
일 실시예에 따르면, 제2 보상 트랜지스터(T8)의 게이트 전극은 발광 제어 배선(ELn)에 연결되고, 제3 보상 트랜지스터(T9)의 게이트 전극은 스캔 배선(SLn)에 연결되지만 본 발명은 이에 제한되지 않는다. 즉, 다른 실시예에 따르면, 제2 보상 트랜지스터(T8) 및 제3 보상 트랜지스터(T9)는 별도의 배선에 연결되어, 별도의 배선의 게이트 온 전압 또는 게이트 오프 전압에 따라 온/오프될 수 있다.
도 3은 일 실시예에 따른 유기 발광 표시 장치에 포함된 복수의 픽셀들을 개략적으로 도시한 평면도이고, 도 4는 도 3의 Ⅳ-Ⅵ 선을 따라 취한 단면도이다.
도 3 및 도 4를 참조하면, 일 실시예에 따른 유기 발광 표시 장치(1)는 기판(10), 기판(10) 상에 배치되며, 화상을 구현하는 제1 영역(100)과 외광이 투과되는 제2 영역(200)을 포함하는 픽셀(P1), 제1 영역(100)에 배치되며 적어도 하나의 박막트랜지스터(T2) 및 적어도 하나의 커패시터(Cst)를 포함하는 픽셀 회로부(PC), 제1 영역(100)에 배치되며 픽셀 회로부(PC)와 전기적으로 연결된 제1 전극(151), 제1 전극(151)의 일부를 노출하는 제1 개구(121a) 및 제2 영역(200)에 대응되는 제2 개구(121b)를 포함하는 화소 정의막(121), 제1 전극(151)에 대향된 제2 전극(153), 제1 전극(151)과 제2 전극(153)의 사이에 배치된 유기 발광층(152), 및 픽셀 회로부(PC)와 전기적으로 연결되며 제2 개구(121b)와 평면상 중첩되게 배치된 투명 배선(134)을 포함한다.
유기 발광 표시 장치(1)에 포함된 일 픽셀(P1)은 소정의 색상의 광을 방출하는 제1 영역(100)과 외광이 투과되는 제2 영역(200)을 포함하며, 사용자는 제2 영역(200)을 통해 유기 발광 표시 장치(1) 외부의 이미지를 볼 수 있다. 즉, 유기 발광 표시 장치(1)는 투명한 디스플레이로 구현될 수 있다.
상기 제1 영역(100)에는 서로 다른 색상의 광을 방출하는 제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg) 및 제3 서브 픽셀(SPb)이 배치될 수 있으며, 제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg) 및 제3 서브 픽셀(SPb)은 각각 적색광, 녹색광 및 청색광을 방출할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며 결합에 의해 백색광을 구현할 수 있다면 어떠한 색의 조합도 가능하다.
제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg) 및 제3 서브 픽셀(SPb)은 각각 도 2의 픽셀 회로부(PC)에 의해 구동될 수 있다. 일 실시예에 따르면, 픽셀 회로부(PC)는 제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg) 및 제3 서브 픽셀(SPb)에 각각 포함된 제1 전극(151)과 평면상 중첩되도록 배치될 수 있다. 이러한 구성은, 제1 전극(151)이 반사 전극이고, 제2 전극(153)이 투명 또는 반투명 전극인 형태, 즉 전면 발광형 유기 발광 표시 장치(1)에 적합한 구조이며 픽셀 회로부(PC)를 기판(10)과 제1 전극(151)의 사이에 배치함으로써 픽셀 회로부(PC)를 배치하기 위한 별도의 공간을 확보할 필요가 없어 개구율을 높일 수 있다.
그러나, 본 발명은 이에 제한되지 않으며, 다른 실시예에 따른 유기 발광 표시 장치는 제1 전극이 투명 또는 반투명 전극이고 제2 전극이 반사 전극인 배면 발광형일 수도 있다. 이 경우, 방출되는 광의 경로를 방해하지 않도록 픽셀 회로부는 제1 전극과 중첩되지 않도록 배치될 수 있다.
일 실시예에 따른 유기 발광 표시 장치(1)는 복수의 픽셀들로 구성되며, 이하에서는 설명의 편의를 위해 상기 복수의 픽셀들 중 서로 인접한 2개의 픽셀을 제1 픽셀(P1) 및 제2 픽셀(P2)로 명명한다.
상기 제1 픽셀(P1) 및 제2 픽셀(P2)은 제1 방향(D1) 따라 서로 인접하게 배치될 수 있으며, 제1 픽셀(P1) 및 제2 픽셀(P2) 사이의 영역에는 제1 방향(D1)을 가로지르는 제2 방향(D2)을 따라 연장된 스캔 배선 또는 데이터 배선이 배치될 수 있다. 일 실시예에 따르면, 상기 제2 방향(D2)을 따라 연장된 배선은 스캔 배선일 수 있지만 이에 제한되지는 않는다.
상기 제2 영역(200)은 유기 발광 표시 장치(1)의 외부로부터 기판(10)의 일면으로 입사된 광이 유기 발광 표시 장치(1)를 통과하여 사용자에게 인지되는 투명 영역으로써, 제2 영역(200)에는 반사 전극, 불투명 배선 등이 배치되지 않을 수 있다.
일 실시예에 따른 유기 발광 표시 장치(1)의 제2 영역(200)에는 높은 투과도를 갖으며, 픽셀 회로부(PC)와 전기적으로 연결되어 있는 투명 배선(134)이 배치될 수 있으며, 투명 배선(134)은 제1 방향(D1)을 따라 제1 픽셀(P1) 및 제2 픽셀(P2)에 연결되도록 연장될 수 있다. 즉, 투명 배선(134)은 유기 발광 표시 장치(1)의 제1 방향(D1)을 따라 배치된 복수의 픽셀들 모두에 연결되도록 제1 방향(D1)을 따라 연장될 수 있다.
상기 투명 배선(134)은 도 2의 기준 전압 배선(VLref) 및/또는 초기화 전압 배선(VLint)일 수 있으나, 이에 제한되지는 않는다. 상기 기준 전압 배선(VLref) 및 초기화 전압 배선(VLint)에 의해 인가되는 기준 전압 및 초기화 전압은 픽셀들에 전류를 공급하지 않으므로, 전압 강하가 발생하지 않는다.
따라서, 기준 전압 배선(VLref) 및/또는 초기화 전압 배선(VLint)은 상대적으로 저항이 큰 투명한 도전성 산화물로 구성된 투명 배선(134)으로 구성될 수 있다. 상기 투명 배선(134)은 투명하므로 유기 발광 표시 장치의 약 40 % 이상의 면적을 차지하는 제2 영역(200)에 배치될 수 있다. 따라서, 화소 회로부(PC) 및 불투명 배선들이 배치될 수 있는 공간을 절약할 수 있어, 고해상도 구현에 유리할 수 있다.
일 실시예에 따르면, 투명 배선(134)은 모두 기준 전압 배선(VLref)일 수 있으며, 다른 실시예에 따르면, 투명 배선(134)은 모두 초기화 전압 배선(VLint)일 수 있다. 또 다른 실시예에 따르면, 투명 배선(134)은 기준 전압 배선(VLref) 및 초기화 전압 배선(VLint)일 수 있으며, 기준 전압 배선(VLref)과 초기화 전압 배선(VLint)은 제2 방향(D2)을 따라 서로 교대로 배치될 수 있다.
이하에서는, 도 4를 참조하여 유기 발광 표시 장치(1)의 일 단면의 구조를 적층 순서에 따라 설명한다.
상기 기판(10)은 유리 또는 플라스틱 등으로 구성되며, 기판(10) 상에는 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 기판(10)을 통해 불순 원소가 침투하는 것을 차단하고, 표면을 평탄화하는 기능을 수행하며 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiO2)과 같은 무기물로 단층 또는 복수층으로 형성될 수 있다.
버퍼층(111) 상의 제1 영역(100)에는 픽셀 회로부(PC)가 배치되며, 상기 픽셀 회로부(PC)는 박막트랜지스터(T2)를 포함할 수 있다. 일 실시예에 따르면, 상기 박막트랜지스터(T2)는 구동 트랜지스터(T2)일 수 있다. 상기 구동 트랜지스터(T2)는 버퍼층(111) 상에 배치된 활성층(122) 및 게이트 전극(G2)를 포함할 수 있다. 활성층(122)과 게이트 전극(G2)의 사이에는 제1 절연층(113)이 배치될 수 있다. 상기 제1 절연층(113)은 게이트 절연층일 수 있으며, 제1 영역(100)으로부터 제2 영역(200)까지 연장될 수 있다.
상기 구동 트랜지스터(T2)는 게이트 전극(G2)이 활성층(122)의 상부에 배치된 탑 게이트 타입(top gate type)을 예시하였지만, 본 발명은 이에 제한되지 않으며, 게이트 전극(G2)은 활성층(122)의 하부에 배치될 수도 있다.
상기 활성층(122)은 다양한 물질을 함유할 수 있다. 일 실시예에 따르면, 활성층(122)은 비정질 실리콘 또는 결정질 실리콘과 같은 무기 반도체 물질을 함유할 수 있다. 다른 실시예에 따르면, 활성층(122)은 산화물 반도체를 함유하거나 유기 반도체 물질을 함유할 수 있다.
상기 게이트 전극(G2)은 투명 물질로 구성된 하부층(124) 및 하부층(124) 상에 하부층(124)과 접하도록 배치되며 불투명 도전 물질을 포함하는 상부층(125)을 포함할 수 있다. 상기 상부층(125)은 단층 또는 다층으로 형성될 수 있으며 하부층(124)을 구성하는 투명 물질보다 높은 도전성을 가질 수 있다.
상기 상부층(125)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
일 실시예에 따르면, 상기 하부층(124)을 구성하는 투명 물질은 인듐 틴 옥사이드(ITO; indium tin oxide) 등의 투명 도전성 산화물이며, 불투명 도전 물질은 몰리브덴(Mo)일 수 있다. 상기 하부층(124)은 상부층(125)에 비하여 매우 얇은 두께로 형성될 수 있다. 일 실시예에 따르면, 하부층(124)의 두께(t1)는 약 100 Å 내지 약 300 Å일 수 있으며 상부층(125)의 두께(t2)는 약 3000 Å일 수 있다. 상기 하부층(124)과 상부층(125)은 하나의 마스크 공정에 의해 형성될 수 있으며, 동일 식각면을 포함할 수 있다. 상기 하부층(124), 투명 배선(134), 및 상부층(126)은 하프톤 마스크를 이용한 동일 마스크 공정에 의해 형성될 수 있다.
상기 버퍼층(111) 상의 제2 영역(200)에는 투명 배선(134)이 배치될 수 있다. 상기 투명 배선(134)은 인듐 틴 옥사이드(ITO; indium tin oxide) 등의 투명 도전성 산화물일 수 있으며, 제2 영역(200)의 투과도를 저하시키기 않기 위하여 매우 얇은 두께로 형성될 수 있다. 상기 투명 배선(134)의 두께(t3)는 약 100 Å 내지 약 300 Å일 수 있다.
상기 하부층(124)과 투명 배선(134)은 동일층에 배치되며, 동일 물질로 구성될 수 있다. 즉, 하부층(124)과 투명 배선(134)은 동일 공정을 통해 형성될 수 있으며, 하부층(124)의 두께(t1)와 투명 배선(134)이 두께(t3)는 서로 동일할 수 있다. 상기 제1 절연층(113) 상에는 게이트 전극(G2)과 투명 배선(134)을 덮는 제2 절연층(116)이 배치될 수 있다. 상기 제2 절연층(116)은 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiO2)과 같은 무기물로 단층 또는 복수층으로 형성될 수 있다.
상기 제2 절연층(116) 상의 제1 영역(100)에는 커패시터(Cst)의 상부 전극(127)이 배치되며, 제2 영역(200)에는 스캔 배선(137)이 배치될 수 있다. 상기 상부 전극(127) 및 스캔 배선(137)은 불투명 도전 물질로 구성될 수 있다.
상기 상부 전극(127) 및 스캔 배선(137)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 일 실시예에 따르면, 상부 전극(127) 및 스캔 배선(137)의 몰리브덴(Mo)의 단층으로 구성될 수 있다.
상기 상부 전극(127)은 게이트 전극(G2)과 함께 커패시터(Cst)를 구성할 수 있다. 즉, 게이트 전극(G2)은 구동 트랜지스터(T2)의 게이트 전극(G2) 및 커패시터(Cst)의 하부 전극으로 기능할 수 있다. 즉, 채널 길이 확보를 위해 픽셀 회로부(PC)에서 넓은 영역을 차지하는 구동 트랜지스터(T2)와 커패시터(Cst)를 평면상 중첩되게 형성함으로써 고용량의 커패시터(Cst)를 구현하면서 픽셀 회로부(PC)의 면적을 최소화할 수 있다. 이러한 구성은 고해상도의 유기 발광 표시 장치(1)를 구현하는 데에 유리할 수 있다.
상기 제2 절연층(116)은 제1 영역(100)뿐 아니라 제2 영역(200) 및 배선 영역(WA)에도 배치될 수 있으며, 제2 절연층(116) 상의 배선 영역(WA)에는 스캔 배선(137)이 배치될 수 있다. 상기 스캔 배선(137)은 커패시터(Cst)의 상부 전극(127)과 동일층에 배치되며 동일 물질로 구성될 수 있다. 즉, 상기 스캔 배선(137)과 상부 전극(127)은 동일 공정을 통해 형성될 수 있다. 상기 스캔 배선(137)은 게이트 전극(G2)에 스캔 신호를 전달하며, 도시하진 않았지만 스캔 배선(137)은 게이트 전극(G2)과 전기적으로 연결될 수 있다.
상기 스캔 배선(137)의 일부는 투명 배선(134)의 일부와 평면상 중첩되게 배치될 수 있다. 상기 스캔 배선(137)은 도 3에 도시된 바와 같이 제1 방향(D1)을 따라 배치된 제1 픽셀(P1)과 제2 픽셀(P2) 사이에 배치될 수 있으며, 따라서, 제1 방향(D1)을 따라 제1 픽셀(P1)과 제2 픽셀(P2)에 연결되도록 연장된 투명 배선(134)과 평면상 중첩된다. 즉, 스캔 배선(137)의 하부층에 투명 배선(134)이 배치될 수 있다.
일 실시예에 따르면, 스캔 배선(137)이 투명 배선(134)의 일부와 평면상 중첩되지만, 다른 실시예에 따르면, 상기 스캔 배선(137)은 발광 제어 배선(ELn, 도 2) 등 다른 기능을 하는 배선으로 치환될 수 있다. 또 다른 실시예에 따르면, 스캔 배선(137) 및 발광 제어 배선(ELn, 도 2)이 모두 투명 배선(134)의 일부와 평면상 중첩될 수 있다.
상기 제2 절연층(116) 상에는 상기 상부 전극(127) 및 스캔 배선(137)을 덮는 제3 절연층(118) 및 제4 절연층(120)이 배치될 수 있으며, 제4 절연층(120) 상의 제1 영역(100)에는 제1 전극(151), 제1 전극(151)에 대향하는 제2 전극(153), 및 제1 전극(151)과 제2 전극(153) 사이에 배치된 유기 발광층(152)을 포함하는 유기 발광 소자(OLED)가 배치될 수 있다.
상기 제3 절연층(118)은 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiO2)과 같은 무기물로 단층 또는 복수층으로 형성될 수 있으며, 상기 제4 절연층(120)은 픽셀 회로부(PC)를 평탄화하기 위하여 유기물로 형성될 수 있다.
상기 제1 전극(151)의 양 가장자리는 화소 정의막(121)에 의해 덮여있을 수 있다. 상기 화소 정의막(121)은 제1 전극(151)의 일부를 노출하는 제1 개구(121a) 및 제2 영역(200)에 대응되는 제2 개구(121b)를 포함할 수 있다. 일 실시예에 따르면, 상기 화소 정의막(121)은 폴리이미드(PI; polyimide) 등의 유기물로 구성될 수 있다.
상기 제1 전극(151)은 반사 전극으로 구성될 수 있으며, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등을 포함하는 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 포함할 수 있다. 제1 전극(151)은 각 서브 픽셀마다 서로 독립된 아일랜드 형태로 형성될 수 있다.
상기 제2 전극(153)은 투명 또는 반투명 전극으로 구성될 수 있으며, Ag, Al, Mg, Li, Ca, Cu, LiF/Ca, LiF/Al, MgAg 및 CaAg에서 선택된 하나 이상의 물질을 포함할 수 있으며, 수 내지 수십 nm의 두께를 갖는 박막 형태로 형성될 수 있다. 제2 전극(153)은 유기 발광 표시 장치(1)에 포함된 모든 픽셀들에 걸쳐 전기적으로 연결되도록 구비될 수 있다.
제1 전극(151)과 제2 전극(153)의 사이에는 유기 발광층(152)이 배치될 수 있다. 도시하진 않았지만, 상기 제1 전극(151)과 제2 전극(153)의 사이에는 유기 발광층(152) 외에 모든 픽셀들에 공통되게 배치된 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 중 적어도 하나가 더 배치될 수 있다.
상기 유기 발광층(152)은 적색광, 녹색광 또는 청색광을 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 조합에 의해 백색의 광을 구현할 수 있다면, 적색, 녹색 및 청색의 조합 외에 기타 다양한 색의 조합이 가능할 수 있다.
일 실시예에 따른 유기 발광 표시 장치(1)는 제2 전극(153) 방향으로 화상을 구현하는 전면 발광형(top emission type)일 수 있으며, 구동 트랜지스터(T2) 등을 포함하는 픽셀 회로부(PC)는 기판(10)과 제1 전극(151)의 사이에 배치될 수 있다.
일 실시예에 따르면, 제2 전극(153)은 제2 영역(200)에 형성된 개구(153a)를 포함할 수 있으며, 이러한 구성을 통해 유기 발광 표시 장치(1)의 투과도를 개선할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 다른 실시예에 따르면, 투명 또는 반투명 물질로 구성된 제2 전극(153)은 제1 영역(100)뿐 아니라 제2 영역(200)의 전면에 형성될 수도 있다.
상기 제2 영역(200)에는 화소 정의막(121)의 제2 개구(121b)가 배치되며, 투명 배선(134)은 제2 개구(121b)와 평면상 중첩되게 배치될 수 있다. 상기 투명 배선(134)은 제2 영역(200) 및 배선 영역(WA)의 일부에 배치될 수 있으며, 투명 배선(134)의 제2 방향(D2)으로의 너비(W2)는 제2 개구(121b)의 제2 방향(D2)으로의 너비(W1)보다 클 수 있다.
상기 투명 배선(134)의 넓이는 제2 개구(121b)의 넓이보다 클 수 있다. 여기서, 상기 투명 배선(134)의 넓이는 투명 배선(134) 전체의 넓이가 아니라, 투명 배선(134)의 하나의 픽셀에 대응되는 영역의 넓이를 나타낸다. 상기 투명 배선(134)이 배치된 영역과 투명 배선(134)이 배치되지 않은 영역의 경계는 제2 개구(121b)의 외곽에 배치될 수 있다. 즉, 상기 제2 개구(121b)를 통해 투과되는 광의 경로에는 상기 경계가 배치되지 않을 수 있으며, 따라서 투명 배선(134)은 사용자에게 시인되지 않을 수 있다.
상기 투명 배선(134)과 제2 개구(121b) 사이에는 제2 절연층(116), 제3 절연층(118), 및 제4 절연층(120)을 포함하는 절연 구조체가 배치될 수 있다. 즉, 투명 배선(134)은 절연 구조체에 의해 덮여 있으며, 제2 개구(121b)에 의해 투명 배선(134)은 노출되지 않을 수 있다.
상기 투명 배선(134)은 커패시터(Cst)의 상부 전극(127)에 기준 전압 배선(VLref)을 선택적으로 인가하는 기준 전압 배선(VLref) 및/또는 초기화 전압을 제1 전극(251)에 선택적으로 인가하는 초기화 전압 배선(VLint)일 수 있다.
상기 제1 영역(100)에 배치된 픽셀 회로부(PC)는 구동 트랜지스터(T2) 외에 도 2에 도시된 제2 발광 제어 트랜지스터(T6)를 더 포함할 수 있으며, 제2 발광 제어 트랜지스터(T6)은 활성층(112), 하부층(114)과 상부층(115)을 포함하는 게이트 전극(G6), 활성층(112)과 각각 전기적으로 연결된 소스 전극(119S) 및 드레인 전극(119D)을 포함할 수 있다. 상기 드레인 전극(119D)은 유기 발광 소자(OLED)의 제1 전극(151)과 전기적으로 연결될 수 있다. 상기 활성층(112)과 게이트 전극(G6)의 사이에는 제1 절연층(113)이 배치되고, 게이트 전극(G6)와 소스 전극(119S) 및 드레인 전극(119D)의 사이에는 제2 절연층(116)과 제3 절연층(118)이 순차적으로 배치될 수 있다. 상기 제4 절연층(120)은 소스 전극(119S) 및 드레인 전극(119D)을 덮도록 배치될 수 있다.
상술한 바와 같이 일 실시예에 따르면, 전압 강하를 보상하여 균일도(uniformity)를 향상시킨 시-쓰루(see-through) 유기 발광 표시 장치(1)를 구현할 수 있다.
또, 투명 배선(134)을 유기 발광 표시 장치(1)의 제2 영역(200)에 배치함으로써, 초기화 전압 배선(VLint) 및/또는 기준 전압 배선(VLref)과 같이 저저항 배선이 불필요한 배선들을 배치하기 위한 별도의 공간을 확보할 필요가 없으며, 따라서, 유기 발광 표시 장치(1)의 개구율을 향상시킬 수 있다.
도 5는 다른 실시예에 따른 유기 발광 표시 장치에 포함된 복수의 픽셀들을 개략적으로 도시한 평면도이고, 도 6은 도 5의 Ⅵ-Ⅵ 선을 따라 취한 단면도이다.
도 5 및 도 6을 참조하면, 일 실시예에 따른 유기 발광 표시 장치(2)는 기판(10), 기판(10) 상에 배치되며, 화상을 구현하는 제1 영역(100)과 외광이 투과되는 제2 영역(200)을 포함하는 픽셀(P1), 제1 영역(100)에 배치되며 적어도 하나의 박막트랜지스터(T2) 및 적어도 하나의 커패시터(미도시)를 포함하는 픽셀 회로부(PC), 제1 영역(100)에 배치되며 픽셀 회로부(PC)와 전기적으로 연결된 제1 전극(251), 제1 전극(251)의 일부를 노출하는 제1 개구(221a) 및 제2 영역(200)에 대응되는 제2 개구(221b)를 포함하는 화소 정의막(221), 제1 전극(251)에 대향된 제2 전극(253), 제1 전극(251)과 제2 전극(253)의 사이에 배치된 유기 발광층(252), 및 픽셀 회로부(PC)와 전기적으로 연결되며 제2 개구(221b)와 평면상 중첩되게 배치된 투명 배선(234)을 포함한다.
상기 제1 영역(100)에는 서로 다른 색상의 광을 방출하는 제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg) 및 제3 서브 픽셀(SPb)이 배치될 수 있으며, 제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg) 및 제3 서브 픽셀(SPb)은 각각 적색광, 녹색광 및 청색광을 방출할 수 있다.
제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg) 및 제3 서브 픽셀(SPb)은 각각 픽셀 회로부(PC)에 의해 구동될 수 있다. 일 실시예에 따르면, 픽셀 회로부(PC)는 제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg) 및 제3 서브 픽셀(SPb)에 각각 포함된 제1 전극(251)과 평면상 중첩되지 않도록 배치될 수 있다. 이러한 구성은, 제1 전극(251)이 투명 또는 반투명 전극이고, 제2 전극(253)이 반사 전극인 형태, 즉 배면 발광형 유기 발광 표시 장치(2)에 적합한 구조이며 유기 발광층(252)으로부터 방출되는 광 경로에는 불투명 금속 등을 포함하는 픽셀 회로부(PC)가 배치되지 않을 수 있다.
상기 제1 픽셀(P1) 및 제2 픽셀(P2)은 제1 방향(D1) 따라 서로 인접하게 배치될 수 있으며, 제1 픽셀(P1) 및 제2 픽셀(P2) 사이의 영역에는 제1 방향(D1)을 가로지르는 제2 방향(D2)을 따라 연장된 스캔 배선 또는 데이터 배선이 배치될 수 있다. 일 실시예에 따르면, 상기 제2 방향(D2)을 따라 연장된 배선은 데이터 배선일 수 있으며, 스캔 배선은 제1 방향(D1)을 따라 제1 영역(100)을 통과하도록 연장될 수 있다.
상기 제2 영역(200)은 유기 발광 표시 장치(2)의 외부로부터 기판(10)의 일면으로 입사된 광이 유기 발광 표시 장치(2)를 통과하여 사용자에게 인지되는 투명 영역으로써, 제2 영역(200)에는 반사 전극, 불투명 배선 등이 배치되지 않을 수 있다.
일 실시예에 따른 유기 발광 표시 장치(2)의 제2 영역(200)에는 높은 투과도를 갖으며, 픽셀 회로부(PC)와 전기적으로 연결되어 있는 투명 배선(234)이 배치될 수 있으며, 투명 배선(234)은 제1 방향(D1)을 따라 제1 픽셀(P1) 및 제2 픽셀(P2)에 연결되도록 연장될 수 있다. 즉, 투명 배선(234)은 유기 발광 표시 장치(2)의 제1 방향(D1)을 따라 배치된 복수의 픽셀들 모두에 연결되도록 제1 방향(D1)을 따라 연장될 수 있다.
상기 투명 배선(134)은 픽셀 회로부(PC)와 연결되며, 저항을 낮을 필요가 없는 배선, 예를 들면, 도 2의 기준 전압 배선(VLref) 및/또는 초기화 전압 배선(VLint)일 수 있으나, 이에 제한되지는 않는다. 즉, 투명 배선(134)의 종류는 특별히 한정되지 않으나, 제1 구동 전압 배선, 스캔 배선, 및 데이터 배선은 아닐 수 있다.
이하에서는, 도 6을 참조하여 유기 발광 표시 장치(2)의 일 단면의 구조를 적층 순서에 따라 설명한다.
상기 기판(10)은 유리 또는 플라스틱 등으로 구성되며, 기판(10) 상에는 버퍼층(211)이 배치될 수 있다. 버퍼층(211) 상의 제1 영역(100)에는 픽셀 회로부(PC)가 배치되며, 상기 픽셀 회로부(PC)는 박막트랜지스터(T2)를 포함할 수 있다. 일 실시예에 따르면, 상기 박막트랜지스터(T2)는 구동 트랜지스터(T2)일 수 있다. 상기 구동 트랜지스터(T2)는 버퍼층(211) 상에 배치된 활성층(222) 및 게이트 전극(G2)를 포함할 수 있다. 활성층(222)과 게이트 전극(G2)의 사이에는 제1 절연층(213)이 배치될 수 있다. 상기 제1 절연층(213)은 게이트 절연층일 수 있으며, 제1 영역(100)으로부터 제2 영역(200)까지 연장될 수 있다.
상기 구동 트랜지스터(T2)는 게이트 전극(G2)이 활성층(222)의 상부에 배치된 탑 게이트 타입(top gate type)을 예시하였지만, 본 발명은 이에 제한되지 않으며, 게이트 전극(G2)은 활성층(222)의 하부에 배치될 수도 있다.
상기 게이트 전극(G2)은 투명 물질로 구성된 하부층(224) 및 하부층(224) 상에 하부층(224)과 접하도록 배치되며 불투명 도전 물질을 포함하는 상부층(225)을 포함할 수 있다. 상기 상부층(225)은 단층 또는 다층으로 형성될 수 있으며 하부층(224)을 구성하는 투명 물질보다 높은 도전성을 가질 수 있다.
상기 상부층(225)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
일 실시예에 따르면, 상기 하부층(224)을 구성하는 투명 물질은 인듐 틴 옥사이드(ITO; indium tin oxide) 등의 투명 도전성 산화물이며, 불투명 도전 물질은 몰리브덴(Mo)의 단층일 수 있다. 상기 하부층(224)은 상부층(225)에 비하여 매우 얇은 두께로 형성될 수 있다. 일 실시예에 따르면, 하부층(224)의 두께(t1)는 약 100 Å 내지 약 300 Å일 수 있으며 상부층(225)의 두께(t2)는 약 3000 Å일 수 있다. 상기 하부층(224)과 상부층(225)은 하나의 마스크 공정에 의해 형성될 수 있으며, 동일 식각면을 포함할 수 있다. 상기 하부층(224), 투명 배선(234), 및 상부층(226)은 하프톤 마스크를 이용한 동일 마스크 공정에 의해 형성될 수 있다.
상기 버퍼층(211) 상의 제2 영역(200)에는 투명 배선(234)이 배치될 수 있다. 상기 투명 배선(234)은 인듐 틴 옥사이드(ITO; indium tin oxide) 등의 투명 도전성 산화물일 수 있으며, 제2 영역(200)의 투과도를 저하시키기 않기 위하여 매우 얇은 두께로 형성될 수 있다. 상기 투명 배선(234)의 두께(t3)는 약 100 Å 내지 약 300 Å일 수 있다. 상기 하부층(224)과 투명 배선(234)은 동일층에 배치되며, 동일 물질로 구성될 수 있다. 즉, 하부층(224)과 투명 배선(234)은 동일 공정을 통해 형성될 수 있으며, 하부층(224)의 두께(t1)와 투명 배선(234)이 두께(t3)는 서로 동일할 수 있다.
상기 제1 절연층(213) 상에는 게이트 전극(G2)과 투명 배선(234)을 덮는 제3 절연층(218)이 배치될 수 있다. 상기 제3 절연층(218)은 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)과 같은 무기물로 단층 또는 복수층으로 형성될 수 있다. 상기 제3 절연층(218) 상의 제1 영역(100)에는 활성층(222)과 각각 연결되는 소스 전극(229S) 및 드레인 전극(229D)이 배치될 수 있다.
상기 소스 전극(229S) 및 드레인 전극(229D)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 일 실시예에 따르면, 소스 전극(229S) 및 드레인 전극(229D)은 Mo/Al/Mo 또는 Ti/Al/Ti의 3층으로 구성될 수 있다.
상기 제3 절연층(218) 상의 배선 영역(WA)에는 데이터 배선(239)이 배치될 수 있다. 상기 데이터 배선(239)은 소스 전극(229S) 및 드레인 전극(229D)과 동일층에 배치되며 동일 물질로 구성될 수 있다. 상기 데이터 배선(239)은 소스 전극(229S)에 데이터 신호를 인가할 수 있다.
상기 데이터 배선(239)의 일부는 투명 배선(234)의 일부와 평면상 중첩되게 배치될 수 있다. 상기 데이터 배선(239)은 도 5에 도시된 바와 같이 제1 방향(D1)을 따라 배치된 제1 픽셀(P1)과 제2 픽셀(P2) 사이에 배치될 수 있으며, 따라서, 제1 방향(D1)을 따라 제1 픽셀(P1)과 제2 픽셀(P2)에 연결되도록 연장된 투명 배선(234)과 평면상 중첩된다. 즉, 데이터 배선(239)의 하부층에 투명 배선(234)이 배치될 수 있다.
일 실시예에 따르면, 데이터 배선(239)이 투명 배선(234)의 일부와 평면상 중첩되지만, 다른 실시예에 따르면, 상기 데이터 배선(239)은 제1 구동 전압(ELVDD, 도 2)을 인가하는 제1 구동 전압 배선으로 치환될 수 있다. 또 다른 실시예에 따르면, 상기 데이터 배선(239) 및 제1 구동 전압 배선이 모두 투명 배선(234)의 일부와 평면상 중첩될 수도 있다.
상기 제3 절연층(218) 상에는 상기 소스 전극(229S), 드레인 전극(229D), 및 데이터 배선(239)을 덮는 제4 절연층(220)이 배치될 수 있으며, 제4 절연층(220) 상의 제1 영역(100)에는 제1 전극(251), 제1 전극(251)에 대향하는 제2 전극(253), 및 제1 전극(251)과 제2 전극(253) 사이에 배치된 유기 발광층(252)을 포함하는 유기 발광 소자(OLED)가 배치될 수 있다. 상기 제4 절연층(220)은 픽셀 회로부(PC)를 평탄화하기 위하여 유기물로 형성될 수 있으며, 제2 영역(200)에 배치된 개구(220a)를 포함할 수 있다.
상기 제1 전극(251)의 양 가장자리는 화소 정의막(221)에 의해 덮여있을 수 있다. 상기 화소 정의막(221)은 제1 전극(251)의 일부를 노출하는 제1 개구(221a) 및 제2 영역(200)에 대응되는 제2 개구(221b)를 포함할 수 있다. 일 실시예에 따르면, 상기 화소 정의막(221)은 폴리이미드(PI; polyimide) 등의 유기물로 구성될 수 있다.
상기 제1 전극(251)은 투명 도전층 및 반투과층을 포함할 수 있으며, 투명 도전층은 인듐틴옥사이드(ITO: indium tin oxide), 인듐징크옥사이드(IZO: indium zinc oxide), 징크옥사이드(ZnO: zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO: indium galium oxide), 및 알루미늄징크옥사이드(AZO: aluminium zinc oxide)을 포함하는 그룹에서 선택된 적어도 어느 하나일 수 있으며, 반투과층은 수 내지 수십 nm의 박막으로 형성된 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, 및 Yb를 포함하는 그룹에서 선택된 적어도 하나일 수 있다.
상기 제2 전극(253)은 반사 전극으로 구성될 수 있으며, Ag, Al, Mg, Li, Ca, Cu, LiF/Ca, LiF/Al, MgAg 및 CaAg를 포함하는 그룹에서 선택된 적어도 어느 하나일 수 있다. 상기 제2 전극(253)은 제2 영역(200)에 배치된 개구(253a)를 포함할 수 있다.
상기 제4 절연층(220), 화소 정의막(221), 및 제2 전극(253)은 각각은 제2 영역(200)에 배치된 개구(220a, 221b, 253a)를 포함하며, 따라서, 제2 영역(200)의 투과도를 증가시킬 수 있다.
제1 전극(251)과 제2 전극(253)의 사이에는 유기 발광층(252)이 배치될 수 있다. 도시하진 않았지만, 상기 제1 전극(251)과 제2 전극(253)의 사이에는 유기 발광층(252) 외에 모든 픽셀들에 공통되게 배치된 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 중 적어도 하나가 더 배치될 수 있다.
상기 제2 영역(200)에는 제4 절연층(220)의 개구(220a) 및 화소 정의막(221)의 제2 개구(221b)가 배치되며, 투명 배선(234)은 제4 절연층(220)의 개구(220a) 및 화소 정의막(221)의 제2 개구(221b)와 평면상 중첩되게 배치될 수 있다. 상기 투명 배선(234)은 제2 영역(200) 및 배선 영역(WA)의 일부에 배치될 수 있으며, 투명 배선(234)의 제2 방향(D2)으로의 너비(W2)는 제2 개구(221b)의 제2 방향(D2)으로의 너비(W1)보다 클 수 있다.
상기 투명 배선(234)의 넓이는 제2 개구(221b)의 넓이보다 클 수 있다. 여기서, 상기 투명 배선(234)의 넓이는 투명 배선(234) 전체의 넓이가 아니라, 투명 배선(234)의 하나의 픽셀에 대응되는 영역의 넓이를 나타낸다. 상기 투명 배선(234)이 배치된 영역과 투명 배선(234)이 배치되지 않은 영역의 경계는 제2 개구(221b)의 외곽에 배치될 수 있다. 즉, 상기 제2 개구(221b)를 통해 투과되는 광의 경로에는 상기 경계가 배치되지 않을 수 있으며, 따라서 투명 배선(234)은 사용자에게 시인되지 않을 수 있다.
상기 투명 배선(234)과 제2 개구(221b) 사이에는 제3 절연층(218)이 배치될 수 있다. 즉, 투명 배선(234)은 제3 절연층(218)에 의해 덮여 있으며, 제2 개구(221b)에 의해 투명 배선(234)은 노출되지 않을 수 있다.
상술한 바와 같이 일 실시예에 따르면, 전압 강하를 보상하여 균일도(uniformity)를 향상시킨 시-쓰루(see-through) 유기 발광 표시 장치(2)를 구현할 수 있다.
또, 투명 배선(234)을 유기 발광 표시 장치(2)의 제2 영역(200)에 배치함으로써, 초기화 전압 배선(VLint) 및/또는 기준 전압 배선(VLref) 등과 같이 저저항 배선이 불필요한 배선들을 배치하기 위한 별도의 공간을 확보할 필요가 없으며, 따라서, 유기 발광 표시 장치(2)의 개구율을 향상시킬 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1, 2: 유기 발광 표시 장치 10: 기판
100: 제1 영역 121, 221: 화소 정의막
121a, 221a: 제1 개구 121b, 221b: 제2 개구
122, 222: 활성층 124, 224: 하부층
125, 225: 상부층 127: 상부 전극
134, 234: 투명 배선 137: 스캔 배선
139: 데이터 배선 151, 251: 제1 전극
152, 252: 유기 발광층 153, 253: 제2 전극
T2: 구동 트랜지스터 Cst: 커패시터
PC: 화소 회로부

Claims (17)

  1. 기판;
    상기 기판 상에 배치되며, 화상을 구현하는 제1 영역과 외광이 투과되는 제2 영역을 포함하는 픽셀;
    상기 제1 영역에 배치되며, 적어도 하나의 박막트랜지스터 및 적어도 하나의 커패시터를 포함하는 픽셀 회로부;
    상기 제1 영역에 배치되며, 상기 픽셀 회로부와 전기적으로 연결된 제1 전극;
    적어도 상기 제1 영역에 배치되며, 상기 제1 전극의 일부를 노출하는 제1 개구 및 상기 제2 영역에 대응되는 제2 개구를 포함하는 화소 정의막;
    상기 제1 전극에 대향된 제2 전극;
    상기 제1 전극과 상기 제2 전극의 사이에 배치된 유기 발광층; 및
    상기 픽셀 회로부와 전기적으로 연결되며, 상기 제2 개구와 평면상 중첩된 투명 배선;을 포함하고,
    상기 픽셀 회로부와 전기적으로 연결되며, 기준 전압을 상기 커패시터에 선택적으로 인가하는 기준 전압 배선, 및 초기화 전압을 상기 제1 전극에 선택적으로 인가하는 초기화 전압 배선 중 적어도 하나를 포함하고,
    상기 투명 배선은 상기 기준 전압 배선 및 상기 초기화 전압 배선 중 적어도 하나를 포함하고,
    상기 제1 전극과 상기 기판 사이에 위치하는 적어도 하나의 절연층이 상기 제1 영역에서 연장되어 상기 투명 배선과 상기 제2 개구 사이에 위치하는, 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 투명 배선의 넓이는 상기 제2 개구의 넓이보다 큰, 유기 발광 표시 장치.
  3. 제1 항에 있어서,
    상기 투명 배선은 인듐 틴 옥사이드(ITO; indium tin oxide)로 구성된, 유기 발광 표시 장치.
  4. 제1 항에 있어서,
    상기 투명 배선의 두께는 100 Å내지 300 Å인 유기 발광 표시 장치.
  5. 제1 항에 있어서,
    상기 박막트랜지스터는, 활성층 및 상기 활성층과 절연된 게이트 전극을 포함하며,
    상기 게이트 전극은 투명 물질로 구성된 하부층 및 상기 하부층과 접하며 불투명 도전 물질을 포함하는 상부층을 포함하는, 유기 발광 표시 장치.
  6. 제5 항에 있어서,
    상기 상부층의 두께는 상기 하부층의 두께보다 큰, 유기 발광 표시 장치.
  7. 제5 항에 있어서,
    상기 하부층 및 상기 상부층은 동일 식각면을 포함하는, 유기 발광 표시 장치.
  8. 제5 항에 있어서,
    상기 게이트 전극의 상기 하부층 및 상기 투명 배선은, 동일층에 배치되며 동일 물질로 구성된, 유기 발광 표시 장치.
  9. 제5 항에 있어서,
    상기 커패시터는, 상기 게이트 전극 및 상기 게이트 전극에 대향되게 배치된 상부 전극을 포함하는, 유기 발광 표시 장치.
  10. 제9 항에 있어서,
    상기 픽셀은 제1 방향을 따라 서로 인접한 제1 픽셀 및 제2 픽셀을 포함하는 복수의 픽셀들을 포함하며,
    상기 제1 픽셀 및 상기 제2 픽셀의 사이의 영역에는 상기 제1 방향을 가로지르는 제2 방향을 따라 연장된 스캔 배선 또는 데이터 배선이 배치되며,
    상기 투명 배선은, 상기 제1 방향을 따라 상기 제1 픽셀 및 상기 제2 픽셀에 연결되도록 연장된, 유기 발광 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 픽셀 및 상기 제2 픽셀 각각은, 상기 제1 영역에 배치된 제1 서브 픽셀, 제2 서브 픽셀, 및 제3 서브 픽셀을 포함하며,
    상기 제1 서브 픽셀, 제2 서브 픽셀, 및 제3 서브 픽셀은 각각 적색광, 녹색광, 및 청색광을 방출하는, 유기 발광 표시 장치.
  12. 제10 항에 있어서,
    상기 스캔 배선은 상기 상부 전극과 동일층에 배치되며 동일 물질로 구성되고, 상기 게이트 전극과 전기적으로 연결된, 유기 발광 표시 장치.
  13. 제10 항에 있어서,
    상기 투명 배선은, 상기 제1 픽셀 및 상기 제2 픽셀에 각각 포함된 상기 제2 개구 및 상기 스캔 배선 또는 상기 데이터 배선의 적어도 일부와 평면상 중첩된, 유기 발광 표시 장치.
  14. 제1 항에 있어서,
    상기 투명 배선과 상기 제2 개구의 사이에는 적어도 하나의 절연층을 포함하는 절연 구조체가 배치된, 유기 발광 표시 장치.
  15. 제1 항에 있어서,
    상기 픽셀 회로부와 전기적으로 연결되며,
    제1 구동 전압을 상기 박막트랜지스터에 선택적으로 인가하는 제1 구동 전압 배선을 포함하는, 유기 발광 표시 장치.
  16. 삭제
  17. 제1 항에 있어서,
    상기 제2 전극은 상기 제2 영역과 중첩하는 영역에 개구가 형성된, 유기 발광 표시 장치.
KR1020150092028A 2015-06-29 2015-06-29 유기 발광 표시 장치 KR102411543B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150092028A KR102411543B1 (ko) 2015-06-29 2015-06-29 유기 발광 표시 장치
US14/964,108 US10109698B2 (en) 2015-06-29 2015-12-09 Organic light-emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150092028A KR102411543B1 (ko) 2015-06-29 2015-06-29 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20170002730A KR20170002730A (ko) 2017-01-09
KR102411543B1 true KR102411543B1 (ko) 2022-06-22

Family

ID=57602795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150092028A KR102411543B1 (ko) 2015-06-29 2015-06-29 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US10109698B2 (ko)
KR (1) KR102411543B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018055767A1 (ja) * 2016-09-26 2018-03-29 パイオニア株式会社 発光装置
KR102666207B1 (ko) * 2016-12-30 2024-05-14 엘지디스플레이 주식회사 연결 클래드 전극을 포함하는 유기 발광 표시 장치
KR102519065B1 (ko) * 2017-03-02 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102373443B1 (ko) 2017-09-14 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
KR102450621B1 (ko) 2017-10-12 2022-10-06 삼성디스플레이 주식회사 표시 장치
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
CN109411522A (zh) * 2018-11-06 2019-03-01 京东方科技集团股份有限公司 一种透明显示面板及其制备方法、显示装置
CN109523954B (zh) * 2018-12-24 2020-12-22 合肥鑫晟光电科技有限公司 像素单元、显示面板、驱动方法以及补偿控制方法
JP2020181190A (ja) * 2019-04-24 2020-11-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその製造方法
KR20210039160A (ko) 2019-10-01 2021-04-09 엘지디스플레이 주식회사 투명 표시장치
CN110867474B (zh) * 2019-11-26 2022-01-25 深圳市华星光电半导体显示技术有限公司 Oled显示面板
CN110797385B (zh) * 2019-12-03 2022-04-12 上海天马微电子有限公司 一种显示面板、显示装置以及制备方法
KR20220021737A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 디스플레이 장치 및 그 제조방법
TWI750940B (zh) * 2020-12-07 2021-12-21 友達光電股份有限公司 顯示裝置
CN113744648A (zh) * 2021-09-02 2021-12-03 上海天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617458B2 (ja) * 2000-02-18 2005-02-02 セイコーエプソン株式会社 表示装置用基板、液晶装置及び電子機器
KR101223722B1 (ko) 2010-04-02 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101786801B1 (ko) * 2010-12-22 2017-10-19 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR101748743B1 (ko) 2010-12-27 2017-06-20 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101685019B1 (ko) * 2011-01-04 2016-12-12 삼성디스플레이 주식회사 유기발광표시장치
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101947019B1 (ko) * 2012-10-26 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102010789B1 (ko) * 2012-12-27 2019-10-21 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR20150006726A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102223674B1 (ko) * 2013-11-28 2021-03-08 삼성디스플레이 주식회사 광투과도 제어가 가능한 유기 발광 표시 장치
KR102327085B1 (ko) * 2014-10-20 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20160380038A1 (en) 2016-12-29
US10109698B2 (en) 2018-10-23
KR20170002730A (ko) 2017-01-09

Similar Documents

Publication Publication Date Title
KR102411543B1 (ko) 유기 발광 표시 장치
US10050095B2 (en) Transparent organic light-emitting diode display with capacitor overlapping light transmitting region
KR102327085B1 (ko) 유기 발광 표시 장치
US10566402B2 (en) Organic light-emitting diode display and method of manufacturing the same
US9966424B2 (en) Organic light emitting diode display device
US9887252B2 (en) Transparent display apparatus
KR102491276B1 (ko) 유기 발광 표시 장치
KR102471115B1 (ko) 유기 발광 표시 장치
KR102307432B1 (ko) 표시 장치
KR102295537B1 (ko) 유기 발광 표시 장치
KR102520708B1 (ko) 유기 발광 표시 장치
US9978813B2 (en) Organic light-emitting display apparatus
KR20200037027A (ko) 표시 장치
US9437667B2 (en) Display device
KR20190126963A (ko) 유기 발광 표시 장치
KR20230117720A (ko) 유기 발광 표시 장치
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
US9559155B2 (en) Organic light emitting display device with short-circuit prevention
KR102335112B1 (ko) 유기 발광 표시 장치
KR102265753B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant