JP6015095B2 - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP6015095B2
JP6015095B2 JP2012099990A JP2012099990A JP6015095B2 JP 6015095 B2 JP6015095 B2 JP 6015095B2 JP 2012099990 A JP2012099990 A JP 2012099990A JP 2012099990 A JP2012099990 A JP 2012099990A JP 6015095 B2 JP6015095 B2 JP 6015095B2
Authority
JP
Japan
Prior art keywords
wiring
transistor
storage capacitor
potential
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012099990A
Other languages
English (en)
Other versions
JP2013228529A (ja
Inventor
一馬 北谷
一馬 北谷
猛 野村
猛 野村
人嗣 太田
人嗣 太田
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP2012099990A priority Critical patent/JP6015095B2/ja
Publication of JP2013228529A publication Critical patent/JP2013228529A/ja
Application granted granted Critical
Publication of JP6015095B2 publication Critical patent/JP6015095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS, OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01Head-up displays
    • G02B27/017Head mounted
    • G02B27/0172Head mounted characterised by optical features
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/326Active matrix displays special geometry or disposition of pixel-elements
    • H01L27/3265Active matrix displays special geometry or disposition of pixel-elements of capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/3276Wiring lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0833Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0219Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements

Description

本発明のいくつかの態様は、例えば電気光学素子で画像を表示する際に表示品位の低下を防止する技術に関する。

近年、有機発光ダイオード(Organic Light Emitting Diode、以下「OLED」という)素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、走査線とデータ線との交差に対応して画素回路が設けられる構成が一般的である。画素回路は、上記発光素子や駆動トランジスターなどを含み、表示すべき画像の画素に対応して設けられる。
このような構成において、画素の階調レベルに応じた電位のデータ信号が駆動トランジスターのゲートに印加されると、当該駆動トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。このとき、駆動トランジスターの閾値電圧などの特性が画素回路毎にばらついていると、表示画面の一様性を損なうような表示ムラが発生する。
このため、画素回路における駆動トランジスターの特性を補償する技術が提案されている(例えば特許文献1参照)。

特開2011−53635号公報

ところで、電気光学装置の微細化が進むと、各種の配線や端子、電極などが接近するので、互いに容量結合しやすくなる。このため、ある電極において電位が変動すると、別の電極に電位に影響を及ぼすことになり、結果的に、表示品位を低下させる要因になる。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、電気光学装置が微細化されても、表示品位の低下を防止することが可能な電気光学装置および電子機器を提供することにある。

上記目的を達成するために本発明の態様に係る電気光学装置にあっては、複数のデータ線と、前記複数のデータ線のうち、第1データ線に対応して設けられた第1画素回路と、前記複数のデータ線のうち、第2データ線に対応して設けられた第2画素回路と、を有し、前記第1画素回路および第2画素回路の各々は、発光素子と、ゲート・ソース間の電圧に応じた電流を前記発光素子に供給する駆動トランジスターと、を含む電気光学装置であって、一端が前記第1データ線に接続され、他端が、前記第1画素回路における発光素子に供給すべき電流に応じて電位シフトする第1保持容量と、一端が前記第2データ線に接続され、他端が、前記第2画素回路における発光素子に供給すべき電流に応じて電位シフトする第2保持容量と、平面視で、前記第1保持容量と前記第2保持容量との間に設けられた定電位線と、を有することを特徴とする。
本発明の態様によれば、第1保持容量と第2保持容量との間に設けられた定電位線がシールド線として機能する。このため、第1保持容量を介した第1データ線、第2保持容量を介した第2データ線は、互いに電位変動の影響を受けにくくなるので、表示品位の低下を防止することができる。

上記態様において、前記第1保持容量の一端および前記第2保持容量の一端は、第1導電層または第2導電層のいずれか一方で形成され、前記第1保持容量の他端および前記第2保持容量の他端は、前記第1導電層または前記第2導電層のいずれか他方で形成され、前記定電位線は、少なくとも前記第1導電層の配線および第2導電層の配線とで形成される構成としても良い。
この構成によれば、第1保持容量および第2保持容量を構成する第1導電層、第2導電層によって構成される。定電位線についても、第1導電層、第2導電層によって構成される。シールド線としての機能が向上することになる。

この構成において、前記定電位線における前記第1導電層の配線および第2導電層の配線とは、互いに電気的に接続される構成が好ましい。この構成によれば断面方向のシールド機能についても向上することになる。
なお、定電位線における第1導電層の配線および第2導電層の配線とは、互いに電気的に非接続であっても良い。非接続とする場合、定電位線における第1導電層の配線および第2導電層の配線は、互いに同一または異なる電位であれば良い。

上記態様において定電位線としては、リセット電位が供給される配線を用いても良い。すなわち、前記発光素子は、二端子型素子であり、前記発光素子と前記駆動トランジスターとは、異なる二つの電源電位の間に電気的に直列に接続され、前記発光素子の二端子のうち、前記駆動トランジスター側の端子は、当該駆動トランジスターによって電流が供給された後に、所定のリセット電位にされ、前記定電位線には、前記リセット電位が供給される構成としても良い。
また、上記態様において定電位線としては、発光素子の電源線を用いても良い。すなわち、前記発光素子と前記駆動トランジスターとは、異なる二つの電源電位の間に直列に接続され、前記定電位線には、前記二つの電源電位の一方が供給される構成としても良い。
なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することが可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ(HMD)や電子ビューファイダーなどの表示装置が挙げられる。

本発明の実施形態に係る電気光学装置の構成を示す斜視図である。 同電気光学装置の電気的な構成を示す図である。 同電気光学装置における画素回路を示す図である。 同画素回路の構成を示す平面図である。 図4における等価回路を示す平面図である。 同電気光学装置のレベルシフト回路の要部構成を示す平面図である。 図6における等価回路を示す平面図である。 図6におけるP−p線で破断した部分断面図である。 図6におけるQ−q線およびR−r線で破断した部分断面図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置におけるデータ信号の振幅圧縮を示す図である。 同電気光学装置におけるトランジスターの特性を示す図である。 応用形態に係るレベルシフト回路の要部構成を示す平面図である。 実施形態等に係る電気光学装置を用いたHMDを示す斜視図である。 HMDの光学構成を示す図である。

以下、本発明を実施するための形態について図面を参照して説明する。

図1は、本発明の実施形態に係る電気光学装置10の構成を示す斜視図である。
この電気光学装置10は、例えばHMD(Head Mount Display)などにおいてカラー画像を表示するマイクロ・ディスプレイである。電気光学装置10の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えば半導体シリコン基板に形成された有機EL装置であり、画素回路には、発光素子の一例であるOLEDが用いられる。

電気光学装置10は、表示領域で開口する枠状のケース72に収納されるとともに、FPC(Flexible Printed Circuits)基板74の一端が接続されている。FPC基板74の他端には、複数の端子76が設けられて、図示省略された上位回路に接続される。FPC基板には、半導体チップの制御回路5が、COF(Chip On Film)技術によって実装されるとともに、当該上位回路から複数の端子76を介して画像(映像)データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルをRGB毎に例えば8ビットで規定する。
制御回路5は、電気光学装置10の電源回路とデータ信号出力回路との機能を兼用する。すなわち、制御回路5は、同期信号にしたがって生成した各種の制御信号や各種電位(電圧)を電気光学装置10に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置10に供給する。

図2は、実施形態に係る電気光学装置10の電気的な構成を示す図である。この図に示されるように、電気光学装置10は、走査線駆動回路20と、デマルチプレクサ30と、レベルシフト回路40と、表示部100とに大別される。
このうち、表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、m行の走査線12が図において横方向に延在して設けられ、また、例えば3列毎にグループ化された(3n)列のデータ線14が図において縦方向に延在し、かつ、各走査線12と互いに電気的な絶縁を保ちつつ交差するように設けられている。そして、m行の走査線12と(3n)列のデータ線14との交差に対応する位置に画素回路110が設けられている。

ここで、m、nは、いずれも自然数である。走査線12および画素回路110のマトリクスのうち、行(ロウ)を区別するために、図において上から順に1、2、3、…、(m−1)、m行と呼ぶ場合がある。同様にデータ線14および画素回路110のマトリクスの列(カラム)を区別するために、図において左から順に1、2、3、…、(3n−1)、(3n)列と呼ぶ場合がある。また、データ線14のグループを一般化して説明するために、1以上n以下の整数jを用いると、左から数えてj番目のグループには、(3j−2)列目、(3j−1)列目および(3j)列目のデータ線14が属している、ということになる。

なお、同一行の走査線12と同一グループに属する3列のデータ線14との交差に対応した3つの画素回路110は、それぞれR、G、Bの画素に対応している。このため、本実施形態において、画素回路110のマトリクス配列は縦m行×横(3n)列となり、表示画像のドット配列でみれば縦m行×横n列となる。
便宜的に、例えばRに対応する(3j−2)列目のデータ線14を第1データ線としたときに、Gに対応する(3j−1)列目のデータ線14を第2データ線と呼ぶ場合がある。画素回路110については、Rのデータ線14(第1データ線)に対応するものが第1画素回路となり、Gのデータ線14(第2データ線)に対応するものが第2画素回路となる。

さて、電気光学装置10には、次のような制御信号が制御回路5から供給される。詳細には、電気光学装置10には、走査線駆動回路20を制御するための制御信号Ctrと、デマルチプレクサ30での選択を制御するための制御信号Sel(1)、Sel(2)、Sel(3)と、これらの信号に対して論理反転の関係にある制御信号/Sel(1)、/Sel(2)、/Sel(3)と、レベルシフト回路40を制御するための制御信号/Gini、Gref、Gcplと、制御信号Gcplの論理反転の関係にある制御信号/Gcplとが供給される。なお、制御信号Ctrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。
また、電気光学装置10には、デマルチプレクサ30での選択タイミングに合わせてデータ信号Vd(1)、Vd(2)、…、Vd(n)が、制御回路5から1、2、…、n番目のグループに対応した共通端子78を介し供給される。

ここで、本実施形態において、表示すべき画素の階調を規定する階調レベルが、例えば最も暗い0レベルから最も明るい255レベルまでの範囲で指定されるとき、データ信号Vd(1)〜Vd(n)は、0レベルに相当する電位Vmaxから255レベルに相当する電位Vminまでの範囲で段階的に取り得る。ここで、OLEDへの電流を制御するトランジスターをPチャンネル型としているので、明るい階調レベルが指定されるほど、データ信号が電位Vmaxから低下する。

また、データ線14の各々には保持容量50が設けられる。保持容量50の一端は、データ線14に接続され、保持容量50の他端は定電位の、例えば電位Vorstの給電線16に共通接続されている。保持容量50としては、データ線14に寄生する容量を用いても良いし、この寄生容量と、データ線14を構成する配線と別途の配線とで絶縁体(誘電体)を挟持することによって形成した容量素子との合成容量を用いて良い。ここで、保持容量50の容量をCdtとする。

走査線駆動回路20は、フレームの期間にわたって走査線12を1行毎に順番に走査するための走査信号を、制御信号Ctrにしたがって生成するものである。ここで、1、2、3、…、(m−1)、m行目の走査線12に供給される走査信号を、それぞれGwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m-1)、Gwr(m)と表記している。
なお、走査線駆動回路20は、走査信号Gwr(1)〜Gwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置10が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。

デマルチプレクサ30は、列毎に設けられたトランスミッションゲート34の集合体である。j番目のグループに属する(3j−2)列、(3j−1)列、(3j)列に対応したトランスミッションゲート34の入力端は互いに共通端子78に接続されるとともに、データ信号Vd(j)が時分割で供給される。
j番目のグループにおいて左端列である(3j−2)列に設けられたトランスミッションゲート34は、制御信号Sel(1)がHレベルである(制御信号/Sel(1)がLレベルである)ときにオン(導通)する。同様に、j番目のグループにおいて中央列である(3j−1)列に設けられたトランスミッションゲート34は、制御信号Sel(2)がHレベルである(制御信号/Sel(2)がLレベルである)ときにオンし、j番目のグループにおいて右端列である(3j)列に設けられたトランスミッションゲート34は、制御信号Sel(3)がHレベルであるとき(制御信号/Sel(3)がLレベルであるとき)にオンする。

レベルシフト回路40は、各列のトランスミッションゲート34の出力端から出力されるデータ信号の電位振幅を圧縮する方向に、当該データ信号の電位をシフトするものである。このため、レベルシフト回路40は、保持容量41とトランスミッションゲート42とNチャンネル型のトランジスター43と保持容量44とPチャンネル型のトランジスター45との組を列毎に有する。

各列においてデマルチプレクサ30のトランスミッションゲート34の出力端は、レベルシフト回路40において、保持容量41の一端と、レベルシフト回路40におけるトランスミッションゲート42の入力端とにそれぞれ接続される。保持容量41の他端は、各列において互いに固定電位であるGndに共通接地されている。
なお、電圧については、保持容量の両端電圧や、ゲート・ソース間の電圧、OLED150におけるアノード・カソード間の電圧のように特に断らない限り、電位Gndをゼロボルトの基準とする。

各列のトランスミッションゲート42は、制御信号GcplがHレベルであるとき(制御信号/GcplがLレベルであるとき)にオンする。トランスミッションゲート42の出力端は、保持容量44を介してデータ線14に接続されている。
ここで、保持容量44の一端および他端について、便宜的に一端をデータ線14の側とし、他端をトランスミッションゲート42の側とする。このとき、保持容量44の一端は、データ線14のほか、トランジスター45のドレインノードにも接続される一方、保持容量44の他端は、トランジスター43のドレインノードにも接続されている。
説明の便宜上、図2では表記を省略するが、保持容量44の容量をCref1とし、保持容量44の他端をノードhとする。また、保持容量44について列で区別する場合、Rの列に対応したものが第1保持容量となり、Gの列に対応したものが第2保持容量となる。
なお、図2に示されるように、給電線16は、レベルシフト回路40の内部を縦貫するように延設されている。

トランジスター43については、ソースノードが、所定の基準電位として電位Vrefを給電する給電線62に各列にわたって共通に接続され、ゲートノードが、制御信号Grefが供給される制御線64に各列にわたって共通に接続される。このため、ノードhは、給電線62に対して、制御信号GrefがHレベルのときにトランジスター45のオンによって電気的に接続される一方、制御信号GrefがLレベルのときにトランジスター45のオフによって電気的に非接続になる。

また、トランジスター45については、ソースノードが、初期電位として電位Viniを給電する給電線61に各列にわたって共通に接続され、ゲートノードが、制御信号/Giniが供給される制御線63に各列にわたって共通に接続される。このため、データ線14は、給電線61に対して、制御信号/GiniがLレベルのときにトランジスター45のオンによって電気的に接続される一方、制御信号/GiniがHレベルのときにトランジスター45のオフによって電気的に非接続になる。

本実施形態では、便宜的に走査線駆動回路20、デマルチプレクサ30およびレベルシフト回路40に分けているが、これらについては、画素回路110を駆動する駆動回路としてまとめて概念することが可能である。

図3を参照して画素回路110について説明する。各画素回路110については電気的にみれば互いに同一構成なので、ここでは、i行目であって、j番目のグループのうち左端列の(3j−2)列目に位置するi行(3j−2)列の画素回路110を例にとって説明する。
なお、図3は、画素回路110の等価回路を示すに留まり、実際の回路レイアウトを反映させた図ではない。また、iは、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。

図3に示されるように、画素回路110は、Pチャネル型のトランジスター121〜125と、保持容量140と、OLED150と、を含む。この画素回路110には、走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)が供給される。ここで、走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)は、それぞれi行目に対応して走査線駆動回路20によって供給されるものである。このうち、制御信号Gel(i)は制御線134を介して供給され、同様に、制御信号Gcmp(i)、Gorst(i)は、それぞれ制御線133、135を介して供給される。
なお、走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)は、i行目に対応して供給されるので、i行目であれば、着目している(3j−2)列以外の他の列の画素回路にも共通に供給される。

さて、i行(3j−2)列の画素回路110におけるトランジスター122にあっては、ゲートノードがi行目の走査線12に接続され、ドレインまたはソースノードの一方が(3j−2)列目のデータ線14に接続され、他方がトランジスター121におけるゲートノードと、保持容量140の一端と、トランジスター123のドレインノードとにそれぞれ接続されている。ここで、トランジスター121のゲートノードについては、他のノードと区別するためにgと表記する。
トランジスター121にあっては、ソースノードが給電線116に接続され、ドレインノードがトランジスター123のソースノードと、トランジスター124のソースノードとにそれぞれ接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。
トランジスター123にあっては、ゲートノードがi行目の制御線133に接続されて制御信号Gcmp(i)が供給される。
トランジスター124にあっては、ゲートノードがi行目の制御線134に接続されて制御信号Gel(i)が供給され、ドレインノードがトランジスター125のソースノードとOLED150のアノードAdとにそれぞれ接続されている。
トランジスター125にあっては、ゲートノードがi行目の制御線135に接続されてi行目に対応した制御信号Gorst(i)が供給され、ドレインノードが(3j−2)列目に対応した給電線16に接続されて電位Vorstに保たれている。

なお、トランジスター121〜125においては、チャネル型の変更などにより、電位関係が入れ替わる場合がある。電位関係が変わる場合に、ドレインノードとして説明したノードがソースノードとなり、ソースノードとして説明したノードがドレインノードとなることもあり得る。例えば、トランジスター121のソースノードおよびドレインノードのいずれか一方が給電線116に電気的に接続され、いずれか他方がトランジスター123を介してOLED150のアノードAdに電気的に接続されることもあり得る。

保持容量140の他端は、給電線116に接続される。このため、保持容量140は、トランジスター121のソース・ドレイン間の電圧を保持することになる。ここで、保持容量140の容量をCpixと表記したとき、保持容量50の容量Cdtと、保持容量44の容量Cref1と、保持容量140の容量Cpixとは、
Cdt、Cref1>>Cpix
となるように設定される。
すなわち、CpixはCdtおよびCref1よりも十分に小さい。なお、Cref2は、Cref1と同程度であるか、Cref1よりもやや小さい程度である。また、保持容量140としては、トランジスター121のゲートノードgに寄生する容量を用いても良いし、半導体シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。

OLED150のアノードAdは、画素回路110毎に個別に設けられる画素電極である。これに対して、OLED150のカソードCtは、画素回路110のすべてにわたって共通の共通電極118であり、画素回路110において電源の低位側となる電位Vctに保たれている。
したがって、トランジスター121のソース・ドレインとOLED150とは、電源の高位側の電位Velと低位側の電位Vctとの間において、トランジスター124を介して電気的に直列に接続された構成となる。

OLED150は、上記半導体シリコン基板において、アノードAdと光透過性を有するカソードCtとで白色有機EL層を挟持した二端子型素子である。そして、OLED150の出射側(カソード側)にはRGBのいずれかに対応したカラーフィルターが重ねられる。
このような構造のOLED150において、アノードAdからカソードCtに電流が流れると、アノードAdから注入された正孔とカソードCtから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、半導体シリコン基板(アノード)とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構造(トップエミッション構造)となっている。

また、本実施形態において電気光学装置10は半導体シリコン基板に形成されるので、トランジスター121〜125の基板電位については、図3において省略されているが、電位Velとしている。

このような構成において、データ信号の供給経路に電気的に介挿された保持容量44の一端の電位および他端の電位が、目的とする値からずれてしまうと、表示品位が低下してしまう。上述したように、電気光学装置10が微細化すると、容量結合によって隣り合う列の電位の変動が伝播するので、表示品位の低下が発生しやすくなる。
このため、本実施形態では、保持容量44における一端と他端とを、定電位線によってシールドすることによって、隣り合う列の電位変動の影響を受けにくい構成としている。

この構成についての説明にあたっては、電気光学装置10の製造工程が予備知識として必要である。そこでまず、電気光学装置10の製造工程を簡易的に説明する。
電気光学装置では、はじめに、例えばP型の半導体シリコン基板においてPチャネル型のトランジスターの基礎となる島状のNウェル領域が形成された後、ゲート絶縁膜を介し、多結晶シリコン膜などの第1導電層がパターニングされてゲートなどの第1配線が形成される。この後、Pチャネル型のトランジスターが形成される領域をレジストによって保護した上で、当該レジストやゲート配線などをマスクとしたイオンの打ち込み等によって、Nチャネル型のトランジスターにおけるソースノードおよびドレインノードとなるN型拡散層が形成される。続いて、Nチャネル型のトランジスターが形成される領域をレジストによって保護した上で、当該レジストやゲート配線などをマスクとしたイオンの打ち込み等によって、Pチャネル型のトランジスターにおいてソースノードまたはドレインノードとなるP型拡散層が形成される。
続いて、第1層間絶縁膜を介して、アルミニウムや銅などの導電層(第2導電層)がパターニングされて、後述する各種の配線が第2配線として設けられる。このとき、第2配線は、第1配線や、ソースノード、ドレインノードとは、第1層間絶縁膜を開孔するコンタクトホールを介して接続される。
続いて、第2層間絶縁膜を介して、同じくアルミニウムや銅などの導電層(第3導電層)がパターニングされて、各種の配線が第3配線として設けられる。このとき、第3配線は、第2配線とは、第2層間絶縁膜を開孔するコンタクトホールを介して接続される。
そして、第3層間絶縁膜および遮光層を介して、矩形形状の画素電極が、OLED150のアノードAdとして形成される。以降については本発明とは直接関係しないので、説明を省略することにする。

このような製造工程によって、表示部100における画素回路110や、周辺回路のレベルシフト回路40がどのように構成されるかについて、それぞれ個別に説明する。
なお、以下の図4乃至図9については、構造を説明するために縮尺を適宜変更しているので、必ずしも縦横比はスケール通りではない。

<画素回路>
図4は、トップエミッション構造の画素回路110を観察側からみたときの平面図であり、第1配線、第2配線および第3配線による各種の配線を示している。また、図5は、図4における構造を回路で置き換えて示す説明図であり、回路的には図3と同一である。

図4に示されるように、画素回路110では、まず、トランジスター121〜125が設けられるとともに、第1導電層のパターニングによって、ゲート配線121g〜125gが第1配線として形成される。
トランジスター121は、平面視で列方向(データ線14の延在方向)に長手の矩形形状となっており、Nウェルに対して絶縁膜を介して形成されたゲート配線121gと、2つのP型拡散層(図においてハッチングで示した領域)とを有する。トランジスター121における2つの拡散層のうち、図において下側がソースノードであり、上側がドレインノードである。

トランジスター122、123は、図においてトランジスター121の右側に配置し、平面視で列方向に長手の矩形形状となっている。トランジスター122、123には、互いに分離したゲート配線122g、123gが形成されるとともに、3つのP型拡散層が形成される。これらの3つの拡散層のうち、図において下側がトランジスター122におけるドレインまたはソースノードの一方であり、中央がトランジスター122におけるドレインまたはソースノードの他方と、トランジスター123におけるドレインノードとの共通ノードであり、上側がトランジスター123におけるソースノードである。

トランジスター124は、図4に示されるように、平面視で列方向に長手の矩形形状となっており、トランジスター122、123に対して列方向で揃った地点に配置されている。トランジスター124には、ゲート配線124gが形成されて、2つのP型拡散層が形成されている。2つの拡散層のうち、図において下側がトランジスター124におけるソースノードであり、上側がドレインノードである。
トランジスター125は、図においてトランジスター124の左側であって、トランジスター121に対して列方向で揃った地点に配置されている。トランジスター125には、ゲート配線125gが形成されて、2つのP型拡散層が形成されている。2つの拡散層のうち、図において下側がトランジスター125におけるドレインノードであり、上側がソースノードである。

このように設けられるトランジスター121〜125に対して、第1層間絶縁膜が設けられた後、第2導電層がパターニングされて、次に述べる第2配線が設けられている。すなわち、走査線12、配線81〜86、給電線116、配線116b、制御線133〜135が上記第2配線として設けられる。このうち、走査線12、給電線116、制御線133〜135は、それぞれ行方向に延在して設けられる。
走査線12は、ゲート配線122gの上面側(紙面において手前側)を通過する。走査線12は、第1層間絶縁膜を開孔するコンタクトホール(ビア、図における□)12fを介してゲート配線122gに接続される。制御線133は、ゲート配線123gの上面側を通過するとともに、コンタクトホール133fを介してゲート配線123gに接続される。
給電線116は、平面視でトランジスター121〜123と、トランジスター124、125との境界において、行方向に延在して設けられる。制御線134、135は、いずれもゲート配線124g、125gの上面側を通過するとともに、このうち、制御線134がコンタクトホール134fを介してゲート配線124gに接続され、制御線135がコンタクトホール135fを介してゲート配線125gに接続される。

配線81は、一端がデータ線14とトランジスター122におけるドレインまたはソースノードの一方に接続される。
配線82は、一端がトランジスター122、123における共通ノードに接続される一方、他端がトランジスター121におけるゲート配線121gに、コンタクトホール82fを介して接続される。配線82は、ゲート配線121gの上面側において幅広となっており、保持容量140における一対の電極のうち、一方を構成する。

配線83は、一端がトランジスター121におけるドレインノードに接続され、他端がトランジスター123におけるソースノードに接続される。
配線84は、トランジスター124におけるソースノードを、後述する第2配線層の配線91に接続するための中継電極である。配線85は、一端がトランジスター125におけるドレインノードに接続される。配線86は、トランジスター124におけるドレインノードと、トランジスター125におけるソースノードと、OLED150(図4、図5において図示省略)におけるアノードAdとに接続される。
配線116bは、トランジスター121におけるソースノードを、後述する第2配線層の配線116aを介して、給電線116に接続するための中継配線である。

このような第2配線に対し、第2層間絶縁膜が設けられた後、第3導電層がパターニングされて、図に示されるデータ線14、給電線16、配線91、116aが上記第3配線として設けられる。
データ線14、給電線16は、それぞれ列方向に延在して設けられる。データ線14は、平面視でトランジスター122〜124の右側に配置され、第2層間絶縁膜を開孔するコンタクトホール14fを介して、配線81の他端に接続される。これにより、データ線14は、配線81を介して、トランジスター122におけるドレインまたはソースノードの一方に接続されることになる。
給電線16は、平面視でトランジスター122、123、124と、トランジスター121、125との間に配置され、コンタクトホール16fを介して配線85の他端に接続される。これにより、給電線16は、配線85を介して、トランジスター125におけるドレインノードに接続されることになる。

一方、配線116aは、平面視でトランジスター121の左側に設けられ、制御線133および走査線12を跨いだ状態で、給電線116とはコンタクトホール116eを介して接続され、配線116bとはコンタクトホール116fを介して接続される。これにより、給電線116は、配線116a、116bを介して、トランジスター121におけるソースノードに接続されることになる。
また、配線116aは、平面視で配線82と重なるように形成されて、保持容量140における一対の電極のうち、他方を構成する。これにより、保持容量140は、配線82と配線116aとで第2層間絶縁膜を挟持した構成になる。
配線91は、配線83、84同士を、給電線116を跨いだ状態で接続する。これにより、トランジスター121のドレインノード、トランジスター123のドレインノードおよびトランジスター124のソースノードは、互いに接続されることになる。

このように画素回路110において、トランジスター121〜123と、トランジスター124、125とは、電位Velの給電線116によって隔てられる。また、トランジスター121のゲートノードgにあっては、配線116aによって図において左側がシールドされるとともに、給電線16によって右側がシールドされた構成となる。

<レベルシフト回路>
図6は、レベルシフト回路40のうち、トランジスター43、45および保持容量44が形成される領域を観察側からみたときの平面図であり、第1配線、第2配線および第3配線による各種の配線を示している。
なお、図6における各種の配線は、それぞれ画素回路110と共通プロセスで形成される。図7は、図6における構造を回路で置き換えて示す説明図である。
また、図8は、図6におけるP−p線で破断した部分断面図であり、図9(a)は、図6におけるQ−q線で破断した部分断面図であり、図9(b)は、図6におけるR−r線で破断した部分断面図である。なお、以降においては、図6の平面図を主として説明し、図8、図9の部分断面図については従として説明する。

図6について概略したとき、保持容量44は、データ線14の一端に設けられるとともに、左側および右側にそれぞれ給電線16が延設されている。

図において下側(デマルチプレクサ30側)にはトランジスター43が設けられ、上側(表示部100側)にはトランジスター45が設けられる。トランジスター43、45は、画素回路110におけるトランジスター121〜125と同様に平面視でみて列方向に長手の矩形形状となっている。また、第1導電層のパターニングによって、第1配線としてゲート配線43g、45g、配線16g、61g、62gおよび電極44gが形成されている。

トランジスター43は、特に図9(b)に示されるように、P型の半導体シリコン基板S(Pウェル)に対して絶縁膜L0を介して形成されたゲート配線43gと、2つのN型拡散層とを有する。トランジスター43における2つの拡散層のうち、図9(b)において右側(図6において下側)がドレインノードであり、左側(同、上側)がソースノードである。
トランジスター45は、Nウェルに対して絶縁膜L0を介して形成されたゲート配線45gと、2つのP型拡散層とを有する。トランジスター45における2つの拡散層のうち、右側がソースノードであり、左側がドレインノードである。

一方、配線16gは、給電線16が列方向に形成される領域にあって、行方向の給電線61、62の間に設けられる。配線62gは、行方向の給電線62が形成される領域にあって、各列におけるトランジスター43のソースノードの間に設けられる。配線61gは、行方向の給電線61が形成される領域にあって、各列におけるトランジスター45のソースノードの間に設けられる。
電極44gは、保持容量44における他端となるものであり、図に示されるように列方向に長手の矩形形状となっている。

トランジスター43、45に対して、第1層間絶縁膜L1が設けられた後、第2導電層のパターニングによって、第2配線として給電線61、62、制御線63、64、配線43a、45a、49a、16aおよび電極44aが形成されている。このうち、給電線61、62、制御線63、64がそれぞれ行方向に延在して設けられる。
給電線62は、配線62gの上面側に設けられるとともに、第1層間絶縁膜L1を開孔するコンタクトホール43eを介して、トランジスター43のソースノードに接続される。また、給電線62は、コンタクトホール62eを介して配線62gに接続される。このため、給電線62は、配線62gを下層として部分的に二層構造になっている。制御線64は、ゲート配線43gの上面側を通過するように設けられるとともに、第1層間絶縁膜を開孔するコンタクトホール43fを介してゲート配線43gに接続される。配線43aの一端は、コンタクトホールを介してトランジスター43のドレインノードに接続される。

一方、給電線61は、配線61gの上面側に設けられるとともに、コンタクトホール445eを介してトランジスター45のソースノードに接続される。また、給電線61は、コンタクトホール61eを介して配線61gに接続される。このため、給電線61は、配線61gを下層として部分的に二層構造になっている。制御線63は、ゲート配線45gの上面側を通過するように設けられるとともに、コンタクトホール45fを介してゲート配線45gに接続される。配線45aの一端は、コンタクトホールを介してトランジスター45のソースノードに接続される。

配線49aは、保持容量44において他端となる電極44gを、後述する配線48に中継するものであり、電極44aとはコンタクトホール49eを介して接続されている。
配線16aは、配線16gの上面側に設けられるとともに、複数のコンタクトホール16eを介して当該配線16gに接続される。
電極44aは、電極44gに重ねられて、保持容量44における一端となるものである。電極44gと電極44aとの間には、図9(a)に示されるように、第1層間絶縁膜L1が挟持されているので、これにより保持容量44が形成されることになる。

このような第2配線に対して第2層間絶縁膜L2が設けられた後、第3導電層のパターニングによって、第3配線としてデータ線14、給電線16および配線48が設けられる。
データ線14は、第2層間絶縁膜L2を開孔する複数のコンタクトホール44fを介し電極44aに接続される。また、データ線14は、コンタクトホール55を介し配線45aの他端に接続される。これにより、データ線14は、コンタクトホール55および配線45aを順に介してトランジスター45のドレインノードに接続されることになる。

給電線16は、複数のコンタクトホール16fを介して配線16aに接続される。これにより、給電線16は、配線16g、16aによって部分的に三層構造となる。したがって、保持容量44の左右両側には、それぞれ三層構造の給電線16がシールド配線として配置されることになる。

配線48は、トランスミッションゲート42(図2参照)の出力端から引き回されたものであり、コンタクトホール49fを介して配線49aに接続される。このため、配線48は、配線49aの中継によって保持容量44の他端である電極44gに接続されることになる。また、配線48は、コンタクトホール53を介し配線43aの他端に接続される。これにより、配線48は、コンタクトホール43および配線43aを順に介してトランジスター43のドレインノードに接続されることになる。

このようにレベルシフト回路40では、保持容量44に対して、図6でみれば左右両側に給電線16が、また、上側に給電線61が、下側に給電線62が、それぞれ設けられる。このため、保持容量44の四辺は、それぞれ定電位線によってシールドされることになる。

<第1実施形態の動作>
図10を参照して電気光学装置10の動作について説明する。図10は、電気光学装置10における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Gwr(1)〜Gwr(m)が順次Lレベルに切り替えられて、1フレームの期間において1〜m行目の走査線12が1水平走査期間(H)毎に順番に走査される。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、i行目が水平走査される走査期間において、特にi行(3j−2)列の画素回路110について着目して動作を説明する。

i行目の走査期間について大別すると、図10において(b)で示される初期化期間と、(c)で示される補償期間と、(d)で示される書込期間とに分けられる。そして、(d)の書込期間の後、間をおいて(a)で示されるの発光期間となり、1フレームの期間経過後に再びi行目の走査期間に至る。このため、時間の順でいえば、(発光期間)→初期化期間→補償期間→書込期間→(発光期間)というサイクルの繰り返しとなる。
なお、図10において、i行目に対し1行前の(i−1)行目に対応する走査信号Gwr(i-1)、制御信号Gel(i-1)、Gcmp(i-1)、Gorst(i-1)の各々については、i行目に対応する走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)よりも、それぞれ時間的に1水平走査期間(H)だけ時間的に先行した波形となる。

<発光期間>
説明の便宜上、初期化期間の前提となる発光期間から説明する。図10に示されるように、i行目の発光期間では、走査信号Gwr(i)がHレベルであり、また、論理信号である制御信号Gel(i)、Gcmp(i)、Gorst(i)のうち、制御信号Gel(i)がLレベルであり、制御信号Gcmp(i)、Gorst(i)がHレベルである。
このため、図11に示されるようにi行(3j−2)列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123、125がオフする。したがって、トランジスター121は、ゲート・ソース間の電圧Vgsに応じた電流IdsをOLED150に供給する駆動トランジスターとして機能する。後述するように、本実施形態において発光期間での電圧Vgsは、トランジスター121の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、OLED150には、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。

なお、i行目の発光期間は、i行目以外が水平走査される期間であるから、データ線14の電位は適宜変動する。ただし、i行目の画素回路110においては、トランジスター122がオフしているので、ここでは、データ線14の電位変動を考慮していない。また、図11においては、動作説明で重要となる経路を太線で示している(以下の図12〜図14においても同様である)。

<初期化期間>
次にi行目の走査期間に至ると、(b)の初期化期間となる。初期化期間では、発光期間と比較して、制御信号Gel(i)がHレベルに、制御信号Gorst(i)がLレベルに、それぞれ変化する。
このため、図12に示されるように、i行(3j−2)列の画素回路110においてはトランジスター124がオフし、トランジスター125がオンする。これによってOLED150に供給される電流の経路が遮断されるとともに、OLED150のアノードAdが電位Vorstにリセットされる。
OLED150は、上述したようにアノードAdとカソードCtとで有機EL層を挟持した構成であるので、アノードAd・カソードCtの間には、図において破線で示されるように容量Coledが並列に寄生する。発光期間においてOLED150に電流が流れていたときに、当該OLED150のアノード・カソード間の両端電圧が当該容量Coledによって保持されるが、この保持電圧は、トランジスター125のオンによってリセットされる。このため、本実施形態では、後の発光期間においてOLED150に再び電流が流れるときに、当該容量Coledで保持されている電圧の影響を受けにくくなる。

詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い(大電流が流れた)ときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター125のオンによってOLED150のアノードAdの電位がリセットされるので、低輝度側の再現性が高められることになる。
なお、本実施形態において、電位Vorstについては、当該電位Vorstと共通電極118の電位Vctとの差がOLED150の発光閾値電圧を下回るように設定される。このため、初期化期間(次に説明する補償期間および書込期間)において、OLED150はオフ(非発光)状態である。

一方、初期化期間では、制御信号/GiniがLレベルになり、制御信号GrefがHレベルになるとともに、制御信号GcplがLレベルになる。このため、レベルシフト回路40においては、図12に示されるようにトランジスター45、43がそれぞれオンするとともに、トランスミッションゲート42がオフする。したがって、保持容量44の一端であるデータ線14は電位Viniに、保持容量44の他端であるノードhは電位Vrefに、それぞれ初期化される。
ここで、電位Viniについては、(Vel−Vini)がトランジスター121の閾値電圧|Vth|よりも大きくなるように設定される。なお、トランジスター121はPチャネル型であるので、ソースノードの電位を基準とした閾値電圧Vthは負である。そこで、高低関係の説明で混乱が生じるのを避けるために、閾値電圧については、絶対値の|Vth|で表し、大小関係で規定することにする。

また、制御回路5は、初期化期間および補償期間にわたってデータ信号を供給する。すなわち、制御回路5は、j番目のグループでいえばデータ信号Vd(j)を順番に、i行(3j−2)列、i行(3j−1)列、i行(3j)列の画素の階調レベルに応じた電位に切り替える一方、データ信号の電位の切り替えに合わせて制御信号Sel(1)、Sel(2)、Sel(3)を順番に排他的にHレベルとする。これによって、デマルチプレクサ30では、各グループにおいてトランスミッションゲート34がそれぞれ左端列、中央列、右端列の順番でオンする。
ここで、初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Sel(1)によってオンする場合、図12に示されるように、データ信号Vd(j)が保持容量41の一端に供給されるので、当該データ信号は、保持容量41によって保持される。

<補償期間>
i行目の走査期間では、次に(c)の補償期間となる。補償期間では初期化期間と比較して、走査信号Gwr(i)および制御信号Gcmp(i)がLレベルとなる。一方、補償期間では、制御信号GrefがHレベルに維持された状態で制御信号/GiniがHレベルになる。
このため、図13に示されるように、i行(3j−2)列の画素回路110ではトランジスター122がオンして、ゲートノードgがデータ線14に電気的に接続される一方、トランジスター123のオンによって、トランジスター121がダイオード接続となる。
したがって、電流が、給電線116→トランジスター121→トランジスター123→トランジスター122→(3j−2)列目のデータ線14という経路で流れるので、ゲートノードgは、電位Viniから上昇する。ただし、上記経路に流れる電流は、ゲートノードgが電位(Vel−|Vth|)に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線14およびゲートノードgは電位(Vel−|Vth|)で飽和する。したがって、保持容量140は、補償期間の終了に至るまでにトランジスター121の閾値電圧|Vth|を保持することになる。

一方、レベルシフト回路40においては、制御信号GrefがHレベルを維持した状態で制御信号/GiniがHレベルになるので、レベルシフト回路40においてノードhは電位Vrefに固定される。

すでに初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Sel(1)によってオンした場合には、補償期間において、当該トランスミッションゲート34はオンすることはない。
また、補償期間が終了すると、制御信号Gcmp(i)がHレベルになるので、トランジスター121のダイオード接続が解除される。

なお、補償期間が終了してから次の書込期間が開始するまでの間において制御信号GrefがLレベルになるので、トランジスター43がオフになる。このため、(3j−2)列目のデータ線14からi行(3j−2)列の画素回路110におけるゲートノードgに至るまでの経路は、フローティング状態になるものの、当該経路の電位は、保持容量50、140によって(Vel−|Vth|)に維持される。

<書込期間>
i行目の走査期間では、補償期間の後に(c)の書込期間となる。書込期間では、制御信号Gcmp(i)がHレベルになる一方、補償期間では、制御信号GrefがLレベルとなった状態で制御信号/GiniがHレベル(制御信号/GcplがLレベルとなる)。
このため、図14に示されるようにレベルシフト回路40においては、トランスミッションゲート42がオンするので、保持容量41に保持されたデータ信号が保持容量44の他端であるノードhに供給される。すなわち、ノードhには、OLED150の輝度に応じた電位の信号が供給される。このため、ノードhは、補償期間における電位Vrefからシフトする。このときのノードhの電位変化分をΔVとして、変化後の電位を(Vref+ΔV)として表すことにする。

一方、ゲートノードgは、保持容量44の一端にデータ線14を介して接続されているので、補償期間における電位(Vel−|Vth|)から、ノードhの電位変化分ΔVに容量比k2を乗じた値だけシフトする。すなわち、ゲートノードgの電位は、補償期間における電位(Vel−|Vth|)から、ノードhの電位変化分ΔVに容量比k2を乗じた値だけシフトした値(Vel−|Vth|+k2・ΔV)となる。これをトランジスター121の電圧Vgsで絶対値で表現すると、閾値電圧|Vth|からゲートノードgの電位シフト分だけシフトした値(|Vth|−k2・ΔV)となる。
なお、容量比k2とは、Cdt、Cref1、Cref2で定まるの容量比である。厳密にいえば、保持容量140の容量Cpixも考慮しなければならないが、容量Cpixは、容量Cdt、Cref1、Cref2と比較して十分に小さくなるように設定しているので、無視している。

図15は、書込期間におけるデータ信号の電位とゲートノードgの電位との関係を示す図である。制御回路5から供給されるデータ信号は、上述したように画素の階調レベルに応じて最小値Vminから最大値Vmaxまでの電位範囲を取り得る。本実施形態では、当該データ信号が直接ゲートノードgに書き込まれるのではなく、図に示されるようにレベルシフトされて、ゲートノート゛gに書き込まれる。
このとき、ゲートノードgの電位範囲ΔVgateは、データ信号の電位範囲ΔVdata(=Vmax−Vmin)に容量比k2を乗じた値に圧縮される。
また、ゲートノードgの電位範囲ΔVgateを、データ信号の電位範囲ΔVdataに対してどの方向にどれだけシフトさせるかについては、電位Vp(=Vel−|Vth|)、Vrefで定めることができる。これは、データ信号の電位範囲ΔVdataが、電位Vrefを基準にして容量比k2で圧縮されるとともに、その圧縮範囲が電位Vpを基準にシフトされたものが、ゲートノードgの電位範囲ΔVgateとなるためである。

このようにi行目の書込期間において、i行目の画素回路110のゲートノードgには、補償期間における電位(Vel−|Vth|)から、ノードhの電位変化分ΔVに容量比k2を応じた分だけシフトした電位(Vel−|Vth|+k2・ΔV)が書き込まれる。
やがて走査信号Gwr(i)がHレベルになり、トランジスター122がオフする。これによって書込期間が終了して、ゲートノードgの電位は、シフトされた値に確定する。

<発光期間>
本実施形態では、i行目の書込期間の終了後、1水平走査期間(H)経過後において発光期間に至る。この発光期間では、上述したように制御信号Gel(i)がLレベルになるので、i行(3j−2)列の画素回路110においては、トランジスター124がオンする。ゲート・ソース間の電圧Vgsは、(|Vth|−k2・ΔV)であるから、OLED150には、先の図11に示したように、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。
このような動作は、i行目の走査期間において、(3j−2)列目の画素回路110以外のi行目の他の画素回路110においても時間的に並列して実行される。さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、…、(m−1)、m行目の順番で実行されるとともに、フレーム毎に繰り返される。

本実施形態によれば、ゲートノードgにおける電位範囲ΔVgateは、データ信号の電位範囲ΔVdataに対し狭められるので、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター121のゲート・ソース間に印加することができる。このため、微細な画素回路110においてトランジスター121のゲート・ソース間の電圧Vgsの変化に対しOLED150に流れる微小電流が相対的に大きく変化する場合であっても、OLED150に供給する電流を精度良く制御することが可能になる。

レベルシフト回路40では、データ信号が保持容量44を介してデータ線14に供給される際に、電位振幅が圧縮されるようにデータ信号がレベルシフトされる。このレベルシフトの際に、保持容量44の一端(データ線14)や他端(ノードh)の電位が、結合容量を介して他の要素の電位変動の影響を受けてしまうと、データ信号の電位を正確にレベルシフトした電位をデータ線14に供給することができなくなり、結果的に、表示品位を低下させてしまう懸念がある。

これに対し、本実施形態では、特に図6に示されるように電位Vorstを給電する給電線16が定電位線として、平面視で保持容量44の左右両側にそれぞれ設けられる。このため、保持容量44の両端は、隣り合う列の電位の変動からシールドされるので、表示品位の低下を抑えることができる。
さらに、保持容量44の両端をシールドする給電線16の部分は、特に図8で示されるように、当該保持容量44の一端である電極44aと同一導電層からなる配線16aと、当該保持容量44の他端である電極44gと同一導電層からなる配線16gとを積層した構造となっている。このため、保持容量44を構成する導電層とは異なる単一層によって、給電線16を形成した場合と比較して、断面視でみたときに、斜め方向に向かう容量カップリングが低減されるので、シールド機能をより向上させることができる。
くわえて、本実施形態では、配線16g、16aをコンタクトホール16e、16fを介して給電線16に接続されている。このコンタクトホール16a、16fは、第1層間絶縁膜L1および第2層間絶縁L2における一種の電荷の防御壁となるので、シールド機能をさらに向上させることができる。

本実施形態では、図6に示されるように、保持容量44の左右両側のみならず、保持容量44の上側には給電線61と配線61gとの積層体が、下側には給電線62と配線62gとの積層体が、それぞれ設けられる。
給電線61は電極44aと同一導電層から構成され、配線61gは電極44gと同一導電層から構成されるとともに、給電線61と配線61gとはコンタクトホール61eを介して接続されている。制御線63には、制御信号/Giniが供給されるので、論理信号のLレベル、Hレベルで電位が変化するが、保持容量44は、給電線61と配線61gとの積層体によってシールドされるので、制御線63における電位の変化の影響を受けにくくなる。
一方、給電線62は電極44aと同一導電層から構成され、配線62gは電極44gと同一導電層から構成されるとともに、給電線62と配線62gとはコンタクトホール62eを介して接続されている。制御線64には、制御信号Grefが供給されるので、論理信号のLレベル、Hレベルで電位が変化するが、保持容量44は、給電線62と配線62gとの積層体によってシールドされるので、制御線64における電位の変化の影響を受けにくくなる。

このように、本実施形態では、平面視でみたときに、保持容量44の四辺が給電線16、61、62によって囲まれているので、保持容量44の両端電位が、周辺の電位の変動から有効にシールドされる。このため、表示品位の低下を抑えることができるのである。
なお、保持容量44については、平面視でみたときに、縦方向に長手の形状になるので、給電線61、62よりも給電線16によるシールドが重要となる。

なお、本実施形態では、保持容量44の左右に設けられる定電位線として、電位Vorstを給電する給電線16を用いたが、画素回路110に定電位を供給するものであることが好ましいという観点からすれば、給電線16に限られない。例えば、給電線16を行方向に延在する一方で、その替わりに、電源の高位側の電位Velを給電する給電線116を、保持容量44の左右に設けても良い。また、電源の低位側の電位Vctの共通電極118に接続される給電線を、保持容量44の左右に設けても良い。

実施形態においては、例えば配線16aは、複数のコンタクトホール16eを介して配線16gに接続され、給電線16は、複数のコンタクトホール16fを介して配線16aに接続された構成としたが、コンタクトホールの数は、所定のデザインルールによって規定される。このため、デザインルールによっては、平面視したときに、1つであっても良いし、その開孔部分が縦方向に長手の矩形形状としても良い。

配線16g、16aについては、コンタクトホール16e、16fを介して給電線16に接続して、共通の電位Vorstとした構成にしたが、互いに接続することなく、異なる電位としても良い。例えば、図17に示されるように、配線16gについては、配線61gから分岐させた配線として、電極44gの初期電位Vrefを、コンタクトホール62eを介して給電しても良いし、配線16aについては、上記給電線61から分岐させた配線として電極44aの初期電位Viniを給電しても良い。

一方、本実施形態によれば、トランジスター121によってOLED150に供給される電流Idsは、閾値電圧の影響が相殺される。このため、本実施形態によれば、トランジスター121の閾値電圧が画素回路110毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流がOLED150に供給されるので、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。

この相殺について図16を参照して説明する。この図に示されるように、トランジスター121は、OLED150に供給する微小電流を制御するために、弱反転領域(サブスレッショルド領域)で動作する。
図において、Aは閾値電圧|Vth|が大きいトランジスターを、Bは閾値電圧|Vth|が小さいトランジスターを、それぞれ示している。なお、図16において、ゲート・ソース間の電圧Vgsは、実線で示される特性と電位Velとの差である。また、図16において、縦スケールの電流は、ソースからドレインに向かう方向を正(上)とした対数で示されている。
補償期間においてゲートノードgは、電位Viniから電位(Vel−|Vth|)となる。このため、閾値電圧|Vth|が大きいトランジスターAは、動作点がSからAaに移動する一方、閾値電圧|Vth|が小さいトランジスターBは、動作点がSからBaに移動する。
次に、2つのトランジスターが属する画素回路110へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Aa、Baからの電位シフト量は、ともに同じk2・ΔVである。このため、トランジスターAについては動作点がAaからAbに移動し、トランジスターBについては動作点がBaからBbに移動するが、電位シフト後の動作点における電流は、トランジスターA、Bともに、ほぼ同じIdsで揃うことになる。
これにより、本実施形態によれば、トランジスター121の閾値電圧が画素回路110毎にばらついても、そのばらつきが補償されるのである。

また、本実施形態によれば、初期化期間から補償期間までにわたって制御回路5から供給されるデータ信号を、一旦、保持容量41に保持させた後、書込期間にその保持電位をレベルシフトした上でデータ線14に供給する。このため、制御回路5からみれば、データ信号を、書込期間ではなく、初期化期間から補償期間までの比較的長い期間にわたって供給すれば良いので、データ信号の供給動作について低速化することができる。

<応用・変形例>
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

<保持容量の電極>
実施形態では、保持容量44の電極44gを第1導電層から構成し、電極44aを第2導電層から構成したが、例えば、電極44gを第2導電層から構成し、電極44aを第3導電層から構成しても良い。また、実施形態では、電極44gを断面視で電極44aの下部電極としたが、電極44gを電極44aの上部電極としても良い。

<制御回路>
実施形態において、データ信号を供給する制御回路5については電気光学装置10とは別体としたが、制御回路5についても、走査線駆動回路20やデマルチプレクサ30、レベルシフト回路40とともに、半導体シリコン基板に集積化しても良い。

<基板>
実施形態においては、電気光学装置10を半導体シリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。例えば、SOI基板であっても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。

<制御信号Gcmp(i)>
実施形態等において、i行目でいえば、書込期間において制御信号Gcmp(i)をHレベルとしたが、Lレベルとしても良い。すなわち、トランジスター123をオンさせることによる閾値補償とノードゲートgへの書き込みとを並行して実行する構成としても良い。

<デマルチプレクサ>
実施形態等では、データ線14を3列毎にグループ化するとともに、各グループにおいてデータ線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については「2」であっても良いし、「4」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ30を用いないで各列のデータ線14にデータ信号を一斉に線順次で供給する構成でも良い。

<トランジスターのチャネル型>
上述した実施形態等では、画素回路110におけるトランジスター121〜125をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型およびNチャネル型を適宜組み合わせても良い。

<その他>
実施形態等では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。

<電子機器>
次に、実施形態等や応用例に係る電気光学装置10を適用した電子機器について説明する。電気光学装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。

図18は、ヘッドマウント・ディスプレイの外観を示す図であり、図19は、その光学的な構成を示す図である。
まず、図18に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図19に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置10Lと右眼用の電気光学装置10Rとが設けられる。
電気光学装置10Lの画像表示面は、図19において左側となるように配置している。これによって電気光学装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置10Rの画像表示面は、電気光学装置10Lとは反対の右側となるように配置している。これによって電気光学装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。

この構成において、ヘッドマウント・ディスプレイ300の装着者は、電気光学装置10L、10Rによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置10Lに表示させ、右眼用画像を電気光学装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。

なお、電気光学装置10については、ヘッドマウント・ディスプレイ300のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

10…電気光学装置、12…走査線、14…データ線、16…給電線、20…走査線駆動回路、30…デマルチプレクサ、40…レベルシフト回路、41、44、50…保持容量、100…表示部、110…画素回路、116…給電線、118…共通電極、121〜125…トランジスター、140…保持容量、150…OLED、300…ヘッドマウント・ディスプレイ。

Claims (6)

  1. 複数のデータ線と、
    前記複数のデータ線のうち、第1データ線に対応して設けられた第1画素回路と、
    前記複数のデータ線のうち、第2データ線に対応して設けられた第2画素回路と、
    を有し、
    前記第1画素回路および第2画素回路の各々は、
    発光素子と、
    ゲート・ソース間の電圧に応じた電流を前記発光素子に供給する駆動トランジスターと、
    を含む電気光学装置であって、
    一端が前記第1データ線に接続され第1保持容量と、
    一端が前記第2データ線に接続され第2保持容量と、
    平面視で、前記第1保持容量と前記第2保持容量との間に設けられた定電位線と、
    を有し、
    前記第1データ線は、前記第1保持容量の他端に供給される、前記第1画素回路における発光素子に供給すべき電流に応じて電位シフトする信号が、前記第1保持容量を介して供給され、
    前記第2データ線は、前記第2保持容量の他端に供給される、前記第2画素回路における発光素子に供給すべき電流に応じて電位シフトする信号が、前記第2保持容量を介して供給されることを特徴とする電気光学装置。
  2. 前記第1保持容量の一端および前記第2保持容量の一端は、第1導電層または第2導電層のいずれか一方で形成され、
    前記第1保持容量の他端および前記第2保持容量の他端は、前記第1導電層または前記第2導電層のいずれか他方で形成され、
    前記定電位線は、少なくとも前記第1導電層の配線および第2導電層の配線とで形成される
    ことを特徴とする請求項1に記載の電気光学装置。
  3. 前記定電位線における前記第1導電層の配線および第2導電層の配線とは、互いに電気的に接続される
    ことを特徴とする請求項2記載の電気光学装置。
  4. 前記発光素子は、二端子型素子であり、
    前記発光素子と前記駆動トランジスターとは、異なる二つの電源電位の間に電気的に直列に接続され、
    前記発光素子の二端子のうち、前記駆動トランジスター側の端子は、当該駆動トランジスターによって電流が供給された後に、所定のリセット電位にされ、
    前記定電位線には、前記リセット電位が供給される
    ことを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。
  5. 前記発光素子と前記駆動トランジスターとは、異なる二つの電源電位の間に直列に接続され、
    前記定電位線には、前記二つの電源電位の一方が供給される
    ことを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。
  6. 請求項1乃至5のいずれかに記載の電気光学装置を備える
    ことを特徴とする電子機器。
JP2012099990A 2012-04-25 2012-04-25 電気光学装置および電子機器 Active JP6015095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012099990A JP6015095B2 (ja) 2012-04-25 2012-04-25 電気光学装置および電子機器

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2012099990A JP6015095B2 (ja) 2012-04-25 2012-04-25 電気光学装置および電子機器
US13/826,834 US9208708B2 (en) 2012-04-25 2013-03-14 Electro-optical device and electronic apparatus
CN201710665738.3A CN107452340B (zh) 2012-04-25 2013-03-27 电光学装置以及电子设备
CN201710665772.0A CN107464523B (zh) 2012-04-25 2013-03-27 电光学装置以及电子设备
CN201310102240.8A CN103377617B (zh) 2012-04-25 2013-03-27 电光学装置以及电子设备
TW106102280A TWI605584B (zh) 2012-04-25 2013-04-22 光電裝置及具備其之電子機器
TW102114250A TWI578515B (zh) 2012-04-25 2013-04-22 光電裝置及具備其之電子機器
TW106133893A TWI639231B (zh) 2012-04-25 2013-04-22 光電裝置及具備其之電子機器
TW107132403A TWI710131B (zh) 2012-04-25 2013-04-22 光電裝置及具備其之電子機器
KR1020130044793A KR102039479B1 (ko) 2012-04-25 2013-04-23 전기 광학 장치 및 전자 기기
US14/929,739 US9495914B2 (en) 2012-04-25 2015-11-02 Electro-optical device and electronic apparatus
US15/159,122 US9679521B2 (en) 2012-04-25 2016-05-19 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2013228529A JP2013228529A (ja) 2013-11-07
JP6015095B2 true JP6015095B2 (ja) 2016-10-26

Family

ID=49462660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012099990A Active JP6015095B2 (ja) 2012-04-25 2012-04-25 電気光学装置および電子機器

Country Status (5)

Country Link
US (3) US9208708B2 (ja)
JP (1) JP6015095B2 (ja)
KR (1) KR102039479B1 (ja)
CN (3) CN103377617B (ja)
TW (4) TWI710131B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6064313B2 (ja) * 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP5953923B2 (ja) * 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器
KR102085274B1 (ko) * 2013-06-21 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6086336B2 (ja) * 2013-12-09 2017-03-01 株式会社Joled 画像表示装置に用いられるゲート駆動用集積回路、画像表示装置、および、有機elディスプレイ
KR102194825B1 (ko) 2014-06-17 2020-12-24 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6535441B2 (ja) 2014-08-06 2019-06-26 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
JP6657800B2 (ja) * 2015-10-30 2020-03-04 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
KR20170058492A (ko) * 2015-11-18 2017-05-29 삼성디스플레이 주식회사 표시 장치
CN107644615B (zh) * 2016-07-20 2020-06-30 上海和辉光电有限公司 一种减小电容耦合的电路及amoled显示电路
CN107134257B (zh) * 2017-07-12 2019-09-27 京东方科技集团股份有限公司 一种像素电路的驱动方法
US10440944B2 (en) * 2017-11-20 2019-10-15 Dennis LaRoque Smart micro-mouse trap
CN108062932B (zh) * 2017-12-20 2020-05-26 北京航空航天大学 一种有机薄膜晶体管构造的像素电路
JP6638745B2 (ja) * 2018-01-25 2020-01-29 セイコーエプソン株式会社 電気光学装置、および電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847340B2 (en) * 2002-08-16 2005-01-25 Windell Corporation Active organic light emitting diode drive circuit
JP3870941B2 (ja) * 2002-10-31 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
US7142030B2 (en) * 2002-12-03 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
JP4168836B2 (ja) * 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP4462883B2 (ja) * 2003-09-22 2010-05-12 Necエレクトロニクス株式会社 半導体装置および表示装置
JP2004214692A (ja) * 2004-02-16 2004-07-29 Matsushita Electric Ind Co Ltd 半導体集積回路装置ならびにd/a変換装置およびa/d変換装置
JP2005352411A (ja) * 2004-06-14 2005-12-22 Sharp Corp 電流駆動型表示素子の駆動回路およびそれを備えた表示装置
JP2006113110A (ja) * 2004-10-12 2006-04-27 Seiko Epson Corp 電気光学装置及び電子機器
JP2006243176A (ja) * 2005-03-01 2006-09-14 Sony Corp 表示装置、信号線駆動方法
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP4961790B2 (ja) * 2006-03-24 2012-06-27 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
CN101578648B (zh) 2007-03-08 2011-11-30 夏普株式会社 显示装置及其驱动方法
US8259043B2 (en) * 2007-06-07 2012-09-04 Honeywell International Inc. Hybrid driver for light-emitting diode displays
KR101435527B1 (ko) * 2007-07-25 2014-08-29 삼성디스플레이 주식회사 표시 장치
JP5308656B2 (ja) * 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニーGlobal Oled Technology Llc. 画素回路
JP2009222779A (ja) 2008-03-13 2009-10-01 Seiko Epson Corp 電気光学装置および電子機器
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
JP2011039269A (ja) * 2009-08-11 2011-02-24 Seiko Epson Corp 発光装置、電子機器および発光装置の駆動方法
KR101082283B1 (ko) * 2009-09-02 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP5853614B2 (ja) 2011-11-10 2016-02-09 セイコーエプソン株式会社 電気光学装置および電子機器
JP5879944B2 (ja) 2011-11-16 2016-03-08 セイコーエプソン株式会社 電気光学装置、および電子機器

Also Published As

Publication number Publication date
US20160055804A1 (en) 2016-02-25
CN107452340A (zh) 2017-12-08
TWI578515B (zh) 2017-04-11
US9208708B2 (en) 2015-12-08
CN103377617A (zh) 2013-10-30
CN107452340B (zh) 2019-10-18
KR102039479B1 (ko) 2019-11-01
JP2013228529A (ja) 2013-11-07
TW201717389A (zh) 2017-05-16
US20160260386A1 (en) 2016-09-08
TWI710131B (zh) 2020-11-11
TW201843832A (zh) 2018-12-16
US9679521B2 (en) 2017-06-13
CN107464523B (zh) 2020-03-06
TWI605584B (zh) 2017-11-11
TW201344899A (zh) 2013-11-01
KR20130120402A (ko) 2013-11-04
CN107464523A (zh) 2017-12-12
TWI639231B (zh) 2018-10-21
CN103377617B (zh) 2017-09-08
US20130286054A1 (en) 2013-10-31
US9495914B2 (en) 2016-11-15
TW201803109A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
US10784453B2 (en) Display apparatus and electronic apparatus
KR102047631B1 (ko) 표시 장치
US10769996B2 (en) Electro-optical device, electronic apparatus, and method of driving electro-optical device
JP3772889B2 (ja) 電気光学装置およびその駆動装置
KR100523458B1 (ko) 표시장치
KR101564786B1 (ko) 화소 회로 및 표시 장치와 전자 기기
CN103366674B (zh) 电光装置以及电子设备
CN105976762B (zh) 电光学装置以及电子设备
KR101567734B1 (ko) 표시 장치 및 전자 기기
CN103426400B (zh) 光电装置及电子设备
US9219087B2 (en) Display, display drive method, method of manufacturing display, and electronic apparatus
US20200234643A1 (en) Electro-optical device, driving method of electro-optical device and electronic apparatus
JP2009169071A (ja) 表示装置
CN107134255B (zh) 电光装置以及电子设备
TWI307489B (ja)
CN104064581B (zh) 显示装置及电子设备
CN103106872B (zh) 像素电路、电光装置以及电子设备
CN103065582B (zh) 电光学装置、电光学装置的驱动方法以及电子设备
US9666133B2 (en) Electro-optical device and electronic apparatus
US20140168036A1 (en) Pixel circuit, electro-optic device, and electronic apparatus
US10210813B2 (en) Display device, electronic device, and driving method of display device
CN106298842A (zh) 有机发光显示装置及其制造方法
CN107452340B (zh) 电光学装置以及电子设备
JP6179116B2 (ja) 発光装置及び電子機器
CN101656266A (zh) 电流驱动型显示设备

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160609

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6015095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150