JPH0345934A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0345934A JPH0345934A JP1181231A JP18123189A JPH0345934A JP H0345934 A JPH0345934 A JP H0345934A JP 1181231 A JP1181231 A JP 1181231A JP 18123189 A JP18123189 A JP 18123189A JP H0345934 A JPH0345934 A JP H0345934A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- liquid crystal
- counter
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 239000000126 substance Substances 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241001385733 Aesculus indica Species 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アクティブマトリクス液晶表示装置の構造に
関する。
関する。
液晶表示パネルは実用化が進み、現在では高品位な画質
が得られるアクティブマトリクス方式の液晶表示装置が
主流になりつつある。ここでアクティブマトリクス方式
とは画素電極である液晶表示電極毎に非線形な電流−電
圧特性を示す薄膜トランジスタ（ＴＰＴ）、ダイオード
、金属−絶縁膜−金属あるいは金属−絶縁膜−透明導電
体の３層構造からなる。いわゆるＭＩＭ素子をスイッチ
ング素子として有するものである。
が得られるアクティブマトリクス方式の液晶表示装置が
主流になりつつある。ここでアクティブマトリクス方式
とは画素電極である液晶表示電極毎に非線形な電流−電
圧特性を示す薄膜トランジスタ（ＴＰＴ）、ダイオード
、金属−絶縁膜−金属あるいは金属−絶縁膜−透明導電
体の３層構造からなる。いわゆるＭＩＭ素子をスイッチ
ング素子として有するものである。
本発明ではスイッチング素子としてＭ工Ｍ素子を有し、
基板上にＩＣを直搭載したいわゆるチップ・オン・グラ
ス（Ｃｈｉｐ−Ｏｎ−Ｇｌａｓｓ ）構造（以下Ｃ，０
，Ｇ、と略す）を有する液晶表示装置を例に説明する。
基板上にＩＣを直搭載したいわゆるチップ・オン・グラ
ス（Ｃｈｉｐ−Ｏｎ−Ｇｌａｓｓ ）構造（以下Ｃ，０
，Ｇ、と略す）を有する液晶表示装置を例に説明する。
ＭＩＭ素子とは一般的にはＴａ−Ｔａ２０ｓ−Ｃｒある
いはＴａ−’ｒａ、ｏ、−ＩＴＯからなり、素子の非線
形的電流−電圧特性を用い直列に配した液晶層をスイッ
チングして表示を行うものである。
いはＴａ−’ｒａ、ｏ、−ＩＴＯからなり、素子の非線
形的電流−電圧特性を用い直列に配した液晶層をスイッ
チングして表示を行うものである。
ここで、前記ＭＩＭ素子の絶縁膜の厚さは５０ｎｍ程度
に形成するため静電耐圧が低く液晶ノくネル製造工程で
生ずる静電気により容易に絶縁破壊を起こし上下電極が
短絡し非線形素子として機能しな（なる。
に形成するため静電耐圧が低く液晶ノくネル製造工程で
生ずる静電気により容易に絶縁破壊を起こし上下電極が
短絡し非線形素子として機能しな（なる。
素子の静電破壊は工程中の配向処理と液晶注入後のハン
ドリングで起こる確率が高い。第９図は従来法により作
製した液晶パネルを説明する平面図で図上ではアクティ
ブ基板６７、対向基板６８、ＩＣ３９を示す。ここで静
電破壊の発生部位は第９図の破線６６で示すように、表
示部外周のような周囲の電極配置が変化する所や、基板
上にＩＣを直接搭載するＣ、 Ｏ，Ｇ、実装構造の液晶
表示装置の場合、異なるＩＣに接続する配線が隣接する
部位に設げられたスイッチング素子の静電破壊が顕著で
ある。
ドリングで起こる確率が高い。第９図は従来法により作
製した液晶パネルを説明する平面図で図上ではアクティ
ブ基板６７、対向基板６８、ＩＣ３９を示す。ここで静
電破壊の発生部位は第９図の破線６６で示すように、表
示部外周のような周囲の電極配置が変化する所や、基板
上にＩＣを直接搭載するＣ、 Ｏ，Ｇ、実装構造の液晶
表示装置の場合、異なるＩＣに接続する配線が隣接する
部位に設げられたスイッチング素子の静電破壊が顕著で
ある。
静電対策としては、従来共通電極の設置等の）くターン
レイアウトによる対策及び工程中の湿度管理、作業者の
アース設置、イオンシャワー等のプロセスによる対策が
行われているが素子の静電破壊を完全に防止することは
できていない。
レイアウトによる対策及び工程中の湿度管理、作業者の
アース設置、イオンシャワー等のプロセスによる対策が
行われているが素子の静電破壊を完全に防止することは
できていない。
本発明の目的は、このような課題を解決し、アクティブ
マトリクス方式液晶パネルの液晶表示電極に設けるスイ
ッチング素子を高歩留で製造することにある。
マトリクス方式液晶パネルの液晶表示電極に設けるスイ
ッチング素子を高歩留で製造することにある。
上記目的を達成するために本発明における液晶表示装置
は下記記載の構造とする。
は下記記載の構造とする。
（イ）行電極及び非線形な電流−電圧特性を有する（３
）行電極及びスイッチング素子を介して行電極と接続す
る画素電極を設けるアクティブ基板と、列電極及び対向
電極を設ける対向基板と、アクティブ基板上の画素電極
と対向基板上の対向電極を一定間隔で対向させ、且つア
クティブ基板と対向基板との間に充填する液晶物質と、
行電極とＩＣとを接続する接続点と、接続点に対して行
電極の反対側の領域にダミー電極を設ける。
）行電極及びスイッチング素子を介して行電極と接続す
る画素電極を設けるアクティブ基板と、列電極及び対向
電極を設ける対向基板と、アクティブ基板上の画素電極
と対向基板上の対向電極を一定間隔で対向させ、且つア
クティブ基板と対向基板との間に充填する液晶物質と、
行電極とＩＣとを接続する接続点と、接続点に対して行
電極の反対側の領域にダミー電極を設ける。
（ロ）行電極及び非線形な電流−電圧特性を有する（３
）行電極及びスイッチング素子を介して行電極と接続す
る画素電極を設けるアクティブ基板と、列電極及び対向
電極を設ける対向基板と、アクティブ基板上の画素電極
と対向基板上の対向電極を一定間隔で対向させ、且つア
クティブ基板と対向基板との間に充填する液晶物質と、
列電極とＩＣとを接続する接続点と、接続点に対して列
電極の反対側の領域にダミー電極を設ける。
）行電極及びスイッチング素子を介して行電極と接続す
る画素電極を設けるアクティブ基板と、列電極及び対向
電極を設ける対向基板と、アクティブ基板上の画素電極
と対向基板上の対向電極を一定間隔で対向させ、且つア
クティブ基板と対向基板との間に充填する液晶物質と、
列電極とＩＣとを接続する接続点と、接続点に対して列
電極の反対側の領域にダミー電極を設ける。
（ハ）行電極及び非線形な電流−電圧特性を有する（３
）行電極及びスイッチング素子を介して行電極と接続す
る画素電極を設けるアクティブ基板と、列電極及び対向
電極を設ける対向基板と、アクティブ基板上の画素電極
と対向基板上の対向電極を一定間隔で対向させ、且つア
クティブ基板と対向基板との間に充填する液晶物質と、
行電極とＩＣとを接続する接続点と、接続点に対して行
電極の反対側の領域にダミー電極と、列電極とＩＣとを
接続する接続点と、接続点に対して前記列電極の反対側
の領域にダミー電極を設ける。
）行電極及びスイッチング素子を介して行電極と接続す
る画素電極を設けるアクティブ基板と、列電極及び対向
電極を設ける対向基板と、アクティブ基板上の画素電極
と対向基板上の対向電極を一定間隔で対向させ、且つア
クティブ基板と対向基板との間に充填する液晶物質と、
行電極とＩＣとを接続する接続点と、接続点に対して行
電極の反対側の領域にダミー電極と、列電極とＩＣとを
接続する接続点と、接続点に対して前記列電極の反対側
の領域にダミー電極を設ける。
〔実施例１〕
本実施例で作製したＭＩＭ素子を有するアクティブマ）
！７クス方式液晶表示装置を第１図に示す。
！７クス方式液晶表示装置を第１図に示す。
ＭＩＭ素子を形成したアクティブ基板１と対向電極を形
成した対向基板２は配向処理を施した後一定間隔を保っ
て貼り合わせ、その隙間に液晶を封入し、液晶封入領域
外に形成した行電極３上にＩＣをハンダ導電ペーストを
介して直接搭載する。
成した対向基板２は配向処理を施した後一定間隔を保っ
て貼り合わせ、その隙間に液晶を封入し、液晶封入領域
外に形成した行電極３上にＩＣをハンダ導電ペーストを
介して直接搭載する。
ここで、Ｔａである行電極３はアクティブ基板１上に２
４０本形成し一方はハンダ導電ペーストを介して走査側
工Ｃ４と接続し、他方は液晶表示領域５においてＭＩＭ
素子を介して画素電極と接続する。６は走査側ＩＣの入
力電極である。また、ＩＴＯである列電極７は対向基板
２上に３２０本形成し一方はハンダ導電ペーストを介し
て信号側ＩＣ８と接続し他方は液晶表示領域５において
対向電極とする。
４０本形成し一方はハンダ導電ペーストを介して走査側
工Ｃ４と接続し、他方は液晶表示領域５においてＭＩＭ
素子を介して画素電極と接続する。６は走査側ＩＣの入
力電極である。また、ＩＴＯである列電極７は対向基板
２上に３２０本形成し一方はハンダ導電ペーストを介し
て信号側ＩＣ８と接続し他方は液晶表示領域５において
対向電極とする。
９は信号側ＩＣの入力電極である。ここでアクティブ基
板１上の画素電極とストライプ状に形成された対向基板
２側の対向電極は１対１に対応するように重なっている
。
板１上の画素電極とストライプ状に形成された対向基板
２側の対向電極は１対１に対応するように重なっている
。
本発明によるＩＴＯであるダミー電極１ｏ及び１１は行
電極３及び列電極７に沿ってＩＣに接続する行電極６、
走査側ＩＣの入力電極６、列電極７、信号側ＩＣの入力
電極９とは電気的に接続せずに且つ行電極６と走査側Ｉ
Ｃの入力電極６０間及び列電極７と信号側ＩＣの入力電
極９０間を通して設ける。
電極３及び列電極７に沿ってＩＣに接続する行電極６、
走査側ＩＣの入力電極６、列電極７、信号側ＩＣの入力
電極９とは電気的に接続せずに且つ行電極６と走査側Ｉ
Ｃの入力電極６０間及び列電極７と信号側ＩＣの入力電
極９０間を通して設ける。
次に第１図の内部１０１領域の拡大図を第２図に示す。
アクティブ基板上の行電極３にはＭＩＭ素子１２とＩＴ
Ｏである画素電極１６が形成され、対向基板上のＩＴＯ
である対向電極１４と一定間隔で重なり合っている。こ
こで、本発明のダミー電極１０．１１は液晶表示領域５
の外周に沿って一辺当り４本ずつ形成する。またアクテ
ィブ基板上の最も外側のダミー電極１９以外にはＭＩＭ
素子とＴａからなるダミー画素１５に設は対向基板側の
対向電極１４及びダミー電極１１と対応させる。またダ
ミー電極１１はアクティブ基板上のダミー画素１５と対
応させる。
Ｏである画素電極１６が形成され、対向基板上のＩＴＯ
である対向電極１４と一定間隔で重なり合っている。こ
こで、本発明のダミー電極１０．１１は液晶表示領域５
の外周に沿って一辺当り４本ずつ形成する。またアクテ
ィブ基板上の最も外側のダミー電極１９以外にはＭＩＭ
素子とＴａからなるダミー画素１５に設は対向基板側の
対向電極１４及びダミー電極１１と対応させる。またダ
ミー電極１１はアクティブ基板上のダミー画素１５と対
応させる。
次に、ＭＩＭ素子部について説明する。第３図は第２図
のＭＩＭ素子１２の拡大平面図である。
のＭＩＭ素子１２の拡大平面図である。
Ｔａである行電極３はその表面を陽極酸化膜であるＴａ
、０．で被われＩＴＯである画素電極１３と重なってい
る。この重なり部がＭＩＭ素子である。
、０．で被われＩＴＯである画素電極１３と重なってい
る。この重なり部がＭＩＭ素子である。
第４図は第３図のＡ−Ｂ断面を表わすもので、行電極３
とＭＩＭ素子の下部電極であるＴａ１６はスパッタリン
グ法により厚さ２５０ｎｍ形成しフォトエツチングによ
りパターニングする。絶縁膜である’ｒａ、ｏ、１７は
Ｔａ１６の陽極酸化により厚さ５Ｑｎｍ形成する。ＭＩ
Ｍ素子の上部電極であるＩＴ０１８はスパッタリング法
により厚さ２００ｎｍ形成しフォトエツチングによりパ
ターニングする。この時、画素電極１３も同時に形成す
る。
とＭＩＭ素子の下部電極であるＴａ１６はスパッタリン
グ法により厚さ２５０ｎｍ形成しフォトエツチングによ
りパターニングする。絶縁膜である’ｒａ、ｏ、１７は
Ｔａ１６の陽極酸化により厚さ５Ｑｎｍ形成する。ＭＩ
Ｍ素子の上部電極であるＩＴ０１８はスパッタリング法
により厚さ２００ｎｍ形成しフォトエツチングによりパ
ターニングする。この時、画素電極１３も同時に形成す
る。
本発明により有効液晶表示領域内のＭＩＭ素子の絶縁膜
ＴａｚＯａ１７が液晶表示装置の製造工程中で１パネル
当り１＠でも静電破壊を起こす率は９０％以上から５％
以下に減少する。これは工程中のハンドリング等で発生
する静電気がダミー配線間で放電するため有効液晶表示
領域には及ばないためである。
ＴａｚＯａ１７が液晶表示装置の製造工程中で１パネル
当り１＠でも静電破壊を起こす率は９０％以上から５％
以下に減少する。これは工程中のハンドリング等で発生
する静電気がダミー配線間で放電するため有効液晶表示
領域には及ばないためである。
〔実施例２〕
実施例２で作製した液晶表示装置を第５図に示す。ここ
では、実施例１のダミー電極の中で最も外側のダミー電
極１１．１９を、液晶表示領域５を完全に囲むループ電
極とした。これにより有効液晶表示領域内のＭＩＭ素子
の絶縁膜が製造工程中で静電破壊を起こす率は０％とな
る。
では、実施例１のダミー電極の中で最も外側のダミー電
極１１．１９を、液晶表示領域５を完全に囲むループ電
極とした。これにより有効液晶表示領域内のＭＩＭ素子
の絶縁膜が製造工程中で静電破壊を起こす率は０％とな
る。
〔実施例３〕
本実施例で作製したＭＩＭ素子を有するアクティブマト
リクス方式液晶表示装置を第６図に示す。
リクス方式液晶表示装置を第６図に示す。
ＭＩＭ素子を形成したアクティブ基板２０と対向電極を
形成した対向基板２１は配向処理を施した後一定間隔を
保って貼り合わせ、その隙間に液晶を封入し、ＩＣを基
板上に直接搭載する。
形成した対向基板２１は配向処理を施した後一定間隔を
保って貼り合わせ、その隙間に液晶を封入し、ＩＣを基
板上に直接搭載する。
ここで、Ｔａである行電極群２２ａ、２２ｂはアクティ
ブ基板２０上に各々２４０本ずつ計４８０本形成し各電
極の一方はハンダ導電ペーストを介して走査側ＩＣ２３
ａ、２３ｂに接続し、他方は液晶表示領域２４において
ＭＩＭ素子を介して対向電極と接続する。２５は走査側
ＩＣの入力電極である。
ブ基板２０上に各々２４０本ずつ計４８０本形成し各電
極の一方はハンダ導電ペーストを介して走査側ＩＣ２３
ａ、２３ｂに接続し、他方は液晶表示領域２４において
ＭＩＭ素子を介して対向電極と接続する。２５は走査側
ＩＣの入力電極である。
また、ＩＴＯである列電極群２６ａ、２６ｂは対向基板
２１上に各々３２０本ずつ計６４０本形成し各電極の一
方はＩ・ンダ導電ペーストを介して信号側ＩＣ２７ａ、
２７ｂと接続し他方は液晶表示領域２４において対向電
極とする。２８は信号側ＩＣの入力電極である。ここで
アクティブ基板２０上の液晶表示電極とストライプ状に
形成された対向基板２１側の対向電極は１対１に対応す
るように重なっている。
２１上に各々３２０本ずつ計６４０本形成し各電極の一
方はＩ・ンダ導電ペーストを介して信号側ＩＣ２７ａ、
２７ｂと接続し他方は液晶表示領域２４において対向電
極とする。２８は信号側ＩＣの入力電極である。ここで
アクティブ基板２０上の液晶表示電極とストライプ状に
形成された対向基板２１側の対向電極は１対１に対応す
るように重なっている。
本発明によるＩＴＯであるダミー電極２９は、アクティ
ブ基板２０上において異なるＩＣである走査側ＩＣ２３
ａ、２３ｂに接続する行電極群２２ａ、２２ｂの中で隣
合う電極２２１ａと２２１ｂに沿ってＩＣに接続する電
極及び画素電極には電気的に接続せずに、走査側ＩＣ２
３ａと走査側ＩＣの入力電極２５０間及び走査側ＩＣ２
３ｂと走査側ＩＣの入力電極２５０間を通して設ける。
ブ基板２０上において異なるＩＣである走査側ＩＣ２３
ａ、２３ｂに接続する行電極群２２ａ、２２ｂの中で隣
合う電極２２１ａと２２１ｂに沿ってＩＣに接続する電
極及び画素電極には電気的に接続せずに、走査側ＩＣ２
３ａと走査側ＩＣの入力電極２５０間及び走査側ＩＣ２
３ｂと走査側ＩＣの入力電極２５０間を通して設ける。
また、同様にしてＩＴＯであるダミー電極３０は、対向
基板上で異なるＩＣである信号側ＩＣ２７ａ、２７ｂに
接続する列電極群２６ａと２６ｂの中で隣合う電極２６
１ａと２６１ｂに沿ってＩＣに接続する配線及び対向電
極には電気的に接続せずに、列電極群２６ａと信号側Ｉ
Ｃの入力電極２８の間及び列電極群２６ｂと信号側ＩＣ
の入力電極２８０間を通して設ける。
基板上で異なるＩＣである信号側ＩＣ２７ａ、２７ｂに
接続する列電極群２６ａと２６ｂの中で隣合う電極２６
１ａと２６１ｂに沿ってＩＣに接続する配線及び対向電
極には電気的に接続せずに、列電極群２６ａと信号側Ｉ
Ｃの入力電極２８の間及び列電極群２６ｂと信号側ＩＣ
の入力電極２８０間を通して設ける。
次に第６図の内部１０２領域の拡大図を第７図に示す。
アクティブ基板上の行電極２２にはＭＩＭ素子３１とＩ
ＴＯである画素電極６２が形成され、対向基板上のＩＴ
Ｏである対向電極６６と一定間隔で重なり合っている。
ＴＯである画素電極６２が形成され、対向基板上のＩＴ
Ｏである対向電極６６と一定間隔で重なり合っている。
ここで、本発明のアクティブ基板上のダミー電極２９は
液晶表示領域２４０２辺に沿、って−辺当り４本ずつ独
立に形成し、その最も外側のダミー電極６４以外にはＭ
ＩＭ素子とＴａからなるダミー画素３５を設け、対向基
板側の対向電極６６及びダミー電極３０と対応させる。
液晶表示領域２４０２辺に沿、って−辺当り４本ずつ独
立に形成し、その最も外側のダミー電極６４以外にはＭ
ＩＭ素子とＴａからなるダミー画素３５を設け、対向基
板側の対向電極６６及びダミー電極３０と対応させる。
同様にして対向基板上のダミー電極３０は液晶表示領域
２４の残る２辺に沿って一辺当り４本ずつ形成し、アク
ティブ基板側のダミー電極２９と対応させた。また、Ｍ
ＩＭ素子６１は実施例１と同様の方法で作製する。
２４の残る２辺に沿って一辺当り４本ずつ形成し、アク
ティブ基板側のダミー電極２９と対応させた。また、Ｍ
ＩＭ素子６１は実施例１と同様の方法で作製する。
本発明により有効液晶表示領域内のＭＩＭ素子の絶縁膜
’ｒａ２ｏ、が液晶表示装置の製造工程中で１パネル当
り１個でも静電破壊を起こす率は９５％以上から５％以
下に減少する。これは工程中のハンドリング等で発生す
る。静電気がダミー電極間で放電するため有効液晶表示
領域には及ばないためと基板上の異なるＩＣにつながる
隣接電極つまり第６図の隣合う電極２２１ａ、２２１ｂ
間または隣合う電極２６１ａ、２６１ｂ間で電位差が生
じにくくなるためである。
’ｒａ２ｏ、が液晶表示装置の製造工程中で１パネル当
り１個でも静電破壊を起こす率は９５％以上から５％以
下に減少する。これは工程中のハンドリング等で発生す
る。静電気がダミー電極間で放電するため有効液晶表示
領域には及ばないためと基板上の異なるＩＣにつながる
隣接電極つまり第６図の隣合う電極２２１ａ、２２１ｂ
間または隣合う電極２６１ａ、２６１ｂ間で電位差が生
じにくくなるためである。
〔実施例４〕
実施例４で作製した液晶表示装置を第８図に示す。ここ
では、実施例３のダミー電極の中で最も外側のダミー電
極６０．６４を、液晶表示領域５を完全に囲むループ電
極とする。これにより有効液晶表示領域内のＭＩＭ素子
の絶縁膜が製造工程中で静電破壊を起こす率は０％とな
る。
では、実施例３のダミー電極の中で最も外側のダミー電
極６０．６４を、液晶表示領域５を完全に囲むループ電
極とする。これにより有効液晶表示領域内のＭＩＭ素子
の絶縁膜が製造工程中で静電破壊を起こす率は０％とな
る。
〔実施例５〕
本発明ではスイッチング素子としてＭ Ｉ Ｍ素子を代
表例として上げたが、薄膜トランジスタ素子のゲート絶
縁膜の静電破壊あるいはダイオード素子の半導体膜の静
電破壊にも有効である。また基板上に３個以上のＩＣを
搭載する場合にも有効である。またフレキシブル・プリ
ンデッド・サーキッ ト （ＦＪｅｘｉＭｅ Ｐｒ１
ｎｔｅｄ Ｃ１ｒｃｕｉｔ）（Ｆ、Ｐ、Ｃ，）等を用
いたＣ、 Ｏ，Ｇ、 以外の実装方式でも有効である
。本発明によるＦ、 Ｐ、 Ｃ，実装の液晶表示装置を
第１０図に示す。図中ではアクティブ基板４０、対向基
板４１、ダミー電極４２．Ｆ、Ｐ、Ｃ。
表例として上げたが、薄膜トランジスタ素子のゲート絶
縁膜の静電破壊あるいはダイオード素子の半導体膜の静
電破壊にも有効である。また基板上に３個以上のＩＣを
搭載する場合にも有効である。またフレキシブル・プリ
ンデッド・サーキッ ト （ＦＪｅｘｉＭｅ Ｐｒ１
ｎｔｅｄ Ｃ１ｒｃｕｉｔ）（Ｆ、Ｐ、Ｃ，）等を用
いたＣ、 Ｏ，Ｇ、 以外の実装方式でも有効である
。本発明によるＦ、 Ｐ、 Ｃ，実装の液晶表示装置を
第１０図に示す。図中ではアクティブ基板４０、対向基
板４１、ダミー電極４２．Ｆ、Ｐ、Ｃ。
４３、ＩＣ４４を表わしている。
本発明のダミー電極により、アクティブマトリクス方式
液晶表示装置に設けるスイッチング素子の静電破壊を防
止し高歩留な液晶表示装置を得ることが可能となる。
液晶表示装置に設けるスイッチング素子の静電破壊を防
止し高歩留な液晶表示装置を得ることが可能となる。
第１図および第２図はいずれも本発明の第１の実施例に
おける液晶表示装置を示す平面図、第３図および第４図
はいずれもＭＩＭ素子を示し第３図は平面図、第４図は
第３図のＡ−Ｂ断面を示す断面図、第５図は本発明の第
２の実施例における液晶表示装置を示す平面図、第６図
および第７図はいずれも本発明の第３の実施例における
液晶表示装置を示す平面図、第８図は本発明の第４の実
施例における液晶表示装置を示す平面図、第９図は従来
例の液晶表示装置における課題を説明するための平面図
、第１０図は本発明の第５の実施例における液晶表示装
置を示す平面図である。 １・・・・・・アクティブ基板、 ２・・・・・・対向基板、 ３・・・・・・行電極、 ７・・・・・・列電極、 １０．１１・・・・・・ダミー電極。 第１図 ５ 第９図
おける液晶表示装置を示す平面図、第３図および第４図
はいずれもＭＩＭ素子を示し第３図は平面図、第４図は
第３図のＡ−Ｂ断面を示す断面図、第５図は本発明の第
２の実施例における液晶表示装置を示す平面図、第６図
および第７図はいずれも本発明の第３の実施例における
液晶表示装置を示す平面図、第８図は本発明の第４の実
施例における液晶表示装置を示す平面図、第９図は従来
例の液晶表示装置における課題を説明するための平面図
、第１０図は本発明の第５の実施例における液晶表示装
置を示す平面図である。 １・・・・・・アクティブ基板、 ２・・・・・・対向基板、 ３・・・・・・行電極、 ７・・・・・・列電極、 １０．１１・・・・・・ダミー電極。 第１図 ５ 第９図
Claims (3)
- （１）行電極及び非線形な電流−電圧特性を有するスイ
ッチング素子及び前記スイッチング素子を介して前記行
電極と接続する画素電極とを設けるアクティブ基板と、
列電極及び対向電極を設ける対向基板と、前記アクティ
ブ基板上の前記画素電極と前記対向基板上の前記対向電
極を一定間隔で対向させ、且つ前記アクティブ基板と前
記対向基板との間に充填する液晶物質と、前記行電極と
ＩＣとを接続する接続点と、前記接続点に対して前記行
電極の反対側の領域にダミー電極を設けたことを特徴と
する液晶表示装置。 - （２）行電極及び非線形な電流−電圧特性を有するスイ
ッチング素子及び前記スイッチング素子を介して前記行
電極と接続する画素電極とを設けるアクティブ基板と、
列電極及び対向電極を設ける対向基板と、前記アクティ
ブ基板上の前記画素電極と前記対向基板上の前記対向電
極を一定間隔で対向させ、且つ前記アクティブ基板と前
記対向基板との間に充填する液晶物質と、前記列電極と
ＩＣとを接続する接続点と、前記接続点に対して前記列
電極の反対側の領域にダミー電極を設けたことを特徴と
する液晶表示装置。 - （３）行電極及び非線形な電流−電圧特性を有するスイ
ッチング素子及び前記スイッチング素子を介して前記行
電極と接続する画素電極とを設けるアクティブ基板と、
列電極及び対向電極を設ける対向基板と、前記アクティ
ブ基板上の前記画素電極と前記対向基板上の前記対向電
極を一定間隔で対向させ、且つ前記アクティブ基板と前
記対向基板との間に充填する液晶物質と、前記行電極と
ＩＣとを接続する接続点と、前記接続点に対して前記行
電極の反対側の領域にダミー電極と、前記列電極とＩＣ
とを接続する接続点と、前記接続点に対して前記列電極
の反対側の領域にダミー電極を設けたことを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18123189A JP2921864B2 (ja) | 1989-07-13 | 1989-07-13 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18123189A JP2921864B2 (ja) | 1989-07-13 | 1989-07-13 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0345934A true JPH0345934A (ja) | 1991-02-27 |
| JP2921864B2 JP2921864B2 (ja) | 1999-07-19 |
Family
ID=16097097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18123189A Expired - Lifetime JP2921864B2 (ja) | 1989-07-13 | 1989-07-13 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921864B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283677A (en) * | 1991-05-31 | 1994-02-01 | Alps Electric Co., Ltd. | Liquid crystal display with ground regions between terminal groups |
| JPH0879066A (ja) * | 1994-09-07 | 1996-03-22 | Nec Corp | 位相同期回路のロック検出器 |
| US5719647A (en) * | 1994-11-08 | 1998-02-17 | Sharp Kabushiki Kaisha | Reflective type liquid crystal display apparatus having ESD protecting MIM beneath each reflective electrode |
| JP2006317960A (ja) * | 2006-06-02 | 2006-11-24 | Sharp Corp | 表示装置 |
| JP2007108790A (ja) * | 2007-01-10 | 2007-04-26 | Sharp Corp | 表示装置 |
| JP2008282029A (ja) * | 2004-07-26 | 2008-11-20 | Seiko Epson Corp | 発光装置及び電子機器 |
| JP2009237587A (ja) * | 1997-10-14 | 2009-10-15 | Samsung Electronics Co Ltd | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
| US9564456B2 (en) | 2014-12-12 | 2017-02-07 | Mitsubishi Electric Corporation | Array substrate and display device using the same |
| JP2021033081A (ja) * | 2019-08-26 | 2021-03-01 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1989
- 1989-07-13 JP JP18123189A patent/JP2921864B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283677A (en) * | 1991-05-31 | 1994-02-01 | Alps Electric Co., Ltd. | Liquid crystal display with ground regions between terminal groups |
| JPH0879066A (ja) * | 1994-09-07 | 1996-03-22 | Nec Corp | 位相同期回路のロック検出器 |
| US5719647A (en) * | 1994-11-08 | 1998-02-17 | Sharp Kabushiki Kaisha | Reflective type liquid crystal display apparatus having ESD protecting MIM beneath each reflective electrode |
| JP2009237587A (ja) * | 1997-10-14 | 2009-10-15 | Samsung Electronics Co Ltd | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
| JP2008282029A (ja) * | 2004-07-26 | 2008-11-20 | Seiko Epson Corp | 発光装置及び電子機器 |
| JP2006317960A (ja) * | 2006-06-02 | 2006-11-24 | Sharp Corp | 表示装置 |
| JP4639167B2 (ja) * | 2006-06-02 | 2011-02-23 | シャープ株式会社 | 表示装置 |
| JP2007108790A (ja) * | 2007-01-10 | 2007-04-26 | Sharp Corp | 表示装置 |
| US9564456B2 (en) | 2014-12-12 | 2017-02-07 | Mitsubishi Electric Corporation | Array substrate and display device using the same |
| JP2021033081A (ja) * | 2019-08-26 | 2021-03-01 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2021039173A1 (ja) * | 2019-08-26 | 2021-03-04 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2921864B2 (ja) | 1999-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0772073B1 (en) | Liquid crystal display | |
| KR0160062B1 (ko) | 플랫패널 표시장치용 어레이기판 | |
| JP3689003B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US7609350B2 (en) | Liquid crystal display | |
| KR100270468B1 (ko) | 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법 | |
| KR20060043040A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US6384878B1 (en) | Liquid crystal display having an electrostatic protection circuit | |
| KR100271077B1 (ko) | 표시장치,전자기기및표시장치의제조방법 | |
| KR100314345B1 (ko) | 전극배선기판과이를이용한표시장치및액티브매트릭스형액정표시장치의제조방법 | |
| JPH0345934A (ja) | 液晶表示装置 | |
| JP2004151298A (ja) | 画像表示装置 | |
| JPH0660980B2 (ja) | マトリクス表示装置 | |
| JPH028817A (ja) | 電気装置の製造方法 | |
| JP3731405B2 (ja) | 電気光学装置の製造方法 | |
| JP3208997B2 (ja) | 表示装置 | |
| JP2746408B2 (ja) | マトリクス型表示装置 | |
| JPH11282386A (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JP2001021909A (ja) | 液晶表示装置 | |
| JP2002116701A (ja) | 画像表示装置 | |
| JPH11142874A (ja) | 液晶表示装置 | |
| JP3272137B2 (ja) | 液晶表示装置 | |
| JP3148461B2 (ja) | 液晶表示モジュールの信号配線構造 | |
| KR100477129B1 (ko) | 수리선을가진액정표시장치 | |
| JPH10282525A (ja) | 液晶表示装置 | |
| JP2857350B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |