JP3208997B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3208997B2 JP3208997B2 JP13518694A JP13518694A JP3208997B2 JP 3208997 B2 JP3208997 B2 JP 3208997B2 JP 13518694 A JP13518694 A JP 13518694A JP 13518694 A JP13518694 A JP 13518694A JP 3208997 B2 JP3208997 B2 JP 3208997B2
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- area portion
- ring band
- display device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
の表示装置に関する。より詳しくは、基板に集積形成さ
れた画素アレイ部と駆動回路部とを囲むガードリング帯
の構造に関する。
の表示装置に関する。より詳しくは、基板に集積形成さ
れた画素アレイ部と駆動回路部とを囲むガードリング帯
の構造に関する。
【０００２】
【従来の技術】図４を参照して従来の表示装置の一般的
な構成を簡潔に説明する。図示する様に、表示装置は駆
動基板１０１と対向基板１０２と両者の間に保持された
電気光学物質層１０３とを備えたパネル構造を有する。
電気光学物質層１０３としては液晶材料等が広く用いら
れている。駆動基板１０１には画素アレイ部１０４と駆
動回路部とが集積形成されている。駆動回路部は垂直駆
動回路１０５と水平駆動回路１０６とに分かれている。
又、駆動基板１０１の周辺部上端には外部接続用の端子
部１０７が形成されている。端子部１０７は配線１０８
を介して垂直駆動回路１０５及び水平駆動回路１０６に
接続している。
な構成を簡潔に説明する。図示する様に、表示装置は駆
動基板１０１と対向基板１０２と両者の間に保持された
電気光学物質層１０３とを備えたパネル構造を有する。
電気光学物質層１０３としては液晶材料等が広く用いら
れている。駆動基板１０１には画素アレイ部１０４と駆
動回路部とが集積形成されている。駆動回路部は垂直駆
動回路１０５と水平駆動回路１０６とに分かれている。
又、駆動基板１０１の周辺部上端には外部接続用の端子
部１０７が形成されている。端子部１０７は配線１０８
を介して垂直駆動回路１０５及び水平駆動回路１０６に
接続している。
【０００３】
【発明が解決しようとする課題】図５は駆動基板の平面
パタン図である。一般に、駆動基板の表面には周辺部に
沿って導電性のガードリング帯１０９が形成されてお
り、内側の画素アレイ部及び駆動回路部（図示せず）を
囲んでいる。ガードリング帯１０９の外側に配置した端
子部１０７ａ，１０７ｂ，１０７ｃと内側の駆動回路部
とを互いに接続する為、ガードリング帯１０９を横切る
様に配線１０８ａ，１０８ｂ，１０８ｃがパタニング形
成されている。ガードリング帯１０９は窓枠状に形成さ
れており、一対の駆動基板と対向基板とを互いに接着す
るシール領域に沿って設けられている。ガードリング帯
１０９はアルミニウム等の金属膜からなり画素アレイ部
を縁取る様に外部入射光を遮光している。又、配線１０
８ａ，１０８ｂ，１０８ｃの段差を埋める様に配設さ
れ、シール領域に沿って駆動基板表面を平坦化してい
る。
パタン図である。一般に、駆動基板の表面には周辺部に
沿って導電性のガードリング帯１０９が形成されてお
り、内側の画素アレイ部及び駆動回路部（図示せず）を
囲んでいる。ガードリング帯１０９の外側に配置した端
子部１０７ａ，１０７ｂ，１０７ｃと内側の駆動回路部
とを互いに接続する為、ガードリング帯１０９を横切る
様に配線１０８ａ，１０８ｂ，１０８ｃがパタニング形
成されている。ガードリング帯１０９は窓枠状に形成さ
れており、一対の駆動基板と対向基板とを互いに接着す
るシール領域に沿って設けられている。ガードリング帯
１０９はアルミニウム等の金属膜からなり画素アレイ部
を縁取る様に外部入射光を遮光している。又、配線１０
８ａ，１０８ｂ，１０８ｃの段差を埋める様に配設さ
れ、シール領域に沿って駆動基板表面を平坦化してい
る。
【０００４】ガードリング帯１０９は絶縁性を有する駆
動基板の表面に電気的フローティング状態で形成されて
おり、静電気が帯電しやすい。ガードリング帯１０９は
比較的大面積であり、製造プロセス中に多量の静電気を
蓄積する。この為、隣接する配線１０８ａ，１０８ｃと
の間で製造プロセス中に放電が起り、周囲に静電ダメー
ジを及ぼしやすいという課題がある。例えば、ガードリ
ング帯１０９と配線１０８ａ，１０８ｃとの間の放電に
より、各配線に接続された入力保護回路の短絡破壊等が
生じる。静電ダメージは大面積を有するガードリング帯
１０９に隣接する配線１０８ａ，１０８ｃで生じやす
く、配線１０８ｂはそれほど影響を受けない。
動基板の表面に電気的フローティング状態で形成されて
おり、静電気が帯電しやすい。ガードリング帯１０９は
比較的大面積であり、製造プロセス中に多量の静電気を
蓄積する。この為、隣接する配線１０８ａ，１０８ｃと
の間で製造プロセス中に放電が起り、周囲に静電ダメー
ジを及ぼしやすいという課題がある。例えば、ガードリ
ング帯１０９と配線１０８ａ，１０８ｃとの間の放電に
より、各配線に接続された入力保護回路の短絡破壊等が
生じる。静電ダメージは大面積を有するガードリング帯
１０９に隣接する配線１０８ａ，１０８ｃで生じやす
く、配線１０８ｂはそれほど影響を受けない。
【０００５】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はガードリング帯の帯電に基づく外部
接続用端子周りの静電ダメージを防止する事を目的とす
る。かかる目的を達成する為に以下の手段を講じた。即
ち本発明にかかる表示装置は駆動基板と対向基板と両者
の間に保持された電気光学物質層とを備えたパネル構造
を基本とする。前記駆動基板には画素アレイ部と駆動回
路部とが集積形成されている。又、両者を囲む導電性の
ガードリング帯と、その外側に配置した外部接続用の端
子部も形成されている。さらに、ガードリング帯を横切
って外側の端子部を内側の駆動回路部に接続する配線が
形成されている。本発明の特徴事項として、前記ガード
リング帯はスリットによって互いに電気的に分離した小
面積部と大面積部とを有している。小面積部は大面積部
と配線との間に介在して、静電気の帯電に対する緩衝領
域としての役割を果たす。好ましくは、前記大面積部は
追加のスリットにより電気的に細分化されており、帯電
の分散化を図っている。本発明を具体化した態様では、
例えば前記電気光学物質層は液晶からなり、前記駆動基
板の表面は液晶の配向制御の為ラビング処理が施されて
いる。かかる構成において、前記小面積部は、少なくと
もラビング処理により該大面積部に帯電する静電気に対
して該配線を保護する緩衝領域としての役割を果たす。
題に鑑み、本発明はガードリング帯の帯電に基づく外部
接続用端子周りの静電ダメージを防止する事を目的とす
る。かかる目的を達成する為に以下の手段を講じた。即
ち本発明にかかる表示装置は駆動基板と対向基板と両者
の間に保持された電気光学物質層とを備えたパネル構造
を基本とする。前記駆動基板には画素アレイ部と駆動回
路部とが集積形成されている。又、両者を囲む導電性の
ガードリング帯と、その外側に配置した外部接続用の端
子部も形成されている。さらに、ガードリング帯を横切
って外側の端子部を内側の駆動回路部に接続する配線が
形成されている。本発明の特徴事項として、前記ガード
リング帯はスリットによって互いに電気的に分離した小
面積部と大面積部とを有している。小面積部は大面積部
と配線との間に介在して、静電気の帯電に対する緩衝領
域としての役割を果たす。好ましくは、前記大面積部は
追加のスリットにより電気的に細分化されており、帯電
の分散化を図っている。本発明を具体化した態様では、
例えば前記電気光学物質層は液晶からなり、前記駆動基
板の表面は液晶の配向制御の為ラビング処理が施されて
いる。かかる構成において、前記小面積部は、少なくと
もラビング処理により該大面積部に帯電する静電気に対
して該配線を保護する緩衝領域としての役割を果たす。
【０００６】
【作用】本発明によれば、ガードリング帯はスリットに
よって小面積部と大面積部とに電気的に分離されてい
る。このスリットは外側の外部接続用端子部と内側の駆
動回路部とを互いに接続する配線の近傍に位置してお
り、この結果小面積部は大面積部と該配線との間に介在
する事になる。製造プロセス中にガードリング帯の大面
積部に帯電した静電気は隣接する小面積部に放電する
が、これを飛び超えて配線に放電する確率は極めて低く
なる。従って配線が静電ダメージを受ける惧れが顕著に
小さくなる。一方小面積部は放電により静電ダメージを
受ける事になるが、もともとフローティング状態にある
為表示装置の動作自体に悪影響を及ぼす事はない。即ち
小面積部はガードリング帯の大面積部に帯電する静電気
に対して外部接続用端子部周りの配線等を保護する緩衝
領域としての役割を果たす。
よって小面積部と大面積部とに電気的に分離されてい
る。このスリットは外側の外部接続用端子部と内側の駆
動回路部とを互いに接続する配線の近傍に位置してお
り、この結果小面積部は大面積部と該配線との間に介在
する事になる。製造プロセス中にガードリング帯の大面
積部に帯電した静電気は隣接する小面積部に放電する
が、これを飛び超えて配線に放電する確率は極めて低く
なる。従って配線が静電ダメージを受ける惧れが顕著に
小さくなる。一方小面積部は放電により静電ダメージを
受ける事になるが、もともとフローティング状態にある
為表示装置の動作自体に悪影響を及ぼす事はない。即ち
小面積部はガードリング帯の大面積部に帯電する静電気
に対して外部接続用端子部周りの配線等を保護する緩衝
領域としての役割を果たす。
【０００７】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる表示装置の一実
施例を示す模式的な平面図である。一般に表示装置は駆
動基板と対向基板と両者の間に保持された電気光学物質
層とを備えたパネル構造を有している。図１では本発明
の理解を容易にする為、特に駆動基板１の平面パタンの
みを示している。駆動基板１には画素アレイ部２と、駆
動回路部とが集積形成されている。駆動回路部は垂直駆
動回路３と水平駆動回路４とを含んでいる。又、駆動基
板１の周辺に沿って導電性のガードリング帯５がパタニ
ング形成されている。ガードリング帯５は窓枠形状を有
しており画素アレイ部２や駆動回路部（３，４）を囲む
様にパタニングされている。ガードリング帯５はアルミ
ニウムもしくはアルミニウム合金等の金属膜からなり、
画素アレイ部２の周辺を遮光している。又、電気的には
絶縁性を有する駆動基板１の上でフローティング状態に
ある。ガードリング帯５の外側上部には外部接続用の端
子部６が複数個形成されている。加えて、ガードリング
帯５を横切って外側の端子部６を内側の駆動回路部
（３，４）に接続する配線７も形成されている。図では
模式的に５個の端子部６とこれに対応する５本の配線７
とが表わされているが、実際には１０個以上の端子部６
が設けられ、垂直駆動回路３や水平駆動回路４に対して
所定の電源電圧、クロック信号、ビデオ信号等を供給で
きる様にしている。
詳細に説明する。図１は本発明にかかる表示装置の一実
施例を示す模式的な平面図である。一般に表示装置は駆
動基板と対向基板と両者の間に保持された電気光学物質
層とを備えたパネル構造を有している。図１では本発明
の理解を容易にする為、特に駆動基板１の平面パタンの
みを示している。駆動基板１には画素アレイ部２と、駆
動回路部とが集積形成されている。駆動回路部は垂直駆
動回路３と水平駆動回路４とを含んでいる。又、駆動基
板１の周辺に沿って導電性のガードリング帯５がパタニ
ング形成されている。ガードリング帯５は窓枠形状を有
しており画素アレイ部２や駆動回路部（３，４）を囲む
様にパタニングされている。ガードリング帯５はアルミ
ニウムもしくはアルミニウム合金等の金属膜からなり、
画素アレイ部２の周辺を遮光している。又、電気的には
絶縁性を有する駆動基板１の上でフローティング状態に
ある。ガードリング帯５の外側上部には外部接続用の端
子部６が複数個形成されている。加えて、ガードリング
帯５を横切って外側の端子部６を内側の駆動回路部
（３，４）に接続する配線７も形成されている。図では
模式的に５個の端子部６とこれに対応する５本の配線７
とが表わされているが、実際には１０個以上の端子部６
が設けられ、垂直駆動回路３や水平駆動回路４に対して
所定の電源電圧、クロック信号、ビデオ信号等を供給で
きる様にしている。
【０００８】図示する様に個々の配線７はガードリング
帯５を横切る様に設けられており、各配線７の通路に沿
ってガードリング帯５は分断されている。この部分で
は、分断されたガードリング帯５が配線７の段差を埋め
ており、駆動基板１の表面を平坦化している。
帯５を横切る様に設けられており、各配線７の通路に沿
ってガードリング帯５は分断されている。この部分で
は、分断されたガードリング帯５が配線７の段差を埋め
ており、駆動基板１の表面を平坦化している。
【０００９】本発明の特徴事項として、ガードリング帯
５はスリット８によって互いに電気的に分離した小面積
部９と大面積部１０とを有している。小面積部９は大面
積部１０と配線７との間に介在しており、静電気の帯電
に対する緩衝領域としての役割を果たす。即ち製造プロ
セス中でガードリング帯５の大面積部１０に帯電した静
電気は隣接する小面積部９に向って容易に放電するが、
これを飛び超えて配線７に放電する確率が極端に低くな
る。この為端子部６周りの静電ダメージを顕著に防ぐ事
が可能になる。例えば、端子部６に対応して設けられる
入力保護回路の短絡故障等を効果的に防げる。一方、小
面積部９に対して大面積部１０からの放電により静電ダ
メージが加わるが、この小面積部９はもともとフローテ
ィング状態にあり、駆動基板１の動作に悪影響を及ぼす
事はない。なお、図から容易に理解される様に、複数個
の配線７のうち、ガードリング帯５に最も近い両端の２
本が静電ダメージを受けやすく、ガードリング帯５から
遠い中央に位置する３本の配線７はもともと静電ダメー
ジを受ける確率が低い。この為、両側に位置する２本の
配線７に対する緩衝領域として、本例では２個の小面積
部９が左端側及び右端側に設けられている。即ち、本発
明では少なくとも２個の小面積部９を設ける事が必須の
構成要件となっている。
５はスリット８によって互いに電気的に分離した小面積
部９と大面積部１０とを有している。小面積部９は大面
積部１０と配線７との間に介在しており、静電気の帯電
に対する緩衝領域としての役割を果たす。即ち製造プロ
セス中でガードリング帯５の大面積部１０に帯電した静
電気は隣接する小面積部９に向って容易に放電するが、
これを飛び超えて配線７に放電する確率が極端に低くな
る。この為端子部６周りの静電ダメージを顕著に防ぐ事
が可能になる。例えば、端子部６に対応して設けられる
入力保護回路の短絡故障等を効果的に防げる。一方、小
面積部９に対して大面積部１０からの放電により静電ダ
メージが加わるが、この小面積部９はもともとフローテ
ィング状態にあり、駆動基板１の動作に悪影響を及ぼす
事はない。なお、図から容易に理解される様に、複数個
の配線７のうち、ガードリング帯５に最も近い両端の２
本が静電ダメージを受けやすく、ガードリング帯５から
遠い中央に位置する３本の配線７はもともと静電ダメー
ジを受ける確率が低い。この為、両側に位置する２本の
配線７に対する緩衝領域として、本例では２個の小面積
部９が左端側及び右端側に設けられている。即ち、本発
明では少なくとも２個の小面積部９を設ける事が必須の
構成要件となっている。
【００１０】参考の為、画素アレイ部２の構成を説明す
る。図示する様に、画素アレイ部２には行状のゲートラ
イン１１と列状のデータライン１２が互いに交差する様
に配列している。各ゲートライン１１とデータライン１
２との交点に薄膜トランジスタ１３が形成されている。
又画素電極１４も形成されている。各薄膜トランジスタ
１３のゲート電極は対応するゲートライン１１に接続さ
れ、ソース電極は対応するデータライン１２に接続さ
れ、ドレイン電極は対応する画素電極１４に接続してい
る。行状のゲートライン１１は垂直駆動回路３に接続さ
れる一方、列状のデータライン１２は水平駆動回路４に
接続している。垂直駆動回路３は外部接続用の端子部６
から供給されるクロック信号に応じて動作し、ゲートラ
イン１１を線順次走査する。これにより、薄膜トランジ
スタ１３が行毎に導通する。一方水平駆動回路４は外部
接続用端子部６から供給されるクロック信号に応じて動
作し、同じく外部接続用端子部６から供給されるビデオ
信号を各データライン１２にサンプリングする。サンプ
リングされたビデオ信号は導通状態にある薄膜トランジ
スタ１３を介して画素電極１４に書き込まれ、所望の画
像表示が行なわれる。
る。図示する様に、画素アレイ部２には行状のゲートラ
イン１１と列状のデータライン１２が互いに交差する様
に配列している。各ゲートライン１１とデータライン１
２との交点に薄膜トランジスタ１３が形成されている。
又画素電極１４も形成されている。各薄膜トランジスタ
１３のゲート電極は対応するゲートライン１１に接続さ
れ、ソース電極は対応するデータライン１２に接続さ
れ、ドレイン電極は対応する画素電極１４に接続してい
る。行状のゲートライン１１は垂直駆動回路３に接続さ
れる一方、列状のデータライン１２は水平駆動回路４に
接続している。垂直駆動回路３は外部接続用の端子部６
から供給されるクロック信号に応じて動作し、ゲートラ
イン１１を線順次走査する。これにより、薄膜トランジ
スタ１３が行毎に導通する。一方水平駆動回路４は外部
接続用端子部６から供給されるクロック信号に応じて動
作し、同じく外部接続用端子部６から供給されるビデオ
信号を各データライン１２にサンプリングする。サンプ
リングされたビデオ信号は導通状態にある薄膜トランジ
スタ１３を介して画素電極１４に書き込まれ、所望の画
像表示が行なわれる。
【００１１】図２は本発明にかかる表示装置の他の実施
例を示す模式的な平面図である。基本的な構成は、図１
に示した実施例と同様であり、対応する部分には対応す
る参照番号を付して理解を容易にしている。異なる点
は、ガードリング帯５の大面積部１０が、追加のスリッ
ト１５により電気的に細分化されている事であり、帯電
の分散化を図っている。本例では、略コの字状の大面積
部１０が、４本の追加スリット１５により５分割されて
いる。これにより、細分化された個々の大面積部１０に
蓄積される静電荷の絶対量が小さくなる為、静電ダメー
ジも低減化できる。
例を示す模式的な平面図である。基本的な構成は、図１
に示した実施例と同様であり、対応する部分には対応す
る参照番号を付して理解を容易にしている。異なる点
は、ガードリング帯５の大面積部１０が、追加のスリッ
ト１５により電気的に細分化されている事であり、帯電
の分散化を図っている。本例では、略コの字状の大面積
部１０が、４本の追加スリット１５により５分割されて
いる。これにより、細分化された個々の大面積部１０に
蓄積される静電荷の絶対量が小さくなる為、静電ダメー
ジも低減化できる。
【００１２】図３は、本発明にかかる表示装置の断面構
造を表わしている。図示する様に、表示装置は下側の駆
動基板１と上側の対向基板２１と両者の間に保持された
電気光学物質層２２とからなるパネル構造を有してい
る。電気光学物質層２２としてはツイストネマティック
配向した液晶等が広く用いられている。駆動基板１と対
向基板２１はシール材２３により互いに接合されてい
る。前述した様に駆動基板１の内表面には画素アレイ部
と駆動回路部と両者を囲むガードリング帯５とが形成さ
れている。図では、画素アレイ部に含まれる１個の薄膜
トランジスタ１３と対応する画素電極１４のみを示して
いる。一方対向基板２１の内表面には対向電極２４が形
成されている。
造を表わしている。図示する様に、表示装置は下側の駆
動基板１と上側の対向基板２１と両者の間に保持された
電気光学物質層２２とからなるパネル構造を有してい
る。電気光学物質層２２としてはツイストネマティック
配向した液晶等が広く用いられている。駆動基板１と対
向基板２１はシール材２３により互いに接合されてい
る。前述した様に駆動基板１の内表面には画素アレイ部
と駆動回路部と両者を囲むガードリング帯５とが形成さ
れている。図では、画素アレイ部に含まれる１個の薄膜
トランジスタ１３と対応する画素電極１４のみを示して
いる。一方対向基板２１の内表面には対向電極２４が形
成されている。
【００１３】薄膜トランジスタ１３は所定の形状にパタ
ニングされた半導体薄膜２５を素子領域とし、その上に
ゲート絶縁膜２６を介してゲート電極Ｇがパタニング形
成されている。このゲート電極Ｇは図１に示したゲート
ライン１１の一部からなる。かかる構成を有する薄膜ト
ランジスタ１３は層間絶縁膜２７により被覆されてい
る。この層間絶縁膜２７の上に画素電極１４がパタニン
グ形成され、薄膜トランジスタ１３のドレイン領域と連
通している。又データライン１２も形成されており、薄
膜トランジスタ１３のソース領域に連通している。
ニングされた半導体薄膜２５を素子領域とし、その上に
ゲート絶縁膜２６を介してゲート電極Ｇがパタニング形
成されている。このゲート電極Ｇは図１に示したゲート
ライン１１の一部からなる。かかる構成を有する薄膜ト
ランジスタ１３は層間絶縁膜２７により被覆されてい
る。この層間絶縁膜２７の上に画素電極１４がパタニン
グ形成され、薄膜トランジスタ１３のドレイン領域と連
通している。又データライン１２も形成されており、薄
膜トランジスタ１３のソース領域に連通している。
【００１４】駆動基板１の周辺に沿って内側の画素アレ
イ部等を囲む様にガードリング帯５が窓枠状にパタニン
グ形成されている。ガードリング帯５はアルミニウムや
アルミニウム合金等の金属膜からなり層間絶縁膜２７の
上に成膜されている。電気的にはフローティング状態に
あり容易に静電気が帯電する。例えば、電気光学物質層
２２として液晶材料を用いた場合、駆動基板１の内表面
は液晶の配向制御の為ラビング処理が施される。このラ
ビング処理は綿布等で基板表面を一定方向に摩擦するも
のであり、大量の静電気が発生しガードリング帯５に蓄
積される。この点に鑑み、本発明ではガードリング帯５
を前述した様に小面積部と大面積部に分けている。小面
積部は外部接続用端子に結線した配線と大面積部との間
に介在する。ラビング処理により大面積部に帯電した多
量の静電気は小面積部に放電され、配線に対する静電ダ
メージを防止している。なお、製造プロセス中における
静電気の帯電原因はラビング処理に限られるものではな
く、あらゆる帯電に対して本ガードリング帯に設けられ
た小面積部は有効な緩衝領域を構成する。
イ部等を囲む様にガードリング帯５が窓枠状にパタニン
グ形成されている。ガードリング帯５はアルミニウムや
アルミニウム合金等の金属膜からなり層間絶縁膜２７の
上に成膜されている。電気的にはフローティング状態に
あり容易に静電気が帯電する。例えば、電気光学物質層
２２として液晶材料を用いた場合、駆動基板１の内表面
は液晶の配向制御の為ラビング処理が施される。このラ
ビング処理は綿布等で基板表面を一定方向に摩擦するも
のであり、大量の静電気が発生しガードリング帯５に蓄
積される。この点に鑑み、本発明ではガードリング帯５
を前述した様に小面積部と大面積部に分けている。小面
積部は外部接続用端子に結線した配線と大面積部との間
に介在する。ラビング処理により大面積部に帯電した多
量の静電気は小面積部に放電され、配線に対する静電ダ
メージを防止している。なお、製造プロセス中における
静電気の帯電原因はラビング処理に限られるものではな
く、あらゆる帯電に対して本ガードリング帯に設けられ
た小面積部は有効な緩衝領域を構成する。
【００１５】
【発明の効果】以上説明した様に、本発明によれば、ガ
ードリング帯がスリットによって互いに電気的に分離し
た小面積部と大面積部とを有しており、小面積部は大面
積部と接続配線との間に介在して静電気の帯電に対する
緩衝領域としての役割を果たす。これにより、製造プロ
セス中ガードリング帯に帯電する静電気に対して接続配
線周りを効果的に保護する事が可能になり、製造歩留り
の大幅な改善が達成できる。
ードリング帯がスリットによって互いに電気的に分離し
た小面積部と大面積部とを有しており、小面積部は大面
積部と接続配線との間に介在して静電気の帯電に対する
緩衝領域としての役割を果たす。これにより、製造プロ
セス中ガードリング帯に帯電する静電気に対して接続配
線周りを効果的に保護する事が可能になり、製造歩留り
の大幅な改善が達成できる。
【図１】本発明にかかる表示装置の一実施例を示す模式
的な平面図である。
的な平面図である。
【図２】本発明にかかる表示装置の他の実施例を示す模
式的な平面図である。
式的な平面図である。
【図３】本発明にかかる表示装置のパネル構造を示す模
式的な断面図である。
式的な断面図である。
【図４】一般的な表示装置の構成を示す模式的な斜視図
である。
である。
【図５】従来の表示装置のパタン構成例を示す模式的な
平面図である。
平面図である。
１ 駆動基板 ２ 画素アレイ部 ３ 垂直駆動回路 ４ 水平駆動回路 ５ ガードリング帯 ６ 端子部 ７ 配線 ８ スリット ９ 小面積部 １０ 大面積部 １１ ゲートライン １２ データライン １３ 薄膜トランジスタ １４ 画素電極 １５ 追加スリット ２１ 対向基板 ２２ 電気光学物質層 ２３ シール材 ２４ 対向電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1345
Claims (3)
- 【請求項１】 駆動基板と対向基板と両者の間に保持さ
れた電気光学物質層とを備えたパネル構造を有し、前記
駆動基板には画素アレイ部と、駆動回路部と、両者を囲
む導電性のガードリング帯と、その外側に配置した外部
接続用の端子部と、該ガードリング帯を横切って外側の
端子部を内側の駆動回路部に接続する配線とが形成され
ている表示装置であって、 前記ガードリング帯はスリットによって互いに電気的に
分離した小面積部と大面積部とを有しており、 前記小面積部は該大面積部と該配線との間に介在して静
電気の帯電に対する緩衝領域になる事を特徴とする表示
装置。 - 【請求項２】 前記大面積部は追加のスリットにより電
気的に細分化されており帯電の分散化を図る事を特徴と
する請求項１記載の表示装置。 - 【請求項３】 前記電気光学物質層は液晶からなり、前
記駆動基板の表面は液晶の配向制御の為ラビング処理が
施され、前記小面積部は少なくともラビング処理により
該大面積部に帯電する静電気に対して該配線を保護する
緩衝領域になる事を特徴とする請求項１記載の表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13518694A JP3208997B2 (ja) | 1994-05-24 | 1994-05-24 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13518694A JP3208997B2 (ja) | 1994-05-24 | 1994-05-24 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07318965A JPH07318965A (ja) | 1995-12-08 |
| JP3208997B2 true JP3208997B2 (ja) | 2001-09-17 |
Family
ID=15145853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13518694A Expired - Lifetime JP3208997B2 (ja) | 1994-05-24 | 1994-05-24 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208997B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3737176B2 (ja) | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2000019549A (ja) * | 1998-06-29 | 2000-01-21 | Hitachi Ltd | 液晶表示装置 |
| JP4945070B2 (ja) * | 2004-10-29 | 2012-06-06 | 東芝モバイルディスプレイ株式会社 | 表示装置 |
-
1994
- 1994-05-24 JP JP13518694A patent/JP3208997B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07318965A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0160062B1 (ko) | 플랫패널 표시장치용 어레이기판 | |
| US6587160B2 (en) | Liquid crystal displays | |
| EP0772073B1 (en) | Liquid crystal display | |
| KR101373500B1 (ko) | 정전기 방지 기능의 액정 패널 | |
| US20090231532A1 (en) | Display device | |
| US6724444B2 (en) | Liquid crystal display device | |
| JP2000019556A (ja) | 液晶表示装置 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| US6384878B1 (en) | Liquid crystal display having an electrostatic protection circuit | |
| EP0412831B1 (en) | An active matrix board | |
| JP3302625B2 (ja) | 液晶表示装置 | |
| US5825439A (en) | Array substrate for display | |
| KR100271077B1 (ko) | 표시장치,전자기기및표시장치의제조방법 | |
| JPH086056A (ja) | 液晶表示デバイスおよびその製造方法 | |
| JP3216379B2 (ja) | 液晶表示装置 | |
| JPH10123574A (ja) | アクティブマトリクス基板 | |
| JP2001021918A (ja) | 液晶表示装置 | |
| JP3208997B2 (ja) | 表示装置 | |
| US7009676B1 (en) | Structure of a pad in a liquid crystal display device and a method for manufacturing thereof | |
| JP2921864B2 (ja) | 液晶表示装置 | |
| JPH10213816A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3208998B2 (ja) | 表示装置 | |
| JP3752824B2 (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JPH05232511A (ja) | アクティブマトリックス型液晶表示装置の製造方法 | |
| KR100303447B1 (ko) | 정전기보호회로를가지는액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |