JP2007108790A

JP2007108790A - 表示装置

Info

Publication number: JP2007108790A
Application number: JP2007002616A
Authority: JP
Inventors: Yosuke Fujikawa; 陽介藤川
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2007-01-10
Filing date: 2007-01-10
Publication date: 2007-04-26

Abstract

【課題】ダミー走査電極を駆動するためのコストアップを招くことなく走査電極の１本目の表示画素群に生じる不均一な表示を確実に解消できる表示装置を提供する。
【解決手段】第１ダミー画素電極５ａの電極群とそれに隣接した１行目の画素電極５の電極群との離間距離ｃの方が、第１ダミー走査電極１１ａとそれに隣接した１本目の走査電極１１との離間距離ｄよりも短い。
【選択図】図４

Description

本発明は、表示装置に関するものであり、より具体的には、ダミー走査電極の駆動のためのコストアップを要しないその配設構造の改良に係るものである。

近年、平面型表示装置が実用化されており、特に液晶表示装置が広く使用されている。

液晶表示装置には様々な形態のものがあるが、ここでは薄膜ダイオードをスイッチング素子として有するアクティブ駆動型液晶表示装置を例として説明する。

図１４は、液晶表示装置の構成を示した斜視図である。図１５は、液晶表示装置を構成している液晶セル１００の平面図である。図１６は、１表示画素の近傍の拡大図である。

液晶表示装置は、液晶セル１００、データ信号回路基板７及び走査信号回路基板１３から構成され、液晶セル１００とデータ信号回路基板７及び走査信号回路基板１３のそれぞれとはＴＣＰ（Tape Carrier Package）方式の実装形態によって駆動ＩＣチップ８、１４に電気的に接続されている。図１４では、駆動ＩＣチップを走査信号回路側に３個、データ信号回路側に４個積載した形態を示している。尚、駆動ＩＣチップの実装はＴＣＰ方式の他、ＣＯＧ（Chip On Glass）方式も実用化されている。

液晶セル１００は、図１５に示すように、薄膜ダイオード４を有する素子側基板１、対向側基板１０及び偏光板に代表される光学フィルム１５から構成されている。

素子側基板１上には、所定の間隔でマトリクス状に画素電極５が配設され、各画素電極５は薄膜ダイオード４を介して信号配線２に接続され、信号配線２は素子側端子電極６に引き出されている。信号配線２は直線ではなく屈曲した形状の場合もある。

対向側基板１０上には、ストライプ状の走査電極１１が所定間隔をおいて複数配設されており、各走査電極１１は基板端に設けられた対向側端子電極１２に引き出されている。尚、表示画素配列によっては走査電極１１が単純なストライプではなく屈曲した形状になる場合もある。

素子側基返１及び対向側基板１０は、それぞれの電極表面に配向処理が施された後に、電極が向かいあい且つ一定の間隔を保持するように所定の径を有するプラスチックビーズ等のスペーサを基板間に配置するとともにシール材９を介して貼り合わされており、両基板間に形成された空隙に液晶材料が封入されている。

薄膜ダイオード４は、図１６に示すように、下部電極２ａ、下部電極２ａを覆うように形成された絶縁体（図示せず）及び上部電極４から構成され、所謂ＭＩＭ（Metal Insulator Metal）構造のものである。このようなＭＩＭ素子の構成材料は、下部電極２ａとしてＴａ、絶縁体としてＴａの酸化膜ＴａＯｘ、上部電極としてＣｒやＴｉが実用化されている。また、薄膜ダイオード４は、図示したような下部電極２ａと上部電極４が単純に交差する構造の他に、ダイオードリング構造、back to back構造と呼ばれる構造のものも提案されている。

以上のような構成の液晶表示装置においては、画素電極５と走査電極１１との重なり合う領域が１つの表示画素となり、この表示画素がマトリクス状に配列して矩形状の表示画素群を構成している。そして、両端に高い電圧が印加された時に低抵抗となり且つ低い電圧が印加されたときに高抵抗になるという薄膜ダイオード４の性質を利用し、所定の信号を素子側端子電極６と対向側端子電極１２とに与えて各表示画素に印加する信号電圧を調整することにより各表示画素の液晶分子の配向状態を制御し、それによって透過する光量を制御して所定の濃度の表示を行うようになっている。

図１７は、この液晶表示装置の駆動方法の概略を示したものであり、一般には、図に示すように、パルスを有する走査信号Ｓを各対向側端子電極１２に時間をずらして順次与え、そのパルスが与えられた時間にその走査電極１１が構成する表示画素群を選択状態とし、素子側端子６から表示画素が表示すべき濃度に基づいたデータ信号Ｄを信号配線２及び薄膜ダイオード４を経て画素電極５に与えて書き込むいわゆる時分割駆動が行われる。

ここで、各画素電極５へのデータの書き込みは選択期間Ｔ_１のみに行われ、走査信号Ｓのパルスが与えられない非選択期間Ｔ_２には各表示画素に設けられたアクティブ素子によってデータを書き込んだ状態が保持されるようになっている。そして、表示画面全体の表示は、表示画面を構成する走査電極１１を順次選択状態としてデータの書き込みを行うことにより実現される。尚、走査信号Ｓは、表示画面の１走査時間（１フレーム＝Ｔ_１＋Ｔ_２）単位に信号の極性を交互に切り替えられることが多い。これは液晶層に直流が印加され続けると液晶材料の劣化が起こるのでこれを避けるためである。また、走査信号Ｓは、隣接した走査電極１１同士においても信号の極性が切り替えられることが多い。これは１フレーム単位のみの極性切り替えでは、極性差による画面のちらつき（フリッカ）が目に付き易く、走査電極１１単位に極性を切り替えるとちらつきの空間周波数が高くなりちらつきが目立たなくなる効果があるからである。図１７に示す駆動方法では、１フレーム単位の走査信号Ｓの極性切り替え（フレーム反転駆動）と走査電極１１単位の走査信号Ｓの極性切り替え（ライン反転駆動）とを行っている。走査信号１１の極性の切り替えに応じてデータ信号Ｄの極性も切り替えることはいうまでもない。

また、非選択期間Ｔ_２に保持電圧Ｖ_Ｈを印加する駆動方法もある。図１８は、そのような非選択期間Ｔ_２に保持電圧Ｖ_Ｈを印加する駆動方法の概略を示したものである。

図１８に示す駆動方法は、図１７のものとほぼ同一であるが、非選択期間Ｔ_２に走査電極１１に保持電圧Ｖ_Ｈ（−Ｖ_Ｈ）を印加している点が異なる。これは非選択期間中に画素電極に書き込んだデータを維持し易くなるように行われるものであり、走査信号Ｓのライン反転駆動を行う場合は、図１８に示すように、保持電圧Ｖ_Ｈの極性もまた走査電極１１単位で切り替わる。

ところで、薄膜ダイオードのような２端子スイッチング素子を配した液晶表示装置においては、ある表示画素の周辺に生じる容量結合Ｃ_Ｓの影響がその表示画素の表示に反映され易いことが知られている（例えば、図１６参照）。すなわち、ある表示画素の周辺の電極の配置の形態の違いや周辺の電圧の変動があると、それらがその表示画素に影響を及ぼすことにより表示濃度の違いとなって発生し、表示の不均一が生じることがある。

このような不均一な表示が発生する位置の例として、Ｎ本の走査電極を有するものにおいて、１本目の走査電極が構成する表示画素群と、Ｎ本目の走査電極が構成する表示画素群とを挙げることができる。これは、走査信号が走査電極の１本目からＮ本目に向かって順に印加されるが、１本目及びＮ本目の走査電極ではその一方側にしか隣接した走査電極がないため、これらの走査電極が構成する表示画素は、他の走査電極（Ｎ本の走査電極があるとした場合では２本目からＮ−１本目までの各走査電極を指す）が構成する表示画素よりも隣接した表示画素数が少なく、隣接した表示画素から受ける電気的影響の度合いが他の走査電極と比較して異なることを原因としている。

この表示濃度の乱れは比較的小さく、仮に１つの表示画素でこのような表示濃度の乱れが発生しても目立たない程度であるが、１本の走査電極が構成する表示画素全てに発生すると目立ち易くなる。特にＯＡ用途の表示でよく見られる中間レベルの表示濃度の表示を背景にした表示の場合に目立ち易い。

これに対して、特許文献１には、正規の走査電極の最初と最後のもののそれぞれの外側にダミー走査電極を設けることについて開示されている。具体的には、図１９に示すように、例えば、正規の走査電極がＮ本ある場合、第０本目と第Ｎ＋１本目の走査電極に対応する位置にダミー走査電極１１ａ、１１ｂとこれらのダミー走査電極１１ａ，１１ｂに対向するダミー画素電極５ａ、５ｂとを配置して、それぞれのダミー走査電極１１ａ，１１ｂにダミー走査信号を与えるものである。また、同公報には変形例として、図２０に示すように、第０本位置のダミー走査電極１１ａを第Ｎ＋１本位置のダミー走査電極１１ｂに接続した表示装置が提案されている。

ここで、ダミー走査電極１１ａ，１１ｂを駆動させる為には、ダミー走査電極１１ａ，１１ｂに接続されたダミー対向側端子電極１２ａ，１２ｂを新規に設けると共に、走査信号回路や駆動ＩＣチップとしてダミー対向側端子電極１２ａ，１２ｂを駆動できるものを用いなければならない。

しかしながら、このような正規の出力に加えて新たな出力に対応できる駆動ＩＣチップは新たな製造コストの増加を生じさせる。すなわち、図１９に示される構成に基づけば、走査信号回路側の駆動ＩＣチップは１種類のチップを３個積載で済んでいたものが、ダミーの対向側端子電極を設けたために３種類のチップを準備しなければならなくなる。これは、部品の共通化によるコスト削減ができなくなるという問題だけでなく、非常に良く似た３種類の駆動ＩＣチップを所定の位置に取り付ける必要があり、製造工程において取り付けミス等が発生し易く作業性が劣るという問題をも生じさせる。このような問題は、図２０に示される構成でも生じる。すなわち、１種類の駆動ＩＣチップを複数個積載する表示装置においては、ダミー走査電極１１ａ，１１ｂからダミー信号を出力させるために製造コストの増加を避けることができないのである。

尚、特許文献２には、対向基板が共通電極であるアクティブマトリックス方式、すなわち、薄膜トランジスタ（ＴＦＴ）を用いた液晶表示装置における類似の表示不均一を解決すべく、最上段の走査配線の外側にダミー走査配線を設け、そのダミー走査配線を最下段の走査配線に接続したものが開示されており、かかる構成によれば、ダミー走査電極に固有の走査信号を新たに生成する必要がないとの内容が記載されている。この構成では、最上段の走査電極外側のダミー走査電極を最下段の走査電極に接続すべく、かなり大きな迂回配線を形成している。

特許文献３には、主面に走査信号ラインと表示信号ラインとをＸＹマトリクス状に配置し、この走査信号ラインと表示信号ラインとにより区画された領域に薄型トランジスタ（ＴＦＴ）及び画素電極を形成した第１基板と、第１基板の主面に対向して設けられた第２基板と、それらの基板間に設けられた液晶層とを備えた液晶表示装置であって、第１基板の最外周に並んだ画素電極を他の画素電極の形状よりも小さくすると共に、最外周の走査信号ライン及び表示信号ラインを内側に寄せることにより、非表示ダミー画素を構成したものが開示されており、かかる構成によれば、画像表示上の輝度むら及び液晶のシール性能の低下を招かずに、非表示液晶セル領域を狭くして基板の有効利用を図ることができる、との内容が記載されている。

特許文献４には、表示画素群領域の外側に素子を伴うダミー画素電極とさらに外側に帯状のダミー走査電極が設けられている表示装置が開示されている。
特開２０００−４７２３６号公報特開平９−２８８２６０号公報特開平９−５７８０号公報特開平３−４５９３４号公報

本願の目的は、第１に、ダミー走査電極を駆動するためのコストアップを招くことなく走査電極の１本目あるいはＮ本目の各表示画素群に生じる不均一な表示を確実に解消でき、第２に、所定の機能を発揮するようにダミー走査電極が適切で新規な配置形態とされた表示装置を提供することである。

本発明に想到するに先立ち、発明者が液晶セルを用いて行った実験について説明する。図１２は実験の概略を示したものであり、液晶セルの駆動条件を５種類準備し、それぞれにおける液晶セルの表示状態を調べた。

液晶セルとして、薄膜ダイオードを使用した４８０×３２０ドットの白黒表示型で、表示画素ピッチが２４０μｍ、ＴＮモードの配向をさせたノーマリホワイト型の光学系を有するものを用いた。

実験にあたっては、液晶セルのデータ電極側の全てを接地し、走査電極を二つの領域に分け、一方にＡ波形、他方にＢ波形を与え、電圧を変化させながらそれぞれの駆動波形領域の境界における表示画素（ドット）の表示の濃淡を観察した。

この実験は、隣接した走査電極が構成する表示画素間に生じる容量結合が表示濃度に与える影響を調べることを目的とした。すなわちＡ波形とＢ波形で駆動した２つの領域の境界でなんらかの表示濃度の変化が生じれば、どんな駆動条件時に表示の乱れが発生するのかを定性的に把握することができる。駆動条件は、基本波形をＢ波形とし、Ａ波形を５種類に変えて液晶セルを観察した。基本波形であるＢ波形は、１／３２０デューティー、フレーム周波数６０Ｈｚの走査信号に相当するパルスを極性を変えながら有する波形とした。

実験(i) Ａ波形：Ｂ波形を同極性で１パルス単位でずらした波形。実際の液晶表示装置におけるフレーム反転のみの駆動を模している。

実験(ii) Ａ波形：Ｂ波形を逆極性に１パルス単位でずらした波形。実際の液晶表示装置におけるフレーム反転とライン反転の駆動を模している。

実験(iii) Ａ波形：Ｂ波形を同一極性で同一タイミングとした波形。

実験(iv) Ａ波形：Ｂ波形を逆極性で同一タイミングとした波形。

実験(v) Ａ波形：Ｂ波形を接地した波形。

結果は以下のようになった。

実験(i) 駆動領域境界に接する両領域の各走査電極１本が構成する表示画素の透過率が増加した。パルスの位置を同極性でずらしてもこの点灯状態は変化しなかった。

実験(ii) 駆動領域境界に接する両領域の各走査電極１本が構成する表示画素の透過率が増加した。パルスの位置を逆極性でずらしてもこの点灯状態は変化しなかった。

実験(iii) 表示画素の透過率の変化は見られなかった。

実験(iv) 駆動領域境界に接する両領域の各走査電極１本が構成する表示画素の透過率が増加した。この透過率の増加は実験(i)や実験(ii)よりも大きかった。

実験(v) Ｂ波形領域のＡ波形領域よりの走査電極本が構成する表示画素の透過率が上昇した。この透過率の増加は実験(i)や(ii)と同等であった。

上記の結果から本発明者は以下の知見（１）、（２）、（３）を得た。
（１）着目した走査電極が構成する表示画素における表示濃度の乱れは、実質的に隣接した１本の走査電極が構成する表示画素との結合容量による作用で生じる。
（２）着目した走査電極が構成する表示画素における表示濃度の乱れは、その走査電極へのパルス印加時（選択期間）に起因したものであり、パルスが無い時（非選択期間）に隣接した走査電極に与えられた印加電圧から受ける影響によって、着目した走査電極が構成する表示画素の表示濃度が影響されることはない。
（３）着目した走査電極が構成する表示画素における表示濃度に乱れの大小は、着目した走査電極のパルス印加時における、着目した走査電極の印加電圧と隣接した走査電極の印加電圧の差電圧が大きいほど大きい。

また、この実験から液晶表示装置において走査電極１本目（と最終本目）に生じる表示の濃度の乱れは以下のように考えられる。

図１３は、液晶セルの走査電極１本目から３本目に相当する部分を示した斜視図である。

走査電極１１の１本目から順に走査信号Ｓ_１、Ｓ_２、Ｓ_３、…が与えられ、データ信号が信号配線２から与えられるが、図１７又は図１８で説明したとおりに、ある走査電極に走査信号のパルスが印加されたときは隣接した走査電極にパルスは無い（か一定の保持電圧）状態にある。

説明した実験結果から得た知見（１）に基づけば、隣接した走査電極１１が１つしか存在しない１本目の走査電極１１が構成する表示画素は、受ける電気的影響が他の走査電極１１が構成する表示画素よりも小さい為にその表示濃度が異なるものと考えられる。最終本目の走査電極が構成する表示画素においても隣接した走査電極が１つのみであるので同様に表示濃度が異なるものと考えられる。

すなわち、電気的影響の小さい１本目（最終本目）の走査電極１１か構成する表示画素と、影響が大きい２本目からＮ−１本目までの走査電極１１が構成する表示画素とで表示濃度が異なるのである。

発明者はここでこの表示濃度の乱れを生じる原因が、走査電極１１同士に生じる容量結合であるのか若しくは画素電極１１同士で生じる容量結合であるのか判断できなかった為、次に述べる実験を行った。すなわち素子側基板１に画素電極５を伴わないダミーの走査電極を０本目の位置の対向側基板１０上に形成し、このダミーの走査電極に非選択電位を与えながら液晶表示装置を駆動させ、１本目の走査電極１１が構成する表示画素の表示濃度を観察した。この結果、表示濃度の乱れの改善度合いは、画素電極５を設けた場合に比較して小さかった。

これは画素電極５同士の離間距離ａ（実験では６μｍ）よりも走査電極１１同士の離間距離ｂ（２０μｍ）が大きいことが原因と考えられた。また、素子側基板１上には電極材料の密着性の改善やエッチングストップの目的で酸化物などの下地膜（ベースコートとも呼称される）１６が形成されるが、酸化物としてＴａ_２０_５などの比誘電率（２０〜２５）が大きい材料が使用されることが多い。したがって、比誘電率が８〜１３である液晶層寄りに生じる寄生容量だけではなく、こうした比誘電率が大きい下地層寄りに生じる寄生容量も問題であると考えられた。

以上から本発明者は次の知見（４）を得た。
（４）表示を乱す容量結合は離間距離が小さい電極同士で生じる。すなわち、走査信号Ｓ_ｎが印加された走査電極と、それに隣接した走査信号Ｓ_ｎ＋１（Ｓ_ｎ−１）が印加された走査電極との差電圧が生じると、表示画素の容量Ｃ_ＬＣを介して離間距離が短い画素電極５同士で容量結合Ｃ_Ｓが生じ、これが表示濃度を乱している。

尚、画素電極５同士の離間距離ａを走査電極１１同士の離間距離ｂよりも短くしているのは、開口率の確保や長距離で近接する走査電極１１同士の短絡を防ぐこと等を理由としている。一般的には、離間距離ａは４μｍ前後、離間距離ｂは１０〜２０μｍ程度である。

本発明の表示装置は以上の知見に基づきなされたものである。

具体的には、本発明の表示装置は、相互に並行して延びるように番号１から番号Ｎまで番号順に設けられたＮ本の正規の走査電極と、該Ｎ本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、上記Ｎ本の走査電極のうち１本目の走査電極の外側に隣接し且つ該１本目の走査電極に並行して延びるように設けられた第１ダミー走査電極をさらに備え、上記第１ダミー走査電極は、上記１本目の走査電極に走査信号が印加されて選択状態となった際の該第１ダミー走査電極の電圧が、上記Ｎ本の走査電極のうち２本目からＮ本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に該選択状態となった走査電極に隣接した番号の小さい方の走査電極の電圧と等しくなるように、上記Ｎ本の走査電極のうちいずれかの走査電極に接続されていることを特徴とする。

上記の構成によれば、第１ダミー走査電極への信号供給源として走査電極を使用しているので、新規に第１ダミー走査電極を駆動させるための端子電極を設ける必要がなく、走査電極の駆動回路の部品の共通化と組み立て間違いを少なくすることができ、表示装置の製造のためのコストアップを招くことがない。また、１本目の走査電極に走査信号が印加されて選択状態となった際の第１ダミー走査電極の電圧が、Ｎ本の走査電極のうち２本目からＮ本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に選択状態となった走査電極に隣接した番号の小さい方の走査電極の電圧と等しくなるように、Ｎ本の走査電極のうちいずれかの走査電極に第１ダミー走査電極が接続されており、１本目の走査電極が選択状態となった際に隣接した表示画素から受ける電気的影響の度合いが他の走査電極と等しいものとなるので、走査電極の１本目の各表示画素群に生じる不均一な表示を確実に解消できる。そして、かかる表示装置の構成は、所定の機能を発揮するように第１ダミー走査電極の適切で且つ新規な配置形態とされたものである。

本発明は、上記Ｎ本の走査電極が時分割方式で走査信号が順次印加されるように構成されている場合、上記１本目の走査電極に走査信号が印加されて選択状態となった際の該第１ダミー走査電極の電圧が、上記Ｎ本の走査電極のうち２本目からＮ本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に該選択状態となった走査電極に隣接した番号の小さい方の走査電極の電圧と等しくなるように、上記第１ダミー走査電極が上記Ｎ本の走査電極のうち１本目以外のいずれかの走査電極に接続されている構成となる。

また、本発明は、Ｎが偶数であり、上記Ｎ本の走査電極が時分割方式で且つ走査電極毎に走査信号の極性が交互に反転するライン反転駆動方式で走査信号が順次印加されるように構成されている場合、上記第１ダミー走査電極が上記Ｎ本の走査電極のうち１本目以外のいずれか奇数番号の走査電極に接続されている構成となる。

本発明は、１本目の走査電極に対向して設けられた１行目の画素電極の電極群の外側に隣接し且つ上記第１ダミー走査電極に対向して設けられた第１ダミー画素電極の電極群をさらに備えた構成であってもよい。かかる構成によれば、離間距離の小さい正規の画素電極と第１ダミー画素電極との間に効率よく容量結合を生じせしめることができ、表示画素群全体の均一表示を確実なものとできる。

その場合、本発明は、上記第１ダミー画素電極の電極群とそれに隣接した上記１行目の画素電極の電極群との離間距離の方が、上記第１ダミー走査電極とそれに隣接した上記１本目の走査電極との離間距離よりも短い構成であってもよい。かかる構成によれば、長尺で並行して配設される走査電極と第１ダミー走査電極との短絡を防止する可能性を高めることができ、表示装置の製造歩留まりを悪化させることがない。

また、本発明は、上記第１ダミー画素電極の電極群とそれに隣接した上記１行目の画素電極の電極群との離間距離が、上記画素電極の電極群相互間の離間距離に等しい構成であってもよい。かかる構成によれば、画素電極同士で生じる容量結合と、画素電極と第１ダミー画素電極との間で生じる容量結合とを等しくできるので、表示画素群全体の均一表示を確実なものとできる。

さらに、本発明は、上記第１ダミー画素電極及び上記複数の画素電極のいずれも、平面形状の外形寸法が同一に形成されている構成であってもよい。かかる構成によれば、画素電極同士で生じる容量結合と、画素電極と第１ダミー画素電極との間で生じる容量結合とを最も等しくできるので、表示画素群全体の均一表示を理想的で且つ最も確実なものとできる。

本発明は、上記第１ダミー走査電極の外側に設けられた走査電極側第３ダミー電極をさらに備えた構成であってもよい。また、上記第１ダミー画素電極の電極列の外側に設けられた画素電極側第３ダミー電極をさらに備えた構成であってもよい。これらの構成によれば、容量結合の形成を目的とした第１ダミー走査電極の他に、走査電極側第３ダミー電極及び／又は画素電極側第３ダミー電極を容量結合の形成以外の目的の自由度が高い用途に活用することができる。

画素電極側第３ダミー電極を設ける場合、本発明は、上記画素電極側第３ダミー電極が上記第１ダミー画素電極の電極列に並設されたダミーの画素電極の電極列で構成されている構成であってもよい。かかる構成によれば、画素電極側第３ダミー電極を静電気による表示装置の不良防止のために利用することができる。

また、本発明は、上記画素電極側第３ダミー電極の電極群が複数行配設されている構成であってもよい。かかる構成によれば、画素電極側第３ダミー電極の電極群を静電気による表示装置の不良防止としてより有効に利用することができる。

さらに、本発明は、上記画素電極側第３ダミー電極の電極群の配設ピッチが、上記画素電極の配設ピッチよりも短い構成であってもよい。かかる構成によれば、画素電極側第３ダミー電極の配設数を表示装置の外形を大きくすることなく増やすことができることから基板を大きくする必要がないので、マザー基板からの基板の採れ枚数が減らず製造コストが上がることがない。また、静電気による表示装置の不良発生を抑えるための画素電極側第３ダミー電極を多数個設けることができるので、表示装置の製造歩留まりが改善され、表示装置の製造コストを下げることができる。

本発明は、１本目の走査電極により構成される表示画素の不均一表示を解消するものであるが、Ｎ本目の走査電極により構成される表示画素の不均一表示を解消するために同一技術を適用することができる。

その別の本発明の表示装置は、相互に並行して延びるように番号１から番号Ｎまで番号順に設けられたＮ本の正規の走査電極と、該Ｎ本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、上記Ｎ本の走査電極のうちＮ本目の走査電極の外側に隣接し且つ該Ｎ本目の走査電極に並行して延びるように設けられた第２ダミー走査電極をさらに備え、上記第２ダミー走査電極は、上記Ｎ本目の走査電極に走査信号が印加されて選択状態となった際の該第２ダミー走査電極の電圧が、上記Ｎ本の走査電極のうち１本目からＮ−１本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に該選択状態となった走査電極に隣接した番号の大きい方の走査電極の電圧と等しくなるように、上記Ｎ本の走査電極のうちいずれかの走査電極に接続されていることを特徴とする。

別の本発明は、上記Ｎ本の走査電極が時分割方式で走査信号が順次印加されるように構成されている場合、上記１本目の走査電極に走査信号が印加されて選択状態となった際の該第２ダミー走査電極の電圧が、上記Ｎ本の走査電極のうち１本目からＮ−１本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に該選択状態となった走査電極に隣接した番号の小さい方の走査電極の電圧と等しくなるように、上記第２ダミー走査電極が上記Ｎ本の走査電極のうちＮ本目以外のいずれかの走査電極に接続されている構成となる。

また、別の本発明は、Ｎが偶数であり、上記Ｎ本の走査電極が時分割方式で且つ走査電極毎に走査信号の極性が交互に反転するライン反転駆動方式で走査信号が順次印加されるように構成されている場合、上記第２ダミー走査電極が上記Ｎ本の走査電極のうちＮ本目以外のいずれか偶数番号の走査電極に接続されている構成となる。

別の本発明は、Ｎ本目の走査電極に対向して設けられたＮ行目の画素電極の電極群の外側に隣接し且つ上記第２ダミー走査電極に対向して設けられた第２ダミー画素電極の電極群をさらに備えた構成であってもよい。

その場合、別の本発明は、上記第２ダミー画素電極の電極群とそれに隣接した上記Ｎ行目の画素電極の電極群との離間距離の方が、上記第２ダミー走査電極とそれに隣接した上記Ｎ本目の走査電極との離間距離よりも短い構成であってもよい。

また、別の本発明は、上記第２ダミー画素電極の電極群とそれに隣接した上記Ｎ行目の画素電極の電極群との離間距離が、上記画素電極相互間の離間距離に等しい構成であってもよい。

さらに、別の本発明は、上記第２ダミー画素電極及び上記複数の画素電極のいずれも、平面形状の外形寸法が同一に形成されている構成であってもよい。

別の本発明は、上記第２ダミー走査電極の外側に設けられた走査電極側第４ダミー電極をさらに備えた構成であってもよい。

別の本発明は、上記第２ダミー画素電極の電極列の外側に設けられた画素電極側第４ダミー電極をさらに備えた構成であってもよい。

その場合、別の本発明は、上記画素電極側第４ダミー電極が上記第２ダミー画素電極の電極列に並設されたダミーの画素電極の電極列で構成されている構成であってもよい。

また、別の本発明は、上記画素電極側第４ダミー電極の電極群が複数行配設されている構成であってもよい。

さらに、別の本発明は、上記画素電極側第４ダミー電極の電極群の配設ピッチが、上記画素電極の配設ピッチよりも短い構成であってもよい。

上記本発明と上記別の本発明とを組み合わせて、１本目及びＮ本目の両走査電極により構成される表示画素のいずれの不均一表示をも解消するようにしてもよいことはいうまでもない。

以上説明したように、本発明及び別の本発明によれば、第１（第２）ダミー走査電極への信号供給源として走査電極を使用しているのので、走査電極の駆動回路の部品の共通化と組み立て間違いを少なくすることができ、表示装置の製造のためのコストアップを招くことがない。また、１本目（Ｎ本目）の走査電極に走査信号が印加されて選択状態となった際の第１（第２）ダミー走査電極の電圧が、Ｎ本の走査電極のうち２本目（１本目）からＮ本目（Ｎ−１本目）のいずれかの走査電極に走査信号が印加されて選択状態となった際に選択状態となった走査電極に隣接した番号の小さい方の走査電極の電圧と等しくなるように、Ｎ本の走査電極のうちいずれかの走査電極に第１（第２）ダミー電極が接続されており、１本目（Ｎ本目）の走査電極が選択状態となった際に隣接した表示画素から受ける電気的影響の度合いが他の走査電極と等しいものとなるので、走査電極の１本目（Ｎ本目）の表示画素に生じる不均一な表示を確実に解消できる。そして、かかる表示装置の構成は、所定の機能を発揮するように第１（第２）ダミー走査電極の適切で且つ新規な配置形態とされたものである。

また、１本目（Ｎ本目）の走査電極に対向して設けられた１行目の画素電極の電極群の外側に隣接し且つ第１（第２）ダミー走査電極に対向して設けられた第１（第２）ダミー画素電極の電極群をさらに備えた構成とすれば、表示画素群全体の均一表示を確実なものとできる。

また、第１（第２）ダミー画素電極の電極群とそれに隣接した１行目（Ｎ行目）の画素電極の電極群との離間距離の方が、第１（第２）ダミー走査電極とそれに隣接した１本目（Ｎ本目）の走査電極との離間距離よりも短い構成とすれば、長尺で並行して配設される走査電極と第１（第２）ダミー走査電極との短絡を防止する可能性を高めることができ、表示装置の製造歩留まりを悪化させることがない。

また、第１（第２）ダミー画素電極の電極群とそれに隣接した１行目（Ｎ行目）の画素電極の電極群との離間距離が、画素電極の電極群相互間の離間距離に等しい構成とすれば、第１（第２）ダミー走査電極の作用を正確にし、表示画素全体の均一表示を確実なものとできる。

また、第１（第２）ダミー画素電極及び複数の画素電極のいずれも、平面形状の外形寸法が同一に形成されている構成とすれば、第１（第２）ダミー走査電極の作用を理想的なものとし表示画素群全体の均一表示を理想的で且つ最も確実なものとできる。

また、第１（第２）ダミー走査電極の外側に設けられた走査電極側第３（第４）ダミー電極をさらに備えた構成、及び／又は、第１（第２）ダミー画素電極の電極列の外側に設けられた画素電極側第３（第４）ダミー電極をさらに備えた構成とすれば、走査電極側第３（第４）ダミー電極及び／又は画素電極側第３（第４）ダミー電極を容量結合の形成以外の目的の自由度が高い用途に活用することができる。

また、画素電極側第３（第４）ダミー電極が第１（第２）ダミー画素電極の電極列に並設されたダミーの画素電極の電極列で構成されている構成とすれば、それを静電気による表示装置の不良防止のために利用することができる。

また、上記画素電極側第３（第４）ダミー電極の電極群が複数行配設されている構成とすれば、それらを静電気による表示装置の不良防止としてより有効に利用することができる。

また、画素電極側第３（第４）ダミー電極の電極群の配設ピッチが、画素電極の配設ピッチよりも短い構成とすれば、画素電極側第３（第４）ダミー電極の配設数を表示装置の外形を大きくすることなく増やすことができることから基板を大きくする必要がないので、マザー基板からの基板の採れ枚数が減らず製造コストが上がることがない。また、静電気による表示装置の不良発生を抑えるための画素電極側第３（第４）ダミー電極を多数個設けることができるので、表示装置の製造歩留まりが改善され、表示装置の製造コストを下げることができる。

次に添付図面に基づいて本発明及び別の本発明に係る液晶表示装置の実施の形態について説明する。尚、説明文中、”〜本目の走査電極”等の表現を多用するが、特に断りのない限り図面上方向から順に数えたものとする。

（第１の実施の形態）
図１は、第１実施形態に係る液晶表示装置の液晶セル１００の平面図である。図１では、対向側基板１０を紙面手前に、及び素子側基板１を紙面奥にそれぞれ配置した状態を示している。図２は、液晶セル１００の拡大斜視図であり第１ダミー走査電極１１ａ近傍を示している。図３は、走査電極に印加される駆動波形を示したものである。

この液晶セル１００は、相互に対向するように設けられた素子側基板１及び対向側基板１０と、それらの両基板に狭持されるように設けられた液晶層（誘電性材料層）とからなる。

素子側基板１の液晶層側には、所定の間隔でマトリクス状に画素電極５が配設されている。各画素電極５は薄膜ダイオード４を介して信号配線２に接続され、また、信号配線２は素子側端子電極６に引き出されている。

対向側基板１０の液晶層側には、所定寸法の正規の走査電極１１が間隔をおいてＮ本設けられており、各走査電極１１は対向側端子電極１２に接続されている。Ｎの数値は予め定められた表示画素フォーマットに従うが、通常１２０、１６０、２４０、３２０、４８０、６００、７６８、１０２４、１２００等の偶数である。

このような素子側基板１と対向側基板１０とは、それぞれ配向処理が行われた後、シール材９を介してスペーサ（図示せず）を利用して所定の間隔を維持すると共に、信号配線２の延びる方向と走査電極１１の延びる方向とが直交し且つ画素電極５と走査電極１１とが向かい合うように貼り合わされており、走査電極１１が延びる方向に並んだ複数の画素電極５が電極群を構成している。両基板の間隙には液晶材料が封入されており、それが液晶層を構成しており、液晶層では液晶分子が所定の配向状態をとっている。そして、画素電極５と走査電極１１とそれらの間の液晶層とにより１つの表示画素が規定される。

対向側基板１０の液晶層側と反対側には、偏光板などの光学フィルム１５が貼り付けられている。また、対向側基板１０の液晶層側には、表示画素群領域の周囲に遮光膜１７が設けられている。

本実施形態では、対向側基板１０の液晶層側（遮光膜１７上）において、１本目の走査電極１１の外側の０本目の走査電極対応位置に第１ダミー走査電極１１ａ及びＮ本目の走査電極の外側のＮ＋１本目の走査電極対応位置に第２ダミー走査電極１１ｂが、それぞれ正規の走査電極１１と同一寸法、同一材料で設けられている。また、ダミー走査電極１１ａ，１１ｂと正規の走査電極１１との離間距離ｄは、正規の走査電極１１同士の離間距離ｂと同一とされている。

第１ダミー走査電極１１ａの液晶層を介して対向する素子側基板１の液晶層側には、１本目の走査電極１１に対向した１行目の画素電極５の電極群に隣接して各々が薄膜ダイオード４ａを有する第１ダミー画素電極５ａの電極群が設けられている。また、同様に、第２ダミー走査電極１１ｂの液晶層を介して対向する素子側基板１の液晶層側には、Ｎ本目の走査電極１１に対向したＮ行目の画素電極５の電極群に隣接して各々が薄膜ダイオード（図示せず）を有する第２ダミー画素電極５ｂの電極群が設けられている。また、第１ダミー走査電極１１ａに対応した第１ダミー画素電極５ａ及びこれが有する薄膜ダイオード４ａの寸法や材料は、正規の画素電極５及び薄膜ダイオード４と同一とされている。同様に、第２ダミー走査電極１１ｂに対応した第２ダミー画素電極５ｂ及びこれが有する薄膜ダイオード（図示せず）の寸法や材料も正規の画素電極５及び薄膜ダイオード４と同一とされている。さらに、正規の画素電極５とダミーの画素電極５ａとの離間距離ｃは、正規の画素電極５同士の離間距離ａと同一とされている。つまり、第１ダミー走査電極１１ａに対応した第１ダミー画素電極５ａが有する諸寸法は正規の画素電極５と同一であり、また、第２ダミー走査電極１１ｂに対応した第２ダミー画素電極５ｂに関しても同様であり、その諸寸法は正規の画素電極５と同一である。

すなわち、第１及び第２ダミー走査電極１１ａ，１１ｂ、第１及び第２ダミー画素電極５ａ，５ｂ並びにそれらが有する薄膜ダイオード４ａの形成は、従来の液晶セル１００の基板の製造に使用するフォトマスクの変更のみで容易に実現できる。尚、図２に示すように、第１ダミー画素電極５ａと正規の画素電極５の離間距離ｃは、第１ダミー走査電極１１ａと正規の走査電極１１の離間距離ｄよりも短いほうがよい。これは、対向側基板１０上の電極のパターニングに使用される露光装置は、プロキシミティー露光装置等の１０μｍ程度の解像度のものが多く、効率的に容量結合を生じる程度の離間距離で走査電極１１を加工するためには製造上の不都合を伴うからである。また、離間距離を短く加工できたとしても、走査電極１１は長距離を平行して配置されるので異物による短絡の恐れが増し、短絡した場合にその場所の特定が難しく、製造上修正が困難であることから好ましくない。一方、素子側基板１上の電極のパターニングに使用する露光装置は、ステッパー露光装置等の４μｍ程度の解像度を有する露光装置である場合が多く、充分に画素電極５の離間距離を短く加工でき好都合である。また、異物で画素電極５同士が短絡しても短絡場所の特定が容易であるので修正が行いやすく特に製造上不都合を伴うことがない。

ここで、本実施形態に係る液晶セル１００の構造の特徴は、第１ダミー走査電極１１ａが２本目の正規の走査電極１１に接続されていると共に、第２ダミー走査電極１１ｂがＮ−１本目の正規の走査電極１１に接続されていることである。

このような接続をする理由を以下に説明する。

図３は、正規の走査電極１１の各々に印加する走査信号Ｓ_ｎ（ｎ＝１〜８、本図は正規の走査電極の数Ｎ＝８の場合である）を示している。

本図は従来から行われている典型的なフレーム反転及びライン反転を有する走査信号を示している。すなわち、着目したある走査信号Ｓ_ｎは、１フレームにＶ_Ｓの大きさの電圧が印加される選択期間と、０Ｖの電圧が印加される非選択期間とを有し、選択期間の電圧の極性がフレーム毎に切り替えられており、また、ある走査信号Ｓ_ｎと隣接した走査信号Ｓ_ｎ−１あるいはＳ_ｎ＋１とは、選択期間のタイミングが１選択期間づつずらされていると共に、選択期間の電圧の極性が互いに逆になるようにされている。

さて、発明者が実験から得た知見（２）および知見（３）によれば、１本目及びＮ本目の正規の走査電極１１が構成する表示画素に表示濃度の異常が生じないようにするためには、隣接した走査電極１１との間の容量結合による作用を他の正規の走査電極（すなわち２本目からＮ−１本目までの走査電極）１１が構成する表示画素の場合に生じる容量結合による作用と等しくすればよい。

正常な濃度を示す表示画素を構成する正規の走査電極１１に印加される走査信号Ｓ_ｎ（ｎ＝２〜Ｎ−１）と、これに隣接した２つの走査電極１１に印加される走査信号Ｓ_ｎ−１とＳ_ｎ＋１を比較すると、走査信号Ｓ_ｎが選択状態にある時は、Ｓ_ｎ−１およびＳ_ｎ＋１は必ず０であることが判る。これはいわゆる時分割駆動の特徴である。

すなわち、選択状態時の走査電極１１は、非選択状態にある隣接した２つの走査電極１１との間で液晶層の容量を介して容量結合を２箇所で生じているのである。

よって、第１ダミー走査電極１１ａに印加すべき走査信号Ｓ_０は、１本目の正規の走査電極１１に走査信号Ｓ_１が印加されて選択状態になった時に最低限０Ｖの電圧を有すればよい。図３では、走査信号Ｓ_０が満たすべき電圧を太線で示し、他の部分を細線で示している。また、第２ダミー走査電極１１ｂに印加すべき走査信号Ｓ_８＋１に関しても同様であり、図３では、０Ｖの電圧であるべき部分を太線で示し、他の部分を細線で示している。尚、図３では、０Ｖを中心とした振幅Ｖ_Ｓを有する走査信号を用いて説明したが、上記の説明から明らかなように、振幅の中心電圧が０Ｖでない場合でも同じように説明できる。すなわち、第１ダミー走査電極１１ａに印加すべき走査信号Ｓ_０は、１本目の正規の走査電極１１に走査信号Ｓ_１が印加されて選択状態になった時に非選択状態時の電圧を最低限有すればよい。また、第２ダミー走査電極１１ｂに印加すべき走査信号Ｓ_８＋１は、８本目の正規の走査電極１１に走査信号Ｓ_８が印加されて選択状態になった時に非選択状態時の電圧を最低限有すればよい。

以上のように第１ダミー走査電極１１ａに印加すべき走査信号Ｓ_０及び第２ダミー走査電極１１ｂに印加すべき走査信号Ｓ_８＋１が満たすべき条件が判った。

ここで、走査信号Ｓ_０が部分的に非選択状態（図３では０Ｖ）の電圧を有する必要があることと、他の走査信号Ｓ_ｎに非選択状態時（図３では０Ｖ）の電圧を含む部分が存在することとの両方に着目する。すると、Ｓ_２〜Ｓ_８までのいずれの走査信号Ｓ_ｎもＳ_０として利用できることが判る。なぜならば、Ｓ_２〜Ｓ_８の走査信号はいずれも走査信号Ｓ_１が選択状態にある時に非選択状態（０Ｖ）であるからである。これらのことより、第１ダミー走査電極１１ａは、２本目から８本目までのいずれか１つの正規の走査電極に接続させることができる。また、第２ダミー走査電極１１ｂに関しても同様の理由から、１本目から７本目までのいずれか１つの正規の走査電極に接続させることができる。

ここで、第１ダミー走査電極１１ａの接続先となる正規の走査電極１１と、第２ダミー走査電極１１ｂの接続先となる正規の走査電極１１とは上記条件を満たす限り自由に選ぶことができる。極端な例では第１ダミー走査電極１１ａの接続先となる正規の走査電極１１と、第２ダミー走査電極１１ｂの接続先となる正規の走査電極１１を一致させることもできる。しかし、実施にあたっては断線等の不具合に配慮して接続距離が短くなるようにすることが好ましい。例えば、第１ダミー走査電極１１ａは正規の走査電極１１群の前半（２本目から４本目まで）の１つに、第２ダミー走査電極１１ｂは正規の走査電極１１群の後半（５本目から７本目まで）の１つに接続させるとよい。

図３では、Ｎ＝８の場合で説明したが、任意の本数の正規の走査電極１１を有する液晶セル１００全てに関して上記の接続条件を適用することができる。すなわち、第１ダミー走査電極１１ａを１本目以外の正規の走査電極１１のいずれか１つに接続させ、また、第２ダミー走査電極１１ｂをＮ本目以外の正規の走査電極１１のいずれか１つに接続させるようにすればよい。

従って、本実施形態によれば、対向側基板１０に第１及び第２ダミー走査電極１１ａ，１１ｂのための新たな対向側端子電極を設ける必要がなく、第１及び第２ダミー走査電極１１ａ，１１ｂにそれぞれ印加される走査信号を用意することができる。この結果として、１本目からＮ本目までの正規の走査電極１１が構成する表示画素のいずれも均一な表示濃度を示す表示装置を得ることができる。

また、対向側基板１０に設けられる駆動ＩＣチップが複数必要であっても、１種類のＩＣチップを用いるだけでよいので、部品の共通化によるコスト削減や組み立て時の部品間違い等が無く作業効率が良好なものとなる。

また、第１ダミー走査電極１１ａは液晶層を介して第１ダミー画素電極５ａを、及び第２ダミー走査電極１１ｂは液晶層を介して第２ダミー画素電極５ｂをそれぞれ有しているので、表示装置を駆動する際になんらかの表示を行ってしまい、この表示は美観上不快であるが、本実施形態ではそれらが遮光膜１７で覆われており、表示装置の使用者が直接視認できないようになっている。遮光膜１７は、対向側基板１０内側でなく、素子側基板１側に設けたり、あるいは表示装置の外側表面に設けてもよい。このような遮光膜１７は、従来の表示装置、特にカラー表示をおこなう表示装置で設けられていることが多く、当業者にとって遮光膜１７を設けることの不都合は実質的に無い。

また、隣接したものとの離間距離の短い第１及び第２ダミー画素電極５ａ，５ｂが設けられているので、知見（４）によれば、その存在が容量結合を生ぜしめるために非常に有効となる。

また、第１及び第２ダミー画素電極５ａと正規の画素電極５との離間距離ｃは、正規の画素電極５同士の離間距離ａと同一としているので、第１及び第２ダミー画素電極５ａと正規の画素電極５との間に生じる結合容量が、正規の画素電極５同士の電極の間に生じる容量結合と等しくなり、さらに、第１及び第２ダミー画素電極５ａに対応した液晶層の容量も正規の画素電極５に対応した液晶層の容量と同一となるので、１つの表示画素の等価回路が有する定数を正規の画素電極５と第１及び第２ダミー画素電極５ａとで等しくなり、表示画素の周囲に等しく容量結合を理想的に生じさせることができる。

ここで、ダミーの画素電極５ａは容量結合形成に係るものであり、平面形状の外寸法が正規の画素電極５と同一であればよく、その材料は必ずしも正規の画素電極５と同一である必要はない。例えば、図４に示すように、第１ダミー画素電極５ａを正規の画素電極５の材料と同一材料（例えばＩＴ０）で形成し、遮光のためにさらにほぼ同一寸法で上部電極材料（例えばＴｉ）を利用して遮光部３ａを設けてもよい。この遮光部３ａは、第１ダミー画素電極５ａの部分の表示が使用者から見えないように覆い隠す目的で形成するものである。

また、第１及び第２ダミー画素電極５ａ，５ｂに記号を設けてもよい。第１及び第２ダミー画素電極５ａ，５ｂと正規の画素電極５の区別は難しいので、素子側基板１の製造工程中の検査時に不良の第１及び第２ダミー画素電極５ａ，５ｂを誤って正規の画素電極５が不良であると判断し、この液晶セル１００が不良であると誤判断される恐れもある。そこで、第１及び第２ダミー画素電極５ａ，５ｂの領域中に例えば”Ｄ”等と明瞭に第１及び第２ダミー画素電極５ａ，５ｂであることを示す記号を電極をごく一部を切り欠いた形状で設けたり、他の材料でパターニングすることにより、かかる誤判断が回避される。

また、容量結合は電極の端近傍で生じる成分が主であるので、ダミー画素電極の中央に一部欠損があったり、凹凸があったりしても機能上の問題は無く、第１及び第２ダミー画素電極５ａをかかる構成のものとしてもよい。

（第２の実施の形態）
図５は、第２実施形態に係る液晶表示装置の液晶セル１００の平面図である。図５では、対向側基板１０を紙面手前に、及び素子側基板１を紙面奥にそれぞれ配置した状態を示している。図６は、走査電極１１に印加される駆動波形を示したものである。

この液晶セル１００は、第１実施形態で示した構造とほぼ同一であり、同じ形状で同一符号の部品の説明は省略する。

本実施形態に係る液晶セル１００の構造の特徴は、第１ダミー走査電極１１ａが３本目の正規の走査電極に接続され、また第２ダミー走査電極１１ｂがＮ−２本目の正規の走査電極に接続されていることである。つまり第１及び第２ダミー走査電極１１ａ，１１ｂの接続先が第１実施形態とは異なる。

本実施形態の液晶表示装置は、図６に示すように、その走査信号Ｓ_ｎが非選択期間に＋Ｖ_Ｈ（−Ｖ_Ｈ）の電圧を保持しており、フレーム反転及びライン反転を行っている。このような場合、第１及び第２ダミー走査電極１１ａ，１１ｂに印加すべき電圧条件が第１実施形態とは異なることに注意しなければならない。

第１及び第２ダミー走査電極１１ａ，１１ｂの接続先が第１実施形態と異なる理由を、それらに印加すべき電圧条件と関連させて以下に説明する。

図６は、正規の走査電極１１の各々に印加する走査信号Ｓ_ｎ（ｎ＝１〜８、本図は正規の走査電極の数Ｎ＝８の場合である）を示している。

本図は従来から行われている典型的なフレーム反転及びライン反転を有する走査信号Ｓ_ｎを示している。すなわち着目したある走査信号Ｓ_ｎは、１フレームにＶ_Ｓの大きさの電圧が印加される選択期間と、Ｖ_Ｈ又は−Ｖ_Ｈの電圧が保持される非選択期間とを有し、電圧の極性がフレーム毎に切り替えられており、また、ある走査信号Ｓ_ｎと隣接した走査信号Ｓ_ｎ−１あるいはＳ_ｎ＋１とは、選択期間のタイミングが１選択期間づつずらされていると共に、電圧の極性が互いに逆になるようにされている。

さて、発明者が実験から得た知見（２）および（３）によれば、１本目（Ｎ本目）の正規の走査電極１１が構成する表示画素に表示濃度の異常が生じないようにするためには、隣接した走査電極１１との間の作用を、他の正規の走査電極（すなわち、２本目からＮ−１本目までの走査電極）１１が構成する表示画素の場合に生じる作用と等しくすればよい。

正常な濃度を示す表示画素を構成する正規の走査電極１１に印加される走査信号Ｓ_ｎ（ｎ＝２〜Ｎ−１）と、これに隣接した２つの走査電極１１，１１に印加される走査信号Ｓ_ｎ−１とＳ_ｎ＋１を比較すると、走査信号Ｓ_ｎが選択状態にある時は、Ｓ_ｎ−１およびＳ_ｎ＋１に印加されている電圧の組み合わせは、＋Ｖ_Ｈと−Ｖ_Ｈとの組み合わせ、又は−Ｖ_Ｈと＋Ｖ_Ｈとの組み合わせになる。

すなわち、選択状態にある走査電極１１は、非選択状態にある隣接した２つの走査電極１１，１１との間で液晶層の容量を介して容量結合が２箇所で生じていることは第１実施形態と同じであるが、その２つの容量結合は同じではない。

よって、第１ダミー走査電極１１ａに印加すべき走査信号Ｓ_０は、１本目の正規の走査電極１１に印加される走査信号Ｓ_１が選択状態になった時に、２本目の正規の走査電極１１に印加されている電圧によって切り替える必要がある。具体的には、走査信号Ｓ_０は、２本目の正規の走査電極に印加されている電圧が＋Ｖ_Ｈの時には−Ｖ_Ｈを、２本目の正規の走査電極に印加されている電圧が−Ｖ_Ｈの時には＋Ｖ_Ｈを有する必要がある。図６では、走査信号Ｓ_０が満たすべき電圧を太線で示し、他の部分を細線で示している。また、第２ダミー走査電極１１ｂに印加すべき走査信号Ｓ_８＋１に関しても同様であり、図６に満たすべき電圧の部分を太線で示し、他の部分を細線で示している。尚、図６では０Ｖを中心とした振幅Ｖ_Ｓを有する走査信号を用いて説明したが、上記の説明から明らかなように、振幅の中心電圧が０Ｖでない場合でも同じように説明できる。すなわち、第１ダミー走査電極１１ａに印加すべき走査信号Ｓ_０は、１本目の正規の走査電極１１に印加される走査信号Ｓ_１が選択状態になった時に、２本目の正規の走査電極１１に印加される走査信号Ｓ_２が有する電圧とは反対の＋Ｖ_Ｈか−Ｖ_Ｈのどちらかを有する必要がある。また、第２ダミー走査電極１１ｂに印加すべき走査信号Ｓ_８＋１は、８本目の正規の走査電極に印加される走査信号Ｓ_８が選択状態になった時に、７本目の正規の走査電極に印加される走査信号Ｓ_７が有する電圧とは反対の＋Ｖ_Ｈか−Ｖ_Ｈのどちらかを有する必要がある。以上のように、第１ダミー走査電極１１ａに印加すべき走査信号Ｓ_０と第２ダミー走査電極１１ｂに印加すべき走査信号Ｓ_８＋１が満たすべき条件が判った。

ここで、走査信号Ｓ_０が部分的に非選択（図６では＋Ｖ_Ｈか−Ｖ_Ｈ）の電圧を有する必要があることと、他の走査信号Ｓ_ｎに非選択（図６では＋Ｖ_Ｈか−Ｖ_Ｈ）の電圧を含む部分が存在することの両方に着目する。すると、Ｓ_３、Ｓ_５，Ｓ_７のいずれの走査信号Ｓ_ｎもＳ_０として利用できることが判る。なぜならば、Ｓ_３、Ｓ_５、Ｓ_７の走査信号はいずれも走査信号Ｓ_１が選択状態にある時に、走査信号Ｓ_２とは反対の＋Ｖ_Ｈか−Ｖ_Ｈの電圧を有するからである。よって、第１ダミー走査電極１１ａは、３本目、５本目、７本目のいずれか１つの正規の走査電極に接続させることができる。また、第２ダミー走査電極１１ｂに関しても同様の理由から、２本目、４本目、６本目のいずれか１つの正規の走査電極に接続させることができる。

ここで、第１ダミー走査電極１１ａの接続先となる正規の走査電極１１と、第２ダミー走査電極１１ｂの接続先となる正規の走査電極１１とは上記条件を満たす限り自由に選べる。例えば断線等の不具合に配慮して選択すればよい。

図６では、Ｎ＝８の場合で説明したが、任意の本数の正規の走査電極１１を有する液晶セル１００全てに関して上記の接続条件を適用することができる。すなわち、第１ダミー走査電極１１ａを１本目以外の奇数番目の正規の走査電極１１のいずれか１つに接続させると共に、第２ダミー走査電極１１ｂをＮ本目以外の偶数番目の正規の走査電極１１のいずれか１つに接続させればよい。

尚、本実施形態では、１ライン毎に極性が切り替わる走査信号Ｓ_ｎでの場合を示したが、Ｎライン毎に極性が反転する場合でも適用できる。さらに広く適用させるためには以下に留意すれば良い。即ち、着目した正規の走査電極１１に印加されている走査信号Ｓ_ｎが選択状態にある時に、隣の走査電極１１に印加されている走査信号Ｓ_ｎ−１およびＳ_ｎ＋１が示している電圧の組み合わせがどの正規の走査電極１１においても等しくなるように、第１ダミー走査電極１１ａの接続先となる正規の走査電極１１と、第２ダミー走査電極１１ｂの接続先となる正規の走査電極１１を選択すればよいのである。

また、本実施形態における第１及び第２ダミー走査電極１１ａ，１１ｂと正規の走査電極１１との接続形態は、非選択期間に＋Ｖ_Ｈ又は−Ｖ_Ｈの電圧が保持されない、すなわち、第１実施形態における駆動波形でも適用できることは言うまでもない。何故ならば、第１実施形態の駆動波形は本実施形態において＋Ｖ_Ｈ＝−Ｖ_Ｈ（＝０）の場合に相当するからである。

その他の作用効果は第１実施形態と同一である。

（第３の実施の形態）
図７は、第１実施形態に係る液晶表示装置の液晶セル１００の変形例の平面図である。図７では、対向側基板１０を紙面手前に、及び素子側基板１を紙面奥にそれぞれ配置した状態を示している。

先に示した第１及び第２実施形態では、正規の走査電極１１に印加される駆動波形によって第１ダミー走査電極１１ａの接続先及び第２ダミー走査電極１１ｂの接続先を適切に選択している。

これらの接続形態は基本的な走査電極１１のパターンを僅かに手直しして出来るものであるが、より柔軟性のある接続形態の提示も求められる。例えば、図７に示すように長距離にわたる第１及び第２ダミー走査電極１１ａ，１１ｂと正規の走査電極１１との接続が必要になった場合、断線や配線抵抗の増大による電圧降下の問題が生じ第１及び第２ダミー走査電極１１ａ，１１ｂが期待する動作をしないことが予想される。

図７に示す液晶セル１００は、端子の数（電極の数）が異なる点と遮光膜が形成されていない点が第１実施形態と異なるが、基本構成は第１実施形態の液晶セル１００と同一構成である。また、第１ダミー走査電極１１ａはＮ本目（Ｎ＝８）の正規の走査電極１１に接続され、第２ダミー走査電極１１ｂは第１ダミー走査電極１１ａの外側を回って１本目の正規の走査電極１１に接続されている点が異なる。これは、第１実施形態で示される接続形態のうち考えられる最も長距離の接続の事例である。

このような接続は、例えば、走査電極１１を構成する導電性薄膜がＡｌ等の充分比抵抗が小さい材料であれば問題は無い。しかしながら、走査電極１１の材料が必ずしもＡｌであるとは限らず、抵抗の低い接続を実現するためには対向側基板１０の製造工程を増やし、新たに低抵抗薄膜の成膜、フォトレジストの塗布、露光、現像、エッチング及びレジストの剥離といったことが必要となり、製造上甚だ不都合である。

そこで、第１及び第２ダミー走査電極１１ａ，１１ｂと正規の走査電極１１，１１との接続が寸法精度を必要としない点に発明者は着目した。

すなわち、接続を構成する配線を対向側基板１０上に存在する導電材料ではなく、素子側基板１上に存在する導電材料で構成するということに想到した。

図８は、このような新規の接続が施された実施形態３に係る液晶表示装置の液晶セル１００を示す平面図である。図８では、液晶セル１００の対向側基板１０を紙面手前に、及び素子側基板１を紙面奥にそれぞれ配置した状態を示している。

素子側基板１の液晶層側には、所定の間隔でマトリクス状に画素電極５が配設されている。各画素電極５は薄膜ダイオード（図示せず）を介して信号配線２に接続され、また、信号配線２は素子側端子電極６に引き出されている。

対向側基板１０の液晶層側には、所定寸法の正規の走査電極１１が間隔をおいてＮ本設けられており、各走査電極１１は対向側端子電極１２に接続されている。

また、対向側基板１０の液晶層側には、１本目の走査電極１１の外側の０本目対応位置に第１ダミー走査電極１１ａ、及びＮ本目の走査電極１１の外側のＮ＋１本目対応位置に第２ダミー走査電極１１ｂがそれぞれ設けられている。

さらに、素子側基板１の液晶層側には、液晶層を介して第１ダミー走査電極１１ａに対向し且つそれに沿って並んだ第１ダミー画素電極５ａの電極群が設けられている。また、各第１ダミー画素電極５ａは薄膜ダイオード（図示せず）を介して信号配線２に接続されている。同様に、素子側基板１の液晶層側には、液晶層を介して第２ダミー走査電極１１ｂに対向し且つそれに沿って並んだ第２ダミー画素電極５ｂの電極群が設けられている。また、各第２ダミー画素電極５ｂもまた薄膜ダイオード（図示せず）を介して信号配線２に接続されている。これらの第１及び第２ダミー画素電極５ａ，５ｂは正規の画素電極５と同一の構成と寸法を有する。

対向側基板１０の液晶層側とは反対側には、偏光板などの光学フィルム１５（図示せず）が貼り付けられている。

本実施形態に係る液晶セル１００においては、第１ダミー走査電極１１ａはＮ本目の正規の走査電極１１に接続されているが、この接続は以下の（Ａ１）から（Ａ７）までの要素を介して実現されている。
（Ａ１）第１ダミー走査電極１１ａ
（Ａ２）第１ダミー走査電極１１ａから延びてシール材９の外側隅部に引き出された取り出し電極２０ａ
（Ａ３）対向側基板１０の取り出し電極２０ａに接触するように設けられた導電材１９ａ
（Ａ４）一端が導電材１９ａに接触し走査電極の延びる方向と直交した方向に延びるように素子側基板１に設けられた電極１８ａ
（Ａ５）素子側基板１の電極１８ａの他端に接触するように設けられた導電材１９ｂ
（Ａ６）Ｎ本目の正規の走査電極１１から導電材１９ｂに接触するように延びてシール材９の外側隅部に引き出された取り出し電極２０ｂ
（Ａ７）Ｎ本目の正規の走査電極１１。

また、第２ダミー走査電極１１ｂは１本目の正規の走査電極１１に接続されているが、この接続は以下の（Ｂ１）から（Ｂ７）までの要素を介して実現されている。
（Ｂ１）第２ダミー走査電極１１ｂ
（Ｂ２）第２ダミー走査電極１１ｂから延びてシール材９の外側隅部に引き出された取り出し電極２０ｃ
（Ｂ３）対向側基板１０の取り出し電極２０ｃに接触するように設けられた導電材１９ｃ
（Ｂ４）一端が導電材１９ｃに接触し走査電極の延びる方向と直交した方向に延びるように素子側基板１に設けられた電極１８ｂ
（Ｂ５）素子側基板１の電極１８ｂの他端に接触するように設けられた導電材１９ｄ
（Ｂ６）１本目の正規の走査電極１１から導電材１９ｄに接触するように延びてシール材９の外側隅部に引き出された取り出し電極２０ｄ
（Ａ７）１本目の正規の走査電極１１。

上記の導電材１９ａ〜１９ｄとは、例えば、カーボンペーストや表面に導電性材料をコーティングした粒子を使用することができる。

電極１８ａ及び１８ｂは、素子側基板１内側の画素電極５や薄膜ダイオード（図示せず）や信号配線２を構成する電極材料の少なくとも１つを利用して形成させることができる。この電極材料としては、例えばＴａ、Ｔｉ、Ｃｒを使用することができ、これらの単層膜や積層膜を使用することができる。

従って、本実施形態によれば、第１ダミー走査電極１１ａと正規の走査電極１１との接続を低抵抗にできると共に、第２ダミー走査電極１１ｂと正規の走査電極１１との接続をも低抵抗にすることができる。何故ならば、第１及び第２ダミー走査電極１１ａ，１１ｂと正規の走査電極１１，１１との接続を構成する経路の大部分が素子側基板１上の電極１８ａ，１８ｂで構成されているからである。

上記の対向側基板１０の取り出し電極２０ａ〜２０ｄと素子側基板１上の電極１８ａ，１８ｂは、従来の製造方法に使用するフォトマスクの変更で形成可能である。尚、対向側基板１０の取り出し電極２０ａ〜２０ｄと素子側基板１の電極１８ａ，１８ｂとの接続はシール材９の形状変更と導電材１９ａ〜１９ｄの塗布が必要であるが、実質的に導電材１９ａ〜１９ｄの塗布のみを製造工程に追加するだけであり、当業者にとって困難なものではない。

また、シール材９の形状変更をしない代わりに、シール材９中に導電性粒子を含有させ対向側基板１０の取り出し電極２０ａ〜２０ｄと素子側基板１の電極１８ａ，１８ｂとの接続をシール材９を介してするようにしてもよい。

以上、本実施形態では、第１及び第２ダミー走査電極１１ａ，１１ｂと正規の走査電極１１，１１との接続が長距離であっても低抵抗で実現できる方法を提示した。本実施形態の構成は、液晶セル１００の外形が大きい場合や、第１及び第２ダミー走査電極１１ａ，１１ｂと正規の走査電極１１の接続が高抵抗材料であったり接続幅が狭くなるような場合であっても不都合がないものとすることができる。すなわち、電極パターンの設計をより自由度が増したものとすることができるという効果をも奏する。

その他の作用効果は実施形態１と同一である。

（第４の実施の形態）
図９は、第４実施形態に係る液晶表示装置の液晶セル１００の平面図である。図９では、対向側基板１０を紙面手前に、及び素子側基板１を紙面奥にそれぞれ配置した状態を示している。

第１〜３実施形態では、素子側端子電極６と対向側端子電極１２とが個別の辺に取り出される形態を示したが、電極構造はこの形態に限って適用できるものではなく、例えば、図９に図示するように素子側端子電極６と対向側端子電極１２とが液晶セル１００の周囲の１辺（図では下側の辺）に設けられている形態でも適用できる。

素子側基板１の液晶層側には、所定の間隔でマトリクス状に画素電極５が配設されている。各画素電極５は薄膜ダイオード（図示せず）を介して信号配線２に接続され、また、各信号配線２は紙面下の液晶セル１００の１辺のシール材９まで延びて素子側端子電極６に接続されている。

対向側基板１０の液晶層側には、正規の走査電極１１と第１及び第２ダミー走査電極１１ａ、１１ｂとが所定の寸法と間隔で形成されている。正規の走査電極１１は、半数が紙面左右に延び且つ左端で９０°延びる方向を変えて紙面下の液晶セル１００の１辺のシール材９まで延びている。また、それらは、各々、シール材９に含有された導電性粒子を介して素子側基板１に設けられた対向側端子電極１２に接続されている。他方、残りの半分の正規の走査電極１１は、紙面左右方向に延び且つ右端で９０°延びる方向を変えて紙面下の液晶セル１００の１辺のシール材９まで延びている。また、それらは、各々、シール材９に含有された導電性粒子を介して素子側基板１に設けられた対向側端子電極１２に接続されている。第１ダミー走査電極１１ａは正規の走査電極１１群のほぼ中央に位置する所定の１つの正規の走査電極１１に接続されている。また、第２ダミー走査電極１１ｂは正規の走査電極１１群のほぼ中央に位置する所定の１つの正規の走査電極１１に接続されている。

このような素子側基板１と対向側基板１０とは、それぞれ配向処理が行われた後、シール材９を介してスペーサ（図示です）を利用して所定の間隔を維持すると共に、信号配線２の延びる方向と走査電極１１の延びる方向とが直交し且つ画素電極５と走査電極１１とが向かい合うように貼り合わされており、走査電極１１が延びる方向に並んだ複数の画素電極５が電極群を構成している。両基板の間隙には液晶材料が封入されており、それが液晶層を構成しており、液晶層では液晶分子が所定の配向状態をとっている。そして、画素電極５と走査電極１１とそれらの間の液晶層とにより１つの表示画素が規定される。

また、対向側基板１０の液晶層側には、１本目の走査電極１１の外側の０本目対応位置に第１ダミー走査電極１１ａ、及びＮ本目の走査電極１１の外側のＮ＋１本目対応位置に第２ダミー走査電極１１ｂがそれぞれ設けられている。さらに、素子側基板１の液晶層側には、液晶層を介して第１ダミー走査電極１１ａに対向し且つそれに沿って並んだ第１ダミー画素電極（図示せず）の電極群が設けられている。また、各第１ダミー走査電極は薄膜ダイオード（図示せず）を介して信号配線２に接続されている。同様に、素子側基板１の液晶層側には、液晶層を介して第２ダミー走査電極１１ｂに対向し且つそれに沿って並んだ第２ダミー画素電極５ｂの電極群が設けられている。また、各第２ダミー画素電極５ｂもまた薄膜ダイオード（図示せず）を介して信号配線２に接続されている。これらの第１及び第２ダミー画素電極５ｂは正規の画素電極５と同一の構成と寸法を有する。

対向側基板１０の液晶層側とは反対側には、偏光板などの光学フィルム１５が貼り付けられている。

このような電極形態を有する液晶表示装置は、例えば携帯電話に適用されることが多く、表示装置の横寸法を小さくできるという利点がある。一方、走査電極１１から端子までの引き回しが密集し易く、ダミー電極（ダミー走査電極、ダミー画素電極）等の他の目的の電極配線を追加できるようなスペースはほとんど残されていない。また、液晶セル１００の１辺に対向側端子電極１２と素子側端子電極６とを密に配置する必要もあり、ダミー電極用等の他の目的の端子電極を設けるには困難を伴い設計上の自由度はあまり無いデメリットも有する。

しかしながら、本実施形態によれば、引き回しや液晶セル１００の外側に取り出される素子側端子電極６や対向側端子電極１２の配置の形態に左右されずに、第１及び第２ダミー走査電極１１ａ，１１ｂが設けられている。なぜならば、第１ダミー走査電極１１ａの接続先となる正規の走査電極１１と、第２ダミー走査電極１１ｂの接続先となる正規の走査電極１１が、第１実施形態、第２実施形態のところで説明した通りに比較的自由に選択できるからである。例えば従来の構成として示した図１９や図２０のものに倣ったダミー走査電極の配置ではかかる形態の液晶セル１００に対応することができないことを考慮すれば、本実施形態の利点が明瞭に理解できる。

また、本実施形態の第１及び第２ダミー走査電極１１ａ，１１ｂはダミーの対向側端子電極を必要としないことが特徴であり、図９に図示するような液晶セル１００の１辺に精細なピッチで配置される端子電極があったとしてもそのレイアウトになんら制限を与えることがないという効果をも有する。つまりは液晶セル１００の電極設計に影響を与えずに第１及び第２ダミー走査電極１１ａ，１１ｂが設けられているのである。

その他の作用効果は第１実施形態と同一である。

（第５の実施の形態）
図１０は、第５実施形態に係る液晶表示装置の液晶セル１００の平面図である。図１０では、対向側基板１０を紙面手前に、及び素子側基板１を紙面奥にそれぞれ配置した状態を示している。図１１は、第１ダミー画素電極５ａが配置された近傍の斜視図である。本実施形態は、発明者が実験で得た知見（１）に基づいたものである。

知見（１）とは、容量結合の形成を目的としたダミー電極（ダミー走査電極、ダミー画素電極）は表示画素群が構成する領域の１辺あたり１本あるいは１行で充分であるということである。これは即ち表示画素群領域の周囲であって容量結合の形成を目的としたダミー電極が存在しない領域に他の構成のダミー電極を自由な構成で自由な位置に配置することができることを意味している。

一般的には、ダミー走査電極やダミー画素電極に代表されるダミー電極は様々な目的で配置されるが、表示画素を構成する電極と同一材料、同一寸法（間隔）で複数個配置されることが多い。特に製造工程中の静電気による不良を防ぐためには素子付きのダミー画素電極を表示画素群領域の周囲に多数個形成すると非常に効果的である。しかしながら、不用意に多数個のダミー画素電極を表示画素と同一寸法で配置すると液晶セル１００の外形が大きくなる。これはマザー基板から複数個の液晶セル１００を同時に形成することが多い液晶セル１００の製造においては、マザー基板１枚あたりの液晶セル１００の取り数が減少し、製造コストの上昇に直結することから極めて不都合である。

これに対して、液晶セル１００の外形を大きくせずに多数のダミー画素電極を配置させるために、ダミー画素電極の平面形状の外寸法を正規の画素電極よりも小さくすることが考えられる。しかしながら、ダミー画素電極が有する回路定数が正規の画素電極と異なってしまうので、このような小さいダミー画素電極が正規の画素電極に隣接すると容量結合が不均一になり、結果として表示画素群領域の外周位置の表示画素の表示濃度が不均一になるという問題を解消できなくなる。

そこで、本発明者は、表示画素群領域の周囲に配置するダミー電極を少なくとも２種類に分け、一方を表示画素に隣接し少なくとも表示画素を構成する電極と平面形状の外寸法が同一であるダミー電極とし、他方を表示画素を構成する電極と平面形状の外寸法が異なる他のダミー電極を配置することに想到するに至った。すなわち、表示画素群領域の周囲にまず容量結合の形成を目的としたダミー電極を配置し、さらに、その外側に他の目的を有するダミー電極を設けるのである。

また、対向側基板１０の液晶層側には、１本目の走査電極１１の外側の０本目の走査電極対応位置に第１ダミー走査電極１１ａ及びＮ本目の走査電極の外側のＮ＋１本目の走査電極対応位置に第２ダミー走査電極１１ｂが、それぞれ正規の走査電極１１と同一寸法、同一材料で設けられている。本実施形態では、第１ダミー走査電極１１ａが２本目の正規の走査電極１１に接続され、第２走査電極１１ｂがＮ−１本目の正規の走査電極１１に接続されている。

素子側基板１の液晶層側には、液晶層を介して第１ダミー走査電極１１ａに対向し且つそれに沿って並んだ第１ダミー画素電極５ａの電極群が設けられている。また、各第１ダミー画素電極５ａは薄膜ダイオード４ａを介して信号配線２に接続されている。同様に、素子側基板１の液晶層側には、液晶層を介して第２ダミー走査電極１１ｂに対向し且つそれに沿って並んだ第２ダミー画素電極５ｂの電極群が設けられている。また、各第２ダミー画素電極５ｂもまた薄膜ダイオード（図示せず）を介して信号配線２に接続されている。これらの第１及び第２ダミー画素電極５ａ，５ｂは正規の画素電極５と同一の構成と寸法を有する。

対向側基板１０の液晶層側とは反対側には、偏光板などの光学フィルム１５が貼り付けられている。また、対向側基板１０の液晶層側には、表示画素群領域の周囲に遮光膜１７が設けられている。

本実施形態における液晶セル１００では、表示画素群領域の周囲であって且つ第１及び第２ダミー走査電極１１ａ，１１ｂが存在しない領域に、構成の異なる走査電極側第３及び第４ダミー電極１１ｃ，１１ｄ、並びに画素電極側第３及び第４ダミー電極５ｃ，５ｄが配設されていることを特徴としている。

つまり、対向側基板１０の液晶層側には、第１及び第２走査電極１１ａ，１１ｂのそれぞれの外側に、正規の走査電極１１に並行して、それよりも幅の狭い走査電極側第３及び第４ダミー電極１１ｃ，１１ｄが３本ずつ設けられている。また、走査電極側第３及び第４ダミー電極１１ｃ，１１ｄは正規の走査電極１１（第１及び第２ダミー走査電極１１ａ，１１ｂ）よりも間隔が短く密に配置されている。走査電極側第３及び第４ダミー電極１１ｃ，１１ｄは容量結合を生ぜしめることが目的ではないので電気的な接続形態に制限は無い。例えば、電気的に浮かせたり、他の電極に接続させることができる。本実施形態では３本ずつの走査電極側第３及び第４ダミー電極１１ｃ，１１ｄがまとめて１つの正規の走査電極１１に接続されている。

素子側基板１の液晶層側には、第１及び第２ダミー画素電極５ａ，５ｂの電極群の外側に、それぞれ正規の画素電極５、第１及び第２ダミー画素電極５ａ，５ｂよりも平面形状の外寸法の小さいダミーの画素電極で構成された画素電極側第３及び第４ダミー電極５ｃ，５ｄの電極群が走査電極側第３及び第４ダミー電極１１ｃ，１１ｄに対応して３行ずつ設けられている。また、各画素電極側第３及び第４ダミー電極５ｃ，５ｄはそれぞれ薄膜ダイオード４ｃ，４ｄ（図示せず）を介して信号配線２に接続されている。これらの画素電極側第３及び第４ダミー電極５ｃ，５ｄは、走査電極側第３及び第４ダミー電極１１ｃ，１１ｄの場合と同様、正規の画素電極５（第１及び第２ダミー画素電極５ａ，５ｂ）よりも間隔が短く密に配設されている。薄膜ダイオード４ｃ，４ｄは、正規の薄膜ダイオード４と同一構成、寸法とされている。

本実施形態によれば、以下の効果を奏する。

すなわち、まず、正規の画素電極１１と少なくとも平面形状の外寸法が等しい第１及び第２ダミー画素電極５ａ，５ｂと第１及び第２ダミー走査電極が配置されているので、表示画素群領域の端に位置する表示画素に容量結合Ｃ_Ｓを生ぜしめることができ、その結果、その表示画素の表示濃度が他の表示画素の表示濃度と同一になる。また、第１及び第２ダミー走査電極１１ａ，１１ｂは正規の走査電極１１に接続されているので、ダミー電極用の対向側端子電極を用意する必要がない。

次に、第１及び第２ダミー走査電極１１ａ，ｌ１ｂのそれぞれのさらに外側に走査電極側第３及び第４ダミー電極１１ｃ，１１ｄが設けられているのに加え、第１及び第２ダミー画素電極５ａ，５ｂの外側に薄膜ダイオード４ｃを備えた画素電極側第３及び第４ダミー電極５ｃ，５ｄが設けられているので、液晶セル１００の製造工程中に静電気が生じても、この薄膜ダイオード４ｃ，４ｄ（図示せず）が先に破壊されて表示画素群領域の表示画素の薄膜ダイオード４が破壊されずに済めば、それが不良になることを防ぐことができる。

画素電極側第３及び第４ダミー電極５ｃ，５ｄは正規の画素電極５よりも平面形状の外寸法が小さいので複数個設けても液晶セル１００の外形を大きくなることがない。従って、特に多数個の画素電極側第３及び第４ダミー電極５ｃ，５ｄを設けても液晶セル１００の外形がほとんど変わらないので、マザー基板から取れる液晶セル１００の数が減ることが無いという利点がある。

画素電極側第３及び第４ダミー電極５ｃ，５ｄ、並びに走査電極側第３及び第４ダミー電極１１ｃ，１１ｄはそれぞれ３本に限る必要はない。少なくとも薄膜ダイオード等のスイッチング素子を備えた画素電極側第３及び第４ダミー電極５ｃ，５ｄをより多数の配列で形成すると効果的である。走査電極側第３及び第４ダミー電極１１ｃ，１１ｄはそれぞれ画素電極側第３及び第４ダミー電極５ｃ，５ｄの対向電極であればよく、それらの行数に合わせて同じ数の走査電極側第３及び第４ダミー電極１１ｃ，１１ｄを設ける必要は無い。例えば、１つの大きなべた状の電極であってもよく、この１つの走査電極側第３及び第４ダミー電極１１ｃ，１１ｄに複数行の画素電極側第３及び第４ダミー電極５ｃ，５ｄが対向する形態でもかまわない。但し、表示画素群領域に隣接した容量結合の形成を目的としたダミー電極の配列数よりも外側に形成されるダミー電極の配列数の方を多くすることが、表示の均一化と静電気対策との両方に対して最大の効果を発揮させるには有効である。つまり、一般的に表示画素群は矩形状の領域になるが、この領域の周囲の少なくとも１辺に隣接して容量結合を目的としたダミー電極が１本配置され、さらに外側領域に複数本でダミー電極が配置される形態が良くこの形態が最も液晶セル１００の外形が大きくならない構成になる。

また、第１及び第２ダミー走査電極１１ａ，１１ｂは正規の走査電極１１に接続された構造となっているが、第１及び第２ダミー走査電極１１ａ，１１ｂが例えば従来の液晶セルである図１９や図２０に図示されるように正規の走査電極１１と独立した構造であっても、本実施形態の発明の主旨である２種類のダミー電極の適切な配置構造によって、容量結合による表示の不均一性の解消と効果的な静電気対策を施すことができる効果が得られることは言うまでもない。

尚、第３及び第４ダミー電極として、薄膜ダイオード４ｃ，４ｄ（図示せず）を備えた画素電極側第３及び第４ダミー電極５ｃ，５ｄ、並びに走査電極側第３及び第４ダミー電極１１ｃ，１１ｄを挙げたがこれに限らない。例えば、以下（１）から（５）に示す電極を第３及び第４ダミー電極として素子側基板１又は対向側基板１０の少なくとも一方に設けるようにしてもよい。
（１）液晶層の厚み制御を目的とした第３及び第４ダミー電極。例えば、表示画素を構成する電極材料を用いて表示画素群領域周囲に配置する。形状や数は当業者が決定して良いが、配線や画素電極に似たパターンと密度で形成する。
（２）素子側基板１と対向側基板１０との間隙を維持するために基板間に介在しているスペーサを、液晶セル１００の製造工程中の基板上に散布する時に基板表面の帯電状態を制御することを目的とした第３及び第４ダミー電極。例えば、表面が画素電極と同一材料である第３ダミー電極を表示画素群領域周囲に任意の形状と数で形成する。
（３）液晶層中の不純物を吸着させることを目的とした第３及び第４ダミー電極。例えば、外部から電位を与えられた電極であり、液晶を注入する為にシール材９の一部に設けられた開口部付近や、表示画素群領域の周囲に設けられる。
（４）液晶セル１００の表示画素群領域外の色見調整を目的とした第３及び第４ダミー電極。例えば、表示画素を構成する電極と同一材料を用いて、透過率や反射率を調整するパターンが表示画素群領域周囲に設けられる。
（５）正規の配線や電極の断線を補修するための冗長配線の第３及び第４ダミー電極。例えば、正規の配線や電極に対して並列配置されたり迂回経路となっている電極。

上記に挙げた第３及び第４ダミー電極は、その構成や材料、寸法は自由である。なぜならば、第３及び第４ダミー電極と表示画素群領域の間に、表示画素を構成する電極と平面形状の外寸法が等しい容量結合の形成を目的とした第１及び第２ダミー電極が設けられているので、第３及び第４ダミー電極に関しては容量結合の観点すなわち等価回路の観点からの制限が与えられていないからである。よって容量結合の形成を目的とした第１及び第２ダミー電極のすぐ傍の領域から第３及び第４ダミー電極を配置しても表示画素は均一に表示され、第３及び第４ダミー電極に当業者が期待する機能を持たせることができる利点を有するのである。

尚、表示画素群領域の周囲に各種の第１〜第４ダミー電極を設けているので、これらのダミー電極が表示される恐れがある。しかしながら、表示画素群領域の周囲に遮光膜１７が設けられているので、表示装置の使用者に美観上不快感を与えるのが避けられる。この遮光膜１７は、対向側基板１０だけでなく素子側基板１内側又はあるいは液晶セル１００外側表面に設けることもできる。

また、第３及び第４ダミー電極の外側に液晶セル１００の外形の縁に向かってさらなるダミー電極を形成して良い。

その他の作用効果は第１実施形態と同一である。

（その他の実施形態）
以上薄膜ダイオードを有する液晶表示装置を例として実施形態を説明したがその適用範囲はこれに限らない。第１〜第５実施形態では、誘電性材料として液晶材料を用いた表示装置としたが、液晶材料ではなく他の誘電性材料、例えば無機発光材料や有機発光材料を電極間に狭持した表示装置であってもよく、要は走査電極と画素電極とを有し、これらの電極間に誘電性材料が挟持され、隣接した電極において寄生容量が生じる表示装置であれば本発明及び別の本発明を適用が可能である。

本発明は、表示装置について有用である。

第１実施形態に係る液晶表示装置の液晶セルの平面図である。第１実施形態に係る液晶表示装置の液晶セルの一部分を拡大した斜視図である。第１実施形態に係る液晶表示装置の液晶セルの走査電極に印加される走査信号を説明するための波形図である。第１実施形態に係る液晶表示装置の液晶セルの変形例を示す斜視図である。第２実施形態に係る液晶表示装置の液晶セルの平面図である。第２実施形態に係る液晶表示装置の液晶セルの走査電極に印加される走査信号を説明するための波形図である。第１実施形態に係る液晶表示装置の液晶セルの別の変形例の平面図である。第３実施形態に係る液晶表示装置の液晶セルの平面図である。第４実施形態に係る液晶表示装置の液晶セルの平面図である。第５実施形態に係る液晶表示装置の液晶セルの平面図である。第５実施形態に係る液晶表示装置の液晶セルの一部分を拡大した斜視図である。本発明に先立って行われた実験概要を説明するための説明図である。従来の液晶表示装置の液晶セルの一部分を拡大した斜視図である。従来の液晶表示装置の斜視図である。従来の液晶表示装置の液晶セルの平面図である。従来の液晶表示装置の液晶セルを構成する基板の一部分を拡大した斜視図である。従来の液晶表示装置の駆動波形を説明するための図である。従来の液晶表示装潰の他の駆動波形を説明するための図である。従来の表示不均一を解消するための構成を有する液晶表示装置の液晶セルの平面図である。従来の表示不均一を解消するための他の構成を有する液晶表示装置の液晶セルの平面図である。

符号の説明

１素子側基板
２信号配線
２ａ下部電極
３上部電極
４，４ａ，４ｃ薄膜ダイオード
５画素電極
５ａ第１ダミー画素電極
５ｂ第２ダミー画素電極
５ｃ画素電極側第３ダミー電極
５ｄ画素電極側第４ダミー電極
６素子側端子電極
７データ信号回路基板
８データ信号駆動用ＩＣチップ
９シール材
１０対向側基板
１１走査電極
１１ａ第１ダミー走査電極
１１ｂ第２ダミー走査電極
１１ｃ走査電極側第３ダミー電極
１１ｄ走査電極側第４ダミー電極
１２対向側端子電極
１２ａ，１２ｂダミー対向側端子電極
１３走査信号回路基板
１４走査信号駆動用ＩＣチップ
１５光学フィルム
１６下地膜
１７遮光膜
１８ａ，１８ｂ電極
１９ａ〜１９ｄ導電材
２０ａ〜２０ｄ取り出し電極
１００液晶セル

Claims

相互に並行して延びるように番号１から番号Ｎまで番号順に設けられたＮ本の正規の走査電極を有する対向側基板と、該対向側基板の該Ｎ本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極を有する素子側基板と、該対向側基板の該走査電極と該素子側基板の該画素電極との間に設けられた誘電性材料層と、を備え、
上記対向側基板は、上記Ｎ本の走査電極のうち１本目の走査電極の外側に隣接し且つ該１本目の走査電極に並行して延びるように設けられた第１ダミー走査電極をさらに有し、
上記素子側基板は、上記１本目の走査電極に対向して設けられた１行目の画素電極の電極群の外側に隣接し且つ上記第１ダミー走査電極に対向して設けられた第１ダミー画素電極の電極群をさらに有し、
上記第１ダミー画素電極の電極群とそれに隣接した上記１行目の画素電極の電極群との離間距離の方が、上記第１ダミー走査電極とそれに隣接した上記１本目の走査電極との離間距離よりも短い表示装置。
相互に並行して延びるように番号１から番号Ｎまで番号順に設けられたＮ本の正規の走査電極を有する対向側基板と、該対向側基板の該Ｎ本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極を有する素子側基板と、該対向側基板の該走査電極と該素子側基板の該画素電極との間に設けられた誘電性材料層と、を備え、
上記対向側基板は、上記Ｎ本の走査電極のうち１本目の走査電極の外側に隣接し且つ該１本目の走査電極に並行して延びるように設けられた第１ダミー走査電極をさらに有し、
上記素子側基板は、上記１本目の走査電極に対向して設けられた１行目の画素電極の電極群の外側に隣接し且つ上記第１ダミー走査電極に対向して設けられた第１ダミー画素電極の電極群と、該第１ダミー画素電極の電極群の外側に設けられた画素電極側第３ダミー電極と、をさらに有し、
上記画素電極側第３ダミー電極は上記第１ダミー画素電極の電極群に並設されたダミーの画素電極の電極群で構成されていると共に、該画素電極側第３ダミー電極の電極群は複数行配設されており、
上記画素電極側第３ダミー電極の電極群の配設ピッチが、上記画素電極の電極群の配設ピッチよりも短い表示装置。
相互に並行して延びるように番号１から番号Ｎまで番号順に設けられたＮ本の正規の走査電極を有する対向側基板と、該対向側基板の該Ｎ本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極を有する素子側基板と、該対向側基板の該走査電極と該素子側基板の該画素電極との間に設けられた誘電性材料層と、を備え、
上記対向側基板は、上記Ｎ本の走査電極のうちＮ本目の走査電極の外側に隣接し且つ該Ｎ本目の走査電極に並行して延びるように設けられた第２ダミー走査電極をさらに有し、
上記素子側基板は、上記Ｎ本目の走査電極に対向して設けられたＮ行目の画素電極の電極群の外側に隣接し且つ上記第２ダミー走査電極に対向して設けられた第２ダミー画素電極の電極群をさらに有し、
上記第２ダミー画素電極の電極群とそれに隣接した上記Ｎ行目の画素電極の電極群との離間距離の方が、上記第２ダミー走査電極とそれに隣接した上記Ｎ本目の走査電極との離間距離よりも短い表示装置。
相互に並行して延びるように番号１から番号Ｎまで番号順に設けられたＮ本の正規の走査電極を有する対向側基板と、該対向側基板の該Ｎ本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極を有する素子側基板と、該対向側基板の該走査電極と該素子側基板の該画素電極との間に設けられた誘電性材料層と、を備え、
上記対向側基板は、上記Ｎ本の走査電極のうちＮ本目の走査電極の外側に隣接し且つ該Ｎ本目の走査電極に並行して延びるように設けられた第２ダミー走査電極をさらに有し、上記素子側基板は、上記Ｎ本目の走査電極に対向して設けられたＮ行目の画素電極の電極群の外側に隣接し且つ上記第２ダミー走査電極に対向して設けられた第２ダミー画素電極の電極群と、該第２ダミー画素電極の電極群の外側に設けられた画素電極側第４ダミー電極と、をさらに有し、
上記画素電極側第４ダミー電極は上記第２ダミー画素電極の電極群に並設されたダミーの画素電極の電極群で構成されていると共に、該画素電極側第４ダミー電極の電極群は複数行配設されており、
上記画素電極側第４ダミー電極の電極群の配設ピッチが、上記画素電極の電極群の配設ピッチよりも短い表示装置。